JP2015046454A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2015046454A JP2015046454A JP2013176253A JP2013176253A JP2015046454A JP 2015046454 A JP2015046454 A JP 2015046454A JP 2013176253 A JP2013176253 A JP 2013176253A JP 2013176253 A JP2013176253 A JP 2013176253A JP 2015046454 A JP2015046454 A JP 2015046454A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- forming
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 280
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 96
- 239000010936 titanium Substances 0.000 claims abstract description 96
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000011229 interlayer Substances 0.000 claims abstract description 54
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 50
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 50
- 238000010438 heat treatment Methods 0.000 claims abstract description 35
- 239000001257 hydrogen Substances 0.000 claims abstract description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 15
- 239000000956 alloy Substances 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000005245 sintering Methods 0.000 claims abstract description 12
- 238000003384 imaging method Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 30
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000001179 sorption measurement Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000005275 alloying Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910000765 intermetallic Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052755 nonmetal Inorganic materials 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Ceramic Engineering (AREA)
Abstract
【課題】 シンタリングの際の配線中のチタンによる水素吸着を抑制しつつ、配線と層間絶縁膜との界面における応力を小さくすることを目的とする。
【解決手段】 半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成された複数の配線層と、を備える半導体装置の製造方法であって、複数の配線層のうち最も半導体基板に近い第１の配線層を形成する工程が、層間絶縁膜上にチタン層を形成する工程と、チタン層上に、チタン層中のチタンとの合金を形成可能な金属を含有する金属層を形成する工程と、金属層上に配向層を形成する工程と、配向層上にアルミニウム層を形成する工程と、を有する第１の配線層形成工程と、加熱処理によりチタン層と金属層との合金を形成する加熱工程と、を有する。
【選択図】 図２
【解決手段】 半導体基板上に形成された層間絶縁膜と、層間絶縁膜上に形成された複数の配線層と、を備える半導体装置の製造方法であって、複数の配線層のうち最も半導体基板に近い第１の配線層を形成する工程が、層間絶縁膜上にチタン層を形成する工程と、チタン層上に、チタン層中のチタンとの合金を形成可能な金属を含有する金属層を形成する工程と、金属層上に配向層を形成する工程と、配向層上にアルミニウム層を形成する工程と、を有する第１の配線層形成工程と、加熱処理によりチタン層と金属層との合金を形成する加熱工程と、を有する。
【選択図】 図２
Description
本発明は半導体装置の製造方法および半導体装置に関する。
半導体基板上には信号の転送や装置の動作制御のために様々な金属配線が配される。これらの配線は半導体基板上に形成された層間絶縁膜中に形成されており、主たる材料としてアルミニウムが広く用いられている。
そして、アルミニウムを用いた場合の耐エレクトロマイグレーション（以下ＥＭともいう）特性を向上させるために、下層から順にチタン、窒化チタン、アルミニウムを積層した配線が用いられている。
ところで、半導体装置の製造においては、たとえば半導体層における未結合手（ダングリングボンド）を終端化させるために、水素処理（シンタリング）が行われる。
特許文献１には、上記配線構造においてシンタリングの際にチタンが水素を吸着することを抑制するための技術が開示されている。具体的には、上記チタン／窒化チタン／アルミニウム配線構造におけるチタン層の下部に下敷層を形成することで水素のチタン膜への透過を抑制し、チタンへの水素吸着量を低減している。
特許文献１に記載の方法においては、水素のチタン膜への透過を防ぐ下敷層として窒化シリコンや窒化チタンが用いられている。これらの膜と層間絶縁膜として一般的に用いられる酸化シリコンとではその界面応力が比較的大きく、そのために配線の形成過程において下敷層が層間絶縁膜から剥がれる可能性がある。
本願発明は上述した課題を解決するために成されたものであって、シンタリングを行う際の配線中のチタンによる水素の吸着量を低減可能とし、且つ配線と層間絶縁膜との界面における応力を小さくすることを目的とする。
本発明は、層間絶縁膜上に形成されるチタン上に、チタンと合金を形成可能な金属層を形成し、その後、チタンを合金化させることをその要旨とする。
本発明の第１の側面は、半導体基板の上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された複数の配線層と、を備える半導体装置の製造方法であって、前記複数の配線層のうち最も前記半導体基板に近い第１の配線層を形成する第１の配線層形成工程を有し、前記第１の配線層形成工程は、前記第１の層間絶縁膜の上に第１のチタン層を形成する工程と、前記第１のチタン層の上に、前記第１のチタン層中のチタンと合金を形成可能な第１の金属を含有する、第１の金属層を形成する工程と、前記第１の金属層の上に第１の配向層を形成する工程と、前記第１の配向層の上に第１のアルミニウム層を形成する工程と、を有し、更に、加熱処理により前記第１のチタン層中のチタンと前記第１の金属層中の第１の金属との合金を形成する第１の加熱工程と、を有することを特徴とする。
本発明の第２の側面は、半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された複数の配線層と、を備える半導体装置において、前記複数の配線層のうち最も前記半導体基板に近い第１の配線層が、前記第１の層間絶縁膜上に配された第１のチタン合金層と、前記第１のチタン合金層上に配された第１の配向層と、前記第１の配向層上に配された第１のアルミニウム層と、を備えることを特徴とする。
本発明に係る半導体装置を用いることで、配線中のチタンによる水素吸着を抑制しつつ、配線と層間絶縁膜との界面における応力を小さくすることが可能である。
（第１の実施形態）
本発明の第１の実施形態について図１を用いて説明する。図１は本発明に係る配線を用いた半導体装置である。半導体装置の一例としての撮像装置を説明するためのものであり、該撮像装置の断面を模式的に示す図である。なお、本明細書で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用する。以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。以下の実施形態では信号電荷として電子を用いる場合を例に説明する。信号電荷としてホールを用いる場合には各半導体領域、不純物領域の導電型を全て反転させればよい。
本発明の第１の実施形態について図１を用いて説明する。図１は本発明に係る配線を用いた半導体装置である。半導体装置の一例としての撮像装置を説明するためのものであり、該撮像装置の断面を模式的に示す図である。なお、本明細書で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用する。以下に説明する実施形態は、発明の一つの実施形態であって、これらに限定されるものではない。以下の実施形態では信号電荷として電子を用いる場合を例に説明する。信号電荷としてホールを用いる場合には各半導体領域、不純物領域の導電型を全て反転させればよい。
図１では撮像装置としてＣＭＯＳエリアセンサを例に説明する。ＣＭＯＳエリアセンサとは、撮像領域と周辺回路領域を略同一のプロセス（ＣＭＯＳプロセス）で形成するセンサを指している。ＣＭＯＳエリアセンサ２０は、Ｎ型シリコン基板２０３に形成されたフォトダイオード部（以下ＰＤ部ともいう）２００と、ＰＤ部２００からの電気信号を転送する転送ＭＯＳトランジスタ２０１を備える。さらに、転送ＭＯＳトランジスタ２０１等のＭＯＳトランジスタの駆動用バイアスを与えるための配線、光電変換により生じた電荷を周辺の信号処理回路へ転送するための配線、遮光を行なうための配線等を有している。また、画素に増幅機能を備える場合には、転送ＭＯＳトランジスタの他に、増幅用ＭＯＳトランジスタを有している。更に、リセット用ＭＯＳトランジスタ、画素選択用ＭＯＳトランジスタ等を必要に応じて有している。基板２０３にはＰ型ウエル２０４が形成されている。Ｐ型ウエル２０４に、Ｎ型電荷蓄積領域２０８が形成され、その上には、ＰＤを埋め込み構造とするための表面Ｐ型領域２０９が形成されている。また、転送ＭＯＳトランジスタのゲート電極２０７を介して、Ｎ型電荷蓄積領域２０８の反対側に転送ＭＯＳトランジスタ２０１のドレイン領域２１０が形成されている。Ｎ型不純物領域であるドレイン領域２１０は、転送された電荷を電圧に変換して出力するフローティングディフュージョン領域としても機能する。
ＰＤ部２００および転送ＭＯＳトランジスタ２０１は、酸化シリコンからなる層間絶縁膜２１１で覆われ、その上に第１の配線層２１３が設けられている。第１の配線層２１３においてゲート電極と接続されていない配線は、層間絶縁膜２１１によって、ゲート電極２０７と絶縁されている。第１の配線層２１３は、層間絶縁膜２１１を貫通するコンタクトプラグ２１２によって、ドレイン領域２１０と接続される配線を含んでいる。
同様にして、第１の配線層２１３は層間絶縁膜２１４で覆われ、その上に第２の配線層２１６が形成されている。これによって、第２の配線層２１６は、層間絶縁膜２１４を貫通するビアプラグ２１５によって、所定の位置で第１の配線層２１３と接続されている。同様にして、第２の配線層２１６は層間絶縁膜２１７で覆われ、その上に第３の配線層２１９が形成されている。これによって、第３の配線層２１９は、層間絶縁膜２１７を貫通するビアプラグ２１８によって、所定の位置で第２の配線層２１６と接続されている。コンタクトプラグ２１２およびビアプラグ２１５、２１８はタングステンから形成されている。
第３の配線層２１９は、窒化シリコン膜を含んで構成されるパッシベーション膜２２０で覆われている。パッシベーション膜２２０とシリコン酸化膜からなる層間絶縁膜の間に、両者の屈折率の間の屈折率を有する酸窒化シリコン膜を形成してもよい。この酸窒化シリコン膜により、パッシベーション膜２２０と、シリコン酸化膜からなる層間絶縁膜２１７との界面における、ＰＤ部２００へ導かれる光の反射を抑制する。これにより、その反射した光が隣接するＰＤ部２００に入射することで起きる、色ムラなどのセンサ特性の劣化を抑制することができる。パッシベーション膜２２０の上層には、カラーフィルタ層２２１と、感度向上のためのマイクロレンズ層２２２が形成されている。カラーフィルタ層２２１は赤、緑、青の三原色がそれぞれ各ＰＤ部２００に対応して形成されている。
ＣＭＯＳエリアセンサ２０の表面から入射した光は、カラーフィルタ層２２１を通過して、各色感度を示す波長へ選択的に分光され、各配線層の存在しない開口領域ＯＰを通してＰＤ部２００へ到達する。到達した光は、ＰＤ部２００のＮ型電荷蓄積領域２０８あるいはＰ型ウエル２０４内で吸収され、電子・ホール対を生成する。このうち、電子はＮ型電荷蓄積領域２０８に蓄積される。Ｎ型電荷蓄積領域２０８に蓄積された電子は、ゲート電極２０７のオン／オフ動作によってドレイン領域２１０に送られ、コンタクトプラグ２１２、第１の配線層２１３等からなる配線構造を通して読み出される。画素に増幅素子を有する場合には、第１の配線層２１３を介して増幅用ＭＯＳトランジスタのゲートに接続されており、ここで電圧に変換された後、所望の配線により信号処理回路へ転送される。
ここで本発明の特徴である配線の詳細な構造について図２を用いて説明する。図２は、図１に示した撮像装置において第１の配線層２１３の一部を中心に拡大して示した図である。
第１の配線層２１３は層間絶縁膜２１１上に形成されている。後述するチタン層２１３ａ中のチタンの合金形成前の状態において、下層から順にチタン層２１３ａ、金属層２１３ｂ、配向層２１３ｃ、アルミニウム層２１３ｄおよびバリア層２１３ｅの５つの層を含む。
チタン層２１３ａは、層間絶縁膜２１１として一般的に用いられる酸化シリコンとの界面応力が、窒化チタンや窒化シリコンと酸化シリコンとの界面応力に比べて小さい。このため、チタン層２１３ａが層間絶縁膜２１１上に形成されることで、チタン層２１３ａの成膜時に膜剥がれが生じる可能性を低減させることができる。チタン層２１３ａは（００２）配向を有するように形成し、その上に積層される金属層２１３ｂの結晶配向性を高めることが望ましい。チタン層２１３ａには、層間絶縁膜２１１との界面応力に大きく影響しない範囲で他の金属元素や非金属元素が含まれていてもよい。
金属層２１３ｂは、加熱処理によって下層のチタン層２１３ａと合金を形成可能な金属から構成される。金属層２１３ｂを構成する金属としては例えばアルミニウムが用いられる。金属層２１３ｂは、金属層２１３ｂ上に積層される配向層２１３ｃの配向性を高めるために、チタン層２１３ａの結晶配向を下地として配向成長させることが好ましい。金属層２１３ｂにアルミニウムを用いた場合、アルミニウムが（１１１）配向を有するように形成することで、チタン層２１３ａ中の（００２）配向したチタンとの格子不整合が小さく、良質な結晶膜を得ることができる。
チタン層２１３ａ中のチタンと、金属層２１３ｂ中の金属との合金の具体的な態様としては、共晶や固溶体、金属間化合物など種々の態様を取りうる。水素に対するチタンの吸着量は低減するためには、金属間化合物を形成することが最も好ましい。
金属層２１３ｂを形成する際の膜厚は、下層のチタン層２１３ａとの合金を形成する際に、チタン層２１３ａ中のチタンを全て合金化できるように設定されることが好ましい。例えば、金属層２１３ｂとしてアルミニウムを用い、チタンとアルミニウムとの金属間化合物を形成する場合、金属層２１３ｂの膜厚をチタン層２１３ａの膜厚の３倍以上に設定することでチタン層２１３ａ中のチタンを十分に反応させることができる。これは、チタンとアルミニウムの金属間化合物の化学量論比が１：３〜３：１の割合で変化しうることに起因する。即ち、金属層２１３ｂの膜厚がチタン層２１３ａの膜厚の３倍以上在れば、形成される金属間化合物が全てＴｉＡｌ３だったとしても、チタン層２１３ａ中のチタンを全て合金化することが可能となる。チタン合金層が形成された後に、チタン合金層上に合金化していないアルミニウム層が残っていてもよい。アルミニウム以外の、チタンとの合金を形成可能な材料としては、例えばニッケルが挙げられる。
加熱処理の条件としては、基板温度を３５０度以上に加熱することで金属層２１３ｂ中の金属の拡散が促され、チタンとの合金の形成をより促進させることができる。一方で、加熱処理により配線層中の他の層の配向性が劣化することを防ぐために、加熱処理の際の基板温度は５００度以下であることが好ましい。即ち、加熱処理の際の基板温度は３５０度以上５００度以下の範囲内に設定されることが好ましい。加熱処理の時間としては、３０秒〜６０分の範囲においてチタン層２１３ａの膜厚に応じて設定されることが好ましい。金属層２１３ｂには、チタン層２１３ａとの合金化を過度に阻害しない範囲で他の金属元素や非金属元素が含まれていてもよい。金属層２１３ｂの材料として、アルミニウムに０．５重量％の銅が添加されたものを用いることができる。
配向層２１３ｃは、その上に積層されるアルミニウム層２１３ｄの結晶配向性を高める目的で用いられる。配向層２１３ｃの材料としては例えば窒化チタンが用いられる。（１１１）配向を有する窒化チタン層の格子間隔は、（１１１）配向のアルミニウムの格子間隔と近似している。このため配向層２１３ｃとして（１１１）配向した窒化チタンを用いることで、配向層上に積層されるアルミニウム層２１３ｄの（１１１）配向性を向上させることが可能である。また、金属層２１３ｂに（１１１）配向を有するアルミニウムを用いた場合、窒化チタンの（１１１）配向をより向上させることが可能である。このため、配向層２１３ｃの配向性をより高め、配向層２１３ｃの上に形成されるアルミニウム層２１３ｄの（１１１）配向性をさらに向上させることが可能となる。配向層２１３ｃには、その結晶性を過度に劣化させない範囲で他の金属元素や非金属元素が含まれていてもよい。
アルミニウム層２１３ｄは、ＥＭへの耐性を高めるために（１１１）配向を有していることが好ましい。本実施形態ではアルミニウム層２１３ｄの材料として、アルミニウムに０．５重量％の銅が添加されたものを用いることができる。アルミニウム層２１３ｄには、その導電性およびＥＭへの耐性を過度に劣化させない範囲で他の金属元素や非金属元素が含まれていてもよい。
バリア層２１３ｅは、下層に形成されたアルミニウム層２１３ｄ中のアルミニウムが層間絶縁膜中に拡散することを抑制するために形成される。バリア層２１３ｅの材料としては例えば窒化チタンが用いられる。バリア層２１３ｅは本発明において必須の構成ではないが、配線の信頼性や長寿命化のために設けられることが好ましい。
これらの積層膜を有する配線層に対して上述した加熱処理を行うことで、チタン層２１３ａ中のチタンと金属層２１３ｂ中の材料とが合金を形成する。加熱処理により形成された、合金中のチタンは、合金が形成される前のチタン層２１３ａにおけるチタンに対して水素の吸着量が小さい。このため、加熱処理の後に行われるシンタリングにおいて、チタンへの水素の吸着が抑制される。
以下で、チタン層２１３ａ、金属層２１３ｂ、配向層２１３ｃおよびアルミニウム層２１３ｄの各々の膜における結晶配向性についてより詳細に説明する。これらの層は、配向性を向上させるために、好ましくはスパッタリング法を用いて製造される。また上述した通り金属層２１３ｂにアルミニウムを、配向層に窒化チタンを用いた場合に、チタン層２１３ａが（００２）配向、金属層２１３ｂ、配向層２１３ｃおよびアルミニウム層２１３ｄが（１１１）配向を有していることが好ましい。一般にスパッタリング時の基板温度が低温であるときには、原子の動きが小さいため、成膜された被膜は最密面が基板と平行となるように結晶配向することが知られている。チタンでは（００２）面が、窒化チタンでは（１１１）面が最密面であるため、これらの膜を低温で作製することが好ましい。
ここで、各層の成膜条件についてより詳細に説明を行う。
チタン層２１３ａについては、成膜時の基板温度が３００度を超えると、（００２）配向性が弱くなり、（０１１）配向性が強くなる。このため、基板温度を３００度以下にして成膜することが好ましい。一方で基板温度が５０度未満になると、膜の結晶性が低下する。これは、基板温度が低いためにスパッタリングされたチタン粒子に十分なエネルギーが与えられず、基板上でチタン粒子同士が結合しないためと考えられる。従って、チタン層２１３ａについては、スパッタリング法を用いて、基板温度を５０度以上３００度以下の範囲に設定して成膜することが好ましい。配向性を向上させるために、成膜レートが１ｎｍ／ｓ以上、５ｎｍ／ｓ以下となるように成膜することが好ましい。配向層２１３ｃにおける窒化チタンについても、（１１１）配向した窒化チタン膜を得るために、基板温度を３００度以下にして成膜することが好ましい。また、チタン同様に、基板温度が５０度未満になると、膜の結晶性が低下するため、５０度以上で成膜することが好ましい。配向性を向上させるために、チタンターゲットおよび窒素ガスによる反応性スパッタリング法を用いて、成膜レートが１ｎｍ／ｓ以上、５ｎｍ／ｓ以下となるように成膜することが好ましい。
金属層２１３ｂおよびアルミニウム層２１３ｄのアルミニウムについてもスパッタリング法を用いて基板温度を５０度以上３００度以下とすることで、（１１１）配向した膜を得ることができる。配向性を向上させるために、成膜レートが５ｎｍ／ｓ以上、２０ｎｍ／ｓ以下となるように成膜することが好ましい。
上述した基板の温度制御については、基板ホルダ中に設けたヒータによる加熱や、静電吸着を用いて基板裏面に加熱ガスを接触させるなど種々の方法を採用しうる。またスパッタリング法についてはＤＣ、ＲＦいずれの方式を用いても良く、配向性を高める観点からマグネトロンスパッタリング法が好ましい。
撮像装置においては、特に、ＰＤとして機能するＮ型電荷蓄積領域２０８や、キャリアが通過するチャネル領域２２３などの表面におけるＳｉのダングリングボンドの終端化が重要となる。これらの領域における表面のＳｉの未結合手を終端化させることで、暗電流が効果的に抑制される。
本発明により、シンタリングを行う際の各配線層に含まれるチタンへの水素の吸着を抑制し、基板２０３の表面におけるＳｉのダングリングボンドを効果的に終端化させることが可能となる。また、配線層形成時に層間絶縁膜と接するように層間絶縁膜上にチタン層を形成しているため、チタン層形成時の層間絶縁膜と配線層との界面応力が、層間絶縁膜上に窒化チタンや窒化シリコンを形成する場合に比べて小さい。さらにチタンを配向成長させることで、チタン層上に形成される金属層、配向層およびアルミニウム層の配向性を高め、ＥＭに対する耐性を高めることができる。
ここで、最も基板２０３に近い位置に配された第１の配線層２１３は、基板２０３に近いために、基板２０３の各点において供給される水素の量に影響を与えうる。具体的には、基板２０３の各点において供給される水素の量が、第１の配線層２１３の配線パターンによって影響され、基板２０３の面内の各点における水素の供給量にばらつきが生じうる。これに対して、最も基板２０３に近い位置に配された第１の配線層２１３に対して本発明を適用することで、上述した配線パターンによる基板２０３の面内の各点における水素供給量のばらつきを低減することができる。このため、少なくとも第１の配線層２１３について、本発明に係る配線構造が用いられる。また、他の配線層について、特に、ＰＤ部２００に入射する光に対して開口領域を区画する配線層は、基板２０３の上面から見た場合にその面積が他の配線層に対して大きい。このため、複数の配線層のうち、最も基板２０３に近い配線層に加え、開口領域を区画する配線層に対しても本発明を適用することが、配線層による水素吸着低減の観点から効果的である。開口領域を区画する配線層の一例としては第３の配線層２１９が挙げられる。
なお、本実施形態では、第３の配線層２１９が窒化シリコンからなるパッシベーション膜２２０で覆われている。プラズマ励起ＣＶＤ（以下ＰＥＣＶＤともいう）法により形成された窒化シリコンはその膜中に水素を多く含むため、窒化シリコン膜が形成された基板を加熱することでシンタリングが施される。基板の加熱によって窒化シリコン膜中の水素が拡散し、半導体基板Ｓ表面におけるＳｉの未結合手の終端化が行われる。
次に図３を用いて本実施形態に係る撮像装置の製造方法について説明する。
まず、Ｐ型ウエル２０４、ドレイン領域２１０、電荷蓄積領域２０８、表面Ｐ型領域２０９、フィールド酸化膜２０５、不図示のゲート絶縁膜およびゲート電極２０７が配されたＮ型シリコン基板２０３を準備する（図３（ａ））。
次に基板２０３を覆うようにＰＥＣＶＤ法によって酸化シリコンを堆積し、ＣＭＰ法により平坦化することで層間絶縁膜２１１を形成する。その後、フォトリソグラフィ法を用いてトレンチを形成し、該トレンチに金属を充填することでコンタクトプラグ２１２を形成する。余剰な金属膜をＣＭＰ法にて除去する。そして図２において説明した２１３ａ〜２１３ｅの層をマグネトロンスパッタリング法によって積層し、積層膜２１３Ｓを形成する（図３（ｂ））。チタン層２１３ａはチタンターゲットを用い、ターゲット電圧３ｋＷ、基板温度２５０度、成膜レート２ｎｍ／ｓの条件で成膜を行う。金属層２１３ｂおよびアルミニウム層２１３ｄは、共にＡｌＣｕターゲットを用い、ターゲット電圧２２ｋＷ、基板温度３００度、成膜レート１５ｎｍ／ｓの条件で成膜を行う。配向層２１３ｃはチタンターゲットを用い、スパッタリング中に窒素ガスを放電空間に流入させる反応性スパッタリング法を用いて形成する。配向層２１３ｃはターゲット電圧１３ｋＷ、基板温度２５０度、成膜レート２ｎｍ／ｓの条件で成膜を行う。積層膜２１３Ｓの詳細な構造の一例としては、下層から順にチタン層が１００Å、０．５重量％の銅を含有したＡｌＣｕが３００Å、ＴｉＮが２００Å、０．５重量％の銅を含有したＡｌＣｕが３０００Å、ＴｉＮが３００Åである。
その後、積層膜２１３Ｓをフォトリソグラフィ法を用いてパターニングした後に加熱処理を行うことで配線層２１３を形成する。加熱処理が施されることで、配線層中のチタンと金属層とが合金を形成する。加熱処理は、例えば４００度で３０分間行われる。その後、層間絶縁膜２１１および配線層２１３上に層間絶縁膜２１４を形成する。（図３（ｃ））。
次に、層間絶縁膜２１４にトレンチを形成し、コンタクトプラグ２１２と同様にビアプラグ２１５を形成し、余剰な金属膜を除去する。そして層間絶縁膜２１４上に図２において説明した構造の積層膜２１６Ｓを形成する（図３（ｄ））。
その後、積層膜２１６Ｓをパターニングして加熱処理を行い配線層２１６を形成し、層間絶縁膜２１７、ビアプラグ２１８、および本発明に係る積層膜２１９Ｓを形成する（図３（ｅ））。
そして、積層膜２１９Ｓをパターニングし、加熱処理を行うことで配線層２１９を形成する。その後、層間絶縁膜２１７および配線層２１９上にパッシベーション膜２２０をＰＥＣＶＤ法にて形成し、シンタリングを行う（図３（ｆ））。本実施形態の場合、層間絶縁膜２１１、２１４および２１７を成膜する際に、シラン（ＳｉＨ４）および酸素を用いたＰＥＣＶＤ法を用いることで、形成後の層間絶縁膜中に水素が含まれる。また、パッシベーション膜を形成する際にもＳｉＨ４およびアンモニア（ＮＨ３）を用いたＰＥＣＶＤ法を用いることで、形成後のパッシベーション膜２２０中に水素が含まれる。これらの水素を含む膜が形成された基板に対して例えば４００度、３０分の加熱処理を行うことで、膜中の水素を拡散させ、基板２０３表面のＳｉの終端化を行うことができる。
次に、パッシベーション膜２２０上にカラーフィルタ層２２１およびマイクロレンズ層２２２を形成し、撮像装置２０が得られる。
各積層膜２１３Ｓ、２１６Ｓ、２１９Ｓにおけるチタン層中のチタンと金属層中の金属とを合金化させる加熱処理は、各積層膜を形成した後であって、パターニングされた各積層膜に層間絶縁膜を形成する前に行うことが好ましい。積層膜を形成後に加熱処理を行うことで、チタン層中のチタンと金属層中の金属との合金化に併せて、アルミニウム層中の格子欠陥や格子不整合が改善され、その後に層間絶縁膜等を形成する際にアルミニウム層に生じるダメージを低減できるためである。また、層間絶縁膜が形成される前の、各々の積層膜が基板の最表面に位置した状態において、加熱処理を行うことで、各積層膜が十分に加熱されてチタンの合金化が促進される。
シンタリングの方法として、本実施形態では半導体基板上に水素を含有する膜を形成し、その膜を加熱することで基板表面に水素を供給した。しかし他の方法として基板を水素雰囲気に曝露する方法や、基板を水素プラズマに曝露する方法、これらに併せて加熱を行う方法など、種々の方法が採用可能である。
（第２の実施形態）
次に、撮像装置を用いた撮像システムの一例を図４に示す。撮像システム９０は、図４に示すように、主として、光学系、第１の実施形態で述べた撮像装置２０及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置２０のＰＤ部の撮像面に被写体の像を形成する。絞り９３は、光路上においてレンズ９２とＰＤ部との間に設けられ、レンズ９２を通過後にＰＤ部へ導かれる光の量を調節する。撮像装置２０のＰＤ部は、撮像面に形成された被写体の像を画像信号に変換する。撮像装置２０は、その画像信号をＰＤ部から読み出して出力する。撮像信号処理回路９５は、撮像装置２０に接続されており、撮像装置２０から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
次に、撮像装置を用いた撮像システムの一例を図４に示す。撮像システム９０は、図４に示すように、主として、光学系、第１の実施形態で述べた撮像装置２０及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置２０のＰＤ部の撮像面に被写体の像を形成する。絞り９３は、光路上においてレンズ９２とＰＤ部との間に設けられ、レンズ９２を通過後にＰＤ部へ導かれる光の量を調節する。撮像装置２０のＰＤ部は、撮像面に形成された被写体の像を画像信号に変換する。撮像装置２０は、その画像信号をＰＤ部から読み出して出力する。撮像信号処理回路９５は、撮像装置２０に接続されており、撮像装置２０から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置２０、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
なお、本発明に係る配線を用いた半導体装置の例として上述した撮像装置を説明したが、本発明に係る配線は測光センサや測距センサなどの光電変換を用いた各種センサおよび他の半導体装置にも適用可能である。
２００ フォトダイオード部
２０１ 転送ＭＯＳトランジスタ
２０３ Ｎ型シリコン基板
２０４ Ｐ型ウエル
２０９ 表面Ｐ型領域
２１０ ドレイン領域
２１１ 層間絶縁膜
２１３ 配線層
２１３ａ チタン層
２１３ｂ 金属層
２１３ｃ 配向層
２１３ｄ アルミニウム層
２１３ｅ バリア層
２２０ パッシベーション膜
２０１ 転送ＭＯＳトランジスタ
２０３ Ｎ型シリコン基板
２０４ Ｐ型ウエル
２０９ 表面Ｐ型領域
２１０ ドレイン領域
２１１ 層間絶縁膜
２１３ 配線層
２１３ａ チタン層
２１３ｂ 金属層
２１３ｃ 配向層
２１３ｄ アルミニウム層
２１３ｅ バリア層
２２０ パッシベーション膜
Claims (17)
- 半導体基板の上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された複数の配線層と、を備える半導体装置の製造方法であって、
前記複数の配線層のうち最も前記半導体基板に近い第１の配線層を形成する第１の配線層形成工程を有し、
前記第１の配線層形成工程は、
前記第１の層間絶縁膜の上に第１のチタン層を形成する工程と、
前記第１のチタン層の上に、前記第１のチタン層中のチタンと合金を形成可能な第１の金属を含有する、第１の金属層を形成する工程と、
前記第１の金属層の上に第１の配向層を形成する工程と、
前記第１の配向層の上に第１のアルミニウム層を形成する工程と、を有し、
更に、加熱処理により前記第１のチタン層中のチタンと前記第１の金属層中の第１の金属との合金を形成する第１の加熱工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第１の金属はアルミニウムであり、
前記第１の配向層は窒化チタン層であることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第１の金属層の膜厚は前記第１のチタン層の膜厚の３倍以上であることを特徴とする請求項１または２のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の配向層および前記第１のアルミニウム層は（１１１）配向を有していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の配線層形成工程の後に、シンタリングを行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の加熱工程における加熱処理は、３５０度以上５００度以下の範囲内で行われることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
- 前記第１のチタン層、前記第１の金属層、前記第１の配向層および前記第１のアルミニウム層はスパッタリング法により成膜され、
前記第１のチタン層の成膜レートは１ｎｍ／ｓ以上、５ｎｍ／ｓ以下であり、
前記第１の配向層の成膜レートは１ｎｍ／ｓ以上、５ｎｍ／ｓ以下であり、
前記第１の金属層および前記アルミニウム層の成膜レートは５ｎｍ／ｓ以上、２０ｎｍ／ｓ以下であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。 - 前記複数の配線層のうち、第２の層間絶縁膜を介して前記第１の配線層と隣接する第２の配線層を形成する第２の配線層形成工程を備え、
前記第１の加熱工程は、前記第１の配線層形成工程の後であって、前記第２の配線層形成工程の前に行われることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。 - 前記半導体装置は、
前記半導体基板に形成されたフォトダイオード部と、前記フォトダイオード部で発生した電荷を電圧に変換するドレイン領域と、前記フォトダイオード部から前記ドレイン領域へ電荷を転送するゲート電極と、前記複数の配線層のうち前記フォトダイオード部に対する開口領域を区画する第３の配線層と、をさらに備え、
前記半導体装置の製造方法は、更に、
前記第３の配線層を形成する第３の配線層形成工程を含み、
前記第３の配線層形成工程は、
第２のチタン層を形成する工程と、
前記第２のチタン層の上に、前記第２のチタン層中のチタンと合金を形成可能な第２の金属を含有する、第２の金属層を形成する工程と、
前記第２の金属層の上に第２の配向層を形成する工程と、
前記第２の配向層の上に第２のアルミニウム層を形成する工程と、を有し、
更に、加熱処理により前記第２のチタン層中のチタンと前記第２の金属層中の第２の金属との合金を形成する第２加熱工程と、ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。 - 前記第１の加熱工程は、前記第１の配線層形成工程の後であって、前記第３の配線層形成工程の前に行われることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記第３の配線層の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜を形成後にシンタリングを行う工程と、を有することを特徴とする請求項９または１０に記載の半導体装置の製造方法。 - 前記シンタリングは、前記半導体基板を水素雰囲気に曝露して行われることを特徴とする請求項１１に記載の半導体装置の製造方法。
- 半導体基板上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された複数の配線層と、を備える半導体装置において、
前記複数の配線層のうち最も前記半導体基板に近い第１の配線層が、
前記第１の層間絶縁膜の上に配された第１のチタン合金層と、
前記第１のチタン合金層の上に配された第１の配向層と、
前記第１の配向層の上に配された第１のアルミニウム層と、
を備えることを特徴とする半導体装置。 - 前記チタン合金層と前記配向層との間には第２のアルミニウム層が配されており、
前記チタン合金層は、チタンとアルミニウムとの合金であることを特徴とする請求項１３に記載の半導体装置。 - 前記第１のアルミニウム層、前記配向層および前記第２のアルミニウム層は（１１１）配向を有することを特徴とする請求項１４に記載の半導体装置。
- 前記半導体基板に形成されたフォトダイオード部と、前記フォトダイオード部で発生した電荷を電圧に変換するドレイン領域と、前記フォトダイオード部から前記ドレイン領域へ電荷を転送するゲート電極と、前記複数の配線層のうち前記フォトダイオード部に対する開口領域を区画する第２の配線層と、をさらに備え、
前記第２の配線層が、
第２のチタン合金層と、
前記第２のチタン合金層の上に配された第２の配向層と、
前記第２の配向層の上に配された第３のアルミニウム層と、を有することを特徴とする請求項１３乃至１５のいずれか１項に記載の半導体装置。 - 請求項１６に記載の半導体装置と、
前記半導体装置の撮像面へ像を形成する光学系と、
前記半導体装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013176253A JP2015046454A (ja) | 2013-08-28 | 2013-08-28 | 半導体装置の製造方法および半導体装置 |
| US14/468,166 US9385262B2 (en) | 2013-08-28 | 2014-08-25 | Method of manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013176253A JP2015046454A (ja) | 2013-08-28 | 2013-08-28 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015046454A true JP2015046454A (ja) | 2015-03-12 |
Family
ID=52582031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013176253A Pending JP2015046454A (ja) | 2013-08-28 | 2013-08-28 | 半導体装置の製造方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9385262B2 (ja) |
| JP (1) | JP2015046454A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016225432A (ja) * | 2015-05-29 | 2016-12-28 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
| JP2017045786A (ja) * | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
| JP2020155896A (ja) * | 2019-03-19 | 2020-09-24 | 太陽誘電株式会社 | 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016146376A (ja) * | 2015-02-06 | 2016-08-12 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449947A (en) * | 1993-07-07 | 1995-09-12 | Actel Corporation | Read-disturb tolerant metal-to-metal antifuse and fabrication method |
| EP0735586B1 (en) * | 1995-03-28 | 2002-12-11 | Texas Instruments Incorporated | Semi-conductor structures |
| US5730834A (en) * | 1996-03-29 | 1998-03-24 | Vlsi Technology, Inc. | Fluorine residue removal after tungsten etchback |
| US5858879A (en) * | 1997-06-06 | 1999-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for etching metal lines with enhanced profile control |
| US6159847A (en) * | 1997-11-18 | 2000-12-12 | Texas Instruments Incorporated | Multilayer metal structure for improved interconnect reliability |
| JPH11186190A (ja) * | 1997-12-25 | 1999-07-09 | Sharp Corp | 半導体装置の製造方法 |
| US6080657A (en) * | 1999-07-16 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Method of reducing AlCu hillocks |
| US7420231B2 (en) * | 2002-09-20 | 2008-09-02 | Sony Corporation | Solid state imaging pick-up device and method of manufacturing the same |
| US7064056B2 (en) * | 2003-06-13 | 2006-06-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer stack to prevent Ti diffusion |
| US7323731B2 (en) * | 2003-12-12 | 2008-01-29 | Canon Kabushiki Kaisha | Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system |
| JP2008172018A (ja) * | 2007-01-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2011071437A (ja) * | 2009-09-28 | 2011-04-07 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| JP2010153884A (ja) | 2010-02-01 | 2010-07-08 | Fujitsu Semiconductor Ltd | Ｃｍｏｓイメージセンサの製造方法及びｃｍｏｓイメージセンサ |
-
2013
- 2013-08-28 JP JP2013176253A patent/JP2015046454A/ja active Pending
-
2014
- 2014-08-25 US US14/468,166 patent/US9385262B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016225432A (ja) * | 2015-05-29 | 2016-12-28 | キヤノン株式会社 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
| JP2017045786A (ja) * | 2015-08-25 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 撮像装置およびその製造方法 |
| JP2020155896A (ja) * | 2019-03-19 | 2020-09-24 | 太陽誘電株式会社 | 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ |
| JP7343991B2 (ja) | 2019-03-19 | 2023-09-13 | 太陽誘電株式会社 | 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ |
Also Published As
| Publication number | Publication date |
|---|---|
| US9385262B2 (en) | 2016-07-05 |
| US20150061060A1 (en) | 2015-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8471314B2 (en) | Solid-state imaging device, method for producing same, and camera | |
| US7393715B2 (en) | Manufacturing method for image pickup apparatus | |
| JP5696513B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP6233717B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP5402083B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| US20110024857A1 (en) | Solid-state image pickup element, method of manufacturing the same, and electronic apparatus using the same | |
| TWI484652B (zh) | 半導體裝置及其製作方法 | |
| US11329093B2 (en) | Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus | |
| JP5975617B2 (ja) | 固体撮像装置およびその製造方法ならびにカメラ | |
| JP5124934B2 (ja) | 固体撮像素子及びその製造方法、撮像装置 | |
| US20140264695A1 (en) | Image Sensor and Method of Manufacturing the Same | |
| JP2011054741A (ja) | 裏面照射型固体撮像装置 | |
| JP2015046454A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2010016242A (ja) | 光電変換装置、撮像システム、及び光電変換装置の製造方法 | |
| US20240021642A1 (en) | Enhanced trench isolation structure | |
| TW201507116A (zh) | 固體攝像裝置及攝影機模組 | |
| US7709286B2 (en) | Image sensor and method for manufacturing the same | |
| JP6164830B2 (ja) | 光電変換装置の製造方法 | |
| JP7009529B2 (ja) | 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法 | |
| JP2008294242A (ja) | 固体撮像装置およびその製造方法 | |
| US20230232644A1 (en) | Imaging device | |
| JP2013021154A (ja) | 半導体装置、及びその製造方法 | |
| JP2008235516A (ja) | 固体撮像装置およびその製造方法 | |
| JP2011018710A (ja) | 固体撮像装置およびその製造方法 | |
| WO2012111047A1 (ja) | 固体撮像装置 |