JP6862129B2 - 光電変換装置および撮像システム - Google Patents

光電変換装置および撮像システム Download PDF

Info

Publication number
JP6862129B2
JP6862129B2 JP2016167346A JP2016167346A JP6862129B2 JP 6862129 B2 JP6862129 B2 JP 6862129B2 JP 2016167346 A JP2016167346 A JP 2016167346A JP 2016167346 A JP2016167346 A JP 2016167346A JP 6862129 B2 JP6862129 B2 JP 6862129B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
impurity region
conversion device
region
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016167346A
Other languages
English (en)
Other versions
JP2018037468A5 (ja
JP2018037468A (ja
Inventor
章 大谷
章 大谷
翼 金田
翼 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016167346A priority Critical patent/JP6862129B2/ja
Priority to US15/683,660 priority patent/US10319757B2/en
Publication of JP2018037468A publication Critical patent/JP2018037468A/ja
Publication of JP2018037468A5 publication Critical patent/JP2018037468A5/ja
Application granted granted Critical
Publication of JP6862129B2 publication Critical patent/JP6862129B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/63Control of cameras or camera modules by using electronic viewfinders
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Description

本発明は、光電変換装置に関する。
近年、画像処理の高速化、高解像度化等が求められてきている。動きの早い被写体の映像を電気信号に変換した場合や、強い光が特定の画素に入射した場合、光電変換部に残留信号として電荷が残り、残像として出力されてしまい、画像品質を損なうという問題があった。
特許文献1には、CMOSイメージセンサーの残像がシリコン基板の酸素濃度に依存することが開示されている。
特開2007−251074号公報
シリコン基板の酸素濃度を低くすると、転位発生に伴う白キズなどが生じやすく、仮に残像を抑制できても、画像品質が向上するとは限らない。
本発明は、白キズと残像の双方を抑制し、高い画像品質を実現可能な光電変換装置を提供することを目的とする。
上記課題を解決するための手段は、シリコン層の受光面から入射した光によって生じた電子を信号電荷として生成する光電変換部を備える光電変換装置であって、前記光電変換部は、前記シリコン層の中に配されたN型の第1不純物領域の少なくとも一部と、前記シリコン層の中であって前記受光面に対して垂直な方向において前記第1不純物領域に対して前記受光面とは反対側の部位に配され硼素および酸素を含むP型の第2不純物領域の少なくとも一部と、を含み、前記第2不純物領域は、前記部位のうちで硼素濃度が最大値を示す第1部分と、前記方向において前記第1部分に対して前記第1不純物領域の側とは反対側に位置する第2部分と、前記方向において前記第1部分に対して前記第1不純物領域の側に位置する第3部分を有し、前記第1部分の硼素濃度をBa(atoms/cm)、酸素濃度をOa(atoms/cm)、前記第2部分の硼素濃度をBb(atoms/cm)、酸素濃度をOb(atoms/cm、前記第3部分の硼素濃度をBc(atoms/cm )、酸素濃度をOc(atoms/cm として、Ba×Oa<Bb×Obと、Bc×Oc <Ba×Oa と、Ba<Oaを満たすことを特徴とする。
本発明によれば、白キズと残像の双方を抑制し、高い画像品質を実現可能な光電変換装置を提供することができる。
光電変換装置を模式的に説明する図。 光電変換装置の不純物分布を模式的に説明する図。 光電変換装置の不純物分布を模式的に説明する図。 光電変換装置の不純物分布を模式的に説明する図。 光電変換装置の不純物濃度と残像の関係を説明する図。 光電変換装置の不純物分布と電子との関係を模式的に説明する図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
図1(a)は光電変換装置ISが備える光電変換部PDを含む断面構造を示す図である。
光電変換装置ISはシリコン層10を備える。シリコン層10は基体20の上に設けられている。シリコン層10は基体20の上にエピタキシャル成長法で形成された単結晶シリコン層(エピタキシャル層)でありうる。基体20もまた単結晶シリコンで構成されることから、シリコン層10と基体20とを含めてシリコン基板30と称する。シリコン層10の厚さは例えば5〜20μmであり、基体20の厚さは例えば20〜8000μmである。
シリコン層10の表面が受光面11であり、光電変換部PDは、受光面11に入射した光によって、電子を信号電荷として生成する。受光面11に垂直な方向を深さ方向Zとする。
シリコン層10の中には、不純物領域100と、表面領域101と、電荷蓄積領域102と、光電変換領域103と、電荷排出領域112とが設けられている。図1(a)に示したシリコン層10は、深さ方向Zにおいて、表面領域101と、電荷排出領域112と、表面領域101と電荷排出領域112との間の各種の半導体領域と、を含む。不純物領域100はシリコン層10の中に配された、P型の半導体領域である。以下、P型またはN型の不純物領域とは、アクセプタとドナーのネット濃度によってP型またはN型に定まる半導体領域を意味する。P型の不純物領域100は、光電変換部PDの信号電荷である電子に対して、ポテンシャルウエルを形成する。電荷蓄積領域102はシリコン層10の中に配されたN型の不純物領域であり、深さ方向Zにおいて受光面11と不純物領域100との間に配されている。電荷蓄積領域102は光電変換部PDで光電変換によって生成された電子を蓄積する。不純物領域100はシリコン層10の中で、電荷蓄積領域102に対して受光面11とは反対側の部位に配さていることになる。表面領域101は、受光面11と電荷蓄積領域102との間に配された、P型の不純物領域である。表面領域101は信号電荷である電子を受光面11から分離するためのピニング領域である。光電変換領域103は、深さ方向Zにおいて電荷蓄積領域102と不純物領域100との間に配されたP型またはN型の不純物領域である。光電変換領域103で光電変換された電子はポテンシャル勾配に従って電荷蓄積領域102に移動し、電荷蓄積領域102で蓄積される。電荷排出領域112は、深さ方向Zにおいて不純物領域100に対して電荷蓄積領域102の側とは反対側に位置するN型の不純物領域である。電荷排出領域112は基体20と接し得る。
光電変換部PDは、不純物領域100の少なくとも一部と、電荷蓄積領域102の少なくとも一部を含む。光電変換領域103の少なくとも一部も光電変換部PDに含まれる。表面領域101の一部が光電変換部PDとして機能する場合もある。
シリコン層10の上にはゲート絶縁膜105を介して転送ゲート電極104が設けられている。電荷蓄積領域102に蓄積された電子は転送ゲート電極104によって形成されたチャネルを介してN型の不純物領域である浮遊拡散領域106(フローティングディフュージョン)に転送される。浮遊拡散領域106の電荷量に応じた電位が不図示の増幅トランジスタのゲートに入力される。増幅トランジスタはソースフォロワ回路を構成しており、浮遊拡散領域106の電荷量に基づく信号が出力線に出力される。
光電変換装置ISには複数の光電変換部PDが設けられており、隣接する光電変換部PD同士の間は分離されている。この分離は、STI構造やLOCOS構造を有する絶縁体分離部107および/またはPN接合分離による半導体分離部108によって成される。受光面11はゲート絶縁膜105や層間絶縁膜などの絶縁膜で覆われている。層間絶縁膜の上には、多層配線構造や、カラーフィルタやマイクレンズなどの光学構造が設けられている(不図示)。
図1(b)を用いて光電変換装置ISの構成について説明する。図1(b)は光電変換装置ISを用いて構築された撮像システムSYSの構成の一例を示す。撮像システムSYSは、カメラや撮影機能を有する情報端末である。光電変換装置ISは基板30を含む半導体デバイスICだけでなく、さらに半導体デバイスICを収容するパッケージPKGをさらに備えることもできる。パッケージPKGは、半導体デバイスICが固定された基体と、半導体基板に対向するガラス等の蓋体と、基体に設けられた端子は半導体デバイスICに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
撮像システムSYSは、光学系OU、制御装置CU,処理装置PU、表示装置DU、記憶装置MUの少なくともいずれかを備え得る。光学系OUは光電変換装置ISに結像する。制御装置CUは光電変換装置ISを制御する。処理装置PUは光電変換装置ISから出力された信号を処理する。表示装置DUは光電変換装置ISで得られた画像を表示し、記憶装置MUは、光電変換装置ISで得られた画像を記憶する。
不純物領域100は、硼素および酸素を含む。本発明者は、光電変換装置における残像メカニズムを解析し、光電変換装置において残像をもたらす欠陥密度は格子間の酸素濃度の2乗と置換位置の硼素濃度の積に比例するということを発見した。すなわち残像欠陥組成はこの積によって定義されうる。本実施形態はこの発見に着想を得て、とりわけ不純物領域100の不純物に着目したものである。
図2には実施例に係る光電変換装置ISの、深さ方向Zにおける各部分の酸素濃度Oi(atoms/cm)の分布と硼素濃度Bs(atoms/cm)の分布を示している。図3には比較例に係る光電変換装置ISの、深さ方向Zにおける各部分の酸素濃度Oi(atoms/cm)の分布と硼素濃度Bs(atoms/cm)の分布を示している。図2、3に示した不純物の濃度分布は、SIMS測定によって測定、計算することができる。図2、図3において、深さ0(μm)が受光面11に相当する。深さ方向Zにおける各部分は、SIMS測定における深さ方向の測定点に対応する。SIMS測定では基板30を裏面(受光面11は反対の面)から測定する位置の直前までエッチングして除去し、裏面側に現れた面に対してSIMS測定を行う。これにより受光面11の界面近傍の不純物濃度を精度よく測定できる。受光面11側からSIMS測定を行うと、1次イオンによるノックオン・ミキシングの効果により、十分な精度を得ることができない。従って、SIMS測定における深さ方向の測定点の分解能は基板30のエッチング量によって決まる。なお、図2、図3において、1E+16のように示されるmEn(m:「1」、n:「+16」)とはm×10を意味している。mが「1.」であることは、m=1.0であり有効数字が2桁であることを意味している。
図1(a)と図2、図3を併せて不純物領域100について説明する。不純物領域100は、P型である不純物領域100のうちで深さ方向Zにおいて硼素濃度が最大値を示す部分である基準部110を有する。つまり、電荷蓄積領域102に対して受光面11とは反対側の部位のうちで、硼素濃度が最大値を示す部分が基準部110である。表面領域101は、基準部110より高い硼素濃度を示す部分を有しうるが、電荷蓄積領域102に対して受光面11とは反対側の部位ではないため、基準部110とはならない。また、不純物領域100は、深さ方向Zにおいて基準部110に対して電荷蓄積領域102の側と反対側に位置する深部111を有する。また、不純物領域100は、深さ方向Zにおいて基準部110に対して電荷蓄積領域102の側に位置する浅部109を有する。主に基準部110を最大値として形成されるポテンシャル分布によって、浅部109で生成された光電子は電荷蓄積領域102に蓄積され、深部111は過剰な光電子を電荷排出領域112に排出する構成となる。そのため、浅部109は電荷蓄積領域102に蓄積される信号電荷を生成するため、光電変換部PDに含まれる。信号電荷を排出する深部111は光電変換部PDに含まれなくてよい。
浅部109と深部111は基準部110よりも低い硼素濃度を有することになる。なお、基準部110は硼素濃度の最大値を示すためその深さ方向Zにおける幅は極めて狭く、実際には浅部109と深部111は接しているように観察されうる。そのため、図2、図3では基準部110を線で示している。ただし、深さ方向Zにおいて、硼素濃度がある程度の幅に渡って一定の最大値を示す場合もあり、その場合には浅部109と深部111は基準部110を介して離間することになる。
実施例では光電変換領域103がN型であり、さらに、浅部109が存在する範囲は深部111が存在する範囲よりも狭い。そのため、深さ方向Zにおいて基準部110に対して電荷蓄積領域102の側にP型の半導体領域が存在する範囲は、基準部110に対して電荷蓄積領域102の側と反対側に位置するP型の半導体領域が存在する範囲よりも狭い。このような構成は感度を高める上で好ましい。比較例では、光電変換領域103がP型であるから、P型の半導体領域は光電変換領域103と浅部109に渡って広がる。
基体20は単結晶シリコンであり、N型でもP型でもよいが、N型であることが、残像や白キズを低減する上で好ましい。N型の基体20を用いることで電荷排出領域112からの電荷排出を良好に行えるため、不純物領域100の構成において電荷排出を行うための制約を小さくできる。その結果、電荷排出や電荷蓄積を適切行うことができ、かつ、不純物領域100を残像や白キズを低減するために最適化することが可能となる。
深さ方向Zにおける各部分の酸素濃度Oi(atoms/cm)について部分ごとに下記のように定義する。基準部110における酸素濃度をOa(atoms/cm)、深部111に含まれる部分の酸素濃度をOb(atoms/cm)、浅部109に含まれる部分の酸素濃度をOc(atoms/cm)とする。表面領域101に含まれる部分の酸素濃度をOd(atoms/cm)とする。
深さ方向Zにおける各部分の硼素濃度Bs(atoms/cm)について部分ごとに下記のように定義する。基準部110の硼素濃度Ba(atoms/cm)、深部111に含まれる部分の硼素濃度をBb(atoms/cm)、浅部109に含まれる部分の硼素濃度をBc(atoms/cm)とする。表面領域101に含まれる部分の硼素濃度をBd(atoms/cm)とする。
深部111、浅部109、表面領域101などのように、SIMS測定における測定点の深さ方向Zの分解能よりも深さ方向Zで広い幅を持つ領域においては、上述した各部分の不純物濃度は、その領域のなかの1つの測定点における不純物濃度である。後述する不純物濃度に関する条件は、領域の中の複数の測定点の少なくとも1つの測定点で満たしていればよいが、領域の中の全ての測定点で満たすことが好ましい。
図2、3には、深さ方向Zにおける各部分の酸素濃度Oiの2乗と硼素濃度Bsとの積Bs×Oiを示している。積Bs×Oiの単位は(/cm)と記載することができるが、この単位自体には大きな意味はないため、積については単位の記載を省略する(任意単位とする)ことができる。方向Zにおける各部分の酸素濃度Oiの2乗と硼素濃度Bsとの積Bs×Oiについて部分ごとに下記のように定義する。基準部110における積はBa×Oa、深部111に含まれる部分の積はBb×Ob、浅部109に含まれる部分の積はBc×Ocとなる。表面領域101に含まれる部分の積はBd×Odとなる。
図4には、図2に示した実施例(分布1)と、図3に示した比較例(分布2)の深さ方向Zの各領域(浅部、深部)について、積Bs×Oiの平均を示している。図4において、深さZ:0.0−0.3μmが表面領域101に対応し、深さZ:0.3−0.2.5μmが電荷蓄積領域102および光電変換領域103に対応する。深さZ:3.0−3.5μmが浅部109に対応し、深さZ=3.5μmが基準部110に対応し、深さZ:3.5−3.4.3μmが深部111に対応する。
図2に示す実施例は、下記に示す関係(01)〜(15)を満たしている。関係(01)〜(15)の少なくともいずれかを満たすことは、光電変換特性に関わる白キズと残像の低減を両立し、光電変換部PDで得られる信号の質を向上する上で有利である。なお、図2、4に示した事項およびそれら把握できる事項であって、下記の関係として説明しない事項についても、感度や飽和の向上、白キズや暗電流、残像の低減など、光電変換装置において高い光電変換特性を実現する上で有利な事項であり、本実施形態の一部を構成する。また本実施例に示した事項は、長期信頼性の確保、特性変動の抑制、製造歩留まりの向上など、光電変換装置への産業上の要求に応える上でも有利な事項でもある。
(01) Ba×Oa<Bb×Ob
(02) Ba<Oa
(03) Bb<Ob
(04) 1×1016≦Oa≦1×1018
(05) 1×1046≦Ba×Oa≦1×1052
(06) Bc×Oc<Ba×Oa
(07) 1×1046≦Bc×Oc≦1×1050
(08) 1×1050<Bb×Ob≦1×1052
(09) Bc×Oc<Bd×Od
(10) Bb×Ob<Bd×Od
(11) Bc×Oc<Bb×Ob
(12) 1×1050<Bd×Od≦1×1052
(13) Od≧6×1016
残像の原因は光電子がシリコン層10中の欠陥にトラップされ、一定の時間遅れで光電子が欠陥から放出されることにある。またシリコン層10の酸素濃度Oiが低いほど残像が少ない。一方、CMOSイメージセンサーの製造プロセスでは、シリコン層10中の酸素は製造プロセス中で発生するストレスによる転位の成長を阻止することで白キズ低減の役も担っている。残像を抑制するために酸素濃度Oiが低すぎる状態でCMOSイメージセンサーを製造してしまうと、プロセス熱処理中や使用時の温度変化のストレスでクラック、スリップや転位などによる白キズが発生しやすくなる。
図5(a)には、不純物領域100の硼素濃度Bsおよび酸素濃度Oiを振った場合の残像電子数を示している。硼素濃度Bsについては、条件1<条件2=条件3=条件4=条件5=条件6<条件7である。酸素濃度Oiについては、条件1=条件2<条件3<条件4<条件5<条件6=条件7である。図2で示した実施例は条件1に相当し、図3に示した比較例は条件4に相当する。
そして、図5(b)に示すように、酸素濃度Oiと硼素濃度Bsのいくつかの関数について、残像電子数の測定値とシミュレーションの相関関係を示している。欠陥組成比として酸素濃度Oiの2乗と硼素濃度Bsの積Bs×Oiに比例する場合が最も相関係数が高いことがわかる。このことは、欠陥の組成は[Bs][Oi]であることを示している。
そして、浅部109が残像を与える欠陥が最も多く、また捕獲される電子が多いので、残像電子数を大きく左右する領域である。残像を減少させるには浅部109の欠陥を減らすことが重要である。また残像を増やさず白キズを低減するためには、表面領域101ならびに深部111およびさらに深い電荷排出領域112に渡って、酸素濃度Oiをあげておくことが望ましい。
浅部109の酸素濃度Oiを低くし、深部111の酸素濃度Oiを高めるため、酸素濃度Oiの基体20上に低温でエピ成長を行い、深部111で酸素濃度Oiに急峻な勾配を持たせる。ポテンシャルウエルの障壁を形成する硼素の濃度が最大となる基準部110では、酸素濃度Oiが大きく下がることになる。これにより酸素濃度Oiの2乗と硼素濃度Bsの積が、硼素濃度が最大値を示す基準部110における値より、深部111において大きな値を持つことができる。これが関係(01)の意味するところであり、これにより、白キズが少なく、残像の少ないイメージセンサーを得ることができる。
関係(02)〜(05)、(08)は、このような関係を満たしつつ、高い感度を確保するために必要な実用的な条件を示している。関係(02)、(03)は、基準部110あるいは深部111では、酸素が有意に多く含まれていることを意味している。実施例のように光電変換領域103がN型である場合に、関係(02)、(03)は残像と白キズ、特に白キズを低減する上で好適である。関係(04)は、浅部109や光電変換領域103での酸素の低減を達成するために、基準部110や深部111でも、酸素濃度Oiを制限する必要があることを示している。関係(04)のより適切な例としては、5×1016≦Oa≦5×1017であり、実施例では、Oa<1×1017である。
浅部109および深部111の硼素濃度は不純物領域100の形成のイオン注入条件によって制御できるが、イオン注入条件を強く反映したパラメーターが、硼素分布の極大値を示す、基準部110の硼素濃度(Ba)である。よって、基準部110の硼素濃度Baは不純物領域110の硼素分布を特徴付けるパラメーターであると言える。また、基準部110における硼素濃度は1×1014≦Ba≦1×1018であり、実用的には、1×1015≦Ba≦1×1017、実施例では1×1016<Ba<1×1017である。
さらに関係(06)および/または(07)を満たすことは、光電変換部PDに含まれる浅部109に関する条件である。光電変換部PDの感度を十分に確保しつつ、かつ、白キズと残像を低減するために、有利である。
深部111はフォトダイオードの電子ポテンシャルウエルの障壁の外側に位置するので、欠陥に補足された電子はその後排出されるので、画像信号として読み出されることはなく残像に与える影響は小さい。
深部111および電荷排出領域112においての酸素濃度Oiは、シリコン層10のバルクとしてのストレス耐性を決めるので、この部分での酸素濃度Oiを高く保つことで、スリップ耐性やクラック耐性が向上する。
関係(09)、(10)、(11)で表されるように、酸素濃度Oiの2乗と硼素濃度Bsの積Bs×Oiは、光電変換領域103<浅部109<深部111<表面領域101である。この技術的意義は酸素濃度Oiおよび硼素濃度Bsを必要最小限に抑えたことに由来する。酸素濃度Oiは、ストレス耐性の観点からは表層素子分離領域である表面領域101と深部111で必要であり、蓄積領域102および光電変換領域103では不要である。白キズ低減の観点からは蓄積領域102、光電変換領域103および浅部109において、少ないことが望ましい。それに対して、硼素濃度Bsは白キズ低減の観点から、表面領域101の表層ピニング層形成のために最も高い濃度が必要とされる。表面領域101の次に高濃度となるのは、感度領域確保の観点からポテンシャルウエル底形成のために必要となる、浅部109と深部111の間の最大値の部分(基準部110)である。酸素濃度Oiの2乗と硼素濃度Bsの積が、光電変換領域103<浅部109<深部111<表面領域101の順序となることで、酸素濃度Oiおよび硼素濃度Bsを十分に最適化することができる。この最適化により、白キズ低減、残像低減および感度確保が高いレベルで可能となる。
関係(12)のように、表面領域101での酸素濃度Oiと硼素濃度Bsの積は1×1052atoms/cm以下とすることで、残像低減を達成できる。また、硼素濃度Bsに関して、表面領域101はシリコン界面準位をピンニングさせるために硼素濃度Bsを2×1018/cm以上する。また、表面領域101で硼素濃度Bsは2×1018/cm以上である。
関係(13)のように、表面領域101に関して、絶縁体分離部107の近傍でのストレス耐性を上げるためイオン注入で酸素濃度Oiを6×1016/cm以上に高めている。表面領域101において、酸素濃度Oiは6×1016atoms/cm以上である。これにより表層での転位発生を抑制し白キズの低減を達成できる。
また深部111は、浅部109と深部111形成時の硼素高加速イオンインプランテーション時にもっとも点欠陥が入る領域であり、転位発生の起点となる可能性が高い。よって、この領域で発生した転位がその後のプロセス熱処理や使用時の熱環境の変化で成長して、浅部109から光電変換領域103さらに蓄積領域102にまで転位が到達すると、白傷を起こす。よってこの深部111の酸素濃度Oiを高くすることで白キズを低減できる。
また、表面領域101に関して、酸素濃度Oiの2乗と硼素濃度Bsの積は1×1052atoms/cm以下である。浅部109の酸素濃度Oiの2乗と硼素濃度Bsの積に対して、表面領域101での酸素濃度Oiの2乗と硼素濃度Bsの積が2桁多く許されるのは、電子密度の影響である。換言すると、不純物領域100では積Bs×Oiの僅かな違いが残像に大きく影響するものであり、特に浅部109における積Bs×Oiが1×1050以下であることは、1×1050を超えることと残像の低減に関して、十分な差が生じるものであり、例えば積Bs×Oiが1桁違うことは残像の低減について顕著な差が生じることを意味する。
比較例は、上記実施例のようにはなっていない。とくに、比較例は浅部109と深部111が接する位置、すなわち硼素のピーク位置で、残像を与える欠陥濃度もピーク密度となっている。これに対して、実施例は浅部109と深部111が接する位置、すなわち硼素のピークよりも深部において、残像を与える欠陥濃度がピーク密度を示している。
残像をもたらす欠陥分布と光電子の欠陥への捕獲に関して、以下考察する。浅部109は、基体20からプロセス中の熱工程により拡散してきた酸素が多量にあり、またポテンシャルウエルの障壁を形成させるため多量の硼素がイオン注入されていることより、残像をもたらす欠陥が多量に存在する。
それに比べて、表面領域101は基体20からの拡散による酸素濃度Oiは低いが、硼素濃度Bsが高いので、無視できない濃度の欠陥が存在する。しかし、蓄積領域102と表面領域101の接合によって形成されるポテンシャル勾配のために、表面領域101の光電子密度は低く抑えられる。そのため、表面領域101に欠陥が存在しても、トラップされる確率は低く、残像に与える影響は少ない。
これにより表面領域101では酸素濃度Oiを上げて素子分離工程における転位発生を防ぐストレス耐性を増しても、ポテンシャル勾配により電子が排出される分だけ、残像を増大さえる可能性は低い。
光電変換領域103は酸素濃度Oiも硼素濃度Bsも低いので、残像に与える影響は少ない。蓄積領域102は硼素濃度Bsが低く設定されており、さらに酸素濃度Oiも低いので残像に与える影響は光電変換領域103よりもさらに低い。
以上説明したように、本実施形態の光電変換装置ISは、酸素濃度Oiの2乗と硼素濃度Bsの積Bs×Oiが、基準部110よりも深部111において大きい。また、本実施形態の光電変換装置ISは、酸素濃度Oiの2乗と硼素濃度Bsの積Bs×Oiが1×1052以下である。
残像と[Bs][Oi]との関係について詳細に説明する。本発明者による検討では、硼素濃度分布および酸素濃度分布をSIMS測定データでキャリブレーションした3Dシミュレーションを用いて、実測残像データのフィッテングを行った。CMOSイメージセンサーの残像原因欠陥密度は格子間酸素濃度Oiの2乗と硼素濃度Bsの積に比例する。そして、残像特性の温度依存性からは欠陥の準位はEt−Ev=0.5±0.1eV,電子捕獲断面積σn〜10−15cm程度であることが判明した。
本発明者はまず、受光面11に異なる波長の光を入射し、同じ残像電子数を与える光強度を測定し、それぞれの波長でのシリコン層10内の光電子の発生レートおよび電子フェルミ準位のシリコン層10内での深さ方向分布をシミュレーションした。図6がその結果を示している。図6(a)で示した光が入射したときの光電子のフェルミ準位Efと荷電子帯エネルギーEvの差[Ef−Ev]は、電子濃度をあらわすパラメーターである。この[Ef−Ev]深さ方向分布は電荷蓄積領域102でもっとも大きく、その次が3領域103および浅部109である。表面領域101はこれらの領域と比較して、ポテンシャル勾配により電子が蓄積せず、電子濃度は高くなりにくく、よって、[Ef−Ev]は小さく、電子捕獲が起こりにくいことを表している。これらにより、浅部109が残像を与える欠陥が最も多く、また捕獲される電子が多いので、残像電子数を大きく左右する領域であることがわかる。
光電子発生レートは光の波長に大きく依存し、シリコン層10の深さ方向Zに対して指数関数的に減少してゆく。例えば電荷蓄積領域102における光電子発生レートは1.00×1017(cm−3/sec)である。そして、不純物領域100に向かって、おおむね等間隔で、1.00×1016(cm−3/sec)、1.00×1015(cm−3/sec)と減少していく。しかるに、異なる波長で同じ残像出力を与える光を入射した場合、光電変換部PD内の光電変換領域103および浅部109のフェルミ準位は一致する。このことから、残像のメカニズムは以下のように推察できる。シリコン層10中で、光入射により発生した光電子はシリコン層10内に拡散する。拡散した光電子は、残像をもたらす欠陥の準位と光電子のフェルミ準位の相対エネルギー差に応じて電子捕獲される確率が決まる。その後、光消灯後に、捕獲された電子は、欠陥の準位から伝導帯に放出される。
図5(a)から分かるように、残像は酸素濃度Oiのみに依存するのではなく硼素濃度Bsにも影響を受ける。残像をもたらす欠陥組成と欠陥の作る準位を求めるために、3Dプロセスシミュレーションにより、酸素濃度Oiと硼素濃度Bsの関数として、残像を起こす欠陥濃度を分布させた。そして、さまざまな関数に対して、光入射時の3Dデバイスシミュレーションで欠陥に電子を捕獲させ、その後の光を消灯させたデバイスシミュレーションにより、残像電子放出を計算させた。
さらに欠陥の準位Et−Evについても、シミュレーション上で水準計算を行い、シミュレーションの結果と水準実験の残像測定データのフィッティングから、割り出した。図6(b)に示すように、これらのシミュレーション水準計算と実験水準の比較から、欠陥の準位はEt−Ev=0.5±0.1eVと算出できる。
これらによりCMOSイメージセンサーで観察される残像は基体20から拡散してきた格子間酸素と置換位置硼素の複合欠陥に起因していると考えられる。電子によるフェルミレベルの上昇に伴って電子がトラップされ、光消灯後、SRHモデルに基づく欠陥準位に応じた時定数で電子放出が起きている可能性が高い。
以上のような考察から、図5(b)に示した残像電子数の測定値とシミュレーションの相関関係から、欠陥の組成は[Bs][Oi]であると言える。この着想に基づく、上述した実施形態によれば、高い画像品質を実現できる光電変換装置を提供することができる。
上述の実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。例えば、上述した実施例は表面照射型のCMOSイメージセンサーであるが、本発明は、裏面照射型のCMOSイメージセンサーにも適用することができるし、CCDイメージセンサーに適用することもできる。
10 シリコン層
11 受光面
IS 光電変換装置
PD 光電変換部
100 不純物領域
102 電荷蓄積領域
109 浅部
110 基準部
111 深部

Claims (14)

  1. シリコン層の受光面から入射した光によって生じた電子を信号電荷として生成する光電変換部を備える光電変換装置であって、
    前記光電変換部は、前記シリコン層の中に配されたN型の第1不純物領域の少なくとも一部と、前記シリコン層の中であって前記受光面に対して垂直な方向において前記第1不純物領域に対して前記受光面とは反対側の部位に配され硼素および酸素を含むP型の第2不純物領域の少なくとも一部と、を含み、
    前記第2不純物領域は、前記部位のうちで硼素濃度が最大値を示す第1部分と、前記方向において前記第1部分に対して前記第1不純物領域の側とは反対側に位置する第2部分と、前記方向において前記第1部分に対して前記第1不純物領域の側に位置する第3部分を有し、
    前記第1部分の硼素濃度をBa(atoms/cm)、酸素濃度をOa(atoms/cm)、前記第2部分の硼素濃度をBb(atoms/cm)、酸素濃度をOb(atoms/cm、前記第3部分の硼素濃度をBc(atoms/cm )、酸素濃度をOc(atoms/cm として、
    Ba×Oa<Bb×Obと、
    Bc×Oc <Ba×Oa と、
    Ba<Oaを満たすことを特徴とする光電変換装置。
  2. 前記シリコン層は、前記方向において前記第2不純物領域に対して前記第1不純物領域の側とは反対側に位置するN型の第3不純物領域を有し、
    前記第1部分から前記第3不純物領域までの前記方向に沿った長さよりも、前記第1部分から前記第2不純物領域の前記第1不純物領域側の面までの前記方向に沿った長さが短いことを特徴とする請求項1に記載の光電変換装置。
  3. Bb<Obを満たす、請求項1または2に記載の光電変換装置。
  4. 1×1016≦Oa≦1×1018を満たす、請求項1乃至3のいずれか1項に記載の光電変換装置。
  5. 1×1046≦Ba×Oa≦1×1052を満たす、請求項1乃至4のいずれか1項に記載の光電変換装置。
  6. 1×1046≦Bc×Oc≦1×1050を満たす、請求項1乃至のいずれか1項に記載の光電変換装置。
  7. ×1050<Bb×Ob≦1×1052
    を満たす、請求項乃至のいずれか1項に記載の光電変換装置。
  8. 前記受光面と前記第1不純物領域との間には、硼素および酸素を含むP型の第不純物領域が配されており、前記第不純物領域の硼素濃度をBd(atoms/cm)、酸素濃度をOd(atoms/cm)として、
    Bc×Oc<Bd×Odを満たす、請求項乃至のいずれか1項に記載の光電変換装置。
  9. 前記受光面と前記第1不純物領域との間には、硼素および酸素を含むP型の第4不純物領域が配されており、前記第不純物領域の硼素濃度をBd(atoms/cm)、酸素濃度をOd(atoms/cm)として、
    Bb×Ob<Bd×Odを満たす、請求項1乃至7のいずれか1項に記載の光電変換装置。
  10. 前記受光面と前記第1不純物領域との間には、硼素および酸素を含むP型の第不純物領域が配されており、前記第不純物領域の硼素濃度をBd(atoms/cm)、酸素濃度をOd(atoms/cm)として、
    1×1050<Bd×Od≦1×1052を満たす、請求項1乃至7のいずれか1項に記載の光電変換装置。
  11. Od≧6×1016を満たす、請求項8乃至10のいずれか1項に記載の光電変換装置。
  12. 前記第3部分は、前記シリコン層の中の前記受光面から3.0μmの深さの位置と前記第1部分との間に配されている、請求項乃至11のいずれか1項に記載の光電変換装置。
  13. 前記方向において前記第1部分に対して前記第1不純物領域の側にP型の半導体領域が存在する範囲は、前記第1部分に対して前記第1不純物領域の側と反対側にP型の半導体領域が存在する範囲よりも狭い、請求項1乃至12のいずれか1項に記載の光電変換装置。
  14. 請求項1乃至13のいずれか1項に記載の光電変換装置を備える撮像システムであって、
    前記光電変換装置に結像する光学系と、
    前記光電変換装置を制御する制御装置と、
    前記光電変換装置から出力された信号を処理する処理装置と、
    前記光電変換装置で得られた画像を表示する表示装置と、
    前記光電変換装置で得られた画像を記憶する記憶装置と、
    の少なくともいずれかを備える撮像システム。
JP2016167346A 2016-08-29 2016-08-29 光電変換装置および撮像システム Active JP6862129B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016167346A JP6862129B2 (ja) 2016-08-29 2016-08-29 光電変換装置および撮像システム
US15/683,660 US10319757B2 (en) 2016-08-29 2017-08-22 Photoelectric conversion device and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016167346A JP6862129B2 (ja) 2016-08-29 2016-08-29 光電変換装置および撮像システム

Publications (3)

Publication Number Publication Date
JP2018037468A JP2018037468A (ja) 2018-03-08
JP2018037468A5 JP2018037468A5 (ja) 2019-09-19
JP6862129B2 true JP6862129B2 (ja) 2021-04-21

Family

ID=61243379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016167346A Active JP6862129B2 (ja) 2016-08-29 2016-08-29 光電変換装置および撮像システム

Country Status (2)

Country Link
US (1) US10319757B2 (ja)
JP (1) JP6862129B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114491B2 (en) * 2018-12-12 2021-09-07 Kla Corporation Back-illuminated sensor and a method of manufacturing a sensor
CN109979955B (zh) * 2019-04-03 2021-06-18 上海华力微电子有限公司 一种半导体结构及其制造方法
US11848350B2 (en) 2020-04-08 2023-12-19 Kla Corporation Back-illuminated sensor and a method of manufacturing a sensor using a silicon on insulator wafer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3423102B2 (ja) 1995-03-24 2003-07-07 三洋電機株式会社 光起電力素子
JPH11145147A (ja) * 1997-11-11 1999-05-28 Nec Corp 半導体装置および半導体装置の製造方法
JP4710603B2 (ja) * 2000-04-14 2011-06-29 信越半導体株式会社 アニールウエーハとその製造方法
JP3931606B2 (ja) * 2001-09-20 2007-06-20 ソニー株式会社 撮像装置およびノイズ除去方法
JP3723124B2 (ja) * 2001-12-14 2005-12-07 株式会社東芝 固体撮像装置
US7323731B2 (en) * 2003-12-12 2008-01-29 Canon Kabushiki Kaisha Photoelectric conversion device, method of manufacturing photoelectric conversion device, and image pickup system
JP4174468B2 (ja) * 2003-12-12 2008-10-29 キヤノン株式会社 光電変換装置及び撮像システム
JP4667030B2 (ja) * 2004-12-10 2011-04-06 キヤノン株式会社 固体撮像装置用の半導体基板とその製造方法
WO2006062256A1 (ja) * 2004-12-10 2006-06-15 Canon Kabushiki Kaisha 電子写真感光体
JP2006189823A (ja) * 2004-12-10 2006-07-20 Canon Inc 電子写真感光体
JP2007251074A (ja) * 2006-03-20 2007-09-27 Ricoh Co Ltd 固体撮像素子及び装置
KR101315282B1 (ko) * 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기
JP5567259B2 (ja) * 2008-07-28 2014-08-06 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハおよびその製造方法
JP2013106231A (ja) * 2011-11-15 2013-05-30 Canon Inc 撮像装置
KR102034482B1 (ko) * 2013-03-04 2019-10-21 삼성전자주식회사 이미지 센서 및 이의 형성 방법
JP6355311B2 (ja) * 2013-10-07 2018-07-11 キヤノン株式会社 固体撮像装置、その製造方法及び撮像システム
JP6302216B2 (ja) * 2013-11-08 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6347621B2 (ja) * 2014-02-13 2018-06-27 キヤノン株式会社 固体撮像素子及び撮像装置
JP2015176896A (ja) * 2014-03-13 2015-10-05 株式会社東芝 固体撮像装置用基板、固体撮像装置、固体撮像装置用基板の製造方法、および固体撮像装置の製造方法
JP6427946B2 (ja) * 2014-05-13 2018-11-28 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
US11205669B2 (en) * 2014-06-09 2021-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including photoelectric conversion element
JP2016076647A (ja) 2014-10-08 2016-05-12 キヤノン株式会社 光電変換装置
JP2016092035A (ja) 2014-10-29 2016-05-23 株式会社東芝 固体撮像装置及び固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2018037468A (ja) 2018-03-08
US20180061872A1 (en) 2018-03-01
US10319757B2 (en) 2019-06-11

Similar Documents

Publication Publication Date Title
US10325948B2 (en) Solid-state image sensor and method of manufacturing the same
JP4211696B2 (ja) 固体撮像装置の製造方法
JP2010192483A (ja) 固体撮像素子及び固体撮像素子の製造方法
US20150008482A1 (en) Semiconductor device and manufacturing method thereof
JP6862129B2 (ja) 光電変換装置および撮像システム
TW201528489A (zh) 固態影像感測裝置及固態影像感測裝置之製造方法
CN109273476B (zh) 图像传感器及其制造方法
KR101476035B1 (ko) 고체 촬상 장치의 제조 방법 및 고체 촬상 장치
JP2007273959A (ja) 光検出素子及びその製造方法
TWI464867B (zh) 固態影像拾取器件及其製造方法,以及影像拾取裝置
US20150334320A1 (en) Solid-state imaging device
US8372763B2 (en) Process for wet passivation of bond pads for protection against subsequent TMAH-based processing
JP2009111118A (ja) 裏面照射型固体撮像素子およびその製造方法
JP2008294479A (ja) 固体撮像装置
US20110278689A1 (en) Solid-state imaging device and manufacturing method thereof
US20100047953A1 (en) Method for producing wafer for backside illumination type solid imaging device
JP5665951B2 (ja) 固体撮像装置、および固体撮像装置を用いた撮像システム
US20070205488A1 (en) Light-detecting device and manufacturing method thereof
JP2010118709A (ja) 固体撮像素子および固体撮像素子の製造方法
US8975667B2 (en) Solid-state imaging device, electronic equipment and manufacturing method of the solid-state imaging device
JP6945665B2 (ja) 固体撮像素子、電子機器および製造方法
JP2002289534A (ja) 半導体装置の製造方法および固体撮像装置の選別方法
JP2006165462A (ja) 固体撮像装置用の半導体基板とその製造方法
JP2012142524A (ja) 固体撮像装置の製造方法
JP2003229558A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R151 Written notification of patent or utility model registration

Ref document number: 6862129

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151