JP2016076647A - 光電変換装置 - Google Patents

Abstract

【課題】より高感度且つ残像が抑制された光電変換装置を提供する。【解決手段】Ｐ型の第１の半導体領域と、第１の半導体領域との間にＰＮ接合を形成するＮ型の第２の半導体領域とを有する光電変換素子と、光電変換素子により生成された電荷を読み出すための読み出し回路とを有し、第１の半導体領域と、第１の半導体領域から最も離間した第２の半導体領域内の一点との間の、半導体基板の表面に垂直な方向に沿った距離をＬ１、半導体基板の表面に平行な方向に沿った距離をＬ２として、Ｌ１≦Ｌ２の関係を有し、第２の半導体領域の不純物濃度をＮＤ、第２の半導体領域内におけるホールの拡散係数をＤｈとして、ＮＤ≦７．１×１０１２（Ｄｈ／Ｌ２２×３．５×１０−４−１）の関係を有する。【選択図】図２

Description

本発明は、光電変換装置に関する。

光電変換素子には、高感度で高速読み出しを実現することが求められている。高感度化のために受光部の面積を大型化し、且つ、規定の読み出し時間内に電荷を読み出す手段として、特許文献１の受光部構造が提案されている。

特許文献１には、ＰＮ接合により形成される空乏層内に不純物濃度の異なる領域を複数設けてポテンシャル勾配を形成することで、受光部の周縁部において発生した電荷を集めやすくして残像特性を向上することが記載されている。

特開２００４−３１２０３９号公報

しかしながら、光電変換装置の更なる高感度化のために、受光部の面積の大型化と残存特性の更なる向上が求められている。

本発明の目的は、より高感度且つ残像が抑制された光電変換装置を提供することにある。

本発明の一観点によれば、半導体基板に形成されたＰ型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成するＮ型の第２の半導体領域とを有する光電変換素子と、前記光電変換素子の前記第１の半導体領域に接続され、前記光電変換素子により生成された電荷を読み出すための読み出し回路と、を有し、前記第１の半導体領域と、前記半導体基板の表面に垂直な第１の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第１の方向に沿った第１の距離をＬ１とし、前記第１の半導体領域と、前記半導体基板の表面に平行な第２の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第２の方向に沿った第２の距離をＬ２として、
Ｌ１≦Ｌ２
の関係を有し、前記第２の半導体領域が中性領域を含み、前記中性領域の不純物濃度をＮ_Ｄ、前記第２の半導体領域内におけるホールの拡散係数をＤ_ｈとして、

の関係を有することを特徴とする光電変換装置が提供される。

また、本発明の他の一観点によれば、半導体基板に形成されたＮ型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成するＰ型の第２の半導体領域とを有する光電変換素子と、前記光電変換素子の前記第１の半導体領域に接続され、前記光電変換素子により生成された電荷を読み出すための読み出し回路と、を有し、前記第１の半導体領域と、前記半導体基板の表面に垂直な第１の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第１の方向に沿った第１の距離をＬ１とし、前記第１の半導体領域と、前記半導体基板の表面に平行な第２の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第２の方向に沿った第２の距離をＬ２として、
Ｌ１≦Ｌ２
の関係を有し、前記第２の半導体領域が中性領域を含み、前記中性領域の不純物濃度をＮ_Ａ、前記第２の半導体領域内における電子の拡散係数をＤ_ｅとして、

の関係を有することを特徴とする光電変換装置が提供される。

本発明によれば、高感度で残像が抑制された光電変換装置を実現することができる。

本発明の第１実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。 本発明の第１実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第１実施形態の光電変換装置における半導体領域３２の不純物濃度と電荷の平均輸送距離との関係を示す図である。 本発明の第１実施形態の変形例による光電変換装置のフォトダイオードの平面レイアウトを示す図である。 本発明の第２実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第３実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第４実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第５実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。 本発明の第５実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第６実施形態による光電変換装置のフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。 本発明の第７実施形態による光電変換装置のフォトダイオードの平面レイアウトを示す図である。 本発明の第８実施形態による撮像システムの構成を示す概略図である。

本発明に係る幾つかの実施形態は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサなどの複数の画素を備えた光電変換装置に適用が可能である。特に、受光部のサイズが比較的大きい（例えば１辺が１０μｍ以上）画素を有する光電変換装置への適用が有効である。また、光入射のない遮光層下部における電荷の移動を伴う構造、例えばＣＣＤの電荷転送や電子シャッターのメモリ部での電荷輸送を伴う構造にも適用が可能である。

以下、本発明の実施形態による光電変換装置について、図面を用いて説明する。以下の実施形態では、光電変換素子が生成する信号電荷がホール（正孔）の場合を説明する。この例では、第１導電型がＰ型に相当し、第２導電型がＮ型に相当する。ただし、光電変換素子が生成する信号電荷は電子であってもよい。信号電荷が電子の場合、第１導電型がＮ型に相当し、第２導電型がＰ型に相当する。

［第１実施形態］
本発明の第１実施形態による光電変換装置について、図１乃至図４を用いて説明する。図１は、本実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。図２は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図３は、半導体領域３２における不純物濃度と電荷の平均輸送距離との関係を示すグラフである。図４は、本実施形態の変形例による光電変換装置におけるフォトダイオードの構成を示す平面図である。

はじめに、本実施形態による光電変換装置における画素領域の概略構成について、図１及び図２を用いて説明する。

本実施形態による光電変換装置は、画素領域に、複数の単位画素１０を有している。図１には行方向（図面において横方向）に沿って配列された２つの単位画素１０を示しているが、行方向に配列される単位画素１０の数は、これに限定されるものではない。また、単位画素１０は、列方向（図面において縦方向）に沿って配列されていてもよいし、行方向及び列方向に沿ってアレイ状に配列されていてもよい。また、必ずしも複数の単位画素を有する必要はなく、１つの単位画素１０のみを含む構成でもよい。

各単位画素１０は、光電変換素子であるフォトダイオード１２と、フォトダイオード１２から信号電荷を読み出すための画素内読み出し回路とを含む。画素内読み出し回路は、リセットＭＯＳトランジスタ１６と、増幅ＭＯＳトランジスタ１８と、選択ＭＯＳトランジスタ２０とを有している。フォトダイオード１２のカソードは電源電圧（電圧ＶＤＤ）に接続されており、アノードはリセットＭＯＳトランジスタ１６のソース及び増幅ＭＯＳトランジスタ１８のゲートに接続されている。リセットＭＯＳトランジスタ１６のドレインは、リセット電圧線（電圧ＶＲＥＳ）に接続されている。増幅ＭＯＳトランジスタ１８のドレインは接地され、ソースは選択ＭＯＳトランジスタ２０のドレインに接続されている。選択ＭＯＳトランジスタ２０のソースは、定電流源２２を介して電源電圧線（電圧ＶＤＤ）に接続されている。リセットＭＯＳトランジスタ１６のゲートはリセット信号線（不図示）に接続されており、リセット信号φＲによってリセットＭＯＳトランジスタ１６の動作を制御できるようになっている。また、選択ＭＯＳトランジスタ２０のゲートは選択信号線（不図示）に接続されており、選択信号φＳによって選択ＭＯＳトランジスタ２０の動作を制御できるようになっている。同じ行に属する複数の単位画素１０の選択ＭＯＳトランジスタ２０のソースは、信号読み出し線２４に接続されている。信号読み出し線２４には、信号読み出し回路の一部を構成する出力バッファ２６が接続されている。

次に、本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図２を用いて説明する。図２（ａ）は、フォトダイオード１２の平面レイアウトを示す平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ′線断面図である。図２（ｃ）は、図２（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

半導体基板３０内には、図２（ｂ）に示すように、Ｎ⁻型の半導体領域３２と、Ｎ^＋＋型の半導体領域３４，３６，３８と、Ｐ^＋型の半導体領域４０と、Ｐ^＋＋型の半導体領域４２とが設けられている。半導体領域４２上には、電極４４が形成されている。

Ｎ⁻型の半導体領域３２は、ウェルを構成する半導体領域である。半導体領域３２の側部には、図２（ａ）及び図２（ｂ）に示すように、Ｎ^＋＋型の半導体領域３４が配置されている。また、半導体領域３２の底部には、図２（ｂ）に示すように、Ｎ^＋＋型の半導体領域３６配置されている。これにより、半導体領域３２の周囲は、半導体領域３４及び半導体領域３６により囲まれている。半導体領域３４は、半導体領域３２内の信号電荷が隣接する素子領域に流出するのを防止するバリア層としての役割を有している。また、半導体領域３６は、半導体領域３２内の信号電荷が半導体基板３０の深部に流出するのを防止するバリア層としての役割を有している。

半導体領域３２内の半導体基板３０の表面部には、Ｎ^＋＋型の半導体領域３８が設けられている。Ｎ^＋＋型の半導体領域３８の底部には、Ｐ^＋型の半導体領域４０が設けられている。半導体基板３０の表面の一部には、底部において半導体領域４０に接続されたＰ^＋＋型の半導体領域４２が設けられている。半導体領域４０は、半導体領域３２とともにフォトダイオード１２をなすＰＮ接合を構成する。半導体領域４０は、光電変換により生成された信号電荷を蓄積する蓄積層としての役割をも有する。半導体領域３８は、半導体基板３０の表面部に接するｐｎ接合の面積を減らして暗電流を抑制するための暗電流抑制領域である。半導体領域４２は、半導体領域４０に電極４４をオーミック接続するためのコンタクト層である。

次に、本実施形態による光電変換装置の基本動作について図１及び図２を用いて説明する。

まず、リセット信号φＲによりリセットＭＯＳトランジスタ１６を駆動し、フォトダイオード１２のアノードをリセット電圧ＶＲＥＳに応じた電圧にリセットする。ここで、リセット電圧ＶＲＥＳは、フォトダイオード１２のアノードに印加される電圧（ＶＲＥＳ−Ｖｔｈ）が、半導体領域４０を全て空乏化するに十分な逆方向電圧となるように設定される。なお、Ｖｔｈは、リセットＭＯＳトランジスタ１６のしきい値電圧である。

フォトダイオード１２のアノード（電極４４）に逆方向電圧を印加していくと、半導体領域４０と半導体領域３２との間の空乏層及び半導体領域４０と半導体領域３８との間の空乏層が、徐々に広がっていく。そして、所定の逆方向電圧のときにこれら空乏層がつながり、間に挟まれた半導体領域４０が完全に空乏化する。このときの電圧を、半導体領域４０の空乏化電圧と称する。なお、これ以上の逆方向電圧を印加しても、半導体領域４０の電位は変化しない。リセット電圧ＶＲＥＳは、フォトダイオード１２のアノードにこの空乏化電圧を超える電圧が印加されるように、その値が設定される。

次いで、リセット信号φＲによりリセットＭＯＳトランジスタ１６をオフ状態とし、フォトダイオード１２のリセット処理を完了する。この初期状態から、フォトダイオード１２における信号電荷の蓄積期間が開始し、フォトダイオード１２では、光電変換によって入射光の光量に応じた信号電荷が生成される。生成された信号電荷は、リセット電圧によって電位がリセットされた半導体領域４０に向かって引き寄せられる。これにより、増幅ＭＯＳトランジスタ１８は、フォトダイオード１２により生成された信号電荷の量に応じた電圧がゲートに印加された状態となる。

この状態で、選択信号φＳによって選択ＭＯＳトランジスタ２０が駆動されると、増幅用ＭＯＳトランジスタ１８は、ドレインが接地され、ソースに選択ＭＯＳトランジスタ２０を介して定電流源２２からバイアス電流が供給された、ソースフォロワ状態となる。これにより、信号読み出し線２４には、増幅ＭＯＳトランジスタのゲート電圧、すなわちフォトダイオード１２により生成された信号電荷の量に応じた増幅ＭＯＳトランジスタ１８の出力信号が、選択ＭＯＳトランジスタ２０を介して出力される。そして、信号読み出し線２４に出力された出力信号は、画素信号としてバッファ回路２６を介して出力される。複数の単位画素１０の選択ＭＯＳトランジスタ２０の駆動タイミングをずらすことで、各単位画素１０から順次画素信号を出力することができる。

次に、本実施形態による光電変換装置のフォトダイオード１２における信号電荷の生成と蓄積の過程について、より具体的に説明する。

受光部であるフォトダイオード１２は、前述のように、半導体領域４０と半導体領域３２との間のＰＮ接合によって構成される。フォトダイオード１２における光電変換によって生成された信号電荷（ここではホール）は、半導体領域４０に収集・蓄積される。すなわち、半導体領域４０が、信号電荷の蓄積領域に相当する。半導体領域４０は、電極４４及び半導体領域４２を介してリセット電位を印加した際に空乏状態となり、容量増加を抑制しながら電荷を蓄積する機能を果たす。なお、電極４４にリセット電圧を印加した際、半導体領域３２は完全に空乏化した状態ではなく、中性領域（空乏化していない領域）を含んでいる。

半導体領域４０は、図２（ａ）に示すように、平面視において半導体領域３２の内側の領域に配置されている。このため、半導体領域４０から平面的に離間した領域の半導体領域３２内で生成された電荷は、半導体領域４０に向かって半導体領域３２内を水平方向（半導体基板３０の表面に平行な方向）に移動した後、半導体領域４０に蓄積されることになる。

図２（ｃ）は、電極４４にリセット電圧を印加したときの、図２（ｂ）のＢ−Ｂ′部に沿ったポテンシャル分布である。Ｂ−Ｂ′線に沿ったポテンシャルは、半導体領域３２にかかる電位と、半導体領域４０にかかる電位と、電極４４部にかかる電位（リセット電位）との３つに大別される。

ここで、半導体領域３２内の電位は、ある面積以上の画素構造においてはほぼ一定であり、半導体領域３４と接する部分で、これらのＮ型不純物濃度差に応じた電位差Ｐが生じる。半導体領域３４は、半導体領域３２内の信号電荷が隣接する素子領域に流出するのを防止するものであり、半導体領域３２に対するポテンシャル高さは、熱エネルギーで超えられない程度の値、例えば０．２５Ｖ程度以上であることが望ましい。半導体領域３４の不純物濃度を半導体領域３２の不純物濃度よりも４桁以上高くすることにより、信号電荷が隣接画素へ流出するのを充分防ぐことのできる０．２５Ｖ以上のポテンシャル障壁（電位差Ｐ）を得ることができる。なお、半導体領域３２下に配置される半導体領域３６についても同様である。

半導体領域３２内で生成された電荷は、半導体領域３４，３６によって隣接画素や基板方向への流出を抑制され、半導体領域４０に向かって拡散しながら移動することになる。

半導体領域４０の電位は、前述のように、半導体領域４０の全てが空乏状態となる電圧、すなわち空乏化電圧にピンニングされる。したがって、半導体領域４０の電位は、図２（ｃ）に示すように、電極４４部の電位と半導体領域３２の電位との間の値となる。

半導体領域４０内の電位も大部分の領域でほぼ一定であるが、電極４４の近傍にはリセット電位が印加されているため、半導体領域４２に接する部分の近傍の電位はリセット電位となる。半導体領域４０内で生成された電荷及び半導体領域４０に到達した電荷は、ポテンシャルが一定の領域では拡散しながら移動し、電極４４近傍に到達すると電界によるドリフトによって移動する。

ここで、本実施形態による光電変換装置のフォトダイオード１２において、図２に示すような距離Ｌ１及び距離Ｌ２を定義する。

距離Ｌ１は、断面視において、半導体領域３６の最も不純物濃度の高い深さ位置Ｚと、半導体領域４０と半導体領域３２との間のＰＮ接合面とを結ぶ線分の深さ方向（半導体基板３０の表面に垂直な方向）の長さに相当する。深さ位置Ｚは、発生した電荷が半導体基板３０のより深い領域に行くか、半導体領域４０に行くかの境の位置に当たる。つまり、距離Ｌ１は、半導体領域３２，３６内で生成された電荷が半導体領域４０に到達する際に移動する深さ方向の距離であって、この距離が最大となる電荷にとっての深さ方向の移動距離に相当する。距離Ｌ１は、シリコン基板を用いた可視光センサでは、およそ１０μｍ以下となる。

なお、本明細書では、半導体領域４０によって収集しうる電荷が生成される半導体領域３２，３６の部分、すなわち深さ位置Ｚよりも浅い部分の半導体領域３２，３６を、１つの半導体領域（第２の半導体領域）と呼ぶこともある。このように捉えた場合、距離Ｌ１は、第１の半導体領域（半導体領域４０）と、第１の半導体領域から最も離間した第２の半導体領域内の一点との間の、半導体基板の表面に垂直な方向に沿った長さに相当する距離であるといえる。

距離Ｌ２は、平面視において、半導体領域３２内の一点と、半導体領域４０と半導体領域３２とのＰＮ接合面とを結ぶ最短の線分のうち、最も長い線分の長さに相当する。換言すると、距離Ｌ２は、平面視における、半導体領域４０から最も離れた半導体領域３２内の一点（或いは、半導体領域４０から最も離れた半導体領域３２と半導体領域３６との境界の一点）から、半導体領域４０までの距離である。つまり、距離Ｌ２は、半導体領域３２で生成された電荷が半導体領域４０に到達する際に移動する平面方向（半導体基板３０の表面に平行な方向）の距離であって、この距離が最大となる電荷にとっての平面方向の移動距離に相当する。

距離Ｌ２は、フォトダイオード１２、半導体領域４０，３２等の形状と寸法に依存するが、おおむね１０μｍ〜３００μｍの範囲にある。

なお、本明細書では、前述のように、深さ位置Ｚよりも浅い部分の半導体領域３２，３６を、１つの半導体領域（第２の半導体領域）と呼ぶこともある。このように捉えた場合、距離Ｌ２は、第１の半導体領域（半導体領域４０）と、第１の半導体領域から最も離間した第２の半導体領域内の一点との間の、半導体基板の表面に平行な方向に沿った長さに相当する距離であるといえる。

電極４４にリセット電圧を印加して半導体領域４０を空乏化すると、図２（ｃ）に示した水平方向のみならず深さ方向にもポテンシャルの谷が形成され、この谷に向かってポテンシャル勾配が形成される。この状態でフォトダイオード１２に光が入射され、半導体領域４０内及び半導体領域３２，３６内における光電変換によって電荷が生成されると、この電荷は半導体領域４０内のポテンシャルの谷に集められる。

ところで、本願発明者らは、半導体領域４０内において電荷がある距離Ｌ３だけ移動するのに要する時間と、半導体領域３２内において電荷が同じ距離Ｌ３だけ移動するのに要する時間とを比較したところ、前者の時間の方が長いことを見出した。これは、実質的に、空乏状態である半導体領域４０内における電荷の移動度が、中性状態（空乏化していない状態）である半導体領域３２内における電荷の移動度よりも小さいことに相当する。センサ性能として見た場合、電荷の移動度の小さい前者（半導体領域４０）の方が、後者（半導体領域３２）よりも残像特性に与える影響が大きい。つまり、半導体領域４０の面積を広げすぎると、半導体領域４０内を信号電荷が移動するのに要する時間が長くなり、残像が発生しやすくなる。

また、キャリアの輸送過程では、キャリアが輸送される半導体領域の不純物濃度に依存して、再結合によってキャリアが消滅する現象が一般的に知られている。ショックレー（Shockley）、リード（Read）及びホール（Hall）によって示された半導体中の電荷の生成再結合モデルによれば、半導体中のキャリアは不純物濃度に依存した寿命を有し、拡散による移動中に再結合によって消滅する。したがって、半導体領域３２内で生成された電荷は、再結合により消滅する前に半導体領域４０へ到達しなければ、有効な信号電荷として検出されないことになる。言い換えると、半導体領域３２で生成された電荷を信号電荷として収集するためには、電荷が距離Ｌ２を拡散移動するのに要する時間を、電荷自身の寿命よりも短くすることが求められる。

或いは、この寿命の間に電荷が拡散移動する距離を、距離Ｌ２よりも長くすることが求められる。

キャリアの寿命は、半導体プロセス工程で導入される欠陥の影響をも受ける。

しかしながら、半導体材料には不純物濃度に依存した固有のキャリア寿命があるため、プロセス工程をどんなに改善しても、キャリアが拡散移動する距離を長くするには限界がある。

不純物濃度をＮ、不純物濃度に依存する寿命の間に電荷が輸送される平均輸送距離をξとすると、不純物濃度Ｎと平均輸送距離ξとは、以下の関係式で表される。

ここで、Ｎ_Ｄはドナー濃度、ξ_ｈはホールの平均輸送距離、Ｄ_ｈはホールの拡散係数、Ｎ_Ａはアクセプタ濃度、ξ_ｅは電子の平均輸送距離、Ｄ_ｅは電子の拡散係数である。なお、代表的な値としては、ホールの拡散係数Ｄ_ｈは５〜１５［ｃｍ^２／ｓｅｃ］程度、電子の拡散係数Ｄ_ｅは２０〜４０［ｃｍ^２／ｓｅｃ］程度である。

したがって、キャリアの平均輸送距離ξを距離Ｌ２よりも大きくするためには、ξ≧Ｌ２として、半導体領域３２の少なくとも中性領域の不純物濃度を、その導電型に応じて、以下の式（３）又は式（４）の関係を満たすように設定すればよい。

式（１）及び式（２）で示される関係について、横軸を距離Ｌ２、縦軸を半導体領域３２の不純物濃度として、図３に表す。図中、▲は信号電荷がホールの場合であり、■は信号電荷が電子の場合である。

本実施形態において例示するように信号電荷がホールの場合、式（１）に従い、距離Ｌ２を、半導体領域３２の所定の不純物濃度Ｎに対応する平均輸送距離ξ以下にすることによって、ホール電荷の寿命による消滅を防ぐことができる。或いは、半導体領域３２の不純物濃度Ｎを、式（３）に従い、距離Ｌ２に対応する不純物濃度以下にすることによって、ホール電荷の寿命による消滅を防ぐことができる。

例えば、距離Ｌ２が１２５μｍの場合、半導体領域３２の不純物濃度を２．０×１０^１４［ｃｍ^−３］以下に設定することで、寿命による電荷の消滅を防ぐことができる。また、例えば、距離Ｌ２が６０μｍの場合、半導体領域３２の不純物濃度を９．０×１０^１４［ｃｍ^−３］以下に設定することで、寿命による電荷の消滅を防ぐことができる。また、例えば、距離Ｌ２が２０μｍの場合、半導体領域３２の不純物濃度を８．０×１０^１５［ｃｍ^−３］以下に設定することで、寿命による電荷の再結合を防ぐことができる。

なお、フォトダイオード１２の受光面積を維持しつつ距離Ｌ２を短縮する手段としては、半導体領域４０の面積を大きくすることも考えられる。この場合、半導体領域４０の面積を、残像の影響を無視できる範囲内で拡大したうえで、距離Ｌ２に基づいて不純物濃度を決定するようにしてもよい。

或いは、距離Ｌ２を短縮する手段としては、例えば図４に示すように、半導体領域４０の平面形状を変更することも考えられる。図４（ａ）は、半導体領域４０の平面形状を半楕円形状とした例である。図４（ｂ）は、半導体領域４０の平面形状を三角形形状とした例である。図４（ｃ）及び図４（ｄ）は、半導体領域４０を、放射状に枝部を伸ばした平面形状とした例である。図４（ｃ）と図４（ｄ）とは、放射状に伸ばした枝部の長さが異なっている。図４の各例において、距離Ｌ２は図中に矢印で示した部分が該当する。●印は、距離Ｌ２が最大となる信号電荷が発生する箇所の例を表している。

このようにすることで、空乏化によって移動度が低下する半導体領域４０の面積を最小限に抑え、且つ、半導体領域３２での電荷の寿命による再結合を抑制した適切な寸法のフォトダイオード１２の設計が可能となる。つまり、半導体領域３２の所定の不純物濃度に対応する電荷の寿命から平均輸送距離を算出し、適切な距離Ｌ２を設定することで、高感度で残像が抑制された光電変換装置を実現することができる。本実施形態による光電変換装置のこのような特徴は、フォトダイオード１２内における信号電荷の輸送距離が比較的長い、１辺が１０μｍ程度以上の大面積の画素を有する光電変換装置において、特に有用である。また、本発明は、表面方向に沿って電荷を輸送する際に、キャリアの再結合を抑制するとともに、より早く電荷を収集することを一つの目的とする技術に関するものである。したがって、横方向の電荷収集が律速する光電変換装置、具体的には、距離Ｌ１と距離Ｌ２とがＬ１≦Ｌ２の関係にある光電変換装置において、特に効果が発揮される。

本願発明者らは、本実施形態による上記内容に基づき、フォトダイオード１２の各部パラメータを以下のように設定することで、高感度で残像が抑制された光電変換装置が得られることを確認した。
フォトダイオード１２の長手方向の寸法：１２５［μｍ］
距離Ｌ１：３［μｍ］
距離Ｌ２：８０［μｍ］
Ｎ⁻型の半導体領域３２の不純物濃度：１×１０^１３［ｃｍ^−３］
Ｎ^＋＋型の半導体領域３４の不純物濃度：２×１０^１９［ｃｍ^−３］
Ｎ^＋＋型の半導体領域３６の不純物濃度：５×１０^１８［ｃｍ^−３］
Ｎ^＋＋型の半導体領域３６の基板表面からの深さ：およそ７．０［μｍ］
Ｎ^＋＋型の半導体領域３８の不純物濃度：５×１０^１８［ｃｍ^−３］
Ｐ^＋型の半導体領域４０の不純物濃度：５×１０^１６［ｃｍ^−３］
Ｐ^＋＋型の半導体領域４２の不純物濃度：１×１０^２０［ｃｍ^−３］
リセット電圧：１Ｖ

なお、上記の例では、距離Ｌ２＝８０μｍ＝平均輸送距離の条件を満たす半導体領域３２の上限の不純物濃度が、図３によれば約６×１０^１４［ｃｍ^−３］程度であるところ、これよりも低濃度である１×１０^１３［ｃｍ^−３］に設定している。

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置について、図５を用いて説明する。

図５は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図１乃至図４に示す第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図５を用いて説明する。図５（ａ）は、フォトダイオードの平面レイアウトを示す平面図である。図５（ｂ）は、図５（ａ）のＡ−Ａ′線断面図である。図５（ｃ）は、図５（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

本実施形態による光電変換装置のフォトダイオード１２は、図５（ａ）及び図５（ｂ）に示すように、Ｎ型の半導体領域４６を更に有するほかは、図２（ａ）及び図２（ｂ）に示す第１実施形態による光電変換装置のフォトダイオード１２と同様である。半導体領域４６は、図５（ａ）に示すように、平面視において、半導体領域３２と半導体領域３４との間に配置されている。また、半導体領域４６は、図５（ｂ）に示すように、半導体領域３８の底部に接し、半導体領域３２の底部よりも浅い深さまで形成されている。

半導体領域４６の不純物濃度は、半導体領域３２よりも高く、半導体領域３４よりも低くなっている。すなわち、半導体領域３２，３４，４６の不純物濃度の大小関係は、
半導体領域３２＜半導体領域４６＜半導体領域３４
となっている。

半導体領域３２，３４，４６の不純物濃度をこのような関係とすることにより、図５（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布には、図５（ｃ）に示すように、半導体領域３４と半導体領域４０との間にポテンシャル段差が形成される。半導体領域３２，４６内における電荷の移動は拡散であるところ、このようなポテンシャル分布とすることで、電極４４から遠ざかる方向に電荷が逆戻りする移動を防ぐように、電荷の拡散方向を狭めることができる。これにより、半導体領域３２，４６内で生成された電荷が半導体領域４０へ到達するまでに要する時間を短縮化することができる。

本実施形態では、Ｎ型半導体領域内のポテンシャル段差を１段としたが、ポテンシャル段差の段数は１段に限らず、複数段設けてもよい。このようにすることで、電極４４から遠ざかる方向に電荷が逆戻りする移動を更に防ぐことができる。

本願発明者らは、本実施形態による上記内容に基づき、フォトダイオード１２の各部パラメータを以下のように設定することで、高感度で残像が抑制された光電変換装置が得られることを確認した。以下に示していないパラメータは、第１実施形態と同様である。
Ｎ型の半導体領域４６の不純物濃度：１×１０^１４［ｃｍ^−３］

距離Ｌ２＝８０μｍ＝平均輸送距離の条件を満たす半導体領域３２，４６の上限の不純物濃度は、図３によれば、約６×１０^１４［ｃｍ^−３］程度である。この関係を満たすように、半導体領域３２及び半導体領域４６の不純物濃度は、それぞれ、１×１０^１３［ｃｍ^−３］及び１×１０^１４［ｃｍ^−３］に設定している。半導体領域４６の幅をＬ２／２に設定した場合、図３の関係から、半導体領域４６の不純物濃度を約１×１０^１５［ｃｍ^−３］まで増加しても、本発明の十分な効果を得ることができる。

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。また、フォトダイオードのＮ型半導体領域内にポテンシャル段差を追加することで、キャリアの転送効率を更に高めることができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置について、図６を用いて説明する。

図６は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図１乃至図５に示す第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図６を用いて説明する。図６（ａ）は、フォトダイオードの平面レイアウトを示す平面図である。図６（ｂ）は、図６（ａ）のＡ−Ａ′線断面図である。図６（ｃ）は、図６（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

本実施形態による光電変換装置のフォトダイオード１２は、図６（ａ）及び図６（ｂ）に示すように、Ｐ型の半導体領域４８を更に有するほかは、図２（ａ）及び図２（ｂ）に示す第１実施形態による光電変換装置のフォトダイオード１２と同様である。半導体領域４８は、図６（ａ）に示すように、平面視において、半導体領域４０と半導体領域３２との間に配置されている。また、半導体領域４８は、図６（ｂ）に示すように、半導体領域３８の底部に接し、半導体領域４０と同じ深さまで形成されている。

半導体領域４８の不純物濃度は、半導体領域４０よりも低くなっている。すなわち、半導体領域４０，４２，４８の不純物濃度の大小関係は、
半導体領域４８＜半導体領域４０＜半導体領域４２
となっている。

半導体領域４０，４２，４８の不純物濃度をこのような関係とすることにより、図６（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布には、図６（ｃ）に示すように、半導体領域３２と半導体領域４０との間にポテンシャル段差が形成される。半導体領域４８，４０中の無電界の領域の電荷の移動は拡散であるところ、このようなポテンシャル分布とすることで、電極４４から遠ざかる方向に電荷が逆戻りする移動を防ぐように、電荷の拡散領方向を狭めることができる。これにより、生成された電荷が電極４４へ到達するまでに要する時間を短縮化することができる。

本実施形態では、Ｐ型半導体領域内のポテンシャル段差を１段としたが、ポテンシャル段差の段数は１段に限らず、複数段設けてもよい。このようにすることで、電極４４から遠ざかる方向に電荷が逆戻りする移動を更に防ぐことができる。

本願発明者らは、本実施形態による上記内容に基づき、フォトダイオード１２の各部パラメータを以下のように設定することで、高感度で残像が抑制された光電変換装置が得られることを確認した。以下に示していないパラメータは、第１実施形態と同様である。
Ｐ型の半導体領域４８の不純物濃度：１×１０^１６［ｃｍ^−３］

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。また、フォトダイオードのＰ型半導体領域内にポテンシャル段差を追加することで、キャリアの転送効率を更に高めることができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置について、図７を用いて説明する。

図７は、本実施形態による応電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図１乃至図６に示す第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図７を用いて説明する。図７（ａ）は、フォトダイオードの平面レイアウトを示す平面図である。図７（ｂ）は、図７（ａ）のＡ−Ａ′線断面図である。図７（ｃ）は、図７（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

本実施形態による光電変換装置のフォトダイオード１２は、図７（ａ）及び図７（ｂ）に示すように、Ｎ^＋型の半導体領域５０を更に有するほかは、図２（ａ）及び図２（ｂ）に示す第１実施形態による光電変換装置のフォトダイオード１２と同様である。半導体領域５０は、図６（ａ）及び図６（ｂ）に示すように、平面視において半導体領域４０が形成された領域を除く半導体領域３２と半導体領域３８との間に配置されている。

半導体領域５０の不純物濃度は、半導体領域３８よりも低くなっている。すなわち、半導体領域３２，３８，５０の不純物濃度の大小関係は、
半導体領域３２＜半導体領域５０＜半導体領域３８
となっている。Ｎ^＋型の半導体領域５０は、例えば、半導体領域３８の不純物分布の裾からＮ⁻型の半導体領域３２にかけて、Ｐ型化しない程度の低濃度のＰ型不純物をイオン注入することによって形成することができる。これにより、半導体領域３８の深さ方向の不純物分布の裾の部分が急峻に降下し、半導体領域５０の正味の不純物濃度としては、Ｎ^＋型と記述することができる。

半導体領域３２と半導体領域３８との間にＮ^＋型の半導体領域５０を設けることにより、半導体領域５０を設けない場合と比較して、半導体領域３４との間のポテンシャル障壁が高くなり、隣接画素への信号電荷の流出を更に防止することができる。すなわち、半導体領域５０を設けない場合には、図７（ｃ）に点線で示すように、半導体領域３２と半導体領域３４との間のポテンシャル障壁高さはＰである。これに対して、半導体領域５０を設けた場合には、図７（ｃ）に実線で示すように、半導体領域５０と半導体領域３４との間のポテンシャル障壁高さはＰより大きいＰ２となる。

なお、本明細書では、半導体領域３２，５０を一つの半導体領域として扱うこともある。この場合、この半導体領域（第２の半導体領域）は、第１の不純物濃度の第１の領域と、第１の領域よりも表面側に形成され、第１の不純物領域よりも低い第２の不純物濃度の第２の領域（半導体領域３８）とを有するものと考えることができる。

本願発明者らは、本実施形態による上記内容に基づき、フォトダイオード１２の各部パラメータを以下のように設定することで、高感度で残像が抑制された光電変換装置が得られることを確認した。以下に示していないパラメータは、第１実施形態と同様である。
Ｎ⁻⁻型の半導体領域５０の形成条件：Ｐ型注入１×１０^１６［ｃｍ^−３］、投影飛程Ｒｐ０．３［μｍ］

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。また、フォトダイオードのＮ型半導体領域内に低濃度領域を設けて外部に信号電荷が流出するのを更に抑制するので、キャリアの転送効率を更に高めることができる。

［第５実施形態］
本発明の第５実施形態による光電変換装置について、図８及び図９を用いて説明する。

図８は本実施形態による光電変換装置の読み出し及びリセット回路を示す回路図である。図９は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図１乃至図７に示す第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置の画素は、図８に示すように、フォトダイオード１２のアノードと、リセットＭＯＳトランジスタ１６のソースと増幅ＭＯＳトランジスタ１８のゲートとの接続ノードとの間に、転送ＭＯＳトランジスタ１４を更に有している。この画素は、第１実施形態に示したいわゆる直結型の画素ではなく、転送型の画素である。

転送ＭＯＳトランジスタ１４は、フォトダイオード１２のアノードにソースが接続され、リセットＭＯＳトランジスタ１６のソースと増幅ＭＯＳトランジスタ１８のゲートとの接続ノードにドレインが接続されている。転送ＭＯＳトランジスタ１４のゲートは転送ゲート信号線（不図示）に接続されており、選択信号φＴＸによって転送ＭＯＳトランジスタ１４の動作を制御できるようになっている。リセットＭＯＳトランジスタ１６のソース、増幅ＭＯＳトランジスタ１８のゲート及び転送ＭＯＳトランジスタ１４のドレインの接続ノードは、フローティングディフュージョン領域（以下、「ＦＤ領域」と表記する）を構成する。

転送ＭＯＳトランジスタ１４を所望のタイミングで動作することにより、フォトダイオード１２に蓄積していた電荷を増幅ＭＯＳトランジスタ１８のゲート側に一斉に読み出すことができる。リセット状態における画素信号と、信号電荷を一斉に転送した後の画素信号とを別々に読み出し、それらの出力の差分を取ることで、転送ＭＯＳトランジスタ１４以降の画素内読み出し回路のノイズ成分を取り除くことができる。

次に、本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図９を用いて説明する。図９（ａ）は、フォトダイオードの平面レイアウトを示す平面図である。図９（ｂ）は、図９（ａ）のＡ−Ａ′線断面図である。図９（ｃ）は、図９（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

本実施形態による光電変換装置のフォトダイオード１２において、半導体領域４０は、転送ＭＯＳトランジスタ１４のソースをも構成する。半導体領域３２内で半導体領域４０から離間して配置されたＰ^＋＋型の半導体領域５２は、ＦＤ領域の浮遊容量を構成するとともに、転送ＭＯＳトランジスタ１４のドレインを構成する。半導体領域４０と半導体領域５２との間の半導体領域３２上には、ゲート絶縁膜５４を介して、転送ＭＯＳトランジスタ１４のゲート電極５６が形成されている。

転送ＭＯＳトランジスタ１４をオン状態にしたときのポテンシャル分布は、図９（ｃ）のようになる。転送ＭＯＳトランジスタ１４をオン状態にすることで、フォトダイオード１２に蓄積していた信号電荷が半導体領域５２部に形成されるポテンシャルの谷に流入できるようになり、ＦＤ領域に信号電荷を収集することができる。

本実施形態による光電変換装置においても、距離Ｌ２と半導体領域３２の不純物濃度の設定手法は、第１乃至第４実施形態の場合と同様である。

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。また、画素内読み出し回路に転送ＭＯＳトランジスタを追加するので、よりノイズの少ない出力信号を得ることができる。

［第６実施形態］
本発明の第６実施形態による光電変換装置について、図１０を用いて説明する。図１０は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウト、断面構造及びポテンシャル分布を示す図である。図１乃至図９に示す第１乃至第５実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置におけるフォトダイオード１２の具体的構成について、図１０を用いて説明する。図１０（ａ）は、フォトダイオードの平面レイアウトを示す平面図である。図１０（ｂ）は、図１０（ａ）のＡ−Ａ′線断面図である。図１０（ｃ）は、図１０（ｂ）のＢ−Ｂ′線に沿った部分のポテンシャル分布を示す図である。

本実施形態による光電変換装置のフォトダイオード１２は、図１０に示すように、半導体領域４０，４２及び電極４４が、画素中央の位置に配置されているほかは、第１実施形態による光電変換装置のフォトダイオード１２と同様である。

半導体領域４０を画素中央の位置に配置することにより、第１実施形態の場合と比較して、画素端部で発生した電荷の電極４４までの平均移動距離を短くすることができる。これにより、残像を更に低下することができる。

なお、第１実施形態による光電変換装置のように半導体領域４０を周縁部に配置することには、フォトダイオード１２に接続される画素回路素子までの配線長を短くして配線容量を低減できるというメリットがある。

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。

［第７実施形態］
本発明の第７実施形態による光電変換装置について、図１１を用いて説明する。図１１は、本実施形態による光電変換装置におけるフォトダイオードの平面レイアウトを示す図である。図１乃至図１０に示す第１乃至第６実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による光電変換装置は、半導体領域３２，３６，３８が配置された領域内に、単位画素１０を構成する素子のうち、フォトダイオード１２を除く他の画素回路素子５８が配置されている点で、第６実施形態による光電変換装置とは異なっている。この画素回路素子５８は、例えば、転送ＭＯＳトランジスタ１４、リセットＭＯＳトランジスタ１６、増幅ＭＯＳトランジスタ１８、選択ＭＯＳトランジスタ２０などである。これら素子は、第６実施形態ではフォトダイオード１２よりも外側の領域に配置されていたものである。図１１には、画素回路素子５８として１つのＭＯＳトランジスタを例示しているが、複数の素子が配置されていてもよい。

画素回路素子５８は、画素回路分離層６０によって周囲を囲まれ、半導体領域３２，３６，３８から分離されており、フォトダイオード１２と画素回路素子５８とを分離して動作できるようになっている。画素回路分離層６０は、例えば、高濃度のＮ^＋＋型半導体領域や、素子分離絶縁層などにより形成することができる。画素回路分離層６０で囲まれた画素回路素子５８の形成領域には、ウェルとしてＮ型の半導体領域６２が形成されている。フォトダイオード１２の電極４４と画素回路素子５８とは、配線６４により接続されている。

ここで、信号電荷が収集される電極４４の容量には、電極４４を形成する接合容量に加え、増幅ＭＯＳトランジスタ１８のゲートまでの配線容量及びリセットＭＯＳトランジスタ１６のソースまでの配線容量をも含まれる。第６実施形態の光電変換装置では、画素回路素子をフォトダイオード１２よりも外側の領域に配置する必要があるため配線容量が大きく、これにより単位電荷あたりの電圧が小さくなることがあった。

この点、本実施形態による光電変換装置では、画素回路素子５８を電極４４の近くに配置するため、配線容量を大幅に低減することができ、第６実施形態による光電変換装置の場合よりも単位電荷あたりの電圧を大きくすることができる。

このように、本実施形態によれば、フォトダイオード内におけるキャリアの再結合を抑制してキャリアの転送効率を向上することができ、高感度で残像が抑制された光電変換装置を実現することができる。また、フォトダイオードの配置領域の内側に画素内読み出し回路を構成する素子を配置するので、配線容量を低減し、単位電荷あたりの出力電圧を大きくすることができる。

［第８実施形態］
本発明の第８実施形態による撮像システムについて、図１２を用いて説明する。図１２は、本実施形態による撮像システムの構成を示す概略図である。図１乃至図に１１に示す第１乃至第７実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

本実施形態による撮像システム２００は、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星等に適用可能である。

撮像システム２００は、光電変換装置１００、レンズ２０２、絞り２０３、バリア２０１、信号処理部２０７、タイミング発生部２０８、全体制御・演算部２０９、メモリ部２１０、記録媒体制御Ｉ／Ｆ部２１１、外部Ｉ／Ｆ部２１３を有している。

レンズ２０２は、被写体の光学像を光電変換装置１００に結像させるためのものである。絞り２０３は、レンズ２０２を通った光量を可変するためのものである。バリア２０１は、レンズ２０２の保護のためのものである。光電変換装置１００は、先の実施形態で説明した光電変換装置であって、レンズ２０２により結像された光学像を画像データに変換するものである。

信号処理部２０７は、光電変換装置１００より出力された撮像データに各種の補正やデータを圧縮する処理を行う信号処理部である。画像データをＡＤ変換するためのＡＤ変換部は、光電変換装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。また、信号処理部２０７も、光電変換装置１００と同じ基板に搭載されていてもよいし、別の基板に搭載されていてもよい。タイミング発生部２０８は、光電変換装置１００及び信号処理部２０７に、各種タイミング信号を出力するためのものである。全体制御・演算部２０９は、撮像システムの全体を制御する全体制御部である。ここで、タイミング信号などは撮像システム２００の外部から入力されてもよく、撮像システムは少なくとも光電変換装置１００と、光電変換装置１００から出力された撮像信号を処理する信号処理部２０７とを有していればよい。

メモリ部２１０は、画像データを一時的に記憶するためのフレームメモリ部である。記録媒体制御Ｉ／Ｆ部２１１は、記録媒体２１２への記録或いは記録媒体２１２からの読み出しを行うためのインターフェース部である。記録媒体２１２は、撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部２１３は、外部コンピュータ等と通信するためのインターフェース部である。

このようにして、第１乃至第７実施形態による光電変換装置を適用した撮像システムを構成することにより、残像が低減された良質の画像を取得することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、第２乃至第７実施形態では、第１実施形態による光電変換装置に対して付加的な構成を追加する例をそれぞれ示したが、第２乃至第７実施形態に示した付加的な構成を任意に２つ以上選択して組み合わせてもよい。

また、第８実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの一例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１２に示した構成に限定されるものではない。

上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。

１０ 単位画素
１２ フォトダイオード
１４ 転送ＭＯＳトランジスタ
１６ リセットＭＯＳトランジスタ
１８ 増幅ＭＯＳトランジスタ
２０ 選択ＭＯＳトランジスタ
３０ 半導体基板
３２ Ｎ⁻型の半導体領域
３４，３６，３８ Ｎ^＋＋型の半導体領域
４０ Ｐ^＋型の半導体領域
４２，５２ Ｐ^＋＋型の半導体領域
４４ 電極

Claims (11)

1. 半導体基板に形成されたＰ型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成するＮ型の第２の半導体領域とを有する光電変換素子と、
   前記光電変換素子の前記第１の半導体領域に接続され、前記光電変換素子により生成された電荷を読み出すための読み出し回路と、を有し、
   前記第１の半導体領域と、前記半導体基板の表面に垂直な第１の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第１の方向に沿った第１の距離をＬ１とし、
   前記第１の半導体領域と、前記半導体基板の表面に平行な第２の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第２の方向に沿った第２の距離をＬ２として、
   Ｌ１≦Ｌ２
   の関係を有し、
   前記第２の半導体領域が中性領域を含み、前記中性領域の不純物濃度をＮ_Ｄ、前記第２の半導体領域内におけるホールの拡散係数をＤ_ｈとして、
   

   

   の関係を有する
   ことを特徴とする光電変換装置。
2. 半導体基板に形成されたＮ型の第１の半導体領域と、前記半導体基板に形成され、前記第１の半導体領域との間にＰＮ接合を形成するＰ型の第２の半導体領域とを有する光電変換素子と、
   前記光電変換素子の前記第１の半導体領域に接続され、前記光電変換素子により生成された電荷を読み出すための読み出し回路と、を有し、
   前記第１の半導体領域と、前記半導体基板の表面に垂直な第１の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第１の方向に沿った第１の距離をＬ１とし、
   前記第１の半導体領域と、前記半導体基板の表面に平行な第２の方向において、前記第１の半導体領域から最も離間した位置にある前記第２の半導体領域内の第１の点との間の、前記第２の方向に沿った第２の距離をＬ２として、
   Ｌ１≦Ｌ２
   の関係を有し、
   前記第２の半導体領域が中性領域を含み、前記中性領域の不純物濃度をＮ_Ａ、前記第２の半導体領域内における電子の拡散係数をＤ_ｅとして、
   

   

   の関係を有する
   ことを特徴とする光電変換装置。
3. 前記第１の半導体領域及び前記第２の半導体領域を囲むように前記第２の半導体領域に接して設けられ、前記第２の半導体領域と同じ導電型の第３の半導体領域を更に有し、
   前記第３の半導体領域の不純物濃度は、前記第２の半導体領域の不純物濃度よりも高い
   ことを特徴とする請求項１又は２記載の光電変換装置。
4. 前記第３の半導体領域の前記不純物濃度は、前記第２の半導体領域の前記不純物濃度よりも４桁以上高い
   ことを特徴とする請求項３記載の光電変換装置。
5. 前記第２の半導体領域は、少なくとも１つのポテンシャル段差を有する
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記第１の半導体領域は、少なくとも１つのポテンシャル段差を有する
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記第２の半導体領域は、第１の不純物濃度の第１の領域と、前記第１の領域よりも前記半導体基板の表面側に形成され、前記第１の不純物濃度よりも低い第２の不純物濃度の第２の領域とを有する
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記半導体基板の表面部に形成され、底部において前記第１の半導体領域及び前記第２の半導体領域に接し、前記第２の半導体領域と同じ導電型の第４の半導体領域を更に有する
   ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記読み出し回路は、前記第１の半導体領域をソース又はドレインとする転送ＭＯＳトランジスタを含む
   ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
10. 前記半導体基板の、前記第２の半導体領域が配置された領域の内側に、前記読み出し回路を構成する素子の少なくとも一部が配置されている
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 請求項１乃至１０のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力された信号を処理する信号処理部と
    を有することを特徴とする撮像システム。

Images