JPH11145147A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JPH11145147A JPH11145147A JP9308873A JP30887397A JPH11145147A JP H11145147 A JPH11145147 A JP H11145147A JP 9308873 A JP9308873 A JP 9308873A JP 30887397 A JP30887397 A JP 30887397A JP H11145147 A JPH11145147 A JP H11145147A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen concentration
- heat treatment
- semiconductor substrate
- low
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000012535 impurity Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000001301 oxygen Substances 0.000 claims abstract description 48
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 25
- 230000003213 activating effect Effects 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 230000004913 activation Effects 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000008859 change Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 125000004429 atom Chemical group 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 125000004437 phosphorous atom Chemical group 0.000 description 8
- 239000013078 crystal Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
- C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
- C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 イオン注入された不純物の活性化のための熱
処理を７００℃以下の低温で、かつ、短時間に活性化可
能な半導体集積回路の構造および半導体装置の製造方法
を提供する。 【解決手段】 １は半導体基板であり、２は、半導体基
板１の表面である。３は、半導体基板１の表面２から基
板内部に向かい５μｍないし１０μｍの深さで生成され
た、たとえば１×１０17ｃｍ-3以下の酸素濃度の低酸素
濃度領域である。
処理を７００℃以下の低温で、かつ、短時間に活性化可
能な半導体集積回路の構造および半導体装置の製造方法
を提供する。 【解決手段】 １は半導体基板であり、２は、半導体基
板１の表面である。３は、半導体基板１の表面２から基
板内部に向かい５μｍないし１０μｍの深さで生成され
た、たとえば１×１０17ｃｍ-3以下の酸素濃度の低酸素
濃度領域である。
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン半導体
基板中にイオン注入により不純物（ドーパント不純物）
を導入し、半導体装置を形成および製造する方法に関す
るものである。
基板中にイオン注入により不純物（ドーパント不純物）
を導入し、半導体装置を形成および製造する方法に関す
るものである。
【０００２】
【従来の技術】シリコン半導体基板を用いた半導体装置
の高集積化および微細化に伴い、半導体装置を形成する
不純物領域の濃度と不純物領域の形状とを精密に制御す
ることが重要な課題となってきている。この不純物領域
の濃度および不純物領域の形状を制御するためには、イ
オン注入で導入された不純物の拡散を抑える必要があ
る。
の高集積化および微細化に伴い、半導体装置を形成する
不純物領域の濃度と不純物領域の形状とを精密に制御す
ることが重要な課題となってきている。この不純物領域
の濃度および不純物領域の形状を制御するためには、イ
オン注入で導入された不純物の拡散を抑える必要があ
る。
【０００３】しかし、注入された不純物は、注入された
ままでは電気的に不活性であり、デバイスを動作させる
ために電気的に活性化させる必要がある。そして、注入
された不純物を活性化するために、熱処理が行われる。
この熱処理は、注入された不純物の電気的活性化を確実
に行う必要があるため、８００℃以上の高温で処理する
か、あるいは７００℃程度の温度において長時間の処理
を行うことが行われている。
ままでは電気的に不活性であり、デバイスを動作させる
ために電気的に活性化させる必要がある。そして、注入
された不純物を活性化するために、熱処理が行われる。
この熱処理は、注入された不純物の電気的活性化を確実
に行う必要があるため、８００℃以上の高温で処理する
か、あるいは７００℃程度の温度において長時間の処理
を行うことが行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、８００
℃以上の高温熱処理では、注入された不純物が拡散して
しまい不純物領域の形状を制御することが困難となる欠
点がある。また、７００℃以下の低温熱処理では、処理
時間か長くなり、半導体装置の製造における処理として
実用的でなく、さらに、長時間の熱処理を行うことによ
り、不必要な汚染不純物の混入が生じてしまう間題もあ
る。
℃以上の高温熱処理では、注入された不純物が拡散して
しまい不純物領域の形状を制御することが困難となる欠
点がある。また、７００℃以下の低温熱処理では、処理
時間か長くなり、半導体装置の製造における処理として
実用的でなく、さらに、長時間の熱処理を行うことによ
り、不必要な汚染不純物の混入が生じてしまう間題もあ
る。
【０００５】本発明はこのような背景の下になされたも
ので、イオン注入された不純物の活性化のための熱処理
を７００℃以下の低温で、かつ、短時間に活性化可能な
半導体集積回路の構造および半導体装置の製造方法を提
供することにある。
ので、イオン注入された不純物の活性化のための熱処理
を７００℃以下の低温で、かつ、短時間に活性化可能な
半導体集積回路の構造および半導体装置の製造方法を提
供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
半導体装置において、シリコン半導体基板と、このシリ
コン半導体基板表面部に形成された低酸素濃度領域とを
具備し、前記半導体基板表面部の電気伝導度を変化させ
る不純物原子のイオン注入が前記低酸素濃度領域内に行
われることを特徴とする。
半導体装置において、シリコン半導体基板と、このシリ
コン半導体基板表面部に形成された低酸素濃度領域とを
具備し、前記半導体基板表面部の電気伝導度を変化させ
る不純物原子のイオン注入が前記低酸素濃度領域内に行
われることを特徴とする。
【０００７】請求項２記載の発明は、半導体装置の製造
方法において、シリコン半導体基板表面部に低酸素濃度
領域を形成する領域形成工程と、この低酸素濃度領域に
不純物のイオン注入を行う注入工程と、前記低酸素濃度
領域に注入された不純物の電気的活性化を行う熱処理工
程とからなることを特徴とする。
方法において、シリコン半導体基板表面部に低酸素濃度
領域を形成する領域形成工程と、この低酸素濃度領域に
不純物のイオン注入を行う注入工程と、前記低酸素濃度
領域に注入された不純物の電気的活性化を行う熱処理工
程とからなることを特徴とする。
【０００８】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法において、前記低酸素濃度領域の酸
素濃度を１×１０17ｃｍ-3以下とすることを特徴とす
る。
導体装置の製造方法において、前記低酸素濃度領域の酸
素濃度を１×１０17ｃｍ-3以下とすることを特徴とす
る。
【０００９】請求項４記載の発明は、請求項２または請
求項３記載の半導体装置の製造方法において、前記低酸
素濃度領域の深さが前記半導体基板の表面から５μｍな
いし２０μｍまでの値であることを特徴とする。
求項３記載の半導体装置の製造方法において、前記低酸
素濃度領域の深さが前記半導体基板の表面から５μｍな
いし２０μｍまでの値であることを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は本発明の一実施形態
において半導体装置の製造に用いられる半導体基板の断
面図である。こ図において、１は半導体基板であり、２
は、半導体基板１の表面である。３は、半導体基板１の
表面２から基板内部に向かい５μｍないし１０μｍの深
さで生成された、たとえば１×１０17ｃｍ-3以下の酸素
濃度の低酸素濃度領域である。
実施形態について説明する。図１は本発明の一実施形態
において半導体装置の製造に用いられる半導体基板の断
面図である。こ図において、１は半導体基板であり、２
は、半導体基板１の表面である。３は、半導体基板１の
表面２から基板内部に向かい５μｍないし１０μｍの深
さで生成された、たとえば１×１０17ｃｍ-3以下の酸素
濃度の低酸素濃度領域である。
【００１１】次に、図２および図３を用いて半導体装置
の製造方法を説明する。まず、半導体基板１の表面部に
表面２から半導体基板１の基板内部に向かい５μｍない
し１０μｍの深さで、低酸素濃度領域３が以下に示す
、、およびのいずれかの方法により作成され
る。
の製造方法を説明する。まず、半導体基板１の表面部に
表面２から半導体基板１の基板内部に向かい５μｍない
し１０μｍの深さで、低酸素濃度領域３が以下に示す
、、およびのいずれかの方法により作成され
る。
【００１２】 チョコラルスキー法で成長させたシリ
コン単結晶から切りだされたシリコン半導体基板１の表
面２にシリコンが５μｍの厚さにエピタキシャル成長さ
れる。 チョコラルスキー法で成長させたシリコン単結晶か
ら切りだされたシリコン半導体基板１の表面２にシリコ
ンが１０μｍの厚さにエピタキシャル成長される。
コン単結晶から切りだされたシリコン半導体基板１の表
面２にシリコンが５μｍの厚さにエピタキシャル成長さ
れる。 チョコラルスキー法で成長させたシリコン単結晶か
ら切りだされたシリコン半導体基板１の表面２にシリコ
ンが１０μｍの厚さにエピタキシャル成長される。
【００１３】 チョコラルスキー法で成長させたシリ
コン単結晶から切りだされたシリコン半導体基板１の表
面２にシリコンが２０μｍの厚さにエピタキシャル成長
される。 チョコラルスキー法で成長させたシリコン単結晶か
ら切りだされたシリコン半導体基板１の表面２に対して
水素または窒素雰囲気中において所定の温度で熱処理が
行われ、表面２から基板内部に向かい所定の距離におけ
る領域の酸素が外方拡散される。
コン単結晶から切りだされたシリコン半導体基板１の表
面２にシリコンが２０μｍの厚さにエピタキシャル成長
される。 チョコラルスキー法で成長させたシリコン単結晶か
ら切りだされたシリコン半導体基板１の表面２に対して
水素または窒素雰囲気中において所定の温度で熱処理が
行われ、表面２から基板内部に向かい所定の距離におけ
る領域の酸素が外方拡散される。
【００１４】次に、低酸素濃度領域３が形成されたシリ
コン半導体基板１を用いて、図２に示すような半導体装
置の製造工程が行われる。シリコン半導体基板１の低酸
素領域３に対してイオン注入が行われた後、急速加熱法
により７００℃よりも低い温度で１０〜３０秒間の熱処
理が行われる。たとえば、一実施形態においては、半導
体装置の製造工程におけるウエル領域形成のイオン注入
を行った後、急速加熱法により６００℃の温度において
１０秒間、２０秒間および３０秒間の熱処理が行われ
る。
コン半導体基板１を用いて、図２に示すような半導体装
置の製造工程が行われる。シリコン半導体基板１の低酸
素領域３に対してイオン注入が行われた後、急速加熱法
により７００℃よりも低い温度で１０〜３０秒間の熱処
理が行われる。たとえば、一実施形態においては、半導
体装置の製造工程におけるウエル領域形成のイオン注入
を行った後、急速加熱法により６００℃の温度において
１０秒間、２０秒間および３０秒間の熱処理が行われ
る。
【００１５】また、一実施形態の効果を検証するための
比較例として、表面領域の酸素濃度を低下させていない
通常のシリコン半導体基板を使用し、同様のイオン注入
をおこない急速加然法で６００℃と７００℃とで１０秒
間、２０秒間および３０秒間の熱処理を行った。
比較例として、表面領域の酸素濃度を低下させていない
通常のシリコン半導体基板を使用し、同様のイオン注入
をおこない急速加然法で６００℃と７００℃とで１０秒
間、２０秒間および３０秒間の熱処理を行った。
【００１６】図４、図５、図６および図７は、低酸素濃
度領域３の生成方法、、およびのそれぞれで生
成されたシリコン基板１のＳＩＭＳ（２次イオン質量分
析器）で測定された表面２からの深さ距離と酸素濃度と
の関係を示した図である。図８は、比較例のシリコン半
導体基板中のＳＩＭＳで測定された基板表面からの深さ
距離と酸素濃度との関係を示した図である。
度領域３の生成方法、、およびのそれぞれで生
成されたシリコン基板１のＳＩＭＳ（２次イオン質量分
析器）で測定された表面２からの深さ距離と酸素濃度と
の関係を示した図である。図８は、比較例のシリコン半
導体基板中のＳＩＭＳで測定された基板表面からの深さ
距離と酸素濃度との関係を示した図である。
【００１７】この図４から図８までの図において、生成
方法、、およびのそれぞれで生成されたシリコ
ン基板１の表面２から５μｍないし２０μｍまでの酸素
濃度は、１×１０17ｃｍ-3以下となっている。一方、比
較例のシリコン半導体基板では、表面近傍の酸素濃度と
基板内部の酸素濃度とが一定となっていることが判る。
方法、、およびのそれぞれで生成されたシリコ
ン基板１の表面２から５μｍないし２０μｍまでの酸素
濃度は、１×１０17ｃｍ-3以下となっている。一方、比
較例のシリコン半導体基板では、表面近傍の酸素濃度と
基板内部の酸素濃度とが一定となっていることが判る。
【００１８】次に、図９から図１３までの図は、上述の
ようにして製造されたシリコンの半導体基板１に、たと
えば、イオン注入されたリン原子の電気的活性化のため
に２０秒間行われた６００℃および７００℃の温度での
熱処理におけるリン濃度分布の変化をＳＩＭＳで測定し
た結果である。図９から図１２の図は、生成方法、
、およびのそれぞれで生成されたシリコン基板１
におけるリン濃度分布を示す図であり、上記の温度範囲
での熱処理ではリン原子がほとんど拡散されていないこ
とが判る。
ようにして製造されたシリコンの半導体基板１に、たと
えば、イオン注入されたリン原子の電気的活性化のため
に２０秒間行われた６００℃および７００℃の温度での
熱処理におけるリン濃度分布の変化をＳＩＭＳで測定し
た結果である。図９から図１２の図は、生成方法、
、およびのそれぞれで生成されたシリコン基板１
におけるリン濃度分布を示す図であり、上記の温度範囲
での熱処理ではリン原子がほとんど拡散されていないこ
とが判る。
【００１９】一方、図１３は、比較例のシリコン基板に
おけるリン濃度分布を示す図であり、熱処理によりリン
原子が基板内部に大きく拡散されていることが判る。
おけるリン濃度分布を示す図であり、熱処理によりリン
原子が基板内部に大きく拡散されていることが判る。
【００２０】また、注入したリン原子が上述した熱処理
により電気的に活性化されているか否かを広がり抵抗法
で測定し、測定結果を図１４に示す。図１４は、生成方
法、、およびのそれぞれで生成されたシリコン
基板１におけるリン原子が６００℃の熱処理を１０秒間
行ったものでも活性化されていることが示されている。
により電気的に活性化されているか否かを広がり抵抗法
で測定し、測定結果を図１４に示す。図１４は、生成方
法、、およびのそれぞれで生成されたシリコン
基板１におけるリン原子が６００℃の熱処理を１０秒間
行ったものでも活性化されていることが示されている。
【００２１】また、図１４は、比較例のシリコン基板に
おけるリン原子が７００℃の熱処理を２０秒以上行った
もので活性化されていることが示されている。この比較
例の場合は、７００℃での熱処理においてリン原子の拡
散距離の大きいことが図１３において示されている。
おけるリン原子が７００℃の熱処理を２０秒以上行った
もので活性化されていることが示されている。この比較
例の場合は、７００℃での熱処理においてリン原子の拡
散距離の大きいことが図１３において示されている。
【００２２】この原因は、比較例のように表面の酸素濃
度が低くない場合に、イオン注入の際に形成される欠陥
とシリコン半導体基板中の酸素とが相互作用し、この欠
陥が拡散しにくい。この結果、熱処理の温度が低いとこ
の欠陥は、残留して注入された不純物の原子の電気的な
活性化を妨げる働きをする。そのため、注入された不純
物の原子の電気的な活性化には、高い熱処理温度が必要
となる。
度が低くない場合に、イオン注入の際に形成される欠陥
とシリコン半導体基板中の酸素とが相互作用し、この欠
陥が拡散しにくい。この結果、熱処理の温度が低いとこ
の欠陥は、残留して注入された不純物の原子の電気的な
活性化を妨げる働きをする。そのため、注入された不純
物の原子の電気的な活性化には、高い熱処理温度が必要
となる。
【００２３】一方、一実施形態における半導体基板１の
ようにイオン注入する領域の酸素濃度を低くしておくこ
とにより、イオン注入の際に形成される欠陥が拡散しや
すく、イオン注入された不純物の原子の電気的活性化の
ための熱処理の温度が低くても欠陥が消滅する。このた
め、低温の熱処理でも注入された不純物か十分に活性化
されることになる。
ようにイオン注入する領域の酸素濃度を低くしておくこ
とにより、イオン注入の際に形成される欠陥が拡散しや
すく、イオン注入された不純物の原子の電気的活性化の
ための熱処理の温度が低くても欠陥が消滅する。このた
め、低温の熱処理でも注入された不純物か十分に活性化
されることになる。
【００２４】以上の一実施形態と比較例との結果をまと
めると、シリコン半導体基板１の表面２の酸素濃度を１
×１０17ｃｍ-3以下にした低酸素濃度領域３に不純物の
原子をイオン注入することにより、７００℃よりも低い
６００℃において１０から３０秒間の熱処理でも注入し
た不純物の原子を電気的に活性化させることができるこ
とが明らかとなった。
めると、シリコン半導体基板１の表面２の酸素濃度を１
×１０17ｃｍ-3以下にした低酸素濃度領域３に不純物の
原子をイオン注入することにより、７００℃よりも低い
６００℃において１０から３０秒間の熱処理でも注入し
た不純物の原子を電気的に活性化させることができるこ
とが明らかとなった。
【００２５】そして、生成方法、、およびのそ
れぞれで生成されたシリコン基板１におけるリン原子の
拡散は、熱処理の温度に依存していなかった。次に、Ｐ
型の不純物の拡散領域を形成するための不純物の原子で
あるボロンの拡散が上述した７００℃以下の熱処理で抑
制できることを示す。
れぞれで生成されたシリコン基板１におけるリン原子の
拡散は、熱処理の温度に依存していなかった。次に、Ｐ
型の不純物の拡散領域を形成するための不純物の原子で
あるボロンの拡散が上述した７００℃以下の熱処理で抑
制できることを示す。
【００２６】生成方法、、およびのそれぞれで
生成されたシリコン基板１にボロンをＢＦ2分子として
イオン注入する。その後、このボロン原子の電気的活性
化のため、シリコン基板１は、６００℃、７００℃、８
００℃および９００℃の温度でそれぞれ１０秒間、２０
秒間および３０秒間の熱処理がおこなわれた。このう
ち、で生成された低酸素濃度領域３を有するシリコン
基板１におけるＳＩＭＳで測定された熱処理前後のボロ
ン原子の拡散距離を図１５から図１８に示す。
生成されたシリコン基板１にボロンをＢＦ2分子として
イオン注入する。その後、このボロン原子の電気的活性
化のため、シリコン基板１は、６００℃、７００℃、８
００℃および９００℃の温度でそれぞれ１０秒間、２０
秒間および３０秒間の熱処理がおこなわれた。このう
ち、で生成された低酸素濃度領域３を有するシリコン
基板１におけるＳＩＭＳで測定された熱処理前後のボロ
ン原子の拡散距離を図１５から図１８に示す。
【００２７】図１５および図１６に示されるそれぞれ６
００℃、７００℃の温度で２０秒間における熱処理で
は、ボロン原子の拡散距離の変化が見られない。しかし
ながら、図１７および図１８に示されるそれぞれ８０
０、８００℃の温度で２０秒間における熱処理では、ボ
ロン原子が熱処理により拡散し、注入されたボロン原子
の濃度分布が熱処理前に比較してずれてしまっているこ
とが判る。したがって、７００℃よりも低い温度でボロ
ン原子の電気的活性化のための熱処理をすることによ
り，ボロンの拡散を防ぐことができることか明らかであ
る。
００℃、７００℃の温度で２０秒間における熱処理で
は、ボロン原子の拡散距離の変化が見られない。しかし
ながら、図１７および図１８に示されるそれぞれ８０
０、８００℃の温度で２０秒間における熱処理では、ボ
ロン原子が熱処理により拡散し、注入されたボロン原子
の濃度分布が熱処理前に比較してずれてしまっているこ
とが判る。したがって、７００℃よりも低い温度でボロ
ン原子の電気的活性化のための熱処理をすることによ
り，ボロンの拡散を防ぐことができることか明らかであ
る。
【００２８】上述してきたように、シリコン半導体基板
１の表面２近傍の酸素濃度を１×１０17ｃｍ-3以下にし
た低酸素濃度領域に不純物の原子をイオン注入すること
により、７００℃よりも低い温度の熱処埋で注入した不
純物を電気的に活性化させることができる。この結果、
電気的な活性化の熱処理における不純物の原子の不必要
な拡散を防ぎ、拡散距離の制御の精度を向上させること
ができる。
１の表面２近傍の酸素濃度を１×１０17ｃｍ-3以下にし
た低酸素濃度領域に不純物の原子をイオン注入すること
により、７００℃よりも低い温度の熱処埋で注入した不
純物を電気的に活性化させることができる。この結果、
電気的な活性化の熱処理における不純物の原子の不必要
な拡散を防ぎ、拡散距離の制御の精度を向上させること
ができる。
【００２９】
【発明の効果】上述したように、一実施形態では、シリ
コン半導体基板１の表面２から５μｍないし２０μｍ程
度の深さまでの酸素濃度を１×１０17ｃｍ-3以下として
いる。そして、この低酸素濃度領域に不純物をイオン注
入することにより、イオン注入により生じる欠陥の回復
が促進される。このため、イオン注入後の不純物を電気
的に活性化させるための熱処理温度を７００℃よりも低
くすることが可能である。このため、注入された不純物
の拡散距離を抑制することができ、かつ不純物濃度分布
を正確に制御することができる。この結果、この製造方
法を用いることより、より微細なデバイスの製造が可能
となる。
コン半導体基板１の表面２から５μｍないし２０μｍ程
度の深さまでの酸素濃度を１×１０17ｃｍ-3以下として
いる。そして、この低酸素濃度領域に不純物をイオン注
入することにより、イオン注入により生じる欠陥の回復
が促進される。このため、イオン注入後の不純物を電気
的に活性化させるための熱処理温度を７００℃よりも低
くすることが可能である。このため、注入された不純物
の拡散距離を抑制することができ、かつ不純物濃度分布
を正確に制御することができる。この結果、この製造方
法を用いることより、より微細なデバイスの製造が可能
となる。
【図１】 本発明の一実施形態による半導体装置の断面
図である。
図である。
【図２】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
方法を説明する半導体装置の断面図である。
【図３】 本発明の一実施形態による半導体装置の製造
方法を説明する半導体装置の断面図である。
方法を説明する半導体装置の断面図である。
【図４】 本発明の一実施形態による表面２からの深さ
距離と酸素濃度との関係を示した図である。
距離と酸素濃度との関係を示した図である。
【図５】 本発明の一実施形態による表面２からの深さ
距離と酸素濃度との関係を示した図である。
距離と酸素濃度との関係を示した図である。
【図６】 本発明の一実施形態による表面２からの深さ
距離と酸素濃度との関係を示した図である。
距離と酸素濃度との関係を示した図である。
【図７】 本発明の一実施形態による表面２からの深さ
距離と酸素濃度との関係を示した図である。
距離と酸素濃度との関係を示した図である。
【図８】 従来例による表面２からの深さ距離と酸素濃
度との関係を示した図である。
度との関係を示した図である。
【図９】 本発明の一実施形態による表面２からの深さ
距離と不純物の濃度との関係を示した図である。
距離と不純物の濃度との関係を示した図である。
【図１０】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１１】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１２】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１３】 従来例による表面２からの深さ距離と不純
物の濃度との関係を示した図である。
物の濃度との関係を示した図である。
【図１４】 本発明の一実施形態による不純物の活性化
の程度と従来例における不純物の活性化の程度の比較を
示す図である。
の程度と従来例における不純物の活性化の程度の比較を
示す図である。
【図１５】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１６】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１７】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
【図１８】 本発明の一実施形態による表面２からの深
さ距離と不純物の濃度との関係を示した図である。
さ距離と不純物の濃度との関係を示した図である。
１ シリコン半導体基板 ２ 表面 ３ 低酸素濃度領域（低酸素領域）
Claims (4)
- 【請求項１】 シリコン半導体基板と、 このシリコン半導体基板表面部に形成された低酸素濃度
領域と、 を具備し、 前記半導体基板表面部の電気伝導度を変化させる不純物
原子のイオン注入が前記低酸素濃度領域内に行われるこ
とを特徴とする半導体装置。 - 【請求項２】 シリコン半導体基板表面部に低酸素濃度
領域を形成する領域形成工程と、 この低酸素濃度領域に不純物原子のイオン注入を行う注
入工程と、 前記低酸素濃度領域に注入された不純物原子の電気的活
性化を行う熱処理工程と、 からなることを特徴とする半導体装置の製造方法。 - 【請求項３】 前記低酸素濃度領域の酸素濃度を１×１
０17ｃｍ-3以下とすることを特徴とする請求項２記載の
半導体装置の製造方法。 - 【請求項４】 前記低酸素濃度領域の深さが前記半導体
基板の表面から５μｍないし２０μｍまでの値であるこ
とを特徴とする請求項２または請求項３記載の半導体装
置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308873A JPH11145147A (ja) | 1997-11-11 | 1997-11-11 | 半導体装置および半導体装置の製造方法 |
| KR1019980048107A KR100325911B1 (ko) | 1997-11-11 | 1998-11-11 | 실리콘기판및그제조방법 |
| CN98124480A CN1110838C (zh) | 1997-11-11 | 1998-11-11 | 硅基片及其制造方法 |
| US09/190,825 US6325848B1 (en) | 1997-11-11 | 1998-11-12 | Method of making a silicon substrate with controlled impurity concentration |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308873A JPH11145147A (ja) | 1997-11-11 | 1997-11-11 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145147A true JPH11145147A (ja) | 1999-05-28 |
Family
ID=17986296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9308873A Pending JPH11145147A (ja) | 1997-11-11 | 1997-11-11 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6325848B1 (ja) |
| JP (1) | JPH11145147A (ja) |
| KR (1) | KR100325911B1 (ja) |
| CN (1) | CN1110838C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| CN105723497A (zh) * | 2013-11-26 | 2016-06-29 | 胜高股份有限公司 | 外延硅片和外延硅片的制造方法 |
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| JP2018037468A (ja) * | 2016-08-29 | 2018-03-08 | キヤノン株式会社 | 光電変換装置および撮像システム |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1312326C (zh) * | 2000-05-08 | 2007-04-25 | Memc电子材料有限公司 | 消除自动掺杂和背面晕圈的外延硅晶片 |
| US6477956B1 (en) * | 2001-08-10 | 2002-11-12 | Sonoco Development, Inc. | Ink cartridge with self-closing valve |
| KR100553683B1 (ko) * | 2003-05-02 | 2006-02-24 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| DE102008027521B4 (de) | 2008-06-10 | 2017-07-27 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Halbleiterschicht |
| JP5772491B2 (ja) * | 2011-10-20 | 2015-09-02 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
| US9695036B1 (en) | 2012-02-02 | 2017-07-04 | Sitime Corporation | Temperature insensitive resonant elements and oscillators and methods of designing and manufacturing same |
| US20150118861A1 (en) * | 2013-10-28 | 2015-04-30 | Texas Instruments Incorporated | Czochralski substrates having reduced oxygen donors |
| US9712128B2 (en) | 2014-02-09 | 2017-07-18 | Sitime Corporation | Microelectromechanical resonator |
| US9705470B1 (en) | 2014-02-09 | 2017-07-11 | Sitime Corporation | Temperature-engineered MEMS resonator |
| EP3113224B1 (en) * | 2015-06-12 | 2020-07-08 | Canon Kabushiki Kaisha | Imaging apparatus, method of manufacturing the same, and camera |
| US10676349B1 (en) | 2016-08-12 | 2020-06-09 | Sitime Corporation | MEMS resonator |
| CN106960782A (zh) * | 2017-03-31 | 2017-07-18 | 上海先进半导体制造股份有限公司 | 半导体衬底的防漏电方法 |
| MX2022001458A (es) | 2019-08-09 | 2022-06-08 | Leading Edge Equipment Tech Inc | Produccion de una cinta u oblea con regiones de baja concentracion de oxigeno. |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2060998B (en) | 1979-10-17 | 1983-12-14 | Itt Ind Ltd | Semiconductor annealing |
| JPS5814538A (ja) | 1981-07-17 | 1983-01-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6089931A (ja) | 1983-10-24 | 1985-05-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JP2626289B2 (ja) * | 1990-03-27 | 1997-07-02 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
| US5445975A (en) | 1994-03-07 | 1995-08-29 | Advanced Micro Devices, Inc. | Semiconductor wafer with enhanced pre-process denudation and process-induced gettering |
| JPH08162462A (ja) | 1994-12-07 | 1996-06-21 | Fujitsu Ltd | 半導体基板の処理方法、半導体基板、半導体結晶の評価方法及び半導体装置の製造方法 |
| JPH08250504A (ja) | 1995-03-10 | 1996-09-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08274104A (ja) | 1995-03-30 | 1996-10-18 | Toshiba Corp | 半導体基板及びその製造方法 |
| JPH09148335A (ja) | 1995-11-28 | 1997-06-06 | Sumitomo Metal Ind Ltd | シリコン半導体基板及びその製造方法 |
| JP4189041B2 (ja) | 1996-02-15 | 2008-12-03 | 東芝マイクロエレクトロニクス株式会社 | 半導体基板の製造方法およびその検査方法 |
| US6111260A (en) * | 1997-06-10 | 2000-08-29 | Advanced Micro Devices, Inc. | Method and apparatus for in situ anneal during ion implant |
-
1997
- 1997-11-11 JP JP9308873A patent/JPH11145147A/ja active Pending
-
1998
- 1998-11-11 CN CN98124480A patent/CN1110838C/zh not_active Expired - Fee Related
- 1998-11-11 KR KR1019980048107A patent/KR100325911B1/ko not_active IP Right Cessation
- 1998-11-12 US US09/190,825 patent/US6325848B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105723497A (zh) * | 2013-11-26 | 2016-06-29 | 胜高股份有限公司 | 外延硅片和外延硅片的制造方法 |
| JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ | 半導体ウエハを処理するための方法 |
| US9754787B2 (en) | 2014-06-24 | 2017-09-05 | Infineon Technologies Ag | Method for treating a semiconductor wafer |
| JP2017076772A (ja) * | 2015-06-12 | 2017-04-20 | キヤノン株式会社 | 撮像装置およびその製造方法ならびにカメラ |
| JP2018037468A (ja) * | 2016-08-29 | 2018-03-08 | キヤノン株式会社 | 光電変換装置および撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1217563A (zh) | 1999-05-26 |
| KR19990045179A (ko) | 1999-06-25 |
| CN1110838C (zh) | 2003-06-04 |
| US6325848B1 (en) | 2001-12-04 |
| KR100325911B1 (ko) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11145147A (ja) | 半導体装置および半導体装置の製造方法 | |
| Ozturk et al. | Optimization of the germanium preamorphization conditions for shallow-junction formation | |
| US4661177A (en) | Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources | |
| JP2005522879A (ja) | 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 | |
| US8921979B2 (en) | Method for producing a semiconductor layer | |
| US20060170078A1 (en) | Silicon member and method of manufacturing the same | |
| KR20070043157A (ko) | 태양전지용 접합층 형성방법 | |
| KR20010034453A (ko) | 열처리 중에 제어된 저 레벨의 산소 분위기를 이용하여반도체 웨이퍼 내에 얕은 접합을 형성하는 방법 | |
| JPH05136073A (ja) | 浅い電気的接合の形成 | |
| US6703294B1 (en) | Method for producing a region doped with boron in a SiC-layer | |
| JP2009141304A (ja) | 半導体装置とその製造方法 | |
| US6136673A (en) | Process utilizing selective TED effect when forming devices with shallow junctions | |
| US10748772B2 (en) | Device forming method | |
| JP2810947B2 (ja) | 半導体装置の製造方法 | |
| JP4363827B2 (ja) | 不純物拡散方法、半導体装置、および半導体装置の製造方法 | |
| JP4267810B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR0151990B1 (ko) | 실리콘 기판내의 게터링층 형성방법 | |
| JPH06163574A (ja) | 半導体装置の製造方法 | |
| JP2022033607A (ja) | シリコン単結晶基板中の水素濃度の評価方法 | |
| JPH0590280A (ja) | 半導体装置の製造方法 | |
| JP2003188110A (ja) | ドーピング方法およびイオン注入装置 | |
| EP0393215B1 (en) | A preparation method of selective growth silicon layer doped with impurities | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPS61248557A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010403 |