CN1110838C - 硅基片及其制造方法 - Google Patents

硅基片及其制造方法 Download PDF

Info

Publication number
CN1110838C
CN1110838C CN98124480A CN98124480A CN1110838C CN 1110838 C CN1110838 C CN 1110838C CN 98124480 A CN98124480 A CN 98124480A CN 98124480 A CN98124480 A CN 98124480A CN 1110838 C CN1110838 C CN 1110838C
Authority
CN
China
Prior art keywords
oxygen concentration
base material
concentration layer
low oxygen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98124480A
Other languages
English (en)
Other versions
CN1217563A (zh
Inventor
渡边匡人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1217563A publication Critical patent/CN1217563A/zh
Application granted granted Critical
Publication of CN1110838C publication Critical patent/CN1110838C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种能够控制所导入的杂质的浓度和截面分布的单晶硅基片以及制造这种基片的方法。该硅基片由一单晶硅底层和一形成于该底层上的单晶硅低氧浓度层组成。该底层具有第一氧浓度,而低氧浓度层具有比第一氧浓度低的第二氧浓度。该方法包括在基片正面生长单晶硅外延层使其具有第二氧浓度,以及热处理该基片以产生氧外扩散形成低氧浓度层。

Description

硅基片及其制造方法
技术领域
本发明涉及一种半导体基片及其制造方法,特别涉及一种具有低氧浓度层的单晶硅(Si)基片以及该基片的制造方法。
背景技术
在近年来,使用单晶硅基片进行半导体集成电路(IC)的集成和小型化不断地发展。在这种情况下,对精确地控制掺杂区(如,阱区和源/漏区)的浓度和截面分布的要求越来越强烈。
另一方面,该掺杂区通常是通过离子注入工艺形成的。
为了精确控制掺杂区的浓度和截面分布,这就要求通过离子注入工艺导入硅基片的掺杂原子不会在后续的制造集成电路的工艺中引起所不期望的扩散。
通常,通过离子注入工艺导入的掺杂原子为非电活性的。因此,为了使该离子注入基片适用于集成电路,通常需要通过热处理或快速退火工艺使掺杂原子电活化。
为了保证所导入的掺杂被电活化,通常要在800℃或更高的温度进行短时间热处理或退火(如,几秒钟),或在约为700℃的温度下进行长时间的退火或热处理(如,几分钟)。
但是,如果在800℃或更高的温度下进行退火工艺,所产生的问题是所导入的掺杂原子易于在基片中扩散,结果在掺杂区中会产生所不期望的浓度和截面分布的改变。另一方面,如果在700℃或更低的温度下进行退火工艺,所产生的问题是退火工艺需要较长的处理时间,这种退火工艺对对实际集成电路的制造来说是不现实的。
另外,第二个问题是在退火工艺过程中由于处理时间较长,基片容易被污染。
发明内容
相应地,本发明的一个目的是提供一种能够通过在700℃或更低的温度下进行短时间的退火导入杂质的单晶硅基片。
本发明的另一个目的是提供一种通过退火工艺能够精确控制被导入杂质的浓度和截面分布的单晶硅基片以及该基片的制造方法。
本发明的第三个目的是提供一种采用离子注入工艺在用于导入杂质的退火工艺中不易被污染的单晶硅基片。
在下文的说明中上述目的以及其他未特别提到的目的将变得更加清楚。
根据本发明的第一种情况,在此提供一种硅基片,其中包括一单晶硅底层和一形成与该底层上的单晶硅低氧浓度层。该底层具有第一氧浓度,而该低氧浓度层具有低于第一氧浓度的第二氧浓度。
根据本发明的第二种情况,在此提供一种制造根据本发明第一种情况的硅基片的方法,其中包括如下步骤(a)和(b):
(a)准备一块具有平整得正面的单晶硅基底材料。该基底材料具有第一氧浓度。
(b)在该基底材料的正面上生长一层单晶硅外延层,使得该外延层具有比第一氧浓度低的第二氧浓度。
根据本发明的第三种情况,在此提供另一种制造根据本发明的第一种情况的硅基片的方法,其中包括如下步骤(a')和(b'):
(a')准备一块具有平整得正面的单晶硅基底材料。该基底材料具有第一氧浓度。该步骤与上述步骤(a)相同。
(b')对该基底材料进行热处理,使存在与该基底材料中的氧通过该基底材料的正面向外扩散,从而在该基底材料中形成沿着该基底材料的正面形成一层低氧浓度层。其余基底材料作为具有第一氧浓度的单晶硅底层。该低氧浓度层具有比第一氧浓度低的第二氧浓度。
如上文所述,该根据本发明第一方面的硅基片包括一单晶硅底层和一形成于该底层上的单晶硅低氧浓度层。该底层具有第一氧浓度,该低氧浓度层具有比第一氧浓度低的第二氧浓度。
对于根据本发明的第一方面的硅基片,氧浓度比底层的氧浓度低的低氧浓度层形成于该底层上。因此,当通过离子注入把杂质导入低氧浓度层以有选择地改变低氧浓度层的导电性,然后把基片经过退火或热处理工艺以电激活所导入的杂质时,则可以容易地修复存在于低氧浓度层的晶体缺陷(该缺陷由离子注入工艺引入)。
这样,退火或热处理可以在低于700℃的温度下以短时间进行。退火或热处理温度的降低可以减小在低氧浓度层中杂质的扩散长度。相应地,可以精确地控制导入低氧浓度层中的杂质的浓度和截面的分布。
在退火过程中杂质扩散的机理还不清楚。但是,可以推测出所导入杂质的扩散率随着氧浓度的降低而降低,因为在低的退火温度由离子注入过程所造成的晶体缺陷的扩散率增加,并且晶缺陷倾向于被恢复或消除。
在根据本发明的第一情况的实施例中,低氧浓度层的第二氧浓度等于1×1017个原子/cm3或更低。其原因如下:
在按照著名的切克劳斯基(CZ)法制造的典型单晶硅块中,该单晶硅底层的第一氧浓度通常约等于0.8×1018个原子/cm3至2×1018个原子/cm3。因此,如果低氧浓度层的第二氧浓度等于1×1017个原子/cm3或更低(相对于第一氧浓度来说足够低),则可以保证本发明的优点。
在根据本发明的第一种情况的另一个最佳实施例中,该低氧浓度层的厚度为从5μm至20μm范围内,如果低氧浓度层的厚度小于5μm,则存在于底层的氧(O)原子易于扩散到低氧浓度层。结果,该低氧浓度层不能如愿地形成。如果该低氧浓度大于20μm,则该基片的机械强度会下降。另外,不必用掺杂有适合的杂质的厚度大于20μm的低氧浓度层来制造典型的集成电路。
用根据本发明第二方面制造本发明的第一方面的硅基片的方法包括步骤(a)和(b)。
在步骤(a)中,制备一块具有平整的正面的单晶硅基底材料。该基该材料具有第一氧浓度。
在步骤(b)中,在该基底材料的正面生长一层单晶硅外延层,使得该外延层具有低于第一氧浓度的第二氧浓度。
对于根据本发明第二方面的制造方法,该单晶硅外延层生长于单晶硅基底材料的正面上使得这外延层具有比该基底材料的第一氧浓度低的第二氧浓度。因此,该外延层和基底材料分别作为根据本发明第一方面晶硅基片的低氧浓度层和底层。
这样就制造根据本发明第一方面的硅基片。
众所周知,在切克劳斯基方法中,无用的氧不可避免地从用于在生长工艺中存放熔化的硅的熔凝石英(SiO2)熔炉中侵入成品的单晶硅锭中。另一方面,在步骤(b)的外延生长工艺中,不采用氧源。这样,外延层的氧浓度变得低于基底材料的氧浓度。
在根据本发明第二种情况的制造方法的最佳实施例中,低氧浓度层的第二氧浓度1×1017个原子/cm3或更低。其原因与在根据本发明第一种情况的硅基片所述的相同。
在根据本发明第二方面的方法的另一最佳实施例中,该低氧浓度层的厚度范围为从5μm至20μm范围内。其原因与在根据本发明的第一方面的硅基片所述的相同。
如果所得的外延层的氧浓度低于基底材料的浓度,则用于步骤(b)的外延生长工艺可以在任何条件下执行。为了防止基底材料中的氧在步骤(b)中扩散到外延层中,最好把生长温度设置为1000℃或更低。
另外,根据本发明第一种情况的硅基片可以根据本发明第三种情况的方法制造,该方法包括步骤(a')和(b')。
在步骤(a')中,准备一块具有平整得正面的单晶硅基底材料。该基底材料具有第一氧浓度。该步骤与上述步骤(a)相同。
在步骤(b')中,对该基底材料进行热处理,使存在与该基底材料中的氧通过该基底材料的正面向外扩散,从而在该基底材料中形成沿着该基底材料的正面形成一层低氧浓度层。其余基底材料作为具有第一氧浓度的单晶硅底层。该低氧浓度层具有比第一氧浓度低的第二氧浓度。
对于根据本发明第三方面的制造方法,该具有比该基底材料的第一氧浓度低的第二氧浓度的低氧浓度层单晶硅外延层生长于单晶硅基底材料的正面上。剩余的基底材料作为具有第一氧浓度的单晶硅底层。
因此,该外延层和基底材料分别作为根据本发明第一方面晶硅基片的低氧浓度层和底层。
这样就制造成根据本发明第一方面的硅基片。
在根据本发明第三种情况的制造方法的最佳实施例中,低氧浓度层的第二氧浓度为1×1017个原子/cm3。其理由与在根据本发明第一种情况的硅基片所述的相同。
在根据本发明第三方面的方法的另一最佳实施例中,该低氧浓度层的厚度范围为从5μm至20μm范围内。其理由与在根据本发明的第一种情况的硅基片所述的相同。
如果所得的低氧浓度层的氧浓度低于基底材料的浓度,则用于步骤(b')的热处理工艺可以在任何条件下执行。为了防止基底材料中的氧在步骤(b')中向外扩散,最好把基底材料置于能够使氧气化并向外扩散的温度的气体中。
例如,在步骤(b')中最好用氢气(H2)、氮气(N2)或氩气(Ar)作为环境气体。另外,最好在步骤(b')中采用1100℃或更高的温度以及8小时或更长的热处理时间。
在步骤(b')的热处理工艺中,存在于基底材料中的无用的氧会通过该基底材料的整个正面向外扩散。因此,在基底材料的正面上形成氧浓度比基底材料氧浓度低的氧浓度层。
相应地,在本发明中,单晶硅基底材料最好是由根据切克劳斯基方法生长的单晶硅锭产生。这是因为根据切克劳斯基方法生长的单晶硅的可获得尺寸或直径对于制造最近或未来的集成电路来说是足够大的(如,300mm)。
但是,如果低浓度层的氧浓度可以低于基底层的氧浓度,则可以用除切克劳斯基方法之外的其他方法(如,Bridgman方法)生长单晶硅锭。
附图说明
为了使本发明易于实施,下面将参照附图具体说明。
图1A至1D为分别表示本发明的硅基片的制方法的局部截面示意图,其中包括离子注入和退火工艺。
图2A至2D为分别表示本发明的硅基片的制方法的局部截面示意图,其中包括离子注入和退火工艺的另一种方法。
图3表示作为从基片的正面向内的深度的一个函数的根据本发明第一实施例的基片的氧浓度分布。
图4表示作为从基片的正面向内的深度的一个函数的根据本发明第二实施例的基片的氧浓度分布。
图5表示作为从基片的正面向内的深度的一个函数的根据本发明第三实施例的基片的氧浓度分布。
图6表示作为从基片的正面向内的深度的一个函数的根据本发明第四实施例的基片的氧浓度分布。
图7表示作为从基片的正面向内的深度的一个函数的传统实例的基片的氧浓度分布。
图8表示作为从基片的正面向内的深度的一个函数的根据本发明第一实施例的基片注入的磷浓度分布及其变化。
图9表示作为从基片的正面向内的深度的一个函数的根据本发明第二实施例的基片注入的磷浓度分布及其变化。
图10表示作为从基片的正面向内的深度的一个函数的根据本发明第三实施例的基片注入的磷浓度分布及其变化。
图11表示作为从基片的正面向内的深度的一个函数的根据本发明第四实施例的基片注入的磷浓度分布及其变化。
图12表示作为从基片的正面向内的深度的一个函数的传统实例的基片的注入磷浓度分布及其变化。
图13表示作为从基片的正面向内的深度的一个函数的根据本发明第一实施例的基片的注入硼浓度分布及其变化。
图14表示作为从基片的正面向内的深度的一个函数的根据本发明第二实施例的基片注入的硼浓度分布及其变化。
图15表示作为从基片的正面向内的深度的一个函数的根据本发明第三实施例的基片注入的硼浓度分布及其变化。
图16表示作为从基片的正面向内的深度的一个函数的根据本发明第四实施例的基片注入的硼浓度分布及其变化。
具体实施方式
下面将参照附图说明本发明最佳实施例及对比实例。
第一实施例
本发明的单晶硅是按如下方法制造的。
首先,如图1A所示,从用切克劳斯基方法生长的单晶硅锭制备片状的单晶硅基底材料。该硅基底材料1的上部具有平整的正面1a。
在这一阶段,基底材料1的氧浓度是通过利用次级离子质谱仪(SIMS)来测量的。结果,发现在整个基底材料1中氧浓度为1.2×1018个原子/cm3
接着,如图1B所示,通过气相外延生长(VPE)方法,在以四氯化硅(SiCl4)作为硅的源材料并且所生长温度设置为900℃的条件下,在单晶硅基底材料1的正面1a上生长厚度为5μm的单晶硅外延层2。也可以用二氯硅烷(SiH2Cl2)取代SiCl4。该外延层2具有平整的表面2a。
这样就形成根据本发明的由单晶硅基底材料1和单晶硅外延层2组成的单晶硅基片10。
外延层2的氧浓度是利用SIMS来测量的。测量结果表明,外延层2的氧浓度为2×1016个原子/cm3,等于基底材料1的氧浓度的六分之一(1/6)。
并且经测量得出基片10具有如图3所示的氧分布。如图3所示,在从外延层2表面2a向内深度等于或小于5μm处,氧浓度为2×1016个原子/cm3,而在深度大于5μm处氧浓度陡升到1×1017个原子/cm3
接着,为了证实本发明的优点,如图1C所示,以1MeV的加速能量,把剂量为2×1015个原子/cm2的作为n型杂质的磷离子(P+)4注入到本发明的基片10的单晶硅外延层2,从而形成磷掺杂外延层2A。这种离子注入条件是用于形成n型阱区的条件。磷注入外延层工具有平整的表面2Aa。
接着,磷外延层2A的磷分布可以用SIMS来测量。测量结果表明外延层2具有如图8所示的磷分布。如图8所示,外延层的离子注入区从磷掺杂外延层2A的表面2Aa向内的最大深度约为3μm。
最后,把基片10置于600或700℃的温度下热处理或退火10、20或30秒,以电激活所注入的磷,如图1D所示。在图1D中,附图标记2B和2Ba分别表示经退火和离子注入后的外延层2A和层面2B的表面。
接着,用与上述相同的方法测量经退火和离子注入后的外延层2B的磷分布。测量结果表明外延层2B具有如图8中曲线B(600℃,20秒)和曲线C(700℃,20秒)所示的磷分布,这两条曲线基本与曲线A相同。这意味着,所注入的磷的扩散长度令人满意地短,因此所注入的磷的浓度和截面分布基本没有改变。
另外,通过测量外延层2B的扩展电阻检查所注入的磷是否被电激活。测量结果如表1所示,外延层2B在退火温度为600或700℃,退火时间为10、20、或30秒的所有条件进行完全退火。
                                      表1
  实施例编号                               退火条件
           600℃           700℃
  10秒   20秒   30秒   10秒  20秒  30秒
    1     ○     ○     ○     ○    ○    ○
    2     ○     ○     ○     ○    ○    ○
    3     ○     ○     ○     ○    ○    ○
    4     ○     ○     ○     ○    ○    ○
    对比实例     ×     ×     ×     ×    ○    ○
在表1中,符号“○”表示结果所注入的磷完全激活(100%),符号“×”表示结果所注入的磷没有完全(非100%)激活。
第二实施例
用与第一实施例相同的方法制造本发明的单晶硅基片,只是单晶硅外延层2的厚度为10微米。接着,用与第一实施例相同的方法对该基片10进行磷离子注入和退火工艺。
结果,发现基底材料1具有1.2×1017个原子/cm3的氧浓度,外延层2具有2×1016个原子/cm3的氧浓度,它等于基底材料1的氧浓度的六分之一(1/6)。
如图4所示,在深度为10微米处的氧浓度为2×1016个原子/cm3或更小,并且在深度大于10微米处的氧浓度陡升到1.2×1017个原子/cm3
测量结果表明在退火工艺之前外延层2A具有如图9中曲线A所示的磷分布。并且,在600℃的温度下退火20秒后的外延层2B具有如图9中曲线B所示的磷分布,以及在700℃的温度下退火20秒后的外延层2B具有如图9中曲线C所示的磷分布,这两条曲线基本与图9中的曲线A相同。
第三实施例
用与第一实施例相同的方法制造本发明的单晶硅基片,只是单晶硅外延层2的厚度为20微米。接着,用与第一实施例相同的方法对该基片10进行磷离子注入和退火工艺。
结果,发现基底材料1具有1.2×1017个原子/cm3的氧浓度,外延层2具有2×1016个原子/cm3的氧浓度,它等于基底材料1的氧浓度的六分之一(1/6)。
如图5所示,在深度为20微米处的氧浓度为2×1016个原子/cm3或更小,并且在深度大于20微米处的氧浓度陡升到1.2×1017个原子/cm3
测量结果表明在退火工艺之前外延层2A具有如图10中曲线A所示的磷分布。并且,在600℃的温度下退火20秒后的外延层2B具有如图10中曲线B所示的磷分布,以及在700℃的温度下退火20秒后的外延层2B具有如图10中曲线C所示的磷分布,这两条曲线基本与图10中的曲线A相同。
第四实施例
本发明的单晶硅是按如下方法制造的。
首先,如图2A所示,从用切克劳斯基法生长的单晶硅锭制备片状的单晶硅基底材料。该硅基底材料1的上部具有平整的正面1a。经测量发现在整个基底材料1中氧浓度为1.2×1017个原子/cm3,这与第一实施例相同。
接着,把基底材料1置于通有氢气(H2)的处理腔中并在1100度下保持8小时。这样,存在于基底材料1的正面1a附近的氧由于向外扩散被部分地除去,从而在基底材料1中形成低氧浓度层1B,如图2B所示。在基底材料1的剩余部分变为底层1A。
低氧浓度层1B和底层1A之间具有基本平整的界面3。
这样就形成根据本发明的由单晶硅基片20,如图2B所示。
低氧浓度层1B的氧浓度是利用SIMS来测量的。测量结果表明,该基片20的氧分布如图6所示。如图6所示,氧浓度随着深度的增加逐步向2×1018个原子/cm3的浓度增加。
当把具有氧浓度为1×1017个原子/cm3处定义为界面3,则该界面位于15微米深处。
接着,为了证实本发明的优点,如图2C所示,在与第一实施例相同的条件下把磷离子(P+)4注入到本发明的基片20的低氧浓度层1B,从而形成磷掺杂低氧浓度层1C。
接着,磷掺杂低氧浓度层1C的磷分布可以用SIMS来测量。测量结果表明低氧浓度层1C具有如图11中曲线A所示的磷分布。如图11所示,低氧浓度层1C的离子注入区从基底材料1的正面向内的最大深度约为3μm。
最后,把基片20置于与第一实施例相同的条件下进行热处理或退火,以电激活所注入的磷并使低氧浓度层1C的磷注入部分退火。退火后的磷注入低氧浓度层1C被称为1D。
接着,用与上述方法相同的方法测量磷注入低氧浓度层1D的磷分布。测量结果表明低氧浓度层1D具有如图11中对应于600度的曲线B和对应于700度的曲线C所示的磷分布,这两条曲线基本与图11中所示的曲线A相同。
另外,通过测量外延层1D的扩展电阻检查所注入的磷是否被电激活。测量结果如表1所示,低氧浓度层1D在退火温度为600或700℃,退火时间为10、20、或30秒的所有条件进行完全退火。
另外,为了证实本发明的优点,如图2C所示,以50keV的加速能量,把剂量为2×1015个原子/cm2的作为p型杂质的氟化硼离子(BP2 +)4注入到本发明的基片20的单晶硅低氧浓度层1C,从而形成硼掺杂低氧浓度层1C。这种离子注入条件是用于形成p型阱区的条件。
接着,硼掺杂低氧浓度层1C的硼分布可以用SIMS来测量。测量结果表明低氧浓度层1C具有如图13、14、15、和16中曲线A所示的硼分布。如图13、14、15、和16所示,低氧浓度层1C的离子注入区从基片20的表面1a向内的最大深度约为3μm。
最后,把基片10置于600或700℃的温度下热处理或退火10、20或30秒,以电激活所注入的硼并使低氧浓度层1C的硼注入部分退火,如图2D所示。
接着,用与上述相同的方法测量经退火和离子注入后的硼掺杂低氧浓度层1D的硼分布。测量结果表明低氧浓度层1D具有如图13中曲线B(600℃,20秒)所示的硼分布、图14中曲线B(700℃,20秒)所示的硼分布,图15中曲线B(800℃,20秒)所示的硼分布、以及图16中曲线B(900℃,20秒)所示的硼分布。
如图13和14中的曲线B所示,所导入的硼的扩散长度不变,结果所掺杂的硼的浓度和截面分布没有本质改变。另外,如图15和16中的曲线B所示,所导入的硼的扩散长度变化很大,结果所掺杂的硼的浓度和截面分布发生本质改变。
这样,通过把退火温度设为低于700度,可以防止所导入的硼发生扩散。
对比实例
一种传统的单晶硅基片(未示出)实际是用与实施例所述的相同方法制造的,只是在传统方法中没有生长外延层2。换句话说,使用如图1A中所示的不带有外延层2的单晶硅基底材料。
然后,用与第一实施例相同的方法对传统基片进行磷离子注入和退火工艺。
结果,发现该基底材料或基片1具有氧浓度为1.2×1018个原子/cm3,如图7所示,其与深度无关为常量。
测量结果表明,在退火工艺之前,该传统基片具有如图12中曲线A所示的磷分布。并且,在600℃的温度下退火20秒后的传统基片具有如图12中曲线B所示的磷分布,以及在700℃的温度下退火20秒后的传统基片具有如图12中曲线C所示的磷分布,这两条曲线与图12中的曲线A差别较大。
这意味着,在对比实例中,所掺杂的磷的浓度和截面分布的变化范围相对较大。换句话说,在对比实例中,所掺杂的磷的浓度和截面分布的变化范围较大。
在上述实施例中以磷和硼作为杂质离子。但是,不用说还可以在本发明中使用其他杂质。
虽然在上文中已说明了本发明的最佳实施例,但是应当知道对于本领域的专业技术人员来说还可以作出各种显而易见的并不脱离本发明精神的变化。因此,本发明的范围完全由权利要求所确定。

Claims (9)

1.一种硅基片,包括:
具有第一氧浓度的单晶硅底层;
形成在所述底层上的单晶硅低氧浓度层;
所述低氧浓度层具有比所述第一氧浓度低的第二氧浓度;
所述低氧-浓度层包括由离子扩散引入的掺杂原子,所述掺杂原子被热激活;
其中,减少了所述低氧-浓度层中的掺杂原子的扩散长度,并控制了掺杂原子的浓度。
2.如权利要求1所述的基片,其特征在于,所述低氧浓度层的第二氧浓度等于或低于1×1017个原子/cm3
3.如权利要求1所述的基片,其特征在于,所述低氧浓度层的厚度范围为从5微米至20微米。
4.一种制造硅基片的方法,包括如下步骤:
(a)准备一块具有平整正面的单晶硅基底材料;
所述基底材料具有第一氧浓度;以及
(c)在该基底材料的正面上生长一层单晶硅外延层,使得该外延层具有比第一氧浓度低的第二氧浓度;
(c)通过离子注入将掺杂原子引入外延层;
(d)激活引入外延层的掺杂原子;
其中,减少了所述低氧-浓度层中的掺杂原子的扩散长度,并控制了掺杂原子的浓度。
5.如权利要求4所述的方法,其特征在于,所述低氧浓度层的第二氧浓度等于1×1017个原子/cm3
6.如权利要求4所述的方法,其特征在于,所述低氧浓度层的厚度范围为从5微米至20微米。
7.一种制造硅基片的方法,包括如下步骤:
(a)准备一块具有平整正面的单晶硅基底材料;
所述基底材料具有第一氧浓度;以及
(b)对该基底材料进行热处理,使存在与该基底材料中的氧通过该基底材料的正面向外扩散,从而在该基底材料中形成沿着该基底材料的正面形成一层低氧浓度层;
所述其余基底材料作为具有第一氧浓度的单晶硅底层;
所述低氧浓度层具有比第一氧浓度低的第二氧浓度;
(c)通过离子注入将掺杂原子引入低氧-浓度层;
(d)激活引入低氧-浓度层的掺杂原子;
其中,减少了掺杂原子的扩散长度,并控制了掺杂原子的浓度。
8.如权利要求7所述的方法,其特征在于,所述低氧浓度层的第二氧浓度等于1×1017个原子/cm3
9.如权利要求7所述的方法,其特征在于,所述低氧浓度层的厚度范围为从5微米至20微米。
CN98124480A 1997-11-11 1998-11-11 硅基片及其制造方法 Expired - Fee Related CN1110838C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP308873/1997 1997-11-11
JP9308873A JPH11145147A (ja) 1997-11-11 1997-11-11 半導体装置および半導体装置の製造方法
JP308873/97 1997-11-11

Publications (2)

Publication Number Publication Date
CN1217563A CN1217563A (zh) 1999-05-26
CN1110838C true CN1110838C (zh) 2003-06-04

Family

ID=17986296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124480A Expired - Fee Related CN1110838C (zh) 1997-11-11 1998-11-11 硅基片及其制造方法

Country Status (4)

Country Link
US (1) US6325848B1 (zh)
JP (1) JPH11145147A (zh)
KR (1) KR100325911B1 (zh)
CN (1) CN1110838C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312326C (zh) * 2000-05-08 2007-04-25 Memc电子材料有限公司 消除自动掺杂和背面晕圈的外延硅晶片
US6477956B1 (en) * 2001-08-10 2002-11-12 Sonoco Development, Inc. Ink cartridge with self-closing valve
KR100553683B1 (ko) * 2003-05-02 2006-02-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP5772491B2 (ja) * 2011-10-20 2015-09-02 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
US9695036B1 (en) 2012-02-02 2017-07-04 Sitime Corporation Temperature insensitive resonant elements and oscillators and methods of designing and manufacturing same
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US9705470B1 (en) 2014-02-09 2017-07-11 Sitime Corporation Temperature-engineered MEMS resonator
US9712128B2 (en) 2014-02-09 2017-07-18 Sitime Corporation Microelectromechanical resonator
US9754787B2 (en) 2014-06-24 2017-09-05 Infineon Technologies Ag Method for treating a semiconductor wafer
JP6861471B2 (ja) * 2015-06-12 2021-04-21 キヤノン株式会社 撮像装置およびその製造方法ならびにカメラ
EP3113224B1 (en) * 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
US10676349B1 (en) 2016-08-12 2020-06-09 Sitime Corporation MEMS resonator
JP6862129B2 (ja) * 2016-08-29 2021-04-21 キヤノン株式会社 光電変換装置および撮像システム
CN106960782A (zh) * 2017-03-31 2017-07-18 上海先进半导体制造股份有限公司 半导体衬底的防漏电方法
KR20220044806A (ko) 2019-08-09 2022-04-11 리딩 엣지 이큅먼트 테크놀로지스, 아이엔씨. 산소 농도가 낮은 영역이 있는 리본 또는 웨이퍼의 제조

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2060998B (en) 1979-10-17 1983-12-14 Itt Ind Ltd Semiconductor annealing
JPS5814538A (ja) 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS6089931A (ja) 1983-10-24 1985-05-20 Matsushita Electronics Corp 半導体装置の製造方法
JP2626289B2 (ja) * 1990-03-27 1997-07-02 松下電器産業株式会社 半導体装置の製造方法
US5953582A (en) * 1993-02-10 1999-09-14 Seiko Epson Corporation Active matrix panel manufacturing method including TFTS having variable impurity concentration levels
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH08162462A (ja) 1994-12-07 1996-06-21 Fujitsu Ltd 半導体基板の処理方法、半導体基板、半導体結晶の評価方法及び半導体装置の製造方法
JPH08250504A (ja) 1995-03-10 1996-09-27 Fujitsu Ltd 半導体装置の製造方法
JPH08274104A (ja) 1995-03-30 1996-10-18 Toshiba Corp 半導体基板及びその製造方法
JPH09148335A (ja) 1995-11-28 1997-06-06 Sumitomo Metal Ind Ltd シリコン半導体基板及びその製造方法
JP4189041B2 (ja) 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
US6111260A (en) * 1997-06-10 2000-08-29 Advanced Micro Devices, Inc. Method and apparatus for in situ anneal during ion implant

Also Published As

Publication number Publication date
KR19990045179A (ko) 1999-06-25
US6325848B1 (en) 2001-12-04
JPH11145147A (ja) 1999-05-28
CN1217563A (zh) 1999-05-26
KR100325911B1 (ko) 2002-08-14

Similar Documents

Publication Publication Date Title
CN1110838C (zh) 硅基片及其制造方法
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
CN1254855C (zh) 快速热退火以及由其制造的硅晶片
CN1881547A (zh) Igbt用硅晶片及其制备方法
CN1155074C (zh) 从低缺陷密度的单晶硅上制备硅-绝缘体结构
CN1253610C (zh) 低缺陷密度、自间隙原子受控制的硅
CN1692482A (zh) 硅片的制造方法
CN101054721A (zh) Igbt用硅单晶片和igbt用硅单晶片的制造方法
CN100344801C (zh) 硅片和单晶硅锭
CN1591781A (zh) 硅晶片及其制造方法
TW200641192A (en) Semiconductor layer structure and process for producing a semiconductor layer structure
CN1741276A (zh) 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
US20080286951A1 (en) Semiconductor Wafer With An Epitaxially Deposited Layer, And Process For Producing The Semiconductor Wafer
CN1828830A (zh) 在具有空位团的衬底中形成的薄层的转移的方法
CN1748312A (zh) Soi晶片的制造方法及soi晶片
CN1153262C (zh) 具有非均匀少数载流子寿命分布的单晶硅及其形成工艺
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN100350554C (zh) 用于制备稳定的理想的氧沉淀硅片的方法
JP2005322712A (ja) 半導体基板,半導体装置,およびそれらの製造方法
CN1463305A (zh) 直径300mm及300mm以上的单晶硅晶片及其制造方法
CN1577770A (zh) 半导体装置的制造方法及半导体衬底
CN1638133A (zh) 半导体基片及其制造方法
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
CN107849731A (zh) 外延硅晶片
CN1581430A (zh) 硅晶圆及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030725

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030725

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee