CN1577770A - 半导体装置的制造方法及半导体衬底 - Google Patents

半导体装置的制造方法及半导体衬底 Download PDF

Info

Publication number
CN1577770A
CN1577770A CN200410059242.4A CN200410059242A CN1577770A CN 1577770 A CN1577770 A CN 1577770A CN 200410059242 A CN200410059242 A CN 200410059242A CN 1577770 A CN1577770 A CN 1577770A
Authority
CN
China
Prior art keywords
semiconductor substrate
heat treatment
mentioned
degasification
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410059242.4A
Other languages
English (en)
Other versions
CN100369220C (zh
Inventor
米田健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1577770A publication Critical patent/CN1577770A/zh
Application granted granted Critical
Publication of CN100369220C publication Critical patent/CN100369220C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种半导体装置的制造方法。是以在不得不缩小精细化了的热预算的制造工序中，形成覆盖硅晶片防止金属污染的除气点，以及在形成的除气点确实可以捕获金属杂质为目的。作为对硅半导体衬底进行最初的热处理，即进行了作为第1热处理的650℃～750℃的温度下持续30分钟～240分钟的热处理，其后的第2热处理的900℃～1100℃的温度下持续30分钟～120分钟的热处理。还有，作使第3次热处理，在形成栅极绝缘膜之前,进行升温温度为8℃/min加热到1000℃的,在1000℃的加热温度下持续30分钟的热处理。

Description

半导体装置的制造方法及半导体衬底
技术领域
本发明，涉及半导体装置的制造方法及半导体衬底，特别是有关防止生产工序中由于金属杂质的混入而引起的元件可信度降低的半导体装置的制造方法以及使用这种方法制造的半导体衬底。
背景技术
近年，伴随着半导体元件的精细化及半导体衬底(晶片)的大口径化的进展，因为存在减少决定半导体的导电型的杂质扩散长度的倾向，还有，为避免由于施加热处理而使晶片产生热疲劳以及对设备的电特性产生的负面影响，在半导体制造生产工序出现了热处理低温化及短时间化的倾向。
通常，通过对晶片充分实施热处理，半导体衬底中的格栅(grid)之间析出了氧元素，发生称为体微小欠缺(Bulk Microdefect：BMD)的缺陷，它们作为除气点(gettering site)动作。其结果，制造生产工序中产生的金属杂质即便是附着在晶片上，附着的金属杂质也会被除气点捕获而使其不会产生危害，所以就可防止栅极绝缘膜等的可信度降低。这个体微小欠缺，只要其密度在1×108cm-3程度就能发挥除气能力，但是要使密度达到这个程度，通常需要进行1000℃以上且几个小时的较高温且较长时间的热处理。
(专利文件)    专利第3011178号公报
(发明所要解决的课题)
在此，说明包括以前的栅极绝缘膜的形成工序的半导体装置的制造方法中的热处理。
图7，是表示如以前的设计规则与0.15μm相当的具有栅极绝缘膜的设备中典型的热处理。当晶片是由硅(Si)制成时，在图7所示的热处理中，多为温度为900℃时间为不满100分钟的情况。还有，实施温度超过1000℃的情况下，加热时间为1秒～30秒的所谓急速热处理(RTP：RapidThermal Processing)。在这样的以前的热处理中，因为不能充分地生长体微小欠缺，成为除气点体微小欠缺的浓度就低于1×106cm-3程度以下。
还有，在制造生产工序的最初热处理中实施快速热处理时，由高升温速率的加热处理，晶片中已经存在的体微小欠缺的析出核就会被溶解掉，无法期待体微小欠缺的形成。因此，多用快速热处理等的短时间热处理，且热处理温度也比较低，也就是热预算小的精细设备生产工序中无法赋予充分的除气能力，所以，这样的生产工序，被称为是对金属污染等及其微弱的生产工序。在此，所谓的热预算，就是由加热温度和加热时间的乘积所表示的热处理量。
例如，构成金属氧化半导体(MOS)型晶体管的薄膜化了的栅极绝缘膜，由于金属污染就变得容易产生漏电流，产生栅极绝缘膜的可信度降低的大问题。
然而，为了解决这样的问题，要是提高生产工序中的热处理温度且加长加热时间的增大热预算，决定导电型的杂质离子的扩散长就会增大，不是根本的解决方法，特别是对互补型金属氧化半导体(CMOS)型设备成为深刻的问题。
还有，即便是在硅晶片中形成了除气点的析出核，如图8(a)～图8(c)所示，以前的高温退火中存在着其他问题。例如图8(a)所示那样，准备了具有由氮、碳或者是氧所生成的除气点的析出核101A的硅晶片100。
接下来，如图8(b)所示，通过进行1200℃的约60分钟的退火，从晶片100的表面到几十μm深度的区域上，在形成由析出核101A生长的体微小欠缺形成的除气点101B的同时，在该晶片100的上部形成了没有缺陷的无欠缺层(CZ：Denuded Zone)101B。
然而，如图8(c)所示，从晶片表面到除气点101B的距离长，扩散系数较小的铁(Fe)那样的金属杂质110，在通常的制造生产工序中，特别是精细化了的互补型金属氧化膜半导体(CMOS)生产工序中，存在着金属杂质110无法充分扩散到除气点101B的问题。
发明内容
本发明，解决上述以前的问题，在精细化后不得不缩小热预算的制造生产工序中，形成覆盖硅晶片以防止金属污染的除气点作为第1目的，在形成的除气点确实可以捕获金属杂质为第2目的。
(解决课题的方法)
为了达到上述第1目的，本发明所涉及的第1半导体装置的制造方法，包括：进行在制造生产工序接受了硅半导体衬底之后，对半导体衬底进行最初的热处理，即650℃～750℃的温度下持续30分钟～240分钟的第1热处理的第1工序；第1工序之后，进行900℃～1100℃的温度下持续30分钟～120分钟的第2热处理的第2工序。
根据第1半导体装置的制造方法，因为在制造生产工序接受了硅半导体衬底之后，通过对半导体衬底进行最初的热处理，即第1热处理，形成了除气点的析出核，又由其后的第2热处理，析出核生长形成除气点，所以，在那以后进行的半导体装置的制造生产工序中即便是产生金属杂质，会被制造生产工序前的这些第1热处理及第2热处理所形成的除气点捕获。
在第1半导体装置的制造方法中，最好的是，第1热处理及第2热处理的升温速度均为1℃/min～8℃/min，降温速度均为1℃/min～60℃/min。
在第1半导体装置的制造方法中，最好的是，第2工序之后还包括：为使金属杂质扩散到除气点对半导体衬底进行的第3次热处理的第3工序，和在第3工序之后，在半导体衬底的主面上形成栅极绝缘膜的第4工序。
这样，在形成栅极绝缘膜之前，因为对半导体衬底进行了使金属杂质扩散到除气点的第3次热处理，所以在栅极绝缘膜的形成工序及其前项工序中，由于金属杂质，特别是如铁那样扩散系数较小的金属杂质扩散不到除气点，所以确实可以防止对的栅极绝缘膜产生的金属污染，也就达到了上述第2个目的。
这种情况下，最好的是，第3工序中，由第3加热处理，形成自半导体衬底表面到1μm～10μm的深度的体微小欠缺(BMD)层形成的除气点，而该除气点的密度又在5×108cm-3程度以上且在5×1010cm-3程度以下。
还有，在这种情况下，最好的是，第1热处理、第2热处理及第3热处理中的热预算，设定在可维持半导体装置的特性的范围内。
本发明所涉及的第2半导体装置的制造方法，包括：达成上述第2目的，在硅制成的半导体衬底主面上形成栅极绝缘膜的工序；在该栅极绝缘膜形成之前，对半导体衬底进行使金属杂质能够扩散到除气点的热处理工序。
根据第2半导体装置的制造方法，在栅极绝缘膜形成之前，因为对半导体衬底进行了使金属杂质能够扩散到除气点的热处理，确实可以防止在容易受金属杂质影响的栅极绝缘膜上发生金属污染。
且，第1半导体装置的制造方法，在没有生成除气点的半导体衬底上，首先是称为生成了除气点的发明。对此，第2半导体装置的制造方法，是以生成了除气点为前提，在栅极绝缘膜形成工序及其之前的工序中，通过使金属杂质不扩散到除气点而防止了栅极绝缘膜的金属污染的发明。
第2半导体装置的制造方法，最好的是，通过热处理，形成自半导体衬底表面到1μm～10μm的深度的由体微小欠缺(BMD)层形成的除气点，而该除气点的密度又在5×108cm-3程度以上且在5×1010cm-3程度以下。
本发明所涉及的第1半导体衬底，达成了上述第1及第2目的，通过对硅半导体衬底进行最初的热处理，即650℃～750℃的温度下持续30分钟～240分钟的第1热处理，和其后的900℃～1100℃的温度下持续30分钟～120分钟的第2热处理，形成了自半导体衬底表面到所规定的深度的由体微小欠缺(BMD)层形成的除气点，所规定的深度为小于或者等于金属杂质扩散到除气点的扩散距离。
根据第1半导体衬底，因为实施了对该半导体衬底进行最初的热处理，本发明的第1半导体装置的制造方法的第1热处理及第2热处理，所以即便是伴随着精细化了的生产工序的较低温的热处理或者是快速热处理的热处理，在生产工序开始前生成了除气点，可以防止金属污染。
本发明所涉及的第2半导体衬底，达成了上述第1及第2目的，在硅半导体衬底上表面形成具有所规定厚度的外延层，形成了外延层的半导体衬底，通过对该半导体衬底进行最初的热处理，即650℃～750℃的温度下持续30分钟～240分钟的第1热处理，其后的900℃～1100℃的温度下持续30分钟～120分钟的第2热处理，在外延层下侧形成了由体微小欠缺(BMD)层形成的除气点，外延层的厚度小于或者等于金属杂质扩散到除气点的扩散距离。
根据第2半导体衬底，在半导体衬底上表面形成外延层，因为该外延层的厚度小于或者等于金属杂质扩散到除气点的扩散距离，所以作为对该半导体衬底进行的最初热处理，本发明第1半导体装置的制造方法的第1热处理及第2热处理，确实可以防止由于制造生产工序中发生的金属杂质引起的污染。
本发明所涉及的第3半导体衬底，达成了上述第2目的，硅半导体衬底，具有从其表面到所规定的深度的体微小欠缺(BMD)层形成的除气点，所规定的深度为小于或者等于金属杂质扩散到除气点的扩散距离。
本发明所涉及的第4半导体衬底，达成上述第2目的，硅半导体衬底的主面上形成具有所规定厚度的外延层，且外延层下侧具有由体微小欠缺(BMD)层形成的除气点，该外延层的厚度为小于或者等于金属杂质扩散到除气点的扩散距离。
(发明效果)
根据第1半导体装置的制造方法，在制造生产工序接受了硅半导体衬底之后，因为进行了最初形成了除气点的析出核第1热处理，析出核生长形成除气点的第2热处理，所以，制造生产工序中产生的金属杂质，会被制造生产工序实施前形成的这些由第1热处理及第2热处理所形成的除气点捕获，就可以确保半导体装置的可信度。
根据第2半导体装置的制造方法，在形成包含栅极绝缘膜的半导体装置的该栅极绝缘膜之前，因为对半导体衬底进行了使金属杂质扩散到除气点的热处理，确实可以防止容易受金属杂质影响的栅极绝缘膜上发生金属污染，所以可以确保半导体装置的可信度。
根据本发明所涉及的第1半导体衬底，作为对该半导体衬底进行的最初热处理，实施了本发明的第1半导体装置的制造方法的第1热处理及第2热处理，所以即便是伴随着精细化了的生产工序的较低温的热处理或者是快速热处理的热处理，在生产工序开始前已经生成了除气点，可以防止金属污染，其结果，可确保使用这个半导体衬底制造的半导体装置的可信度。
根据本发明所涉及的第2半导体衬底，在半导体衬底上表面形成了外延层，其厚度设定为小于或者等于金属杂质扩散到除气点的扩散距离，作为对该半导体衬底进行的最初热处理，通过本发明第1半导体装置的制造方法的第1热处理及第2热处理，确实可以防止制造生产工序中发生的因金属杂质引起的污染，所以可确保使用这个半导体衬底制造的半导体装置的可信度。
附图说明
图1，是表示本发明第1实施方式所涉及半导体装置的制造方法中工序实施前进行的热处理程序图。
图2，是表示本发明第1实施方式一变形例所涉及半导体装置的制造方法中的热处理程序图。
图3，是表示本发明第2实施方式所涉及半导体装置的制造方法中包括栅极绝缘膜形成工序的工序流程图。
图4，是表示本发明第2实施方式所涉及半导体装置的制造方法中强化栅极形成前的除气的热处理程序图。
图5，是表示本发明第3实施方式所涉及半导体衬底(晶片)的制造方法的工序流程模式剖面图。
图6，是表示本发明第3实施方式所涉及半导体装置的制造方法的工序流程图。
图7，是表示以前的设计规则与0.15μm相当的具有栅极绝缘膜的设备中典型的热处理程序图。
图8，是表示以前的半导体衬底(晶片)中形成无欠缺层和除气点的热处理工序模式的剖面图。
(符号说明)
10    晶片(半导体衬底)                12    外延层
11A   析出核                          110    金属杂质
11B   除气点
具体实施方式
(第1实施方式)
说明本发明的第1实施方式。
在第1实施方式中，使用主面的面方位(100)表面是由p型硅形成的晶片(图中未示)。这个晶片，电阻率为10Ωcm～15Ωcm，其含氧浓度根据ASTM’79规则为12.5×1017atoms·cm-3。在晶片的主面上，形成了厚度为3μm电阻率为11Ωcm～14Ωcm的外延层。在此，ASTM是美国材料试验协会(American Society for Testing and Materials)的简称。
也就是，通过在工序开始前实施图1所示的本发明的第1实施方式所涉及的连续热处理，体微小欠缺密度变成5×108cm-3以上，形成了作为除气点的具有充分密度的体微小欠缺。
以下，参照图1详细说明第1实施方式所涉及的热处理。
如图1所示，首先，进行加热温度T1为700℃的氮气环境中加热时间t1为120分钟的第1热处理，其后，以3℃/分钟的升温速度在氮气环境中加热至1000℃，进行加热温度T2为1000℃加热时间t2为60分钟的第2热处理。但是，第2热处理并非一定要紧接着第1热处理连续进行。
这样，进行较低温的第1热处理，是为了通过构成晶片的硅栅格之间的氧容易成为过饱和的温度下进行热处理，生成为析出栅格之间氧的析出核。这时的加热温度T1不一定非要是700℃，只要在650℃～750℃之间即可。但是，析出核生成可能的最低温度为600℃，而最高温度又为800℃，所以，有效生成析出核的温度范围是650℃～750℃之间。
还有，第1热处理的加热时间t1超过120分钟也无关，但是考虑了生产性，规定为30分钟～240分钟。但是，就是第1热处理进行4小时以上，也不会改善析出核生成的阻碍情况，在此以4小时为上限。
如前所述，使用了加热环境中具有惰性(低反应性)的氮气。这样，通过在硅结晶中添加氮元素，硅结晶中氧元素的析出就变得容易了。还有，取代氮元素添加碳元素也会使硅结晶中氧元素容易析出。再有，通过同时添加氮元素和碳元素就会增大生成析出核的效果，可以形成充分密度的体微小欠缺。且，在晶片上添加碳元素可以有效生成析出核的温度为650℃～750℃。
在此，从第1热处理转移到第2热处理时的升温速度，为不使高温下析出核的溶解速度比其生长速度大，较缓和的升温是必要的。在此采用了3℃/min的升温速度。然而只要在1℃/min～8℃/min范围内均可。
析出核，当其溶解速度大于成长速度时就会消失。上述的快速热处理(RTP)，确实达成了这个析出核的溶解速度大于其成长速度的状态。第2热处理是在较高温的1000℃下进行的，由此，析出核作为体微小欠缺快速成长增大了作为除气点的机能。
这个第2热处理也是在工序开始前进行的，其加热温度T2只要在900℃～1100℃的范围即可。在此，考虑到大口径晶片中的热疲劳，采取1000℃的加热温度和60分钟的加热时间。由于这个第2热处理，体微小欠缺大量增加，具有高除气能力。
其后，以1℃/min～60℃/min的降温速度降低加热温度T2，将晶片从加热炉取出后，移到制造生产工序的最初工序的填充氧化膜形成工序。
第1实施方式涉及的晶片，因为在移至填充氧化膜工序之前，已经形成了密度为5×108cm-3以上的体微小欠缺，所以已经具有了充分的除气能力。且，最好的是，体微小欠缺的密度上限在5×1010cm-3以下。原因是体微小欠缺周围的转位的成长变得显著，硅晶体也就是晶片的机械强度就降低了。
这样，根据第1实施方式，因为在晶片进入半导体制造生产工序前进行了第1热处理及第2热处理两个阶段的热处理，所以，完全不会产生决定导电型的杂质离子的扩散长增大等不合适，且在其后生产工序的热处理中依然可以确保安定的除气能力。
(第1实施方式的一个变形例)
下面，参照图面说明本发明第1实施方式的一个变形例。
图2，是表示本发明第1实施方式的一个变形例所涉及半导体装置的制造方法中的热处理程序图。
通常，在进行对晶片的半导体生产工序中最初的热处理是氧化工序，特别是填充氧化工序为多。
如图2所示，移至实际的生产工序之前进行的本发明的第2热处理中，组合了工序最初进行的填充氧化工序的热处理的连续。这样，通过在本发明的第2热处理中组合温度为1000℃的氧元素环境中15分钟的填充氧化工序，对晶片进行的热处理就是较低温度的生产工序，基本不需要增加工序可以确保除气能力。
(第2实施方式)
接下来，参照图面说明本发明的第2实施方式。
第1实施方式，如图7所示，因为热预算小的工序中无法形成除气点，在移至实际生产工序之前，已经形成了具有除气能力密度的体微小欠缺。
然而，即便是在生产工序实施前的晶片已经形成具有充分除气点密度的体微小欠缺，还存在着为使形成的体微小欠缺能够捕获金属杂质所需要的充分的扩散的热处理的金属种类。
即便是体微小欠缺形成的除气点高密度存在，金属杂质移动到该除气点，但若该金属杂质不被除气点捕获，同样不能发挥除气效果。
金属杂质是铜(Cu)或者是镍(Ni)等时，因为在硅(Si)中的扩散系数较大，即便是提供的热处理较低温和短时间，也完全可能使存在于晶片表面形成的元件形成层(激活层)的金属杂质扩散到体微小欠缺形成的除气点。然而，金属杂质若为铁(Fe)时，它在硅(Si)中的扩散系数就不大，即便是体微小欠缺形成在激活层下侧，要将铁原子扩散到激活层下侧的区域，要比铜(Cu)或者是镍(Ni)需要更大的热预算的热处理。
第2实施方式，其构成为：在形成极容易接收金属杂质的污染影响的栅极绝缘膜前，进行使铁(Fe)等扩散系数较小的金属杂质充分扩散到除气点程度的热处理。
图3，是表示本发明第2实施方式所涉及半导体装置的制造方法中包括栅极绝缘膜形成工序的工序流程图。
如图3所示，首先，在工序ST1中，晶片的主面上选择形成如浅沟道分离(STI)等形成的众所周知的元件分离膜。
接下来，在工序ST2中，晶片的主面上又元件分离膜分划的元件形成区域上，选择性地离子掺入p型杂质形成p型沟道。接下来，掺入调整MOS晶体管的阈值电压的如p型杂质离子。
接下来，在工序ST3中，实施增强除气效果的本发明所涉及的热处理。在此，图4，表示除气强化热处理的程序。如图4所示，在形成栅极绝缘膜前，进行8℃/min升温速度的氮气环境到1000℃为止的升温，进行加热温度T3为1000℃加热时间t3为30分钟的热处理。其后，以4℃/min的降温时间降温。
接下来，工序ST4中，对增强了除气效果的晶片进行众所周知的洗净，其后将洗净了的晶片投入快速热处理装置，用一氧化二氮(N2O)作为氧化性气体，在1050℃600×133.322Pa的压力的条件下，形成膜厚为2.8nm的氧化硅制成的栅极绝缘膜。
接下来，工序ST5中，由通常的MOS型半导体工序，形成CMOS型设备。
且，在栅极绝缘膜的形成上使用了快速热处理装置，但是并不只限于快速热处理装置，使用电炉亦可。还有，设定适宜的热处理温度值，氧化性气体环境可以是氧气(O2)或者是水蒸气(H2O)，只要选择适宜即可。
还有，通常，在栅极绝缘膜形成前，如工序ST2所示那样，只有掺入晶体管阈值电压调整用杂质的工序，在工序ST2之后增加1000℃的热处理，并不是因为阈值电压调整所必须的。还有，加热温度T3的设定范围在950℃～1100℃即可。
这个加热温度T3，即便是金属杂质为铁(Fe)，在体微小欠缺形成的除气点中依赖于自晶片表面的深度而决定，如果体微小欠缺处于浅位置，较低温的热处理也是可能的。
这样，第2实施方式，即便是晶片处于形成了除气点的状态，如铁(Fe)那样的扩散系数小的金属杂质被除气点捕获，要比铜(Cu)等形成的金属杂质需要更大的热预算。因此，要对应精细到0.15μm的设计规则的薄膜化必要的栅极绝缘膜的形成工序ST4之前，如工序ST3所示那样，增加铁(Fe)等扩散系数较小的金属杂质扩散到除气点所需要的热预算的热处理。由此，例如MOS晶体管的栅极绝缘膜那样的容易受金属杂质影响的部位的形成工序中，为使铁(Fe)那样的扩散系数较小的金属杂质也确实可以被除气点捕获，可以大幅度提高MOS型半导体装置特别是CMOS型半导体装置的可信度。
(第3实施方式)
接下来，参照图面说明本发明的第3实施方式。
如上所述，对于铜(Cu)或者是镍(Ni)那样的扩散系数较大的金属杂质，使这些金属杂质扩散到除气点必要的热处理可以是较低温或者是短时间完成的。然而，象铁(Fe)那样的扩散系数较小的金属杂质，需要高温且长时间的热处理，对半导体工序也就是制造对象的半导体装置施加可能的热预算，也就是不超过允许热处理的考虑是必要的。
因此，第3实施方式中，是以扩散系数较小的金属杂质扩散到体微小欠缺形成的除气点所必须的热处理，实现决定了除气点深度的晶片。
也就是，本实施方式所涉及的晶片，是以从表面的体微小欠缺深度由在晶片上形成的外延层厚度所决定为特征。因此，全工序中与热预算对应的位置上形成体微小欠缺。
通常，即便是精细设备，形成栅极绝缘膜后且到形成源极-漏极区域为止的时间内，热预算的允许范围较宽。源极-漏极区域或者是LDD构造那样的较高浓度杂质区域一旦形成后，由其扩散长决定的半导体设备的特性变化显著，特别是栅极绝缘膜形成后的源极-漏极区域形成后的追加热处理要求严格的热预算。另一方面，在栅极绝缘膜的形成工序中，扩散层是阱区域及沟道区域，浓度较低的扩散区域，为这样的低杂质浓度扩散区域的情况下，不象源极-漏极区域那样热预算要求严格。
结果，为设计规则小于0.15μm的MOS设备时，一般的，形成源极-漏极区域后进行的热处理有必要在600℃～700℃以下，假如是需要超过800℃的高温热处理的情况，则实施比快速热处理的时间还短的热处理。因此，在形成源极-漏极区域后形成体微小欠缺是不合适的，因为已经完成了栅极绝缘膜的形成工序。
另一方面，形成阱之后，到形成栅极绝缘膜为止的工序的上限温度为1000℃，还有，时间为60分钟。阱的浓度以及沟道的杂质外型(profile)应和栅极绝缘膜形成工序为止的热处理是可以调整的，但是，显著的高温以及长时间处理是有限度的，1000℃60分钟程度的热处理就是界限。对此，只要是在形成阱区域之前，因为晶片中不掺入杂质，只要不进行破坏晶片自身的晶体结构的高温长时间热处理，热预算的自由度就大了。然而，这时(工序)，因为栅极绝缘膜还没有形成，即便是对体微小欠缺的形成有贡献，但却不能促进金属杂质向体微小欠缺区域的扩散。
以下说明具体例。
图5，是表示本发明第3实施方式所涉及半导体衬底(晶片)的制造方法的剖面构成，图6，是表示该半导体装置的制造方法的工序流程图。
首先，准备电阻率为10Ωcm～15Ωcm，氧元素浓度根据ASTM’79规格为14.0×1017atoms·cm-3，掺杂(dope)了硼(B)的p型硅晶片10。在此，晶片10，在由提升法形成时，添加了形成除气点的析出核11A的浓度为5×1013atoms·cm-3的氮原子。在此，以晶片10为具有栅极绝缘膜构成要素的MOS型设备制造用衬底。
接下来，如图6的工序ST11所示那样，从形成栅极绝缘膜必要的热处理、设备电特性决定的允许热预算、捕获对象为如铁(Fe)那样的扩散系数较小的金属杂质方面算出除气点的自晶片表面的扩散长Ld(＝2μm)。
接下来，如图5及图6的工序ST12那样，在晶片的主面上，由如化学的气相沉积(CVD)法，形成掺杂了硼(B)的，电阻率为11Ωcm～14Ωcm的，与算出的扩散长Ld一致的，厚度为约2μm的硅外延层12。
接下来，如图5(c)及图6的工序ST13所示那样，进入制造生产工序前，进行本发明所述的，在加热温度为750℃的氮气环境中，加热时间为120分钟的第1热处理，以及其后的，升温速度为3℃/分钟的在氮气环境中，升温至1000℃，加热时间为60分钟的第2热处理。
这样，第1热处理及第2热处理的处理形式及金属杂质的扩散长值，是由金属杂质，特别是从铁(Fe)的扩散长，在可充分进行铁(Fe)的除气的位置上能够形成体微小欠缺制成的除气点11B而算出的。
接下来，如图6的工序ST14所示那样，形成外延层12，在形成了除气点11B的晶片10上，实施元件分离的形成、掺杂阱形成用及阈值电压调整用的离子这样的通常的设备工序。这与第2实施方式的图3中的工序ST1及ST2对应。
接下来，如图6的工序ST15所示那样，进行加热温度为1000℃的加热时间为30分钟的增强除气的第3热处理。这与第2实施方式的图3中的工序ST3对应。由这个第3热处理，如图5(d)所示那样，即便是铁(Fe)等扩散系数较小的金属杂质110，也能被位于紧挨着外延层12下面的除气点11B捕获。
接下来，如图6的工序ST16所示那样，由热氧化在外延层12上部形成氧化硅的栅极绝缘膜(图中未示)。这与第2实施方式的图3中的工序ST4对应。
如以上的说明，根据第3实施方式，通过在晶片10的主面上形成根据在包含栅极绝缘膜的全工序中实施的热处理、强化除气的热处理的允许范围、由作为除气对象的金属杂质的扩散系数计算的具有比金属杂质的扩散长Ld小或者是相等的厚度的外延层12，形成了在制成的外延层12紧挨着的下侧存在除气点11B的晶片10。
在这种状态下，进行本发明的第1热处理及第2热处理使体微小欠缺等的除气点明显化，其后，再通过进行栅极绝缘膜形成前的除气强化的本发明的第3热处理，因为金属杂质被紧挨着外延层12下侧的除气点11B捕获，就能形成可信度高的包括栅极绝缘膜的MOS型设备。
(产业上的利用可能性)
本发明涉及的半导体装置的制造方法及半导体衬底，通过制造生产工序中的金属杂质被预先形成的除气点捕获，具有可以确保半导体装置的可信度的效果，特别是CMOS型设备或者是电荷结合元件再或者是包含MOS型图像传感器的摄像元件等的具有栅极绝缘膜的半导体装置的制造方法或者是使用这种方法的半导体衬底(晶片)。

Claims (11)

1.一种半导体装置的制造方法，其特征为：
包括：
在制造工序接受了硅半导体衬底后，对上述半导体衬底进行最初的热处理，
进行650℃～750℃的温度下持续30分钟～240分钟的第1热处理的第1工序；以及
上述第1工序之后，进行900℃～1100℃的温度下持续30分钟～120分钟的第2热处理的第2工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征为：
上述第1热处理及上述第2热处理，升温速度均为1℃/min～8℃/min，降温速度均为1℃/min～60℃/min。
3.根据权利要求1或者是2所述的半导体装置的制造方法，其特征为：
还包括：
在上述第2工序之后，为使金属杂质扩散到除气点，对上述半导体衬底进行第3热处理的第3工序，
在上述第3工序之后，还包括在上述半导体衬底的主面上形成栅极绝缘膜的第4工序。
4.根据权利要求3所述的半导体装置的制造方法，其特征为：
在上述第3工序中，由上述第3热处理，形成自上述半导体衬底表面到1μm～10μm的深度的由体微小欠缺(BMD)层形成除气点，
上述除气点的密度，在5×108cm-3以上，且在5×1010cm-3以下。
5.根据权利要求3所述的半导体装置的制造方法，其特征为：
上述第1热处理、第2热处理及第3热处理中的热预算，设定在可维持半导体装置特性的范围内。
6.一种半导体装置的制造方法，其特征为：
包括：
在硅制成的半导体衬底主面上形成栅极绝缘膜的工序，
在上述栅极绝缘膜形成之前，对上述半导体衬底进行使金属杂质扩散到除气点的热处理工序。
7.根据权利要求6所述的半导体装置的制造方法，其特征为：
由上述热处理，形成自半导体衬底表面到1μm～10μm深度的由体微小欠缺(BMD)层形成的除气点，
上述除气点的密度，在5×108cm-3以上，且在5×1010cm-3以下。
8.一种半导体衬底，是由硅制成的半导体衬底，其特征为：
上述半导体衬底，通过对该硅半导体衬底进行最初的热处理，即650℃～750℃的温度下持续30分钟～240分钟的第1热处理，其后进行的900℃～1100℃的温度下持续30分钟～120分钟的第2热处理，使其具有了自上述半导体衬底表面到所规定的深度的体微小欠缺(BMD)层形成的除气点，
上述所规定的深度，小于或者等于金属杂质扩散到除气点的扩散距离。
9.一种半导体衬底，是由硅制成的半导体衬底，其特征为：
上述半导体衬底，在其上表面形成具有所规定厚度的外延层，
形成了上述外延层的半导体衬底，通过对该半导体衬底进行最初的热处理，即650℃～750℃的温度下持续30分钟～240分钟的第1热处理，其后的900℃～1100℃的温度下持续30分钟～120分钟的第2热处理，具有了由在上述外延层的下侧形成的体微小欠缺(BMD)层构成的除气点，
上述外延层的厚度，小于或者等于金属杂质扩散到除气点的扩散距离。
10.一种半导体衬底，是由硅制成的半导体衬底，其特征为：
上述半导体衬底，具有从其表面到所规定深度的由体微小欠缺(BMD)层构成的除气点，
上述所规定的深度，小于或者等于金属杂质扩散到除气点的扩散距离。
11.一种半导体衬底，是由硅制成的半导体衬底，其特征为：
上述半导体衬底，在其主面上形成具有所规定厚度的外延层，且具有由在外延层的下侧的体微小欠缺(BMD)层构成的除气点，
上述外延层的厚度，小于或者等于金属杂质扩散到除气点的扩散距离。
CNB2004100592424A 2003-07-29 2004-06-14 半导体装置的制造方法 Expired - Fee Related CN100369220C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003281453A JP2005051040A (ja) 2003-07-29 2003-07-29 半導体装置の製造方法及び半導体基板
JP2003281453 2003-07-29

Publications (2)

Publication Number Publication Date
CN1577770A true CN1577770A (zh) 2005-02-09
CN100369220C CN100369220C (zh) 2008-02-13

Family

ID=34100944

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100592424A Expired - Fee Related CN100369220C (zh) 2003-07-29 2004-06-14 半导体装置的制造方法

Country Status (4)

Country Link
US (2) US7144829B2 (zh)
JP (1) JP2005051040A (zh)
CN (1) CN100369220C (zh)
TW (1) TW200504937A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190896A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
EP1833100A2 (en) * 2006-03-06 2007-09-12 Matsushita Electric Industrial Co., Ltd. Light-detecting device and manufacturing method thereof
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
US8378384B2 (en) * 2007-09-28 2013-02-19 Infineon Technologies Ag Wafer and method for producing a wafer
JP2010147248A (ja) * 2008-12-18 2010-07-01 Siltronic Ag アニールウェハおよびアニールウェハの製造方法
TWI436429B (zh) * 2009-04-10 2014-05-01 Sumco Corp 製造磊晶矽晶圓的方法以及磊晶矽晶圓
FR2950997B1 (fr) 2009-10-05 2011-12-09 St Microelectronics Rousset Puce de circuit integre protegee contre des attaques laser
FR2951016B1 (fr) * 2009-10-05 2012-07-13 St Microelectronics Rousset Procede de protection d'une puce de circuit integre contre des attaques laser
JP2011096979A (ja) * 2009-11-02 2011-05-12 Sumco Corp シリコンウェーハ及びその製造方法
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP2015008314A (ja) * 2014-08-14 2015-01-15 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US10453925B2 (en) 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth methods and structures thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JP2671494B2 (ja) * 1989-05-16 1997-10-29 富士通株式会社 ゲッタリング方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
US5453385A (en) * 1993-08-27 1995-09-26 Goldstar Electron Co., Ltd. Method for manufacturing silicon semiconductor device with a gettering site
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5795809A (en) * 1995-05-25 1998-08-18 Advanced Micro Devices, Inc. Semiconductor wafer fabrication process including gettering utilizing a combined oxidation technique
TW331017B (en) * 1996-02-15 1998-05-01 Toshiba Co Ltd Manufacturing and checking method of semiconductor substrate
JP3028082B2 (ja) * 1997-06-23 2000-04-04 日本電気株式会社 多孔質ゲッタリング基板及びその製造方法並びにこれを用いるシリコン基板保管方法
JP3211747B2 (ja) * 1997-09-30 2001-09-25 日本電気株式会社 半導体装置の製造方法
JPH11162991A (ja) * 1997-12-01 1999-06-18 Nec Corp 半導体装置の製造方法
JP3144378B2 (ja) 1998-04-01 2001-03-12 日本電気株式会社 固体撮像装置の製造方法
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP4646440B2 (ja) 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
KR100881511B1 (ko) * 2001-07-10 2009-02-05 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼

Also Published As

Publication number Publication date
JP2005051040A (ja) 2005-02-24
TW200504937A (en) 2005-02-01
CN100369220C (zh) 2008-02-13
US20060264068A1 (en) 2006-11-23
US20050026461A1 (en) 2005-02-03
US7144829B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
CN1577770A (zh) 半导体装置的制造方法及半导体衬底
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN100345280C (zh) 具有晶格不相称区的变形沟道晶体管结构及其制造方法
CN1280920C (zh) 半导体装置及其制造方法
CN1881547A (zh) Igbt用硅晶片及其制备方法
CN1871698A (zh) 高电阻硅晶片的制造方法以及外延晶片及soi晶片的制造方法
CN1284217C (zh) 半导体器件的制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1838434A (zh) 半导体器件及其制造方法
CN1692482A (zh) 硅片的制造方法
CN1976033A (zh) 半导体器件及其制造方法
CN1893002A (zh) 半导体器件的制造方法和半导体器件
CN1110838C (zh) 硅基片及其制造方法
CN1790642A (zh) 半导体装置的制造方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1519901A (zh) 具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件
CN1540742A (zh) 半导体装置及其制造方法
CN1237599C (zh) 半导体装置的制造方法及半导体装置
CN1165073C (zh) 半导体装置的制造方法
CN1774795A (zh) 半导体器件的制造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
CN1402329A (zh) 半导体装置的制造方法及根据此方法制造的半导体装置
TW200937530A (en) Silicon substrate and manufacturing method thereof
CN1129954C (zh) 形成半导体装置的高熔点金属硅化物的方法
CN1581442A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20130614