CN1838434A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1838434A
CN1838434A CNA2006100717645A CN200610071764A CN1838434A CN 1838434 A CN1838434 A CN 1838434A CN A2006100717645 A CNA2006100717645 A CN A2006100717645A CN 200610071764 A CN200610071764 A CN 200610071764A CN 1838434 A CN1838434 A CN 1838434A
Authority
CN
China
Prior art keywords
film
silicon nitride
nitride film
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100717645A
Other languages
English (en)
Other versions
CN100479189C (zh
Inventor
松木武雄
鸟居和功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, NEC Corp filed Critical Renesas Technology Corp
Publication of CN1838434A publication Critical patent/CN1838434A/zh
Application granted granted Critical
Publication of CN100479189C publication Critical patent/CN100479189C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的目的是防止随着近来的半导体器件小型化的发展而出现的NBTI退化。通过将Si－H键浓度不高于1×1021cm－3的氮化硅膜用作至少衬膜或第二侧壁绝缘膜，p型MOS FET的NBTI寿命能够提高到1×109秒，这确保了半导体集成电路器件的足够寿命。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，并且特别涉及包含在半导体器件中的P沟道MOS FET(金属氧化物半导体场效应晶体管)在可靠性方面的改进。
背景技术
在半导体集成电路器件中，为了改进其特性和增加其产量，互连正在向小型化发展。然而，随着互连的小型化，用于栅、源和漏电极的面积也减少了。栅、源和漏电极通过接触孔连接到形成在夹层绝缘膜上的互连，接触孔用下述方法形成：首先借助于光刻在光致抗蚀剂中形成开口，然后通过这些开口应用各向异性的干法刻蚀。
当通过光刻在光致抗蚀剂中形成这些开口时，虽然进行了用于曝光的掩模和形成在夹层绝缘膜下面的层上的电极的对准，但仍有些易于发生对准偏移。随着互连的小型化，该对准偏移容易引发多种问题。例如，在形成用于将漏电极和互连连接起来的接触孔时，存在接触孔与相邻栅电极接触的情况，这引起漏极和栅极之间的短路。
为解决这些问题，目前在半导体集成电路器件中使用的MOS FET具有如图8(c)所示的结构。
对于图8(c)所示的晶体管，主流结构包括称作衬层110的层，该层作为刻蚀停止层，其具有与夹层绝缘膜良好的刻蚀选择比，衬层110形成在晶体管形成之后但在夹层绝缘膜形成之前。
由于氧化硅膜广泛地用作夹层绝缘膜，使用能够提供与氧化硅膜良好的刻蚀选择比的氮化硅膜作为衬层。
现有地，通过低压、常压或等离子体CVD(化学气相沉积)方法形成氮化硅膜。由于互连的小型化导致用于栅、源和漏电极的面积的减少并因此电极的电阻增加，所以使用硅化物来降低电阻。
当进行栅电极和漏/源区的硅化时，经常采用无需使用掩模的对准的自对准硅化(SALICIDE；下文中称作“自对准硅化物”)。
当使用自对准硅化物时，侧壁绝缘膜形成在栅电极的侧壁上以防止栅电极和源-漏电极之间的短路。对于侧壁绝缘膜，可以使用氧化硅膜，但随着器件设计尺寸的小型化，由于优选采用能提供与氧化硅膜良好的刻蚀选择比的氮化硅膜，从而在将刻蚀应用于绝缘膜(下文中称作侧壁氮化硅膜)的形成接触孔的步骤中保证足够的裕度。
硅化物的例子包括TiSi2、CoSi2、NiSi等，但是因为栅电极随着互连的小型化变得更细，TiSi2和CoSi2会由于凝聚(agglomeration)而具有高电阻的问题。为克服这个问题，有利地研究了NiSi的应用。
然而，当采用自对准硅化物NiSi时，在某些情况下，500℃或更高的加热引发硅化物的凝聚/相变，并且不利地增加了薄层电阻。因此，在应用自对准硅化物NiSi时，氮化硅膜的衬层必须在不高于500℃的淀积温度下生长。
因此，不能使用高淀积温度(衬底温度)的热CVD方法如低压CVD或常压CVD方法，而是通过能够在低温度下进行淀积的等离子体CVD方法来生长氮化硅膜。然而，当通过等离子体CVD方法形成氮化硅膜时，栅极偶尔会受到等离子体损伤。
为解决以上问题，在日本专利申请特开No.217193/2002中公开了如下例子，其中通过催化-CVD(下文中称作Cat-CVD)方法来形成氮化硅膜。参考附图，对在日本专利申请特开No.217193/2002等(例如：K.Ichinose等人，2001 Symposium on VLSI Technology Digest ofTechnical Papers.p.103-104(2001))中公开的技术的基础上使用自对准硅化物制作的p型MOS FET的结构与其制造方法，进行如下描述。
在p型硅衬底100上形成元件隔离区101，然后用众所周知的离子注入方法将n型掺杂剂注入到被元件隔离区101包围的区域中，以形成n型阱102，该阱是n型掺杂剂区(图6(a))。此后，在衬底上形成作为栅绝缘膜103的绝缘膜。
氧化硅膜已经被广泛地用作栅绝缘膜103，但是近年来存在使用氮氧化硅膜的场合，其目的是防止注入到栅多晶硅电极的硼扩散到沟道中(硼渗透)。在使用氧化物膜的情况下，膜通常用热氧化的方法来形成，而对于氮氧化硅膜，广泛地使用如下方法，其中首先用热氧化方法形成氧化物膜，此后，该氧化物膜在氮化气氛中进行退火，该膜转化成氮氧化硅膜。
之后，形成多晶硅膜，然后对其应用已知的光刻及干法刻蚀方法，形成栅电极104(图6(b))。
随后，形成作为第一侧壁绝缘膜105的氧化硅膜使其覆盖栅电极的侧面之后，进行硼或铟离子的注入以形成源/漏扩展区106(图6(c))。
接下来，用热CVD方法生长氮化硅膜，然后借助于干法刻蚀，以第一和第二绝缘膜可以只保留在栅电极104的侧壁部分的方式，形成第二侧壁绝缘膜107。然后，进行硼或氟化硼离子的注入和退火，形成源/漏区(图7(a))。
随后，通过自对准硅化物工艺来形成起到栅/源和漏电极作用的难熔金属硅化物109(图7(b))：在衬底的表面上形成难熔金属层并且对其应用热处理，难熔金属硅化物109形成在硅膜的暴露面上，并且因而在去除未反应的难熔金属之后，应用另一热处理以降低它们的电阻。作为难熔金属，优选使用钛和钴。在2001 Symposium on VLSITechnology Digest of Technical Papers p.103-104(2001)中K.Ichinose等人的文章里，使用钴在栅电极和源/漏区的表面上形成硅化钴膜。
此后，由氮化硅膜形成起到停止膜作用的第一夹层绝缘膜(衬膜)110(图7(c))，在其上由氧化物膜形成第二夹层绝缘膜111(图8(a))。
此后，在将光致抗蚀剂膜(图中未示出)涂布在夹层绝缘膜上的情况下，借助于已知的光刻法，首先在光致抗蚀剂中形成用于形成接触孔的开口。然后，通过这些开口，执行已知的干法刻蚀法以制作接触孔。随后，用金属填充这些接触孔，由此形成接触栓塞(图8(b))。
在许多情况下，先在接触孔的内表面涂覆氮化钛膜112之后，用如钨的金属113形成接触栓塞，其中接触孔被该金属填满。
此后，在接触栓塞上形成互连114(图8(c))。
在日本专利申请特开No.217193/2002中，用Cat-CVD方法进行第一夹层绝缘膜110和形成在作为栅电极的多晶硅的侧壁上的第二侧壁绝缘膜107的淀积。
接下来描述Cat-CVD方法。
如图10所示，Cat-CVD方法是这样淀积方法，其中源气体通过其源气体供应口801送入反应炉中，通过在加热且通电的细丝802上的源气体的催化反应，在衬底803上形成膜，这种方法的特点是允许在低的衬底温度下进行膜淀积。
对于氮化硅膜的淀积，可以采用甲硅烷(SiH4)、乙硅烷(Si2H6)等作为源气体，采用氮气(N2)或者氨(NH3)作为氮源气体。至于催化剂，例如，可以使用钨(W)。
图11是示意图，示出了用作源气体的甲硅烷和氨通过钨丝部件时被分解的状态，其中钨丝部件用电流进行加热，钨丝部件具有催化能力，于是氮化硅膜(SiN膜)生长在衬底上。
在日本专利申请特开No.217193/2002中，氮化硅膜的生长条件是：SiH4的流速是1sccm(标准立方厘米秒)；NH3的流速是40sccm；衬底温度是300℃以及催化温度是1400℃。
该结果显示了衬底温度可以降低至300℃，这使得能够改进氮化硅膜的膜特性，降低淀积温度，免除等离子体损伤以及避免阈值电压变化的问题和由硅化物凝聚引起的接触电阻增加的问题，其中阈值电压变化的问题是由p型MOS晶体管中组成栅电极的多晶硅内的硼掺杂剂穿透栅绝缘膜引起的。
在日本专利申请特开No.217193/2002中，描述了通过使用用于形成氮化硅膜的Cat-CVD方法，可以降低淀积期间的衬底温度，结果，电阻增加和硼渗透被有效且很好地抑制，其中电阻增加是由硅化物凝聚引起的，硼渗透是由淀积氮化硅膜期间的热引起的，其使作为栅电极的多晶硅中的硼穿过栅绝缘膜，从而改变其衬底表面密度并且增加阈值电压。
同时，随着半导体集成电路器件的小型化的进展，栅绝缘膜已经变得相当薄。结果，施加到栅绝缘膜的电场增强。特别地，当在高温下向p-MOS FET施加负偏压(负栅偏压是p-MOS FET的正偏压)时，发生被称作NBTI(负偏压温度不稳定性)的现象(D.K.Shroder和J.A.Babcock J.App.Phys.(2003)Vol.94，No.1，p.1-18)。普遍认为NBTI寿命限制了器件寿命。
图9是示意图，解释引发NBTI的原因。栅侧壁上由氮化硅形成的第二侧壁绝缘膜107和衬膜110含有大量的Si-H键，并且从这些Si-H键分离的H(氢)原子朝向栅绝缘膜迁移。在SiO2栅绝缘膜中或在氮化物膜与衬底之间的界面处，存在Si悬挂键，形成载流子俘获状态。为了减少它们，通常在400℃到450℃左右的温度下在氢气氛中进行退火，以用氢终止悬挂键。然而，一旦从Si-H键释放的游离氢到达栅绝缘膜，将与用氢终止的Si悬挂键的氢起反应，并且从中去除氢，留下另一个Si悬挂键。简而言之，这被认为导致了界面态密度增加。
随着互连的小型化的进一步发展，栅绝缘膜倾向于变得更薄，以至于NBTI性能非常需要进一步改进。
尽管NBTI确切的原因还没有被阐明，但已知经验表明，如上所述，当衬膜中的Si-H键的浓度高时，NBTI增强(K.Ichinose等人.2001Symposium on VLSI Technology Digest of Technical Papers(2001)，p.103-104)。
而且，在日本专利申请特开No.343962/2002中，描述了邻近栅电极的氮化硅膜中的氢含量的减小能提高NBTI寿命。
发明内容
本发明涉及一种半导体集成电路器件，其包括布置在半导体衬底上的金属氧化物半导体场效应晶体管；其中多个绝缘膜的至少一个绝缘膜中含有的Si-H键的浓度不大于1×1021cm-3，所述至少一个绝缘膜直接接触地位于金属氧化物半导体场效应晶体管的栅电极上或者在其与栅电极之间夹着一薄膜。此外，本发明涉及一种半导体集成电路器件，其中位于夹在栅电极和绝缘膜之间的薄膜上的绝缘膜是形成在栅电极的侧面上的氮化硅膜，或者直接接触栅电极的绝缘膜是覆盖栅电极、源和漏的氮化硅膜，并且该两个氮化硅膜的至少一个氮化硅膜中含有的Si-H键的浓度不大于1×1021cm-3。
本发明涉及一种半导体集成电路器件的制造方法，其中场效应晶体管形成在由形成在半导体衬底上的元件隔离区分离的区域内；该方法至少包括如下步骤：在由元件隔离区分离的区域内形成栅绝缘膜；形成栅电极；在栅电极的侧面上形成侧壁氮化硅膜；形成源/漏区；并且此后形成氮化硅膜；其中侧壁氮化硅膜和氮化硅是以各氮化硅膜的至少一个中的Si-H键的浓度不大于1×1021cm-3的方式来形成的。
在本发明中，在形成侧壁氮化硅膜或直接位于栅电极之上且覆盖源/漏的氮化硅膜的步骤之后，优选地包括在等于或高于膜的衬底温度的退火温度下进行退火的步骤。
此外，在本发明中，形成栅电极的步骤优选地包括如下步骤：至少形成一个金属膜；形成氮化硅膜；以及将氮化硅膜构图成预定图案的形状，然后借助于以该图案作为掩模的刻蚀来形成栅电极；并且通过化学气相淀积方法在半导体衬底上由膜的组成粒子形成氮化硅膜，其中所述组成粒子是在存在催化剂时通过源气体的分解产生的；或者通过热CVD方法形成氮化物膜，并且还包括在设置为等于或高于膜的衬底温度的退火温度下进行退火的步骤。
将Si-H键的浓度不大于1×1021cm-3的氮化硅膜用作至少衬膜或第二侧壁绝缘膜，p型MOS FET的NBTI寿命可以提高到不低于10年，这确保了半导体集成电路器件足够的寿命
附图说明
图1是示出在Cat-CVD的淀积条件下Si-H键和N-H键的浓度的相关性的图。
图2是示出Si-H键的浓度和p型MOS FET的NBTI寿命之间的关系的图。
图3是描绘不同结构的NBTI寿命的图示。
图4是示出退火温度与Si-H键和N-H键在膜中的浓度变化的相关性的图示。
图5是描绘不同退火温度下NBTI寿命的图示。
图6是一系列示意性剖面图，示出MOS FET的制造方法的步骤。
图7是一系列示意性剖面图，示出MOS FET的制造方法的进一步步骤。
图8是一系列示意性剖面图，示出MOS FET的制造方法的进一步步骤。
图9是解释NBTI寿命的示意图。
图10是解释Cat-CVD的示意图。
图11是解释用Cat-CVD方法生长氮化硅膜的状态的示意图。
图12是一组示意性剖面图，每个图示出根据本发明的MOS FET的修改例子。
具体实施方式
本结构及其制造方法与现有技术所描述的基本相同。下面只描述本实施例与传统技术的不同点。应该理解，尽管下列图中给出的参考数字对应于现有技术中的参考数字，但这只是出于讲解目的，并不是要定义本发明的界限。
在本实施例中，根据氧化硅膜的厚度，形成具有1.5nm的膜厚度的氮氧化硅膜，作为栅绝缘膜。
对于作为栅电极的多晶硅膜，用已知的CVD方法形成厚度为130nm的多晶硅膜。
对于第一和第二侧壁绝缘膜，分别形成10nm厚的氧化硅膜和80nm厚的氮化硅膜。
在形成第一侧壁绝缘膜之后，借助于离子注入进行硼掺杂，以形成源/漏扩展区(图6(c))。在此，为形成浅PN结，离子注入能量设置为0.4keV。另外，在源/漏扩展区的周围，可以选择性地形成称作晕环(Halo)区的区域，在该区内通过从相对于衬底的倾斜方向注入掺杂剂(As、P等)来增加衬底掺杂剂浓度，所述掺杂剂能提供与衬底半导体相同导电类型的区域。这样，抑制了所谓的短沟道效应，有利于器件小型化。
在形成第二侧壁之后(图7(a))，借助于离子注入来注入用于形成源/漏区的氟化硼，然后通过在高温下进行短时间热处理来激活。
随后，通过生长难熔金属并然后对其退火，在栅电极和源/漏区的表面上选择性地形成硅化物膜，此后，从其上选择性地去除未反应金属(图7(b))。
对于硅化物，可以使用TiSi2、CoSi2和NiSi。然而，在NiSi的情况中，因为如上所述其热阻比TiSi2和CoSi2的热阻低，所以形成硅化物的步骤之后的工艺温度必须控制到500℃或更低。
此外，自对准硅化物工艺中，在形成过渡金属膜之后但在进行用于硅化的热处理之前，氮化钛膜能够被生长至适合的厚度。这样氮化钛在热处理之后被选择性地去除。
接下来，形成厚度40nm的氮化硅膜作为第一夹层绝缘膜(衬膜或刻蚀停止膜)(图7(c))，此后形成厚度500nm的氧化硅膜作为第二夹层绝缘膜(图8(a))。
关于接触孔，在接触孔内形成厚度10nm的氮化钛膜之后，用已知的CVD方法生长钨，使其填充接触孔，然后在其上形成铝互连(图8(c))。
尽管第二侧壁绝缘膜和第一夹层绝缘膜都使用氮化硅膜，但本例子中采用由Cat-CVD方法或热CVD方法生长的氮化硅膜。
为形成第二侧壁绝缘膜，能够使用采用硅烷和乙硅烷作为Si源的热CVD方法，在这种情况下，淀积温度设置在600℃左右。另一方面，当采用六氯乙硅烷(hexa-chloride-disilane)(HCD)作为硅源气体以形成第二侧壁绝缘膜时，源的分解和膜的淀积能在不高于500℃的温度下进行。
在形成第二侧壁绝缘膜的步骤中，能够防止预先注入到由多晶硅形成的栅电极中的掺杂剂扩散到衬底硅中。换言之，这种温度调解使得能够防止预先注入到栅电极中的掺杂剂穿过含有硼等的栅绝缘膜并扩散到衬底硅中，因此抑制了阈值电压漂移并增加了界面态密度。
另外，在形成第一夹层绝缘膜的步骤中，必须考虑位于其下的材料的热阻。例如，当TiSi2或CoSi2用作自对准硅化物时，优选通过在淀积中使用硅烷或乙硅烷作为Si源且衬底温度设置在700℃或以下的热CVD方法来生长氮化硅膜。另一方面，如果NiSi用作自对准硅化物，优选通过使用HCD作Si源的热CVD方法或者通过衬底温度为450℃或更低的Cat-CVD方法，来生长氮化硅膜。
对于第一夹层绝缘膜，也能够使用对其应用衬底温度设置在450℃或以下温度的等离子体CVD方法的氮化硅膜，只要足够地提供台阶覆盖性。
尽管为了解释本发明，给出了前面的结构和制造方法作为典型的结构和制造方法，但是对于本领域技术人员显而易见，可以在不偏离本发明的范围和精神的情况下进行变化和修改。
第一例子
在本例子中，通过热CVD方法生长第二侧壁绝缘膜，通过Cat-CVD方法生长衬膜。在本例子中，NiSi用作自对准硅化物。
首先，根据优选实施例的前面部分中所述的方法，进行直到形成第二侧壁绝缘膜的步骤的各步骤。
如上所述，用HCD作为Si源，在450℃的衬底温度下，通过热CVD方法生长厚度80nm的膜，然后对其应用各向异性干法刻蚀，来形成第二侧壁绝缘膜。
在通过溅射方法形成8nm厚的Ni之后，通过在450℃下进行30秒退火，以自对准的方式在栅电极和源/漏区的表面上形成NiSi。接着，通过Cat-CVD方法形成厚度40nm的衬膜。在Cat-CVD方法中，Cat-CVD的淀积条件如下。在通过使电流通过催化剂(钨丝)来对其进行加热之前，先通过从淀积炉中排出空气来使淀积炉内的压力降低到1×10-6Pa左右。然后进行淀积，分别以12sccm和300sccm的流速提供甲硅烷和氨作为源气体，且淀积表面的压力设置在5Pa，同时衬底温度和钨丝温度(催化温度)分别设在100℃到200℃的范围内和1700℃到2100℃的范围内的不同温度。
在本例子中，检验了衬膜中含有的Si-H键和N-H键浓度之间的关系以及Si-H键浓度和p型MOS FET的NBTI寿命之间的关系。
对单独生长在硅衬底上的氮化硅膜进行了Si-H键和N-H键的数量的测量，其目的是为了与用于NBTI寿命的测量的器件在相同的制造条件下。从通过傅立叶变换红外光谱仪(FT-IR)得到的红外光谱中的Si-H产生的峰的面积来计算氮化硅膜中Si-H键浓度和N-H含量。红外光谱是利用如下事实来分析膜质量的方法，该事实是：主要地表征膜组分的化学键(Si-H，Si-O，Si-N，Si-F，Si-OH，N-H等)分别在红外光的特定波长处具有强吸收峰，而Si衬底对红外光基本上是透明的。当样品分子被包括与分子的本征频率相对应的频率的红外光照射时，分子吸收辐射，这诱发了在一组其允许振动能级内从基级到激发级的跃迁。因此，当测量到红外光的吸收光谱时，可以从吸收光谱中的其特征波长处的峰的面积得到特定键的数量。
以下例子中键的数量的测量都是通过上述FT-IR方法进行的。
图1是示出Si-H键和N-H键的浓度的相关性的图。图2是描述Si-H键的浓度和栅电压为-1.1V时p型MOS FET的NBTI寿命之间的关系的图。
125℃时30mV的阈值电压漂移作为测量寿命的判据。
另外，在以下例子中，所有NBTI寿命的测量都是在上述条件下进行的。
图1表明在该衬底温度的范围内，氮化硅膜中不论Si-H键还是N-H键的数量都不依赖于衬底温度，但是它们都依赖于催化温度。
图2显示在氮化硅膜中的Si-H键的浓度不高于1×1021cm-3的条件下，确保10年的NBTI寿命。根据图1，当催化温度是1900℃时，满足该条件。
尽管在本例子中钨被用作催化剂，但是显然，也能够使用诸如钼等任何其他难熔金属或难熔金属和诸如Pt族等贵金属的合金。
第二例子
在本例子中，通过Cat-CVD方法来生长第二侧壁绝缘膜和第一夹层绝缘膜。Cat-CVD的条件是衬底温度和催化温度分别设置在200℃和1900℃，所以Si-H键可以变为1×1021cm-3或更低。膜厚度设置在80nm。对于自对准硅化物，采用NiSi。
图3显示NBTI寿命估算的结果。与借助于热CVD方法形成第二侧壁膜和通过Cat-CVD方法生长第一夹层绝缘膜的第一例子相比，通过Cat-CVD方法淀积第二侧壁绝缘膜能够确定地能延长NBTI寿命。
另外，如图3所示，在通过Cat-CVD方法形成第二侧壁绝缘膜，而通过使用HVD作为硅源的热CVD方法生长厚度为40nm的氮化硅膜的第一夹层绝缘膜的情况中，NBTI寿命与第二侧壁绝缘膜和第一夹层绝缘膜都通过Cat-CVD方法来形成的例子的NBTI寿命一致。
这证明了，使用具有较少Si-H键的氮化硅膜作为第二侧壁绝缘膜比使用具有较少Si-H键的氮化硅膜作为第一夹层绝缘膜更有效。
第三例子
本例子与本发明的前述实施例的不同之处在于，在淀积第一夹层绝缘膜之后，还应用了退火。
为说明本例子，检测了在不同退火温度下退火之后残留在氮化硅膜中的Si-H键和N-H键的数量。
氮化硅膜通过Cat-CVD方法直接生长在硅衬底上。
Cat-CVD是在如下条件下进行的：衬底温度是100℃，钨的催化温度是2000℃。
淀积之后的退火条件如下。
退火时间设定为30秒，退火温度在400℃到800℃之间的范围内。在退火之前和之后测量Si-H键和N-H键的浓度，结果如图4所示，其中相对于退火温度，绘出了两种键退火后的值与初始值的比率。虽然450℃退火之后残留的Si-H键的数量仍在退火之前数量的90％，但500℃或更高温度下退火将键的残留数量降低到60％或更低。对于N-H键，只在退火温度升高到800℃之后，退火之后的数量才降低到69％的水平。
现在，考虑以上结果，下面来描述本例子，其中使用CoSi2作为自对准硅化物，并且在通过Cat-CVD生长用于第一夹层绝缘膜的氮化硅膜之后进行退火。
根据优选实施例的部分中描述的方法，进行直到形成第二侧壁绝缘膜的步骤的各步骤。使用HCD作为硅源，通过热CVD方法在450℃的淀积温度下生长厚度为80nm的氮化硅膜的第二侧壁绝缘膜。
连续地生长9nm厚的Co，15nm厚的氮化钛，然后在500℃下进行30秒退火。为了降低CoSi2的电阻，在选择性地去除氮化钛和未反应的Co之后，在800℃下进行10秒的另一退火。
之后，通过Cat-CVD方法生长氮化硅膜的第一夹层绝缘膜，厚度为40nm。用于淀积的条件为：衬底温度为100℃，催化温度为1800℃。
在800℃下进行该退火，并且通过优选实施例的前面部分中描述的方法形成互连。
估算NBTI寿命不少于10年。
另外，对于催化温度设置在2000℃同时通过Cat-CVD生长氮化硅膜的第一夹层绝缘膜的器件，以及淀积之后在500℃下退火的器件，估算NBTI寿命，这些结果与本例子的结果一起在图5中示出。
当在1800℃或2000℃的催化温度下进行膜淀积之后进行在500℃下的退火时，发现在任何一种情况中Si-H键的浓度都是初始数量的50％到60％。与图1的结果一起考虑，很显然，通过在高于1800℃的温度下生长膜并且此后在不低于500℃的温度下进行退火，可以使氮化硅膜中的Si-H键的浓度为1×1021cm-3。此外，当残留在膜中的Si-H键的浓度是1×1021cm-3左右时，即使当残留的N-H键的浓度达到1×1022cm-3左右时，仍然能肯定地保证10年的寿命。
另外，证实了简单地通过将催化温度设置为高于1800℃，使得残留的Si-H键浓度为1×1021cm-3左右时，就能获得10年的寿命。
另外，当通过使用具有高氢浓度的等离子体CVD方法，生长具有2×1022cm-3或更高的Si-H键浓度的氮化硅膜，然后在800℃下在惰性气体气氛中进行30秒退火时，退火之后的Si-H键的数量的测量显示了Si-H键浓度下降到1×1021cm-3或更低。
这表示即使氮化硅膜含有不低于1×1021cm-3浓度的Si-H键，在不低于膜的淀积温度的温度下应用退火，能够降低Si-H键浓度，因此能够有利地影响NBTI寿命。关于退火时间，其长度显然能够根据刚好在淀积之后的Si-H键浓度来确定。
这里使用的淀积温度是指在淀积氮化硅膜期间的衬底温度。
第四例子
本例是栅电极的材料和结构与优选实施例的前面部分所述的材料和结构发生变化的例子。由于预期互连的小型化进一步发展从而增加具有多晶硅/硅化物的前述多晶硅栅电极的电阻，所以已经研究了多晶硅/金属结构(图12(a))。此外，当向多晶硅的栅电极施加正偏压时，在栅电极内形成耗尽层，所以电流驱动能力变差，从而为了提高该能力，除了多晶硅/硅化物结构之外的栅电极结构，也就是说，金属/多晶硅结构(图12(b))以及金属结构(图12(c))，也已经变成研究的主题，其中在金属/多晶硅结构中，与栅绝缘膜接触的栅电极由金属和位于金属上的多晶硅层制成。
为形成图12(a)所示的具有多晶硅/金属结构的栅电极，在半导体衬底900上形成栅绝缘膜901，并且在栅绝缘膜901上以此顺序形成多晶硅层904、金属层905和一层氮化硅膜906，并且在栅电极的侧面周围由氧化硅膜形成第一侧壁绝缘膜902，并且在第一侧壁绝缘膜上由氮化硅膜形成第二侧壁绝缘膜903。在图12(b)所示的结构中，使多晶硅层904和金属层905的顺序相反，金属层905和多晶硅层904以此顺序形成在栅绝缘膜上。图12(c)所示的具有金属结构的栅电极与具有多晶硅/金属结构的栅电极的不同点仅是没有多晶硅层，金属层905和一层氮化硅膜906以此顺序形成在绝缘膜901上。
如图12(a)和图12(b)所示，在具有包括金属层和多晶硅层的结构的栅电极中，多晶硅层和金属层的厚度根据制造步骤要求来优选地确定。
当金属用于栅电极时，采用光致抗蚀剂膜作为干法刻蚀掩模易引发问题。在这种情况下，利用氮化硅膜作为掩模，但氮化硅膜有可能在后来遗留在金属上。
在金属上淀积氮化硅膜中，对于淀积温度，经常难于将温度设置为高，因此优选的是，通过Cat-CVD方法或通过设置在低温度下的热CVD方法来形成作为硬掩模的氮化硅膜，然后经过在400℃到450℃的温度下进行的退火，从而降低氮化硅膜中的Si-H浓度。
很显然，可以根据情况在形成氮化硅膜之后或形成栅电极之后进行退火。
第五例子
近来，已经作出了关于如下技术的大量报道，该技术将具有比二氧化硅和氮氧化硅高的介电常数的金属氧化物应用于栅绝缘膜(下文称作高介电常数膜(金属氧化物材料))。这些材料的例子包括Al2O3、HfO2、上述两种材料之一中加入了Al或Si的物质、ZrO2以及La和La系元素(镧系元素)的氧化物。此外，通过在氨气氛中或用氨等离子体氮化上述金属氧化物之一而形成的高介电常数膜已经公知了。本发明能够以良好的效果应用于由这种高介电常数膜形成的栅绝缘膜。原因在于NBTI退化是由在衬底的界面处产生了Si悬挂键而引起的这一事实，并且在这种情况下的NBTI退化可以用上述方法很好地抑制，这首先因为采用由高介电常数膜形成的栅绝缘膜，由于其特性而在结构上允许氧化硅膜或氮化硅膜位于其与硅衬底的界面处。
在前面提到的高介电常数膜用作栅绝缘膜的情况下，氧化硅膜易于形成在栅绝缘膜和硅衬底之间的界面处。换言之，栅绝缘膜具有分层结构，其中高介电常数膜和氧化硅膜放置在界面处。结果，众所周知，膜结构可以在制造过程中通过以下步骤满意地控制，首先在硅衬底的表面上形成厚度为1nm或更少的氧化硅膜或氮氧化硅膜作为界面膜，然后形成高介电常数膜。界面膜的厚度优选地设置为不大于1nm，但实际上，要考虑到上面的高介电常数膜的介电常数。
以下描述通过将Si混合到HfO2中并进行氮化而形成的HfSiON用作高介电常数膜的例子。对于组成场效应晶体管的其他部件的制造方法，可以适当采用前述方法，因此在此仅描述制造栅绝缘膜的方法。
在硅衬底上，通过对硅衬底表面应用热氧化来形成0.7nm厚的氧化硅膜。然后，通过CVD方法，形成2.3nm厚的HfSiO膜。在此，Hf和Si的组份比设置为1∶1。接着，在氨气氛中对其应用退火，由此HfSiO膜改变成HfSiON膜。
在完成淀积介电常数膜之后的步骤中，可以在高于淀积温度的温度下有利地进行退火以提高膜质量。

Claims (11)

1.一种半导体集成电路器件，其包括布置在半导体衬底上的金属氧化物半导体场效应晶体管；其中
多个绝缘膜的至少一个绝缘膜中含有的Si-H键的浓度不大于1×1021cm-3，所述至少一个绝缘膜直接接触地位于所述金属氧化物半导体场效应晶体管的栅电极上或者在其与所述栅电极之间夹着一薄膜。
2.根据权利要求1所述的半导体集成电路器件，其中位于夹在所述栅电极和所述绝缘膜之间的所述薄膜上的所述绝缘膜是形成在所述栅电极的侧面上的氮化硅膜，或者直接接触栅电极的所述绝缘膜是覆盖所述栅电极、源和漏的氮化硅膜，并且该两个氮化硅膜的至少一个氮化硅膜中含有的Si-H键的浓度不大于1×1021cm-3。
3.一种半导体集成电路器件的制造方法，其中金属氧化物半导体场效应晶体管形成在由形成在半导体衬底上的元件隔离区分离的区域内；该方法至少包括：
在由所述元件隔离区分离的区域内形成栅绝缘膜；
形成栅电极；
在栅电极的侧面上形成侧壁氮化硅膜；
形成源/漏区；并且此后
形成氮化硅膜；其中
所述侧壁氮化硅膜和所述氮化硅是以所述各氮化硅膜的至少一个中的Si-H键的浓度不大于1×1021cm-3的方式来形成的。
4.根据权利要求3所述的半导体集成电路器件的制造方法，其中在所述半导体衬底上由膜的组成粒子形成所述侧壁氮化硅膜和覆盖栅电极、源和漏的所述氮化硅膜的至少一个，其中所述组成粒子是在存在催化剂时通过源气体的分解产生的。
5.根据权利要求4所述的半导体集成电路器件的制造方法，其中所述催化剂的温度超过1800℃。
6.根据权利要求4所述的半导体集成电路器件的制造方法，其中所述半导体衬底的温度不高于450℃。
7.根据权利要求3所述的半导体集成电路器件的制造方法，还包括：在形成所述侧壁氮化硅膜或覆盖所述栅电极、源和漏的所述氮化硅膜的步骤之后，在等于或高于膜的衬底温度的退火温度下进行退火的步骤。
8.根据权利要求7所述的半导体集成电路器件的制造方法，其中所述退火温度在450℃到800℃的范围内。
9.根据权利要求3所述的半导体集成电路器件的制造方法；其中：
形成所述栅电极包括：
至少形成一个金属膜；
形成氮化硅膜；以及
将所述氮化硅膜构图成预定图案的形状，然后借助于以所述图案作为掩模的刻蚀来形成栅电极；其中
通过化学气相淀积方法在所述半导体衬底上由膜的组成粒子形成所述氮化硅膜，其中所述组成粒子是在存在催化剂时通过源气体的分解产生的。
10.根据权利要求3所述的半导体集成电路器件的制造方法，其中：
形成所述栅电极包括：
至少形成一个金属膜；
形成氮化硅膜；以及
将所述氮化硅膜构图成预定图案的形状，然后借助于以所述图案作为掩模的刻蚀来形成栅电极；其中
通过热CVD方法形成所述氮化物膜，并且还包括在设置为等于或高于膜的淀积温度的退火温度下进行退火的步骤。
11.根据权利要求10所述的半导体集成电路器件的制造方法，其中所述退火是在形成所述硅膜之后但在形成所述栅电极之前、或在形成所述栅电极之后执行的。
CNB2006100717645A 2005-03-23 2006-03-23 半导体集成电路器件的制造方法 Expired - Fee Related CN100479189C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005084603A JP2006269673A (ja) 2005-03-23 2005-03-23 半導体装置およびその製造方法
JP2005084603 2005-03-23

Publications (2)

Publication Number Publication Date
CN1838434A true CN1838434A (zh) 2006-09-27
CN100479189C CN100479189C (zh) 2009-04-15

Family

ID=37015740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100717645A Expired - Fee Related CN100479189C (zh) 2005-03-23 2006-03-23 半导体集成电路器件的制造方法

Country Status (3)

Country Link
US (1) US20060214198A1 (zh)
JP (1) JP2006269673A (zh)
CN (1) CN100479189C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN104362087A (zh) * 2014-11-07 2015-02-18 上海华力微电子有限公司 自对准金属硅化物的形成方法
CN107078064A (zh) * 2014-10-14 2017-08-18 夏普株式会社 氮化物半导体器件

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189167A1 (en) * 2005-02-18 2006-08-24 Hsiang-Ying Wang Method for fabricating silicon nitride film
US7902008B2 (en) * 2005-08-03 2011-03-08 Globalfoundries Inc. Methods for fabricating a stressed MOS device
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
JP5117740B2 (ja) * 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008300557A (ja) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp 半導体装置
KR101354661B1 (ko) * 2007-10-18 2014-01-24 삼성전자주식회사 반도체 소자의 제조 방법
US20090101980A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Method of fabricating a gate structure and the structure thereof
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US8071451B2 (en) * 2009-07-29 2011-12-06 Axcelis Technologies, Inc. Method of doping semiconductors
WO2012014992A1 (ja) * 2010-07-30 2012-02-02 学校法人東海大学 不揮発性半導体メモリ装置及びその製造方法、並びに電荷蓄積膜
US10367089B2 (en) 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
US9257283B2 (en) 2012-08-06 2016-02-09 General Electric Company Device having reduced bias temperature instability (BTI)
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US10032924B2 (en) * 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998403B2 (ja) * 2000-06-21 2007-10-24 株式会社東芝 半導体装置及びその製造方法
JP2002198526A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体装置の製造方法
JP3840965B2 (ja) * 2001-12-12 2006-11-01 ソニー株式会社 半導体装置の製造方法
JP3753994B2 (ja) * 2002-03-11 2006-03-08 松下電器産業株式会社 半導体装置の製造方法
JP3840198B2 (ja) * 2003-04-28 2006-11-01 株式会社東芝 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102487047A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法
CN107078064A (zh) * 2014-10-14 2017-08-18 夏普株式会社 氮化物半导体器件
CN104362087A (zh) * 2014-11-07 2015-02-18 上海华力微电子有限公司 自对准金属硅化物的形成方法

Also Published As

Publication number Publication date
JP2006269673A (ja) 2006-10-05
CN100479189C (zh) 2009-04-15
US20060214198A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
CN1838434A (zh) 半导体器件及其制造方法
CN1280920C (zh) 半导体装置及其制造方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1109360C (zh) Cmos结构半导体器件的制备方法
CN1130757C (zh) 使用离子注入制造半导体器件的方法
US8105959B2 (en) Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
CN1858913A (zh) 半导体器件及其制造方法
CN1282230C (zh) 半导体装置的制造方法及半导体装置
CN1591906A (zh) 场效应型晶体管及其制造方法
CN1670965A (zh) 源极及漏极中聚含掺质金属的晶体管
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
CN1841771A (zh) p沟道MOS晶体管、半导体集成电路器件及其制造工艺
CN1674300A (zh) 沟道中具浅锗注入区的晶体管
CN1763973A (zh) 半导体装置及其制造方法
CN1819200A (zh) 半导体器件和用于制造半导体器件的方法
CN1716553A (zh) 半导体元件及其制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1893002A (zh) 半导体器件的制造方法和半导体器件
CN1909247A (zh) 场效应晶体管及其制造方法
CN101043037A (zh) 半导体器件及其制造方法
CN1284217C (zh) 半导体器件的制造方法
CN1702866A (zh) 半导体器件
CN1941376A (zh) 半导体装置及其制造方法
US7018888B2 (en) Method for manufacturing improved sidewall structures for use in semiconductor devices
CN1790642A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101126

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101126

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: Renesas Technology Corp.

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20140323