CN1674300A - 沟道中具浅锗注入区的晶体管 - Google Patents

沟道中具浅锗注入区的晶体管 Download PDF

Info

Publication number
CN1674300A
CN1674300A CNA200510056031XA CN200510056031A CN1674300A CN 1674300 A CN1674300 A CN 1674300A CN A200510056031X A CNA200510056031X A CN A200510056031XA CN 200510056031 A CN200510056031 A CN 200510056031A CN 1674300 A CN1674300 A CN 1674300A
Authority
CN
China
Prior art keywords
zone
germanic
germanium
workpiece
gate dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510056031XA
Other languages
English (en)
Other versions
CN1674300B (zh
Inventor
李鸿祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1674300A publication Critical patent/CN1674300A/zh
Application granted granted Critical
Publication of CN1674300B publication Critical patent/CN1674300B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

本发明涉及制造晶体管的方法与晶体管结构，其中以低能量而在晶体管的沟道区域中注入具有高掺质浓度锗的一个非常浅区域，在工作部件的顶部表面中形成无定形锗注入区域，以及在所述无定形锗注入区域下形成一晶体锗注入区域。使用低温退火所述工作部件，以将所述无定形者区域转换为晶体状态，而避免过量的锗进一步扩散至所述工作部件中，亦移除由注入程序所造成的工作部件损害。所得的结构包含位于沟道的顶部表面的一晶体锗注入区域，其深度在所述工作部件顶部表面下约120埃或更小。所述晶体管具有较佳的迁移率以及较低的有效氧化物厚度(EOT)。

Description

沟道中具浅锗注入区的晶体管
相关申请案的交互参考
此专利申请案是关于以下共同审查中且共同受让的专利申请案：2003年12月30日申请的序号为10/748,995的申请案，其标题为「沟道区域中具有硅与碳层的晶体管」以及2004年2月3日申请的序号10/771,075申请案，其标题为「具掺杂栅极介电质的晶体管」，此两申请案并入本案作为参考。
技术领域
本发明是关于一种半导体装置，特别是关于一种制造晶体管的方法及其结构。
背景技术
半导体装置使用于许多电子应用中，例如个人计算机、行动电话、数字相机及其它电子装置。晶体管是大量用于半导体装置中的组件。例如，在单一集成电路(IC)上有百万个晶体管。常用于半导体装置制造的晶体管形式是金属氧化物半导体场效晶体管(MOSFET)。
MOSFET装置的栅极介电质典型包含二氧化硅，其典型的介电常数为3.9。然而，当装置尺寸缩小时，由于漏电流使得装置的效能衰退，因而使用二氧化硅作为栅极介电质产生问题。所以，所述产业的趋势为发展使用高介电常数(k)材质，作为MOSFET装置中使用的栅极介电质。此处所使用的「高k材质」是指具有介电常数4.0或更高的介电材质。
国际半导体技术蓝图(ITRS)2003年版指出高k栅极介电质发展为未来的挑战之一，其指出未来15年的技术挑战与面对半导体产业的需求。对于低功率逻辑(例如对于可携式电子应用)，重要的是使用具有低漏电流的装置，以延伸电池的寿命。在低功率应用中必须控制栅极漏电流、次阈值漏电(sub-threshold leakage)、结面漏电(junctionleakage)以及带对带穿遂(band-to-band tunneling)。对于高效能(称为高速)应用，重要的是具有低片电阻(sheet resistance)以及最小的有效栅极氧化物厚度。
为了完全理解晶体管规模的益处，所述栅极氧化物厚度需要被缩小至小于2纳米。然而，所得的栅极漏电流使得在许多需要低功率消耗的装置应用中，使用薄氧化物是不切实际的。因此，可藉由具有较高介电常数的另一介电材质以置换所述栅极氧化物介电材质。然而，使用高k介电材质的装置效能倾向受到所述介电层中的捕捉电荷(trapped charge)，其会退化迁移率，使得驱动电流低于具有二氧化硅栅极氧化物的晶体管，因而降低具有高k栅极介电材质的晶体管速度与效能。
图1是说明一习知半导体装置100的横切示意图，其包含具有高k栅极介电材质的晶体管。所述半导体装置100包含在一工作部件102中所形成的场效氧化物区域104。所述晶体管包含由一沟道区域C所隔开的一源极S与一漏极D。所述晶体管包含一栅极介电质108，其包含高k绝缘材质。如图所示，在所述栅极介电质108上形成一栅极110。
在形成所述栅极110之后，微掺杂所述源极区域S与漏极区域D，例如藉由一微掺杂漏极(LDD)注入，以形成所述源极S与所述漏极D的延伸区域120。而后沿着所述栅极110与所述栅极介电质108侧壁形成绝缘间隔112，以及在所述工作部件102的暴露表面上进行一源极/漏极注入，而后进行一高温热退火，典型温度为1000至1050℃，以形成所述源极S与漏极D。
图1所示习知半导体装置的问题为在所述工作部件102与所述高k介电质108之间，形成一接面氧化物114，以及在所述高k介电质108与所述栅极110之间形成一接面氧化物116。所述接面氧化物114与116形成是因为所述工作部件102典型包含硅，在沉积所述高k栅极介电质108，例如形成接面氧化物114的过程中，其在氧气存在下强力倾向于形成二氧化硅(SiO2)。同样地，所述栅极110常包含多晶硅，其倾向于形成一接面氧化物116，其包含所述高k栅极介电质108顶部表面上的SiO2。
可藉由注入掺杂剂，而使得所述半导体装置100的所述源极S与漏极D区域在所述工作部件102中延伸得更深，以及将所述工作部件102退火，以造成深入所述工作部件102中的掺质扩散，形成所述源极S与漏极D区域。习知结构100的另一个问题在于用于形成所述源极S与漏极D的高温退火程序倾向于使得所述高k栅极介电质108的介电常数退化。特别地，当暴露于高温处理时，所述接面氧化物114与116变得较厚，自所述半导体装置100的整个栅极堆(所述接面氧化物114、高k介电材质108与接面氧化物116)，增加有效的氧化物厚度(EOT)。因此，介由于所述栅极介电质108使用一高k介电材质，很难将所述栅极介电质108厚度减少至所述晶体管设计所需要的尺寸，如装置100缩小尺寸。
所以，此领域所需要的是具有高k介电材质的晶体管设计与制造方法，其中降低有效的栅极介电质厚度。
晶体管规模的另一挑战是增加沟道区域中的迁移率，而其增加所述装置的速度。因此，此领域所需要的是沟道区域迁移率增加的晶体管设计与制造方法。
发明内容
藉由本发明的实施例，其包含一晶体管其制造方法，通常可解决或避免这些与其它问题且通常可达到技术优点，所述晶体管具有一沟道区域，其具有非常浅高浓度的锗注入其中。使用低温退火程序，使得所述沟道区域中的锗注入区域再结晶，以及排除由注入程序所造成的缺陷或伤害。在低温退火程序之前或之后，在所述沟道区域上形成一栅极介电材质，以及在所述高k栅极介电质上形成一栅极。藉由注入掺质与使用低温退火程序以形成源极与漏极区域以在掺质中驱动。由于在沟道顶部表面存在高浓度的锗，以及由于根据本发明实施例中所使用的低温退火程序，所述栅极介电质的有效氧化物厚度保持最小，造成更薄的有效栅极介电质(或氧化物)厚度。由于硅原子与锗原子之间的大小不适合，造成所述沟道区域中的张力，因而所注入的锗更增加所述沟道区域的迁移率。例如，锗原子大于硅原子，因而当锗导入于硅原子晶格结构中时，较大的锗原子在沟道区域中的原子结构中产生应力(stress)。
根据本发明的较佳实施例，一晶体管包含一工作部件，所述工作部件包含一顶部表面，以及晶体注入区域位于所述工作部件中，所述注入区域包含锗，其中所述晶体注入区域在所述工作部件中自所述工作部件的顶部表面约120埃或更低延伸。一栅极介电质位于所述注入区域上，以及一栅极位于所述栅极介电质上。所述晶体管包含一源极区域以及一漏极区域，其形成于所述工作部件中至少所述晶体注入区域中。
根据本发明的另一较佳实施例，制造晶体管的方法包含提供一工作部件、所述工作部件具有一顶部表面，以及将锗注入于所述工作部件的顶部表面中，在所述工作部件的顶部表面中形成一第一含锗区域，以及在所述第一含锗区域下形成一第二含锗区域。所述第一含锗区域于所述工作部件顶部表面下延伸第一深度，以及第二含锗区域在所述第一深度下延伸第二深度。所述第一与第二深度包含在所述工作部件顶部表面下约10埃或是更小。所述方法包含在所述第一含锗区域上沉积一栅极材质，以及将所述栅极材质与栅极介电质图案化，以在所述第一含锗区域上形成一栅极与一栅极介电质。在至少所述第一含锗区域中，形成一源极区域与一漏极区域。
根据本发明的另一实施例，制作晶体管的方法包含提供一工作部件，所述工作部件包含一顶部表面，以及在所述工作部件的顶部表面中注入锗，在所述工作部件的顶部表面中形成一无定形含锗区域，在所述工作部件顶部表面下所述无定形含锗区域延伸约45埃或更小，以及亦在所述无定形含锗区域下形成一第一晶体含锗区域，在所述无定形含锗区域下所述第一晶体含锗区域延伸约55埃或更小。在所述无定形含锗区域上沉积一栅极介电材质，所述栅极介电材质的介电常数约4.0或更大。在温度约750℃退火所述工件约60分钟或更短，将所述无定形含锗区域再晶体化，以及在所述工作部件顶部表面中形成单一第二晶体含锗区域，所述单一第二晶体含锗区域包含再晶体化的无定形含锗区域与所述第一晶体含锗区域，在所述工作部件顶部表面下，所述第二晶体含锗区域延伸约120埃或更小。在所述栅极介电材质上沉积一栅极材质，以及将所述栅极材质与所述栅极介电质图案化，以在所述第二晶体含锗区域上形成一栅极与一栅极介电质。在至少所述第二晶体含锗区域中，形成一源极区域与一漏极区域。
本发明较佳实施例的优点包含提供一晶体管设计及其制造方法，其中所述晶体管制造程序的整个退火温度降低，减少热预算以及改善栅极介电质性质。由于所述工作部件中锗的存在，以及由于将所述无定形含锗区域再结晶化的退火程序包含低温度，所以有效的栅极氧化物厚度保持最小。在所述沟道区域中的锗，增加所述沟道区域中空穴与电子的迁移率，造成晶体管装置具有更快的反应时间与增加驱动电流。
以上已说明本发明的特征与优点，而本发明的详细说明可更进一步说明如下。本发明实施例的特征与优点如下本发明权利要求中所述。熟知此技艺之人士理解所揭露的概念与特定实施例可为修饰或设计其它结构的基础或是进行与本发明相同目的的程序基础。熟知此技艺之人士可知相同的架构并不脱离本发明权利要求的范围与精神。
附图说明
为了更佳完全了解本发明及其优点，请参阅以下说明与附随的图式。
图1是说明习知晶体管的横切面。
图2至图5是根据本发明较佳实施例，说明制作晶体管不同阶段的横切面，图3是图2中沟道区域的放大图，其中在低能量以高浓度锗注入晶体管的沟道区域，而后进行一低温退火程序。
图6至图8是说明本发明另一实施例的横切面，其中在低温退火之前，沉积所述栅极介电材质，以在所述工作部件顶部表面将无定形含锗区域再结晶，以及其中图7试图6中所示沟道区域的放大图。
在不同图式中对应的数字与符号，除非特别指明，否则通常是指相对应的部分。图式清楚说明本发明较佳实施例的各部分，但并非依比例显示。
具体实施方式
本发明较佳实施例的制作与使用如下所述。然而，本发明提供许多可应用的发明概念，其可被广泛地实施。所述特定实施例仅是用以说明本发明，但其并不限制本发明的范围。
本发明如较佳实施例中所述，称为形成于半导体装置上的晶体管。然而，本发明亦可用于MOSFET或是其它晶体管装置，其包含例如p沟道金属氧化物半导体(PMOS)晶体管、n沟道金属氧化物半导体(NMOS)晶体管以及/或是互补金属氧化物半导体(CMOS)装置。在各个图式中只显示一个晶体管，然而，在所述半导体装置的制作程序中可以形成有许多其它晶体管与装置。
在晶体管的沟道区域中使用锗，是由于锗在所述沟道中产生张力(strain)，这是由于硅与锗之间的晶格错配(mis-match)，在晶体管中锗具有增加空穴与电子迁移率的潜力。然而，这对于导入锗于晶体管沟道区域中成为问题与挑战，如下所述。
藉由硅与锗的磊晶生长，而在一沟道区域中导入锗，其描述如2003年12月30日所申请的共同受让美国专利申请序号10/748,995，其标题为「在沟道区域中具有硅与碳层的晶体管」，其并于此处作为参考。然而，在所述沟道区域中生长磊晶层，在晶体管的制作程序中需要额外的沉积步骤，其增加制造成本，因而并不理想。
过去曾尝试在晶体管的沟道区域中注入锗。然而，在基质中注入锗，造成缺陷形成，其造成晶体管中的漏电流。过去，锗注入能量为30keV至200keV，其剂量自1×1015至1×1017原子/平方公分，形成(在热处理后)SiGex最终沟道组成，x＜0.16。根据Plummer等人于2000年在纽泽西上鞍河(Upper Saddle River)Pretice Hall，硅VLSE技术、基础、实务与仿真，第453页并于此作为参考，通常藉由以下的方程式1高斯分布，而将注入离子仿真为第一级。
方程式1： C ( x ) = C p exp ( - ( x - R p ) 2 2 Δ R p 2 )
其中Rp是对于表面的平均预测范围，ΔRp是标准偏差或是所述范围的偏差，以及Cp是以高斯(Gaussian)为中心的高峰浓度。通常，所述高峰浓度Cp与偏差ΔRp成反比，以及Rp与ΔRp随着注入能量改变。以先前提到的能量范围注入Ge，(Rp，ΔRp)范围自(255埃，55埃)至(1233埃，322埃)。注入锗造成对基质的伤害，在所述沟道区域中产生漏电路径，以及造成高漏极至基质漏电流、低崩溃电压以及降低晶体管的漏极电流。此外，在注入之后，在无定形/晶体接口之下，形成注入区缺陷(end-of-range defect；EOR defect)，且即使是用更高的温度程序，这缺陷也很难退火。关于装置效能，这些缺陷在晶体管的沟道区域中，这些缺陷造成源极至漏极漏电以及「关闭状态」漏电。
如上所述，藉由在硅晶格中具有锗，形成SiGex层，可增加沟道迁移率。Ge含量越高，迁移率改善越多。位在此次注入计划中增加Ge含量，需要降低注入物的能量或是需要增加注入物的剂量。然而，在低能量的条件中，EOR的深度亦可更浅或是接近主动沟道区域，这使得漏电问题更为严重。
由于注入区缺陷无法简单移除，所以已经尝试在所述基质中降低所述无定形/晶体接口的深度，例如深度为1微米或更深，以避免增加漏电流。所述程序需要更大的注入能量(500eV或更大)，以及由于在接近基质表面处产生更复杂的缺陷，而使得此程序无效。所以，在半导体产业中，此形成SiGex层的注入计划并不受欢迎，以及取而代之的是使用CVD(化学蒸气沉积)在沟道区域中导入锗的主流技术，以在Si基质的顶布沉积SiGex。
2003年特浅沟槽接合(USJ)会议中，King等人发表在447-450页中标题为「低能量Ge注入的注入区域缺陷的表面邻近效应」，其并为此处成为参考资料，藉由10keV的能量，以10×1015原子/平方公分的浓度，在硅基质中注入锗，以及机械性地薄化一部分的注入锗层。根据作者，被薄化的基质所具有的无定形/晶体接口深度为45埃，在退火过程中不形成注入区域缺陷。例如注入锗深度接近所述基质的表面，所述表面邻近造成退火后缺陷的毁灭。
藉由提供制作晶体管的新方法，而达到本发明实施例的优点，其中在晶体管沟道区域中导入非常浅区域的锗，而不需要额外的沉积或是磊晶生长程序，以及亦避免增加晶体管的漏电流。在晶体管沟道区域中工作部件浅顶部区域中注入锗，其深度为45埃或更浅。使用低能量与高浓度剂量注入锗，在注入之后，初始形成锗的无定形区域。使用低温退火而将无定形锗注入区域退火，以将所布值的无定形锗区域转换为晶体状态，而避免大量锗的进一步扩散至所述工作部件中，以及亦移除对于所述工作部件因低能量、高掺质浓度浅注入的伤害。所得的结构包含一晶体锗注入区域于沟道的顶部表面，其在所述工作部件顶部表面下的深度约为120埃或更小。在锗注入工作部件与所述栅极介电质之间所形成的接面氧化物具有最小的厚度，形成更低的电性有效栅极氧化物厚度(EOT)。在晶体管沟道中的浅锗区域增加空穴与电子迁移率。
图2至图5是说明本发明较佳实施例不同制作阶段的横切面。请参阅图2，一半导体装置200包含一工作部件202。所述工作部件202可包含一半导体基质，其包含硅或是其它覆盖例如绝缘层的半导体材质。所述工作部件202亦可包含其它的主动组件或是电路，未显示于图式中。所述工作部件202可包含例如在单晶硅上的硅氧化物。所述工作部件202可包含其它传导层或是其它半导体，例如晶体管、二极管等。所述工作部件202亦可包含例如硅绝缘体(silicon-on-insulator)基质。
所述工作部件202可被高度掺杂(未显示)。一般而言，以N或是P型掺质掺杂所述工作部件202，取决于所形成的晶体管接合为N或是P型。例如，若是所制造的晶体管包含PMOS晶体管，则可用N型掺质轻度掺杂所述工作部件202。或者，若是形成NMOS晶体管，则可用P形掺杂轻度掺杂所述工作部件202。
可在所述工作部件202的不同位置上，形成隔离区域204，如图所示。例如，所述隔离区域204可包含浅沟槽隔离(STI)区域或是场氧化物区域，其沉积在晶体管250的沟道区域C的一侧上(非显示于图2；请参阅图5)。可藉由沉积一光阻于所述工作部件202上，而形成所述隔离区域204，未显示于图式中。可使用微影技术，而将所述光阻图案化，以及所述光阻可用为一罩幕，而将所述工作部件202蚀刻，以形成工作部件202顶部表面上所述隔离区域204的孔洞或是图案。可在所述工作部件202上沉积一绝缘体，例如一氧化物，以充填所述图案，而形成隔离区域204。此外，可藉由其它方法形成所述隔离区域204，且例如所述隔离区域204可包含其它绝缘材质。
请注意若是在所述工作部件202上形成PMOS与NMOS晶体管(未显示)，则可用P型掺质轻度掺杂所述工作部件202，所述工作部件202的所述NMOS部分可被屏蔽，而后形成注入物以产生PMOS装置的N槽。而后可在所述NMOS部分中注入P型注入物。
所述工作部件202所暴露的部分用于前栅极清理程序，以自所述工作部件202的顶布表面移除任何氧化物或是其它残余物或是污染物。所述前栅极处理可包含以清理处理为基础的HF、HCl或是臭氧，虽然所述前栅极处理可包含其它化合物。
再者，在所述工作部件202所暴露的区域的浅顶部区域中注入锗，特别是在晶体管的沟道区域C中，如图2所示。较佳是使用低能量注入而注入锗，较佳是能量约为5keV或是更低，对于各个晶圆或是工作部件作用时间约为3至30分钟(例如，在一批次中处理X个晶圆，则低能量注入的时间为(3至30分钟)×X)。注入剂量较佳为针对所述工作部件202的表面232，以及包含高剂量，较佳为例如约1×1015至1×1017原子/平方公分的锗)。
所述锗注入步骤形成一无定形锗注入区域230(此处亦指一无定形含锗区域)邻近所述工作部件202的顶部表面232，以及在所述无定形锗注入区域230下所沉积的晶体锗注入区域236(此处亦指晶体含锗区域)。所述无定形锗注入区域230较佳是包含在所述工作部件202的顶部表面232下的一深度d1，例如约为45埃或是更小。所述晶体锗注入区域236较佳是包含在所述无定形锗注入区域230下的一深度d2，例如约为55埃或是更小。所述晶体锗注入区域236与所述无定形锗注入区域230的总深度d3较佳是包含深度约为例如100埃或是更小。
由于注入程序，可藉由一损害区域234隔开所述无定形锗注入区域230与所述晶体锗注入区域236。注入涉及藉由原子(在此范例中为锗原子)轰击工作部件202，其形成所述工作部件202的物理损害。由于所述损害区域234的位置靠近所述工作部件202的顶部表面232，所以可在后续低温退火步骤中修复或是消灭所述损害区域234，如下所述。
所述锗注入程序形成在所述工作部件202顶部表面232中所注入的锗离子的高斯分布(例如类似比尔曲线一侧的分布)，如图3所示。锗浓度较佳为较高程度230a，其高于各个后续步骤程度230b、230c、230d、236a、236b于所述工作部件202顶部表面下。接近所述工作部件202顶部表面232的顶部部分230中的锗浓度例如可包含约50％的锗或更大，以及50％的硅或是更少。所述无定形锗注入区域230a与230b的上部分，锗的掺杂浓度可包含例如约为1×1018至5×1023原子/立方公分。在所述晶体锗注入区域236b的下部分，锗的掺杂浓度可包含的浓度例如1×1017或更小。在所述低能量浅注入之后，锗的掺杂浓度较佳是在接近所述工作部件202的顶部表面处，形成最高浓度的锗掺质，锗掺植浓度逐渐往下延伸透过所述工作部件202。
在一实施例中，所述无定形锗注入区域的顶部部分230a较佳是包含100％锗。此实施例对于降低所述晶体管的电性有效氧化物厚度特别有效，如下所述。
注意较佳为在注入锗之前，在所述工作部件202上不沉积一牺牲氧化物，而其有时是用于离子注入程序。不使用牺牲氧化物，根据本发明的较佳实施利，可注入更高浓度的锗。特别地，若是不使用牺牲氧化物，则可用低能量5keV或是更低，而注入更高浓度的锗。使用牺牲氧化物需要更高能量，以达到锗注入，以及需要低能量注入，以达到浅注入约100埃或是更小。
再者，根据本发明的实施例，较佳为在所述工作部件202的浅顶部区域中注入锗之后，所述工作部件202不暴露于温度高于938.3℃，其是锗的熔点。将所述工作部件202加热至温度高于938.3℃，恶化影响所述晶体管效能。再者，较佳为在锗注入之后以及在栅极介电质材质沉积之前，不将所述工作部件202加热至高于750℃的温度以延长时间，以避免造成过多的锗扩散至所述工作部件202中。
而后，将所述工作部件202用于低温退火程序，例如温度约为750℃或是更低，达60分钟或是更短。所述低温退火程序可包含例如一固态磊晶再生长(SPER)程序。所述低温退火程序自成所述无定形锗注入区域230，以再结晶化(例如在注入锗之前，无定形注入区域230所在的工作部件顶部区域为晶体)，以及亦修复受损害的区域234，造成单一晶体锗注入区域238，其在所述工作部件的顶部表面232之下具有一深度d4，如图4所示。所述单一晶体锗注入区域238包含再结晶化的无定形锗注入区域230与晶体锗注入区域236。图2中所述无定形含锗区域230与晶体含锗区域236的总深度d3可增加约20埃或是更小至低温退火过程中深度约120或是更小的深度d4，其是由所述工作部件202中锗向下扩散所造成。优点在于由于再结晶化所述无定形注入区域230的退火过程以及修复所述损害234是在低温，所以在低温退火程序中，所述深度d4并不会增加很多(例如仅约120埃或更小)。
而后，例如所述工作部件202的区域(未显示)可注入VT阈值电压。而后可在所述工作部件202的部分上，进行防止贯穿(anti-punch-through)注入，亦如图所示。此外，根据本发明的较佳实施例，在注入锗之前，可在所述工作部件202上进行VT与防止贯穿注入。而后所述工作部件202暴露于另一前栅极清理或是处理，其包含例如以清理处理为基础的HF、HCl或是臭氧，以移除在沟道区域C中所述锗注入区域238上所沈积的任何微粒、污染物或是氧化物粒子。
在所述工作部件202上，沉积一栅极介电材质240，如图4所示。在退火所述工作部件之前，亦可沉积所述栅极介电材质24，请参阅图6至图8。请参阅图4，在一实施例中，所述栅极介电材质240较佳是包含一高k介电材质，其介电常数为4.0或更高。在此实施例中，所述栅极介电材质240较佳是包含HfO2、HfSiOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、SixNy或是SiON，或者所述栅极介电材质240可包含其它高k绝缘材质。所述栅极介电材质240可包含单层材质，或是所述栅极介电材质240可包含两层或多层。在一实施例中，所述栅极介电材质240可包含一或多个这些材质于不同组合或是堆栈层中。可藉由有机化学蒸气沉积(CVD)、原子层沉积(ALD)、金属有机化学蒸气沉积(MOCVD)、物理蒸气沉积(PVD)或是喷气蒸气沉积(JVP)，或者可使用其它合适的沉积技术以沉积所述栅极介电材质240。在一实施例中，所述栅极介电材质240较佳是包含厚度约10埃至60埃，或者所述栅极介电材质240可包含其它尺寸，例如80埃或更小。
本发明实施例特别有利于用于具有高介电常数材质的晶体管设计作为栅极介电材质240，这是由于考量高介电常数材质可以降低有效栅极氧化物厚度，其可藉由本发明的实施例而有效降低。再者，相较于使用习知栅极介电材质，例如SiO2或是SiON，的晶体管，具有高k栅极介电质的晶体管典型地具有较低电子与空穴迁移率，因此另一个理由为本发明的实施例优点在于使用高k栅极介电材质。然而，本发明实施例的优点在于可在使用习知栅极介电材质，例如SiO2或是SiON，的晶体管设计中应用。
在所述栅极介电材质240上沉积一栅极材质242。所述栅极材质242较佳是包含一传导器，例如金属或是多晶硅，或者是可使用其它传导性与半导体材质用于所述栅极材质242。例如，所述栅极材质242可包含TiN、HfN、TaN、完全硅化物栅极材质(FUSI)或是其它金属。所述栅极材质242可包含多个堆栈栅极材质，例如一金属下层与沉积于所述金属下层上的多晶硅帽层(cap layer)或是结合多个金属层而形成栅极电极堆栈。或者，在另一实施例中，所述栅极材质242可包含多晶硅或是其它半导体材质。可使用CVD、PVD、ALD或是其它沉积技术而沉积所述栅极材质242。所述栅极材质242较佳厚度为约1500埃，或者所述栅极材质242可为1000埃至2000埃或是其它尺寸。
使用微影技术将所述栅极材质242与所述栅极介电材质240图案化，以形成一晶体管的栅极242与栅极介电质240，如图5所示。例如，可在所述工作部件202上沉积光阻(未显示)。可将所述光阻图案化成为所欲的图案，作为所述栅极与栅极介电质，以及可使用光阻作为罩幕，将所述栅极材质242与所述栅极介电材质蚀刻，以形成具有所欲图案的所述栅极材质242与栅极介电材质240。而后剥离或移除所述光阻。
注意在所述栅极介电材质240沉积之前，可在沉积所述栅极介电材质240的过程中或是在清理过程，例如湿式前清理(wet pre-clean)中，形成薄接面层244。所述薄接面层244典型厚度为7埃或更小。藉由所述工作部件202中硅或是其它半导体材质与栅极介电材质240中氧化物的作用或是前清理程序，而形成所述薄接面层244。优点在于藉由工作部件202顶部表面中锗的存在(例如230a)，而将所述薄接面层244的厚度最小化，且这是由于在此之后制作程序中仅使用低温退火程序。亦可在所述栅极242与所述栅极介电240之间，形成薄接面层(未显示于图5；请参阅图8)。
而后，根据本发明的较佳实施例，如图5所示，在邻近所述沟道区域C形成一源极区域S与漏极区域D。更特别地，所述源极区域S与所述漏极区域D较佳是至少形成在所述晶体锗注入区域238中。例如，所述源极区域S与所述漏极区域D亦可延伸透过所述晶体锗注入区域238至所述工作部件202中，其位于所述晶体锗注入区域238之下(未显示)。亦可使用任意的延伸注入，而形成所述源极区域D与所述漏极区域D，其可包含使用低能量注入约200eV至1keV，以形成延伸区域220。一间隔材质，例如氮化硅或是其它绝缘体，是沉积在所述整个工作部件202之上，以及而后使用蚀刻程序，例如非等向蚀刻而蚀刻所述间隔材质，留下所述间隔248沉积于所述栅极介电质240与栅极242的侧壁上，如图所示。或者，所述间隔248可更为矩形状，且可藉由使用光阻作为罩幕而被图案化，未显示于图式上。
为了完成所述源极区域S与所述漏极区域D的注入，而后在所述锗注入区域238所暴露的部分上进行第二掺质注入程序，相较于所述延伸区域220所使用的能量，较佳是使用稍高能量注入程序。例如，所述第二注入程序可为5keV至20keV。而后可进行低温退火，以驱动以及激活所述延伸区域220与所述源极S与漏极D区域的掺质。较佳是在938.3℃之下进行所述低温退火，以避免损害所述锗注入区域238中的锗。
所述源极S与漏极D得掺杂区域与延伸区域220延伸于所述间隔248之下，以及侧向延伸于所述栅极242与栅极介电质240之下约100埃或更小，如图5所示。形成源极S与漏极D的低温退火程序较佳是包含温度约938.3℃或是更低，时间约1小时或是更短，以及更佳为温度约900℃或更低，时间约20分钟或更短。所述源极S与漏极D的掺杂区域较佳是厚度约为100埃或是更小。
而后继续装置200的制作程序，以完成所述装置200，较佳为不将半导体装置200用于高温，例如较佳为不将所述半导体装置200暴露于高于938.3℃的温度。
因此，根据本发明的实施例，所形成的晶体管250包含一栅极242、一源极S与一漏极D，其中所述晶体管250沟道区域C包含一浅晶体锗注入区域238形成于其中。所述沟道区域C中锗注入区域238增加所述晶体管装置250的迁移率。所述晶体管装置250具有薄有效氧化物厚度246，其包含一接面层244、高k栅极介电质240以及一薄接面层于所述栅极242与栅极介电质240之间。优点在于由于所述晶体管250未暴露于高温退火程序，例如温度938.3℃或更高，可避免增加所述接面层244的厚度，因而减少有效氧化物厚度246。例如，所述接面层244较佳是厚度为约2埃至约7埃，以及更佳的厚度为约7埃或更小。所述晶体管250对于高驱动电流特别有利，其中最小的有效氧化物厚度很重要，例如与内存及其它装置的高效能(高速度)应用。
沟道区域的锗注入特别可促进具有高k栅极堆栈Ge氧化物(例如GeO2或是GeO)的装置效能Ge氧化物相较于硅氧化物较不安定。由于在工作部件232表面中有锗，硅基质238与高k介电质240之间主要包含硅氧化物的底部接面层244厚度减少，因此可获得晶体管装置250的更小EOT，其对于低功率以及高效能的应用是有利的。此外，锗隔离接近所述工作部件顶部表面232，邻近包含硅氧化物的所述接面氧化物244，在所述接口形成高锗含量(例如图3中的230a)。此更促进所述晶体管装置250的沟道迁移率。因此，此处所描述的锗沟道注入程序对于高k栅极堆栈240应用特别有利。
图6至图8是说明本发明另一实施例的横切示意图，其中使用与图2至图5相同的流程。在图6至图8与图2至图5中不同的类似组件具有相同的符号。为避免重复，图中所示的各个参考符号不再描述。再者，图2至图5中材质层所使用的x02，x04等相同的材质与厚度，其中图2至图5中x＝2，而图6至图8中x＝3。例如，图2至图5中所述高k栅极介电材质240较佳亦使用于图6至图8中的高k栅极介电材质340。
如图6所示，在此实施例中，在低温退火程序之前，沉积所述栅极介电材质340，而后立即在浅注入程序之后，形成无定形锗注入区域330邻近所述工作部件302的顶部表面332，以及在所述无定形锗注入区域330之下沉积一晶体锗注入区域336。此实施例的优点在于由于藉由所述栅极介电质340而抑止锗的向外扩散，所以可保持最大量的锗。在此实施例中，在低温退火程序中，所述栅极介电质240是作为一帽层。例如在图2至图5所示的实施例中，在注入锗之后的低温退火程序中，锗可能会向外扩散至周遭(例如其可蒸发)。然而，藉由在低温退火过程中，在所述工作部件顶部表面332上沉积所述栅极介电质340，可防止锗自所工作部件302的顶部表面322离开。图7是更详细说明图6中的沟道区域C。
注意根据本发明的实施例，所述无定形锗注入区域330的顶部部分330a优点是包含约100％锗。这是有利的，因为锗氧化物(GeO2)不稳定，且不像SiO2容易形成。所以，顶层330a具有100％锗，则所形成的所述接面氧化物344厚度为最小，例如4埃或是更小，如图8所示，以及或者不在高k栅极介电质340与所述锗注入区域338之间形成接面氧化物344(未显示于图式中)。注意接面氧化物352亦可形成在高k栅极介电质340与所述栅极电极342之间，如图8所示。所述晶体管360在所述源极S与所述漏极D区域中可不包含浅延伸区域，而是所述源极S与所述漏极D包含一延伸区域，其侧向延伸于栅极介电质340与栅极电极342的一部分之下。
实验结果：
实验说明具高k介电质的晶体管沟道区域中低能量浅注入锗造成传导性增加与饱和电流增加的晶体管，代表晶体管在沟道区域中的迁移率增加。所述晶体管亦具有可量测的低EOT。
本发明实施例的实验结果如下所述，制成步骤依序列出并请参阅图6至图8。CMOS装置包含NMOS与PMOS晶体管，其包含所制造的锗注入沟道区域。亦使用相同的材质与制造程序而制造一控制晶圆，但是在所述沟道区域中不具有锗注入。以能量0.5keV至4keV，剂量范围5×1015至1×1016锗原子/平方公分，在所实验晶圆的工作部件302顶部表面332中注入锗。在所述工作部件302上沉积一栅极介电质340，其包含45埃的HfSiOx(20％的SiO2与80％的HfO2)。在NH3环境中以700℃将所述工作部件302退火60秒。一栅极材质342包含100埃的TiN以及后续在所述栅极介电质340上沉积1800埃的多晶硅层。将所述栅极材质342与所述栅极介电质340图案化，以形成一栅极342与栅极介电质340。源极与漏极区域S/D的形成是藉由注入As于所述NMOS装置，以及藉由注入BF2于所述PMOS装置，以及在900℃将所述工作部件302退火60秒。
比较沟道区域C中注入锗的晶体管360与沟道区域中无锗的晶体管的电效能。在沟道中具有浅锗注入的晶体管360，其电性有效氧化厚度(EOT)低于平均约10％，且较所述控制晶圆低约1.1埃。锗注入晶圆的饱和电流与传导性高于所述控制晶圆约20％。例如，锗注入晶圆的饱和电流为5.175微安培/微米，而控制晶圆为4.525微安培/微米。锗注入圆的传导性为17.5μSiemens/微米，而控制晶圆为16.2μSiemens/微米。锗晶圆的电子迁移率稍高于控制晶圆约5％。例如，锗晶圆的迁移率为89.6平方公分/电压-秒，而控制晶圆的迁移率为86.1平方公分/电压-秒。当锗注入程序的能量为2keV、剂量为1×1016原子/平方公分锗时，可见锗注入沟道晶体管360的效能。
注意再此处所述的实验结过中，在氨气的环境中进行退火，然而在一较佳实施例中，所述低能量锗注入程序包含其它环境气体，例如氮气。
此处所描述的制作程序的程度可改变。例如，在一较佳实施例中，在锗注入之前，所述工作部件较佳是进行前栅极清理，以在锗注入之前，将所述工作部件表面所存在的氧化物最小化，因而增加所述工作部件顶部表面中所注入的锗浓度。或者，可在制作程序中的其它阶段进行前栅极清理。再一较佳实施例中，以下列流程完成制程步骤：在一工作部件202中形成场氧化物区域204、注入VT注入物、注入防止贯穿注入物、前栅极清理、在沟道区域C中注入浅锗区域、沉积栅极介电质240/340、低温退火、沉积栅极材质242/342、图案化栅极242/342与栅极介电质240/340、注入源极/漏极延伸注入物、形成间隔以及形成深源极与漏极区域S/D。
本发明较佳实施例的优点包含提供晶体管区域250与360及其制作方法，其具有一沟道区域C且具有一浅者注入区域238与338形成于其中。使用低能量与高掺植浓度剂量而注入锗。使用低温退火程序，分别将无定形区230与330以及损害区域234与334再结晶化且将其修复。所述沟道区域C中电子与空穴迁移率增加，且所述有效的氧化物厚度246与346被最小化，这是由于所述工作部件202与302顶部表面232与332的高浓度锗，其将接面氧化物244与344形成最小化。
由于使用低温退火程度以将无定形锗注入区域230与330再结晶化，以及亦形成所述源极S与漏极D区域，实质上并不增加栅极介电质240与340的有效氧化物厚度246与346，造成较薄的有效栅极介电质厚度(或是有效氧化物厚度(EOT))246与346，其包含任何薄接面氧化物层244、344与352与栅极介电质240与340的总厚度。此处所描述的晶体管250与360受惠于降低的热预算与改善的栅极品质。
本发明实施例的另一优点在于可一次在多个晶圆或工作部件202与302中注入锗的能力，例如使用半导体制造中的批次掺质注入处理工具。在一较佳实施例中，在低温退火程序之前，在沟道区域C上形成栅极介电质材质340，以将所述工作部件302中的无定形锗注入区域再结晶化，因而所述栅极介电材质340是作为一帽层，可避免锗向外扩散或是自工作部件302顶部表面蒸发，以及形成工作部件302顶部表面332的锗浓度增加。
同样地，各个图式中仅说明一晶体管。然而，根据本发明的实施例，可同时形成多个晶体管，未显示于图式中。再者，可藉由工作部件的罩幕部份，在单一工作部件上形成PMOS与NMOS晶体管，而处理其它部分。
虽然已详述本发明的实施例与优点，但是可以理解的是可进行许多的改变、替换以及更改，但并不背离本发明所附随权利要求的精神与范围。再者，本发明的范围并不受到说明书中特定实施例的程序、机械、制造、物质组成、装置、方法与步骤的限制。熟知此技艺之人士得以理解本发明的揭露内容、程序、机械、制造、物质组成、装置、方法或是现存的步骤，其执行如同根据本发明的对应实施例相同的功能或是达到相同的结果。因此，所附的权利要求的范围包含程序、机械、制作、物质组成、装置、方法或步骤。

Claims (38)

1.一种晶体管，其包含：
一工作部件，所述工作部件包含一顶部表面；
一晶体注入区域，其位于所述工作部件中，所述晶体注入区域包含锗，其中所述晶体注入区域于所述工作部件中自所述工作部件的顶部表面延伸约120埃或更少；
一栅极介电质，其是沉积于所述晶体注入区域；
一栅极，其沉积于所述栅极介电质上；以及
一源极区域以及一漏极区域，其至少形成于所述工作部件中的所述晶体注入区域中。
2.如权利要求1的晶体管，其中所述晶体注入区域包含的锗浓度约1×1017至约5×1023原子/立方公分。
3.如权利要求1的晶体管，其中所述晶体注入区域包含一顶部部分，其包含约50％或更多的锗。
4.如权利要求3的晶体管，其中所述晶体注入区域顶部部分包含约100％锗。
5.如权利要求3的晶体管，其中所述晶体注入区域顶部部分所包含的厚度为约20埃。
6.如权利要求1的晶体管，其中所述栅极介电质包含介电常数约4或更大的材质。
7.如权利要求6的晶体管，其中所述栅极介电质包含HfO2、HfSiOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、SixNy、SiON或是其组合物。
8.如权利要求1的晶体管，其中所述栅极介电质包含SiO2。
9.如权利要求1的晶体管，其更包含隔离区域，其沉积于所述工作部件中，以及更包含形成在所述栅极与栅极介电质侧壁上并与其相邻的间隔。
10.如权利要求1的晶体管，其中所述工作部件包含一硅绝缘体(SOI)晶圆。
11.一种制造晶体管的方法，所述方法包含：
提供一工作部件，所述工作部件具有一顶部表面；
在所述工作部件的所述顶部表面中注入锗，在所述工作部件的顶部表面中形成一第一含锗区域，以及在所述第一含锗区域下形成一第二含锗区域，所述第一含锗区域自所述工作部件顶部表面下延伸一第一深度，所述第二含锗区域具有第二深度，其延伸于所述第一深度下，在所述工作部件顶部表面下，所述第一与第二深度包含约100埃或更少；
在所述第一含锗区域上，沉积一栅极介电材质；
在所述栅极介电材质上，沉积一栅极材质；
图案化所述栅极材质与栅极介电材质，以在所述第一含锗区域上形成一栅极与一栅极介电质；以及
至少在所述第一含锗区域中，形成一源极区域与一漏极区域。
12.如权利要求11的方法，其中形成所述第一含锗区域包含形成一无定形含锗区域，以及其中形成所述第二含锗区域包含形成一第一晶体含锗区域。
13.如权利要求12的方法，更包含将所述工作部件退火，在沉积所述栅极介电材质之前，将所述无定形含锗区域转换为一第二晶体含锗区域，所述第一晶体含锗区域与所述第二晶体含锗区域包含一单晶体含锗区域，在所述工作部件顶部表面下所述单晶体含锗区域包含一第三深度。
14.如权利要求13的方法，其中所述第三深度约120埃或更小。
15.如权利要求13的方法，其中所述第一深度约45埃或是更小，以及所述第二深度约55埃或是更小。
16.如权利要求13的方法，其中退火所述工作部件包含将所述工作部件加热至温度约750℃或是更低，维持约60分钟或是更短。
17.如权利要求12的方法，更包含退火所述工作部件，在沉积所述栅极介电材质之后，将所述无定形含锗区域转换为一第二晶体含锗区域，所述第一晶体含锗区域与所述第二晶体含锗区域包含一单晶体含锗区域，在所述工作部件顶部表面下所述单晶体含锗区域包含一第三深度。
18.如权利要求17的方法，其中所述第三深度约120埃或更小。
19.如权利要求17的方法，其中所述第一深度约45埃或是更小，以及所述第二深度约55埃或是更小。
20.如权利要求17的方法，其中退火所述工作部件包含将所述工作部件加热至温度约750℃或是更低，维持约60分钟或是更短。
21.如权利要求12的方法，其中在所述工作部件顶部表面中注入锗包含在所述第一含锗区与所述第二含锗区域中形成一损害区域，其更包含退火所述工作部件，将所述无定形含者区域转换为一第二晶体含锗区域，所述第一晶体含锗区域与所述第二晶体含锗区域包含一单晶体含锗区域，以及其中退火所述工作部件会造成在所述第一含锗区域与所述第二含锗区域间的所述损害区域的移除。
22.如权利要求11的方法，其中注入所述锗包含以能量约5keV或更小而注入锗。
23.如权利要求11的方法，其中注入所述锗包含以约1×1015至1×1017原子/平方公分或更小的剂量而注入锗。
24.如权利要求11的方法，其中注入所述锗包含形成所述第一含锗区域，在其顶部部分包含至少80％锗。
25.如权利要求24的方法，其中注入所述锗包含形成所述第一含锗区域，在其顶部部分包含约100％锗。
26.如权利要求11的方法，其中沉积所述栅极介电材质包含沉积一材质，其具有的介电常数约为4.0或更大。
27.如权利要求26的方法，其中沉积所述栅极介电材质包含沉积HfO2、HfSiOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、SixNy、SiON或是其组合物。
28.如权利要求11的方法，其中沉积所述栅极介电材质包含沉积SiO2。
29.如权利要求11的方法，其更包含在所述工作部件顶部表面注入锗之前，在所述工作部件中形成隔离区域。
30.如权利要求11的方法，其更包含在所述栅极与栅极介电质的侧壁上，形成间隔。
31.如权利要求11的方法，其中提供所述工作部件包含提供一硅绝缘体(SOI)晶圆。
32.如权利要求11的方法，其中形成所述源极与漏极区域的温度约938.3℃或更低。
33.一种制造晶体管的方法，所述方法包含：
提供一工作部件，所述工作部件具有一顶部表面；
在所述工作部件的所述顶部表面中注入锗，在所述工作部件的顶部表面中形成一无定形含锗区域，所述无定形含锗区域自所述工作部件顶部表面下延伸约45埃或是更小，其中在所述工作部件顶部表面中注入锗亦在所述无定形含锗区域下形成一第一晶体含锗区域，在所述无定形含锗区域下所述第一晶体含锗区域延伸约55埃或更小；
在所述无定形含锗区域上，沉积一栅极介电材质，所述栅极介电材质具有的介电常数约4.0或更大；
在温度约750℃或是更低，退火所述工作部件60分钟或是更短，再结晶所述无定形含锗区域，以及在所述工作部件顶部表面中形成一单一第二晶体含锗区域，所述单第二晶体含锗区域包含再结晶的无定形含锗区域以及所述第一晶体含锗区域，在所述工作部件顶部表面下所述单一第二晶体含锗区域延伸约120埃或是更小；
在所述栅极介电材质上，沉积一栅极材质；
图案化所述栅极材质与栅极介电材质以在所述单一第二晶体含锗区域上形成一栅极与一栅极介电质；以及
在至少所述第二晶体含锗区域中，形成一源极区域与一漏极区域。
34.如权利要求33的方法，其中在所述工作部件顶部表面中注入锗包含在所述第一含锗区域与所述单一第二含锗区域间形成一损害区域，其更包含退火所述工作部件，将所述无定形含锗区域转换为一第二晶体含锗区域，所述第一晶体含锗区域与所述第二晶体含锗区域包含一单晶体含锗区域，以及其中退火所述工作部件造成在所述第一含锗区域与所述第二含锗区域间的所述损害区域的移除。
35.如权利要求33的方法，其中注入所述锗包含以能量剂量约5keV或更小，以及以约1×1015至1×1017原子/平方公分或更小的剂量来注入锗。
36.如权利要求33的方法，其中注入所述锗包含形成所述第一含锗区域，在其顶部部分包含至少50％锗。
37.如权利要求33的方法，其中沉积所述栅极介电材质包含沉积HfO2、HfSiOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、SixNy、SiON或是其组合物。
38.如权利要求33的方法，其中形成所述源极与漏极区域的温度约938.3℃或更低。
CN200510056031XA 2004-03-22 2005-03-22 沟道中具浅锗注入区的晶体管 Expired - Fee Related CN1674300B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/805720 2004-03-22
US10/805,720 US7094671B2 (en) 2004-03-22 2004-03-22 Transistor with shallow germanium implantation region in channel

Publications (2)

Publication Number Publication Date
CN1674300A true CN1674300A (zh) 2005-09-28
CN1674300B CN1674300B (zh) 2012-10-03

Family

ID=34985291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510056031XA Expired - Fee Related CN1674300B (zh) 2004-03-22 2005-03-22 沟道中具浅锗注入区的晶体管

Country Status (3)

Country Link
US (3) US7094671B2 (zh)
CN (1) CN1674300B (zh)
DE (1) DE102005009974B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构
CN106024600A (zh) * 2015-03-25 2016-10-12 格罗方德半导体公司 短沟道nfet装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737504B2 (ja) * 2004-03-31 2006-01-18 松下電器産業株式会社 半導体装置の製造方法
US7449782B2 (en) * 2004-05-04 2008-11-11 International Business Machines Corporation Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US20060043463A1 (en) * 2004-09-01 2006-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Floating gate having enhanced charge retention
JP4654710B2 (ja) * 2005-02-24 2011-03-23 信越半導体株式会社 半導体ウェーハの製造方法
JP2006278873A (ja) * 2005-03-30 2006-10-12 Seiko Epson Corp 半導体装置およびその製造方法
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
US7413939B2 (en) * 2005-06-10 2008-08-19 Sharp Laboratories Of America, Inc. Method of growing a germanium epitaxial film on insulator for use in fabrication of CMOS integrated circuit
US7488670B2 (en) * 2005-07-13 2009-02-10 Infineon Technologies Ag Direct channel stress
US7473593B2 (en) * 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
US8900980B2 (en) * 2006-01-20 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Defect-free SiGe source/drain formation by epitaxy-free process
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
KR100790740B1 (ko) 2006-12-15 2008-01-02 동부일렉트로닉스 주식회사 실리콘-게르마늄 접합 형성 방법 및 이를 이용한 반도체소자의 제조 방법
US7936017B2 (en) * 2008-05-15 2011-05-03 International Business Machines Corporation Reduced floating body effect without impact on performance-enhancing stress
US8125037B2 (en) * 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
US7838353B2 (en) * 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US8440547B2 (en) 2009-02-09 2013-05-14 International Business Machines Corporation Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering
US8736003B2 (en) * 2009-12-18 2014-05-27 Allegro Microsystems, Llc Integrated hybrid hall effect transducer
KR101783952B1 (ko) * 2011-01-12 2017-10-10 삼성전자주식회사 반도체 장치
US8536043B2 (en) * 2011-01-31 2013-09-17 International Business Machines Corporation Reduced S/D contact resistance of III-V MOSFET using low temperature metal-induced crystallization of n+ Ge
US8828816B2 (en) 2011-05-25 2014-09-09 Globalfoundries Inc. PMOS threshold voltage control by germanium implantation
KR101817131B1 (ko) * 2012-03-19 2018-01-11 에스케이하이닉스 주식회사 게이트절연층 형성 방법 및 반도체장치 제조 방법
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US20150263012A1 (en) * 2014-03-11 2015-09-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof
JP2017139312A (ja) * 2016-02-03 2017-08-10 株式会社Ｓｃｒｅｅｎホールディングス 接合形成方法
CN107604336A (zh) * 2017-09-11 2018-01-19 云南大学 Si基Ge掺杂石墨烯复合材料的制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US5596218A (en) * 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR0136935B1 (ko) * 1994-04-21 1998-04-24 문정환 메모리 소자의 제조방법
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
DE19533313A1 (de) * 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
US5605848A (en) * 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US6403975B1 (en) * 1996-04-09 2002-06-11 Max-Planck Gesellschaft Zur Forderung Der Wissenschafteneev Semiconductor components, in particular photodetectors, light emitting diodes, optical modulators and waveguides with multilayer structures grown on silicon substrates
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
KR100252856B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 소자의 제조 방법
US6696341B1 (en) * 1998-01-21 2004-02-24 Renesas Technology Corp. Method of manufacturing a semiconductor device having electrostatic discharge protection element
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
US6110784A (en) * 1998-07-28 2000-08-29 Advanced Micro Devices, Inc. Method of integration of nitrogen bearing high K film
US6051865A (en) * 1998-11-09 2000-04-18 Advanced Micro Devices, Inc. Transistor having a barrier layer below a high permittivity gate dielectric
CN1168147C (zh) * 1999-01-14 2004-09-22 松下电器产业株式会社 半导体结晶的制造方法
US6291282B1 (en) * 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
JP2000269492A (ja) * 1999-03-16 2000-09-29 Nec Corp 半導体装置の製造方法
JP2001015748A (ja) * 1999-07-01 2001-01-19 Toshiba Corp 半導体装置及びその製造方法
US6060755A (en) * 1999-07-19 2000-05-09 Sharp Laboratories Of America, Inc. Aluminum-doped zirconium dielectric film transistor structure and deposition method for same
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
US6303450B1 (en) * 2000-11-21 2001-10-16 International Business Machines Corporation CMOS device structures and method of making same
WO2002052652A1 (fr) * 2000-12-26 2002-07-04 Matsushita Electric Industrial Co., Ltd. Composant a semi-conducteur et son procede de fabrication
US6563152B2 (en) * 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
JP3678661B2 (ja) * 2001-03-08 2005-08-03 シャープ株式会社 半導体装置
US6815735B2 (en) * 2001-04-18 2004-11-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6528851B1 (en) * 2001-05-31 2003-03-04 Advanced Micro Devices, Inc. Post-silicidation implant for introducing recombination center in body of SOI MOSFET
US7301180B2 (en) * 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
US6358806B1 (en) * 2001-06-29 2002-03-19 Lsi Logic Corporation Silicon carbide CMOS channel
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US6784101B1 (en) * 2002-05-16 2004-08-31 Advanced Micro Devices Inc Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation
US6699764B1 (en) * 2002-09-09 2004-03-02 Sharp Laboratories Of America, Inc. Method for amorphization re-crystallization of Si1-xGex films on silicon substrates
JP4427451B2 (ja) * 2002-10-30 2010-03-10 株式会社日立国際電気 基板処理装置
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6821868B2 (en) * 2002-12-27 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
US7223679B2 (en) * 2003-12-24 2007-05-29 Intel Corporation Transistor gate electrode having conductor material layer
US7005333B2 (en) * 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730370A (zh) * 2012-10-15 2014-04-16 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构
CN103730370B (zh) * 2012-10-15 2017-03-01 台湾积体电路制造股份有限公司 提升mosfet性能和nbti的方法和结构
CN106024600A (zh) * 2015-03-25 2016-10-12 格罗方德半导体公司 短沟道nfet装置
CN106024600B (zh) * 2015-03-25 2019-04-12 格罗方德半导体公司 短沟道nfet装置

Also Published As

Publication number Publication date
CN1674300B (zh) 2012-10-03
US20050205858A1 (en) 2005-09-22
US7417248B2 (en) 2008-08-26
US20060228875A1 (en) 2006-10-12
DE102005009974A1 (de) 2005-12-22
DE102005009974B4 (de) 2013-11-07
US7094671B2 (en) 2006-08-22
US20060252238A1 (en) 2006-11-09
US7312137B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
CN1674300B (zh) 沟道中具浅锗注入区的晶体管
CN106067479B (zh) 半导体结构及其制造方法
CN1237592C (zh) 半导体器件中晶体管的形成方法
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
US7312500B2 (en) Manufacturing method of semiconductor device suppressing short-channel effect
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
US20060205131A1 (en) Method for fabricating semiconductor device
JP2010272782A (ja) 半導体装置及びその製造方法
CN102087980A (zh) 高性能半导体器件及其形成方法
CN1858913A (zh) 半导体器件及其制造方法
US7799628B2 (en) Advanced metal gate method and device
US8518784B2 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for threshold adjustment
CN102142369A (zh) 一种改善SiC器件性能的方法
CN110034067A (zh) 半导体器件及其形成方法
CN101055851A (zh) 互补金属氧化物半导体及其形成方法
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
US20060270166A1 (en) Laser spike annealing for gate dielectric materials
US20060081928A1 (en) Isolation spacer for thin SOI devices
JP2004165470A (ja) 半導体装置及びその製造方法
US20090294806A1 (en) Method of Improving Minority Lifetime in Silicon Channel and Products Thereof
US7098119B2 (en) Thermal anneal process for strained-Si devices
KR100605175B1 (ko) 반도체 소자의 게이트 유전막 제조 방법
CN106298476B (zh) 一种半导体器件的制造方法
CN1531110A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

CF01 Termination of patent right due to non-payment of annual fee