CN103730370B - 提升mosfet性能和nbti的方法和结构 - Google Patents

提升mosfet性能和nbti的方法和结构 Download PDF

Info

Publication number
CN103730370B
CN103730370B CN201310206600.9A CN201310206600A CN103730370B CN 103730370 B CN103730370 B CN 103730370B CN 201310206600 A CN201310206600 A CN 201310206600A CN 103730370 B CN103730370 B CN 103730370B
Authority
CN
China
Prior art keywords
semiconductor substrate
mask layer
effect transistor
type field
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310206600.9A
Other languages
English (en)
Other versions
CN103730370A (zh
Inventor
庄学理
陈柏年
吴伟成
杨宝如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/774,663 external-priority patent/US8846510B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103730370A publication Critical patent/CN103730370A/zh
Application granted granted Critical
Publication of CN103730370B publication Critical patent/CN103730370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明提供了提升MOSFET性能和NBTI的方法和结构，并公开了形成p型场效晶体管（pFET）结构的方法的一个实施例。该方法包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出半导体衬底的半导体区；通过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。

Description

提升MOSFET性能和NBTI的方法和结构
交叉参考
本申请要求2012年10月15日提交的标题为“Method And Structure to BoostMOSFET Performance And NBTI”的美国临时专利申请第61/713,942号的优先权，其内容完全结合于此作为参考。
技术领域
本发明总的来说涉及集成电路，更具体地，涉及提升MOSFET性能和NBTI的方法和结构。
背景技术
集成电路已发展到具有诸如32nm、28nm和20nm的更小部件尺寸的先进技术。在这些先进的技术中，场效应晶体管（FET）包括三维晶体管，每一个晶体管都具有用于提高器件性能的鳍状FET（FinFET）结构。在FET中，栅极堆叠件包括用作金属电极的金属和用作栅极电介质的高k介电材料。然而，现有的方法和结构在器件的性能和可靠性方面还有各种问题和缺点。例如，电荷散射是在与金属电极和高k栅极电介质相关联的亚40nm技术中限制FET的迁移率和可扩缩性的因素。在另一个实例中，在成本和性能方面，三维FinFET结构是复杂且昂贵的。其他实例包括不良的短沟道效应以及由掺杂物波动引起的失配和变化。
因此，为了提高性能和降低制造成本，需要解决这些问题的FET器件的结构和方法。
发明内容
根据本发明的一个方面，提供了一种形成p型场效晶体管（pFET）结构的方法，包括：在半导体衬底上形成掩模层，掩模层包括开口，开口露出其中的半导体衬底的半导体区；穿过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。
优选地，该方法还包括：在半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定与其他半导体区分隔的半导体区。
优选地，该方法还包括：在形成n阱并且执行Ge沟道注入后，去除掩模层。
优选地，该方法还包括：在半导体衬底上和半导体区内形成栅极堆叠件；以及在n型阱内形成p型掺杂物的源极部件和漏极部件并且栅极堆叠件夹置在源极部件和漏极部件之间。
优选地，栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
优选地，通过先栅极工艺和后栅极工艺中的一种工艺形成栅极堆叠件。
优选地，掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。
优选地，掩模层包括光刻胶材料。
优选地，形成掩模层包括：在半导体衬底上沉积掩模材料薄膜；以及通过光刻工艺来图案化掩模材料薄膜以形成具有开口的掩模层。
优选地，执行Ge沟道注入包括：以范围在约2KeV至约15KeV之间的偏置功率，使用Ge掺杂物来执行Ge离子注入工艺。
优选地，执行Ge沟道注入包括：以范围在约5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。
根据本发明的另一方面，提供了一种方法，包括：在半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定半导体衬底内与其他半导体区分隔的半导体区；在半导体衬底上形成掩模层，图案化掩模层以形成露出半导体区的开口；穿过掩模层的开口对半导体衬底执行n型掺杂物的第一离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）的第二离子注入，在n阱内形成Ge沟道注入区。
优选地，该方法还包括：在半导体衬底上和半导体区内形成栅极堆叠件；以及在n阱内形成p型掺杂物的源极部件和漏极部件并且栅极堆叠件夹置在源极部件和漏极部件之间。
优选地，栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
优选地，形成掩模层包括：在半导体衬底上沉积掩模材料；以及通过光刻工艺来图案化掩模材料以形成具有开口的掩模层。
优选地，掩模材料包括介电材料和光刻胶材料中的一种。
优选地，执行Ge沟道注入包括：以范围在约2KeV至约15KeV之间的偏置功率以及范围在约5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。
根据本发明的又一方面，提供了一种p型场效晶体管（pFET）结构，包括：具有n型掺杂物的n阱，形成在半导体衬底内；沟道区，形成在n阱内；栅极堆叠件，形成在沟道区上；源极部件和漏极部件，形成在n阱内并且沟道区夹置在源极部件和漏极部件之间；以及其中，沟道区包括原子浓度小于约3%的锗（Ge）。
优选地，沟道区在垂直于半导体衬底的方向上具有不均匀的Ge掺杂浓度，其中，最大的Ge掺杂浓度远离半导体衬底的顶面；以及平均Ge掺杂浓度在约4×1020/cm3至约1.5×1022/cm3之间的范围内。
优选地，栅极堆叠件包括高k介电材料层和位于高k介电材料层上的金属层。
附图说明
当参照附图阅读时，根据以下详细描述最好理解本发明的方面。需要强调的是，根据工业的标准惯例，各种部件没有按照比例绘制。事实上，为了清楚地讨论，可任意增大或减小各个部件的尺寸。
图1至图4是根据一个或多个实施例的处于各个制造阶段的半导体结构的截面图；
图5是根据一个实施例中的本发明的各个方面制造图4中的半导体结构的方法的流程图。
具体实施方式
应该理解，为了实现各个实施例的不同特征，以下发明提供了许多不同的实施例或实例。下文描述了部件和配置的具体实例以简化本发明。当然，这些只是实例并不用于限制。此外，本发明可在各个实例中重复参考数字和/或字母。这种重复是为了简化和清楚但其自身并不表明所讨论的各个实施例和/或配置之间的关系。而且，在下文的描述中，第一部件形成在第二部件上方或第二部件上可包括第一部件和第二部件形成为直接接触的实施例，并且还可包括在第一部件和第二部件之间形成附加的部件使得第一部件和第二部件不直接接触的实施例。
图1至图4是根据一个或多个实施例的处于各个制造阶段的半导体结构100的截面图。在一个实施例中，半导体结构100包括一个或多个场效晶体管（FET）。
参照图1，半导体结构100包括半导体衬底110。半导体衬底110包括硅。可选地，衬底包括锗、硅锗或其他适合的半导体材料。在另一个实施例中，半导体衬底110包括通过适合技术（诸如被称为注氧隔离（SIMOX）的技术）形成的用于隔离的隐埋介电材料层。在一些实施例中，衬底110可以是诸如绝缘体上硅（SOI）的绝缘体上半导体。
各个浅沟槽隔离（STI）部件112形成在半导体衬底110中，并且限定了诸如半导体区114a和114b的各个半导体区（或有源区）114。通过STI部件112将半导体区114相互分隔和隔离。在一个实例中，半导体衬底110的顶面和STI部件112的顶面可以是共面的，得到共有的顶面。在一个实施例中，形成STI部件112包括：形成具有限定STI部件112的区域的开口的硬掩模；通过硬掩模的开口来蚀刻半导体衬底110以形成沟槽；沉积介电材料以填充沟槽；以及执行化学机械抛光（CMP）工艺。作为用于说明的一个实施例，STI部件112的深度在约30nm至约250nm之间的范围内。
在一个实施例中，形成STI部件112还包括在CMP后去除硬掩模。在另一个实施例中，硬掩模包括通过热氧化形成的氧化硅层和通过化学汽相沉积（CVD）形成在氧化硅层上的氮化硅。在又一个实施例中，在CMP工艺后去除硬掩模。
在另一个实施例中，沉积介电材料还包括热氧化沟槽，然后通过CVD工艺用诸如氧化硅的介电材料填充沟槽。在一个实例中，用于填充沟槽的CVD工艺包括高密度等离子体CVD（HDPCVD）。
在一个实施例中，半导体区114a被设计用于p型FET（pFET）而半导体区114b被设计用于n型FET（nFET）。
仍然参照图1，在半导体结构100上形成掩模层118，然后对其进行图案化形成一个或多个开口120，开口120被设计用于在一些半导体区114内形成一个或多个n型阱（n阱）。在本实施例中，n阱将形成在半导体区114a中。掩模层118阻止离子注入，使得离子注入只施加于掩模层118的开口120内的半导体区。
在一个实施例中，掩模层118是硬掩模并且包括诸如氮化硅（SiN）、氧化硅（SiO）、氮氧化硅（SiON）或它们的组合的介电材料。在一个实例中，硬掩模包括形成在衬底110上的热氧化硅薄膜和形成在热氧化硅薄膜上的SiN薄膜。进一步地，在该实例中，通过热氧化工艺形成热氧化硅薄膜层，以及通过CVD工艺形成SiN薄膜。通过包括光刻工艺和蚀刻工艺的步骤来进一步图案化硬掩模以形成开口120。在本实施例中，使用包括光刻胶涂覆、软烘、曝光、曝光后烘焙（PEB）、显影和硬烘的光刻工艺在硬掩模上形成图案化的光刻胶层。然后，穿过图案化的光刻胶层的开口对硬掩模进行蚀刻，通过蚀刻工艺形成图案化的硬掩模。此后，可使用诸如湿式剥离或等离子体灰化的适合工艺去除图案化的光刻胶层。在一个实例中，蚀刻工艺包括应用干（或等离子体）蚀刻来去除图案化的光刻胶层的开口内的硬掩模。在另一个实例中，蚀刻工艺包括应用等离子体蚀刻来去除图案化的光刻胶层的开口内的SiN薄膜，以及用氟化氢（HF）溶液进行湿蚀刻来去除图案化的光刻胶层的开口内的SiO薄膜。
在另一个实施例中，掩模层118包括光刻胶材料，并且图案化的光刻胶层直接用作注入掩模。光刻胶材料对光子敏感且阻止离子注入（可选或此外地，被用作蚀刻掩模时阻止蚀刻）。在这种情况下，掩模层118是图案化的光刻胶层。图案化的光刻胶层的形成类似于所述图案化硬掩模的光刻胶层的形成。
在光刻工艺的本实施例中，使用光掩模。掩模包括具有各种部件并且限定一个或多个n阱的各个区的图案。光掩模和对应的光刻工艺可使用适合的技术。在一个实例中，光掩模是包括透明衬底（在一个实例中由熔融石英制成）和设置在透明衬底上的不透明层（在一个实例中由铬制成）的二元光掩模。图案化不透明层以限定n阱区。在其他实例中，光掩模可包括相移掩模（PSM）或其他适合的光掩模。
在另一个实施例中，光刻工艺可采用诸如电子束（e-beam）的其他适合的技术来形成图案化的光刻胶层。在这种情况下，光刻胶材料对电子敏感。除去光掩模，并且根据数据库中限定的图案以电子束直写模式来曝光光刻胶层。其他可选择使用的光刻工艺可包括离子光刻工艺或分子印迹。
参照图2，在一个或多个半导体区114内形成n阱122。n阱122包括分布在将要形成pFET的有源区内的诸如磷（P）的n型掺杂物。通过诸如一次或多次离子注入的适合掺杂工艺穿过掩模层118的开口120将n型掺杂物引入到n阱122中。因为掩模层118阻止离子注入，所以离子被掩模层118阻挡且只能被引入到掩模层118的开口内的半导体区。在用作说明的本实例中，在半导体区114a内形成n阱122。在一个实例中，n阱122的对应掺杂浓度可在约1016至1018cm-3之间的范围内。在另一个实例中，n阱122的厚度可在约0.5微米至2微米之间的范围内。
仍然参照图2，使用相同的掩膜层118，应用锗（Ge）沟道注入工艺将Ge引入到衬底110内，使得在半导体衬底110内形成一个或多个沟道注入区124。因为使用用于形成n阱122的相同掩模层118来执行Ge沟道注入工艺，所以在形成n阱122的对应半导体区内形成沟道注入区124。换言之，在n阱122内形成Ge沟道注入区124。
通过一次或多次离子注入形成Ge沟道注入区124。Ge被引入到掩模层118的开口120内的半导体衬底110内。在扩散和随后由扩散引起的退火后，掺杂物Ge从顶面到一定深度（Ge深度）分布在对应的n阱122中。在一个实例中，Ge沟道注入区124从半导体衬底110的顶面延伸至n阱122，其中Ge深度在约6nm至约12nm之间的范围内。特别地，垂直方向上（垂直于半导体衬底110顶面的方向）Ge的掺杂分布是不均匀的。在垂直方向上Ge掺杂浓度分布中，最大的掺杂浓度在大约Ge深度的一半处。在接近半导体衬底的顶面和接近Ge深度时，Ge掺杂浓度从最大掺杂浓度开始下降。在一个实施例中，Ge的平均掺杂浓度在约4×1014和约1016cm-2之间的范围内。具体地，Ge沟道注入区124内的Ge原子浓度小于约3%。
通过离子注入将掺杂物Ge引入到Ge沟道注入区124。在一个实施例中，Ge注入工艺中Ge的注入量被设计为在约5×1014至约1016cm-3之间的范围内。在另一个实施例中，通过等离子体能量范围在约2KeV至约15Kev之间的一次离子注入来形成Ge沟道注入区124。
Ge沟道注入区124被设计为改变pFET的沟道区的组成，使得对应的功函被调整以提高器件性能，诸如减小pFET的阈值电压。考虑到沟道区的适合功函来设计Ge的掺杂浓度。因为通过离子注入而不是外延生长引入Ge，所以降低了制造成本。具体地，在形成n阱122的工艺中用作注入掩模的相同掩模层118在Ge沟道注入中也用作注入掩模，所以没有附加的光刻工艺和其他的工艺步骤。对应的制造工序被简化且生产周期被缩短。
参照图3，在形成n阱122和Ge沟道注入区124后，可通过诸如湿蚀刻的适合工艺来去除掩模层118。
以下参照图4描述后续其他操作以形成半导体衬底114a中的pFET的其他部件。为了简化，只示出了半导体区114a。
在半导体区114a上形成栅极堆叠件130。栅极堆叠件130包括设置在半导体衬底110上的栅极介电部件132和设置在栅极介电部件132上的栅电极134。半导体结构100还可包括设置在栅极堆叠件130的侧壁上的栅极间隔件136。
栅极介电部件132包括栅极介电材料，诸如氧化硅或具有较高介电常数的适合介电材料（高k介电材料）。在本实施例中，栅极介电部件132包括多个介电材料层。例如，栅极介电部件132包括诸如氧化硅的界面介电层和位于界面层上的高k介电材料层。栅电极134包括导电材料层，诸如掺杂多晶硅、金属、金属合金和/或金属硅化物。在一个实施例中，栅电极134包括多个导电材料层。例如，栅电极134包括位于栅极介电部件132上的具有适当功函的第一导电层以及位于第一导电层上的第二导电层。在一个实例中，第一导电层包括氮化钽或氮化钛。在另一个实例中，第二导电层包括铝、钨、铜、掺杂多晶硅或它们的组合。通过沉积和各向异性蚀刻（诸如干蚀刻）形成栅极间隔件136。栅极间隔件136包括介电材料，诸如氧化硅、碳化硅、氮化硅或氮氧化硅。
在各个实施例中，通过先栅极工艺或后栅极工艺形成栅极堆叠件130。在先栅极工艺中，栅极介电层沉积在半导体衬底110上并且栅电极层沉积在栅极介电层上，实施包括光刻工艺和蚀刻工艺的步骤来图案化栅极介电层和栅电极层从而形成栅极堆叠件。在后栅极工艺中，通过沉积和图案化来形成伪栅极堆叠件；通过沉积和抛光（诸如化学机械抛光（CMP））在伪栅极堆叠件上形成层间介电（ILD）材料；去除伪栅极堆叠件，以及通过适合的步骤（诸如包括沉积和CMP的步骤）形成栅极堆叠件130。此外，在后栅极工艺中，当去除伪栅极堆叠件时，包括对应的栅极电介质和栅电极的伪栅极堆叠件被全部去除或者只有部分被去除（诸如只去除栅电极）。
仍然参照图4，通过一次或多次诸如硼（B）的p型掺杂物的离子注入在n阱内形成源极和漏极。在本实施例中，源极和漏极包括轻掺杂漏极（LDD）部件138和重掺杂源极和漏极（S/D）部件140。在一个实施例中，通过一次离子注入形成LDD部件138；在栅极堆叠件（在先栅极工艺中为栅极堆叠件130或者在后栅极工艺中为伪栅极堆叠件）的侧壁上形成栅极间隔件136；然后通过另一次离子注入形成重掺杂S/D部件140。因此，由于栅极间隔件136，重掺杂S/D部件140与LDD部件138发生偏移。可随后进行热退火工艺以用来活化。沟道区142被限定在Ge沟道注入区124内的源极和漏极之间。具体地，沟道区142夹置在LDD部件138之间。沟道区142是Ge掺杂，因此也被称为Ge掺杂沟道区142。
因此，在半导体区114a内形成的pFET包括n阱122、Ge沟道区142、源极和漏极、栅极堆叠件130。各种优点可在不同的实施例中表现出来。在一个实施例中，通过Ge沟道注入，沟道区142的功函被适当调整以提高器件性能。在另一个实施例中，通过Ge沟道注入，短沟道效应被减小或消除。在又一个实施例中，通过Ge沟道注入，实验发现掺杂物的波动减小，因此，减少了不同晶体管之间的器件性能的变化。在又一个实施例中，负偏压温度不稳定性（NBTI）大幅减小，其中NBTI会引起pFET的可靠性问题。在又一个实施例中，通过Ge沟道注入减小了电荷散射。因此，提高了pFET的载流子迁移率。在又一个实施例中，通过Ge沟道注入漏极还提高了漏极有效电流Ideff和源极截止电流Isoff。而且，所公开的pFET和对应的方法提高了pFET结构的可扩缩性并且将平面FET结构扩展至先进技术节点（诸如具有高k电介质和金属栅极的亚40nm FET技术）。
可通过相应的操作形成其他部件。在一个实例中，通过诸如化学汽相沉积（CVD）的沉积技术和抛光（通过CMP来平坦化顶面）来形成ILD材料。在另一个实施例中，形成互连结构，并且互连结构包括被配置为连接各种器件以形成功能电路的各种导电部件（诸如金属线、接触部件和通孔部件）。
图5是根据一个或多个实施例中的本发明的各个方面形成pFET的方法150的流程图。方法150包括操作152，其中提供诸如硅晶圆的半导体衬底110。
方法150包括操作154，其中形成多个STI部件以通过STI部件限定相互分隔的各个半导体区。在一个实例中，以包括在半导体衬底上形成图案化的掩模层、穿过图案化掩模层的开口蚀刻半导体衬底以形成沟槽、沉积介电材料以填充沟槽以及通过CMP平坦化顶面的工艺顺序形成STI部件。
方法150包括操作156，其中形成被图案化为具有一个或多个开口的掩模层使得通过开口露出下面的半导体衬底。在随后的离子注入工艺中，掩模层被用作离子注入掩模。在一个实施例中，掩模层是具有介电材料的硬掩模并且通过包括沉积、光刻工艺和蚀刻的步骤形成。例如，沉积介电材料（氧化硅、氮化硅、氮氧化硅或它们的组合）层，在介电材料层上形成图案化的光刻胶层，以及应用蚀刻工艺来去除光刻胶层的开口内的介电材料。随后去除图案化的光刻胶层。通过包括涂覆、曝光和显影的光刻工艺来形成图案化的光刻胶层。在另一个实施例中，掩模层包括图案化的光刻胶层。
方法150包括操作158，其中将掩模层用作离子注入掩模来对半导体衬底执行第一离子注入以形成n阱。第一离子注入使用诸如磷的n型掺杂物。
方法150包括操作160，其中将相同掩模层用作离子注入掩模来对半导体衬底执行第二离子注入（或Ge沟道注入工艺）以在n阱中形成Ge沟道注入区。第二离子注入使用Ge掺杂物。应用Ge沟道注入工艺来将Ge引入n阱，使得在n阱中形成Ge沟道注入区。具体地，使用用于形成n阱的相同掩模层来执行Ge沟道注入工艺。
在一个实例中，Ge沟道注入区从半导体衬底的顶面延伸至n阱，其中Ge深度在约6nm至约12nm之间的范围内。特别地，垂直方向上（垂直于半导体衬底的顶面的方向）Ge的掺杂分布是不均匀的。在垂直方向上Ge掺杂浓度分布中，最大的掺杂浓度在大约Ge深度的一半处。在接近半导体衬底的顶面和接近Ge深度时，Ge的掺杂浓度从最大掺杂浓度开始下降。
在一个实施例中，Ge的平均掺杂浓度在约4×1014和约1016cm-2之间的范围内。具体地，Ge沟道注入区内的Ge原子浓度小于约3%。
在另一个实施例中，Ge注入工艺中Ge的注入量被设计为在约5×1014至约1016cm-2之间的范围内。在又一个实施例中，通过等离子体能量范围在约2KeV至约15Kev之间的一次离子注入来形成Ge沟道注入区。
在一个实施例中，方法150可包括在第一和第二离子注入后去除掩模层的操作。在另一个实施例中，方法150包括在n阱上形成栅极堆叠件的操作。栅极堆叠件包括栅极介电层和栅电极层。形成栅极堆叠件包括沉积以及进一步包括光刻工艺和蚀刻的图案化。根据各个实例，栅极堆叠件可包括在先栅极工艺或后栅极工艺中形成的高k介电材料和金属电极。在另一个实施例中，方法150包括在n阱内形成p型掺杂物的源极和漏极的操作。在一个实例中，源极和漏极包括通过各种离子注入工艺形成的轻掺杂漏极（LDD）部件以及重掺杂源极和漏极（S/D）部件。因此，所形成的pFET包括n阱、源极和漏极以及栅极堆叠件。特别地，pFET包括Ge掺杂的沟道区。
可在该方法的操作之前、期间和之后实施其他制造步骤。在一个实施例中，在半导体衬底上形成层间介电（ILD）层。ILD层包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。通过诸如CVD的适合技术来形成ILD层。例如，可实施高密度等离子体CVD以形成ILD层。
在另一个实施例中，该方法还包括形成被设计为连接各种器件（包括pFET）以形成功能电路的各种互连部件的步骤。互连部件包括诸如接触件和通孔的垂直互连件以及诸如金属线的水平互连件。各种互连部件可使用包括铜、钨和硅化物的各种导电材料。在一个实例中，镶嵌工艺用于形成基于铜的多层互连结构。在另一个实施例中，钨用于形成接触孔中的钨插塞。在另一个实例中，硅化物用于在源极和漏极上形成各种接触件以减小接触阻抗。
本发明可用于各种应用中，诸如逻辑电路、动态随机存储器（DRAM）、静态随机存储器（SRAM）单元、闪存或图像传感器。作为用作说明的实例，逆变环形振荡器可结合通过方法150形成的pFET结构。
因此，本发明提供了一种形成p型场效晶体管（pFET）结构的方法。该方法包括：在半导体衬底上形成掩模层，掩模层包括开口，该开口露出半导体衬底的半导体区；通过掩模层的开口对半导体衬底执行n型掺杂物的离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）沟道注入，在n阱中形成Ge沟道注入区。
在一个实施例中，该方法还包括在半导体衬底内形成多个浅沟槽隔离（STI）部件，由此通过STI部件限定与其他半导体区分隔的半导体区。
在另一个实施例中，该方法还包括在形成n阱和执行Ge沟道注入后，去除掩模层。
在又一个实施例中，该方法还包括在半导体衬底上和半导体区内形成栅极堆叠件；以及在n型阱中形成p型掺杂物的源极和漏极部件并且栅极堆叠件夹置在源极和漏极部件之间。栅极堆叠件可包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。可通过先栅极工艺和后栅极工艺中的一种形成栅极堆叠件。
在又一个实施例中，掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。在又一个实施例中，掩模层包括光刻胶材料。
在又一个实施例中，形成掩模层包括在半导体衬底上沉积掩模材料薄膜；以及通过光刻工艺图案化掩模材料薄膜以形成具有开口的掩模层。
在又一个实施例中，执行Ge沟道注入包括以范围在约2KeV至约15KeV之间的偏置功率使用Ge掺杂物执行Ge离子注入工艺。
在又一个实施例中。执行Ge沟道注入包括以范围在约5×1014/cm2至1016/cm2之间的掺杂剂量使用Ge掺杂物来执行Ge离子注入工艺。
本发明还提供了形成pFET结构的方法的另一实施例。该方法包括：在半导体衬底内形成多个浅沟槽隔离（STI）部件，由此通过STI部件限定半导体衬底内与其他半导体区分隔的半导体区；在半导体衬底上形成掩模层；图案化掩膜层以形成露出半导体区的开口；穿过掩模层的开口对半导体衬底执行n型掺杂物的第一离子注入，在半导体区内形成n型阱（n阱）；以及穿过掩模层的开口对半导体衬底执行锗（Ge）的第二离子注入，在n阱中形成Ge沟道注入区。
在一个实施例中，该方法包括在半导体衬底上和半导体区内形成栅极堆叠件，还包括在n阱内形成p型掺杂物的源极和漏极部件并且栅极堆叠件夹置在源极和漏极部件之间。栅极堆叠件可包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
在又一个实施例中，形成掩模层包括：在半导体衬底上沉积掩模材料；以及通过光刻工艺来图案化掩模材料以形成具有开口的掩模层。掩模材料可包括介电材料和光刻胶材料中的一种。
在又一个实施例中，执行Ge沟道注入包括以范围在约2KeV至约15KeV之间内的偏置功率以及以范围在约5×1014/cm2至约1016/cm2之间的掺杂剂量使用Ge掺杂物来执行Ge离子注入工艺。
本发明还包括p型场效晶体管（pFET）结构的实施例，该pFET结构包括：具有n型掺杂物的n阱，形成在半导体衬底内；沟道区，形成在n阱内；栅极堆叠件，形成在沟道区上；源极和漏极部件，形成在n阱内并且沟道区夹置在源极和漏极部件之间；其中沟道区包括原子浓度小于约3%的锗（Ge）。
在一个实施例中，沟道区包括在垂直于半导体衬底的方向上不均匀的Ge掺杂浓度，其中最大Ge掺杂浓度远离半导体衬底的顶面，并且平均Ge掺杂浓度在约4×1020/cm3至约1.5×1022/cm3之间的范围内。
在另一个实施例中，栅极堆叠件包括高k介电材料层和位于高k介电材料层上的金属层。
以上已概括了几个实施例的特征。本领域的技术人员应理解，他们可容易使用本发明作为用于执行与本发明所介绍实施例相同的目的和/或实现相同优点的用于设计或修改其他工艺和结构的基础。本领域的技术人员也应该理解，这些等效结构不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可做出各种改变、替换和变化。

Claims (20)

1.一种形成p型场效晶体管(pFET)结构的方法，所述方法包括：
在半导体衬底上形成掩模层，所述掩模层包括开口，所述开口露出其中的所述半导体衬底的半导体区；
穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的离子注入，在所述半导体区内形成n型阱(n阱)；以及
穿过所述掩模层的所述开口对所述半导体衬底执行锗(Ge)沟道注入，在所述n型阱中形成Ge沟道注入区，其中
最大的Ge掺杂浓度远离所述半导体衬底的顶面。
2.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：在所述半导体衬底内形成多个浅沟槽隔离(STI)部件，从而通过浅沟槽隔离部件限定与其他半导体区分隔的半导体区。
3.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：在形成所述n型阱并且执行所述锗沟道注入后，去除所述掩模层。
4.根据权利要求1所述的形成p型场效晶体管结构的方法，还包括：
在所述半导体衬底上和所述半导体区内形成栅极堆叠件；以及
在所述n型阱内形成p型掺杂物的源极部件和漏极部件并且所述栅极堆叠件夹置在所述源极部件和所述漏极部件之间。
5.根据权利要求4所述的形成p型场效晶体管结构的方法，其中，所述栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
6.根据权利要求4所述的形成p型场效晶体管结构的方法，其中，通过先栅极工艺和后栅极工艺中的一种工艺形成所述栅极堆叠件。
7.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，所述掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。
8.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，所述掩模层包括光刻胶材料。
9.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，形成所述掩模层包括：
在所述半导体衬底上沉积掩模材料薄膜；以及
通过光刻工艺来图案化所述掩模材料薄膜以形成具有所述开口的掩模层。
10.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，执行所述Ge沟道注入包括：以范围在2KeV至15KeV之间的偏置功率，使用Ge掺杂物来执行Ge离子注入工艺。
11.根据权利要求1所述的形成p型场效晶体管结构的方法，其中，执行所述Ge沟道注入包括：以范围在5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。
12.一种形成p型场效晶体管结构的方法，包括：
在半导体衬底内形成多个浅沟槽隔离(STI)部件，从而通过浅沟槽隔离部件限定所述半导体衬底内与其他半导体区分隔的半导体区；
在所述半导体衬底上形成掩模层，图案化所述掩模层以形成露出所述半导体区的开口；
穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的第一离子注入，在所述半导体区内形成n型阱(n阱)；以及
穿过所述掩模层的所述开口对所述半导体衬底执行锗(Ge)的第二离子注入，在所述n型阱内形成Ge沟道注入区，其中
最大的Ge掺杂浓度远离所述半导体衬底的顶面。
13.根据权利要求12所述的形成p型场效晶体管结构的方法，还包括：
在所述半导体衬底上和所述半导体区内形成栅极堆叠件；以及
在所述n型阱内形成p型掺杂物的源极部件和漏极部件并且所述栅极堆叠件夹置在所述源极部件和所述漏极部件之间。
14.根据权利要求13所述的形成p型场效晶体管结构的方法，其中，所述栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
15.根据权利要求13所述的形成p型场效晶体管结构的方法，其中，形成所述掩模层包括：
在所述半导体衬底上沉积掩模材料；以及
通过光刻工艺来图案化所述掩模材料以形成具有所述开口的掩模层。
16.根据权利要求15所述的形成p型场效晶体管结构的方法，其中，所述掩模材料包括介电材料和光刻胶材料中的一种。
17.根据权利要求12所述的形成p型场效晶体管结构的方法，其中，执行所述Ge沟道注入包括：以范围在2KeV至15KeV之间的偏置功率以及范围在5×1014/cm2至1016/cm2之间的掺杂剂量，使用Ge掺杂物来执行Ge离子注入工艺。
18.一种p型场效晶体管(pFET)结构，包括：
具有n型掺杂物的n阱，形成在半导体衬底内；
沟道区，形成在所述n阱内；
栅极堆叠件，形成在所述沟道区上；
源极部件和漏极部件，形成在所述n阱内并且所述沟道区夹置在所述源极部件和所述漏极部件之间；以及
其中，所述沟道区包括原子浓度小于3％的锗(Ge)，其中
最大的Ge掺杂浓度远离所述半导体衬底的顶面。
19.根据权利要求18所述的p型场效晶体管结构，其中，所述沟道区在垂直于所述半导体衬底的方向上具有不均匀的Ge掺杂浓度；以及
平均Ge掺杂浓度在4×1020/cm3至1.5×1022/cm3之间的范围内。
20.根据权利要求18所述的p型场效晶体管结构，其中，所述栅极堆叠件包括高k介电材料层和位于所述高k介电材料层上的金属层。
CN201310206600.9A 2012-10-15 2013-05-29 提升mosfet性能和nbti的方法和结构 Active CN103730370B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261713942P 2012-10-15 2012-10-15
US61/713,942 2012-10-15
US13/774,663 US8846510B2 (en) 2012-10-15 2013-02-22 Method and structure to boost MOSFET performance and NBTI
US13/774,663 2013-02-22

Publications (2)

Publication Number Publication Date
CN103730370A CN103730370A (zh) 2014-04-16
CN103730370B true CN103730370B (zh) 2017-03-01

Family

ID=50383327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310206600.9A Active CN103730370B (zh) 2012-10-15 2013-05-29 提升mosfet性能和nbti的方法和结构

Country Status (2)

Country Link
CN (1) CN103730370B (zh)
DE (1) DE102013104019B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097513B (zh) * 2014-04-24 2019-09-03 中芯国际集成电路制造(北京)有限公司 一种半导体器件的制造方法、半导体器件和电子装置
US10665688B2 (en) * 2015-12-24 2020-05-26 Intel Corporation Low Schottky barrier contact structure for Ge NMOS
CN110034013B (zh) * 2018-01-12 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
US10930507B2 (en) * 2018-10-31 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Reduce well dopant loss in FinFETs through co-implantation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674300A (zh) * 2004-03-22 2005-09-28 因芬尼昂技术股份公司 沟道中具浅锗注入区的晶体管
CN101840881A (zh) * 2009-03-16 2010-09-22 台湾积体电路制造股份有限公司 制造集成电路元件的方法
CN101866924A (zh) * 2009-04-20 2010-10-20 国际商业机器公司 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324931B1 (ko) * 1999-01-22 2002-02-28 박종섭 반도체장치 및 그의 제조방법
DE10029659A1 (de) * 2000-06-16 2002-01-03 Infineon Technologies Ag Verfahren zur Herstellung eines Feldeffekttransistors
DE102010064280B4 (de) * 2010-12-28 2012-08-30 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Verringerung der Defektraten in PFET-Transistoren, die ein Si/GE Halbleitermaterial aufweisen, durch Vorsehen einer graduellen Ge-Konzentration, und entsprechende PFET-Transistoren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1674300A (zh) * 2004-03-22 2005-09-28 因芬尼昂技术股份公司 沟道中具浅锗注入区的晶体管
CN101840881A (zh) * 2009-03-16 2010-09-22 台湾积体电路制造股份有限公司 制造集成电路元件的方法
CN101866924A (zh) * 2009-04-20 2010-10-20 国际商业机器公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
DE102013104019A1 (de) 2014-04-17
DE102013104019B4 (de) 2015-02-12
CN103730370A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
US10256351B2 (en) Semi-floating gate FET
US6949768B1 (en) Planar substrate devices integrated with finfets and method of manufacture
US9607995B2 (en) Semiconductor structure and fabrication method thereof, and static random access memory cell
TWI503991B (zh) ｐ型場效電晶體結構與其形成方法
KR101412906B1 (ko) 전계 효과 트랜지스터를 위한 구조 및 방법
CN106409767A (zh) 多阈值电压场效应晶体管及其制造方法
US8115271B2 (en) Reducing device performance drift caused by large spacings between active regions
TW201138021A (en) Semiconductor device and method for fabricating the same
TW201112389A (en) Charging protection device
US20190006351A1 (en) Semiconductor structure and fabrication method thereof
CN103050496A (zh) 用于单栅极非易失性存储器的结构及方法
CN103730370B (zh) 提升mosfet性能和nbti的方法和结构
US8877588B2 (en) Methods of forming a three-dimensional semiconductor device with a dual stress channel and the resulting device
CN103700631A (zh) 无结mos fet器件的制备方法
US10177246B2 (en) Semiconductor structure and fabrication method thereof
JP2005101602A (ja) 高耐圧電界効果トランジスタ及びこれの形成方法
KR101213723B1 (ko) 반도체 소자 및 그 제조 방법
KR100944352B1 (ko) 반도체 소자 및 그 제조 방법
CN111725138B (zh) 一种半导体器件的制造方法
Lee et al. Room-temperature operation of a single-electron transistor made by oxidation process using the recessed channel structure
CN102810544B (zh) 一种基于SOI衬底的双应变BiCMOS集成器件及制备方法
WO2018195830A1 (zh) 场效应器件及其制造方法、芯片
CN114497217A (zh) 半导体结构及其形成方法
KR20050064776A (ko) 반도체 소자의 제조 방법
TW201448192A (zh) 背閘極式非揮發性記憶體單元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant