CN106298476B - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN106298476B CN106298476B CN201510292333.0A CN201510292333A CN106298476B CN 106298476 B CN106298476 B CN 106298476B CN 201510292333 A CN201510292333 A CN 201510292333A CN 106298476 B CN106298476 B CN 106298476B
- Authority
- CN
- China
- Prior art keywords
- substrate
- manufacturing
- ion implanting
- coating
- oxide skin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 239000007943 implant Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000006392 deoxygenation reaction Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 238000002513 implantation Methods 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000002547 anomalous effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910004156 TaNx Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- JFWWLEIVWNPOAL-UHFFFAOYSA-N [Ge].[Si].[Ge] Chemical compound [Ge].[Si].[Ge] JFWWLEIVWNPOAL-UHFFFAOYSA-N 0.000 description 1
- FHIGJLOKQWKEMA-UHFFFAOYSA-N [Ge].[Si].[Ge].[Si] Chemical compound [Ge].[Si].[Ge].[Si] FHIGJLOKQWKEMA-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制造方法，包括：提供锗基衬底；进行离子注入，注入过程中对所述衬底进行加热，离子注入的杂质为F基的N型杂质；进行热退火，以激活掺杂。在本发明中，形成边退火边注入的效应，在注入中利用F消耗注入过程中形成的空位，从而抑制N型杂质的扩散。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种半导体器件的制造方法。
背景技术
随着集成电路关键尺寸的不断缩小，现有的硅器件的在长沟道中可以忽略的效应越来越显著，成为影响器件性能的主导因素，这种效应统称为短沟道效应。
为了克服短沟道效应，目前器件的发展方向主要有两个，一个方向是采用三维结构的Fin-FET(鳍型场效应晶体管)，另一个方向是采用Ge、GaAs等高迁移率材料作为衬底，仍沿用传统的平面MOSFET的结构，满足小尺寸器件的电学性能的要求。
在锗(Ge)基场效应晶体管的制造中，如何抑制N型杂质的异常扩散一直是一个要解决的关键问题。目前，抑制N型杂质异常扩散主要是利用空位扩散机制，也就是说抑制N型杂质空位的产生，通过离子注入中性杂质如C、N、F可以通过形成“原子-空位”原子团来抑制杂质扩散，但是N和C还会形成“N(C)-原子-空位”三原子团结构，这种结构虽然能够降低杂质扩散，但也会明显的降低掺杂区域的电学活性，这是器件设计中所不希望发生的。F更容易与空位结合，而不会束缚杂质原子，但在后续的激活退火时，F很容易溢出，释放出空位，使之再次与杂质原子结合形成增强扩散。
发明内容
本发明的目的旨在解决上述技术缺陷，提供一种半导体器件的制造方法，有效抑制N型杂质的异常扩散。
本发明提供了一种半导体器件的制造方法，包括：
提供锗基衬底；
进行离子注入，注入过程中对所述衬底进行加热，形成边退火边注入的效应，离子注入的杂质为F基的N型杂质；
进行热退火，以激活掺杂。
可选的，在进行离子注入之前，还包括：在所述衬底上形成氧化物层。
可选的，在进行离子注入之后、热退火之前，还包括：在所述衬底上形成氧化物层。
可选的，所述氧化物层的厚度为1-20nm。
可选的，进行热退火之后，还包括：去除氧化物层。
可选的，对所述衬底进行加热的温度为400-450℃。
可选的，离子注入的时间大于5分钟。
可选的，在进行离子注入之前，还包括：在所述衬底上形成栅堆叠。
本发明实施例提供的半导体器件的制造方法，在进行离子注入时，注入杂质采用F基的N型杂质，注入过程中对衬底进行加热，这样，形成边退火边注入的效应，在注入中利用F消耗注入过程中形成的空位，从而抑制N型杂质的扩散。
进一步的，在进行热退火之前，在锗基衬底上形成氧化物层，该氧化物层可以抑制Ge衬底的物理挥发。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明实施例的半导体器件的制造方法的流程图；
图2-5示出了根据本发明实施例的半导体器件的各个形成阶段的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在本发明中，提出了一种半导体器件的制造方法，参考图1所示，包括：提供锗基衬底；进行离子注入，注入过程中对所述衬底进行加热，离子注入的杂质为F基的N型杂质；进行热退火，以激活掺杂。
在该方法中，在进行离子注入时，注入杂质采用F基的N型杂质，注入过程中对衬底进行加热，这样，形成边退火边注入的效应，在注入中利用F消耗注入过程中形成的空位，从而抑制N型杂质的扩散。
在本发明中，该离子注入为形成器件结构时所需要的离子注入，可以为形成源漏区的超浅结掺杂，也可以为其他的掺杂区的掺杂，可以应用于各种器件结构形成时的掺杂，器件结构可以包括场效应晶体管、二极管或其他半导体组件，以下实施例中，以形成场效应晶体管为例进行说明。
为了更好的理解本发明的技术方案和技术效果，以下将结合流程图对具体的实施例进行详细的描述。
首先，提供锗基衬底100，参考图2所示。
在本发明中所述锗基衬底100为包括锗或锗硅的衬底，可以为体衬底或叠层衬底，可以包括体锗衬底、锗硅-锗衬底(GeSi-Ge)、锗-锗硅-硅衬底(Ge-GeSi-Si)、锗上绝缘衬底(GOI，Ge On Insulator)或硅衬底上外延锗形成的衬底等，该锗基衬底100可以已经做好前期处理，前期处理可以包括预清洗、形成阱区或形成隔离区等。
在本实施例中，所述锗基衬底为体锗衬底。
接着，在所述衬底100上形成栅堆叠102，以及栅堆叠侧壁上的侧墙104，参考图3所示。
所述栅堆叠102可以通过依次形成栅介质层和栅电极，而后进行图形化来形成，所述栅介质层可以为氧化硅、氮氧化硅或高k介质材料(相对于二氧化硅具有更高的介电常数)，高k介质材料例如铪基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，所述栅电极可以为单层或多层结构，栅电极可以包括金属栅电极或多晶硅，例如可以包括：Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx、HfCx、Ru、TaNx、TiAlN、WCN、MoAlN、RuOx、多晶硅或其他合适的材料，或他们的组合。
而后，在栅堆叠102的侧壁上形成侧墙104，侧墙可以具有单层或多层结构，可以由氮化硅、氧化硅、氮氧化硅、碳化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。
接着，进行离子注入，注入过程中对所述衬底100进行加热，离子注入的杂质为F基的N型杂质。
在本实施例中，在进行离子注入之前，先进行氧化物层110的淀积，参考图4所示，该氧化物层104可以为二氧化硅，厚度可以为1-20nm，而后，进行源漏区的超浅结的离子注入，注入的杂质为F基的N型杂质，包括F基N型杂质杂质气体或F基N型杂质原子团，例如PF3或PF2+、AsFn+、SbFn+等，n为正整数，在注入过程中始终保持对衬底100进行加热，优选的，加热的温度为400-450℃，在此温度下杂质不会扩散也不会完全激活，注入的时间可以保持在5分钟或以上，以在固相外延中消耗衬底中的空位，充分抑制N型杂质的扩散。
在一个具体的实施例中，注入的杂质为PF2，注入的能量为10KeV，注入的剂量为2E15/cm2，注入的时间为5分钟。
在进行离子注入后，进行热退火，该热退火用于激活掺杂，从而形成掺杂区120，参考图5所示。
在该实施例中，热退火的温度为600度热退火的时间为1分钟。
在激活掺杂的热退火中，由于衬底上覆盖有氧化物层110，可以有效抑制Ge衬底的物理挥发。
至此，形成了本发明实施例的掺杂区，而后，可以根据需要完成器件的后续加工，例如可以去除氧化物层，并进行接触塞以及互连结构的加工。
在另一些实施例中，在形成栅堆叠及侧墙之后，并不覆盖氧化物层，就进行上述离子注入的步骤，在一个具体的实施例中，注入的杂质为PF2，注入的能量为5KeV。注入的剂量为2E15/cm2，注入的时间为5分钟。
在进行离子注入之后，再进行氧化物层的覆盖，氧化物层110可以为氧化硅，厚度可以为1-20nm，覆盖氧化物层之后进行激活掺杂的退火，可以有效抑制Ge衬底的物理挥发。
同样地，在形成本发明实施例的掺杂区，而后，可以根据需要完成器件的后续加工，例如可以去除氧化物层，并进行接触塞以及互连结构的加工。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种半导体器件的制造方法，其特征在于，包括：
提供锗基衬底；进行离子注入，注入过程中对所述衬底进行加热，形成边退火边注入的效应，对所述衬底进行加热的温度为400-450℃，离子注入的杂质为F基的N型杂质；
进行热退火，以激活掺杂。
2.根据权利要求1所述的制造方法，其特征在于，在进行离子注入之前，还包括：在所述衬底上形成氧化物层。
3.根据权利要求1所述的制造方法，其特征在于，在进行离子注入之后、热退火之前，还包括：在所述衬底上形成氧化物层。
4.根据权利要求2或3所述的制造方法，其特征在于，所述氧化物层的厚度为1-20nm。
5.根据权利要求2或3所述的制造方法，其特征在于，进行热退火之后，还包括：去除氧化物层。
6.根据权利要求1所述的制造方法，其特征在于，离子注入的时间大于5分钟。
7.根据权利要求1所述的制造方法，其特征在于，在进行离子注入之前，还包括：在所述衬底上形成栅堆叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510292333.0A CN106298476B (zh) | 2015-06-01 | 2015-06-01 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510292333.0A CN106298476B (zh) | 2015-06-01 | 2015-06-01 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298476A CN106298476A (zh) | 2017-01-04 |
| CN106298476B true CN106298476B (zh) | 2019-07-12 |
Family
ID=57655741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510292333.0A Active CN106298476B (zh) | 2015-06-01 | 2015-06-01 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298476B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356916A (ja) * | 1986-08-28 | 1988-03-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPH023915A (ja) * | 1988-06-21 | 1990-01-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN1595625A (zh) * | 2003-09-09 | 2005-03-16 | 国际商业机器公司 | 减少SiGe衬底上应变Si中N+扩散的方法 |
| CN104637879A (zh) * | 2013-11-06 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
-
2015
- 2015-06-01 CN CN201510292333.0A patent/CN106298476B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356916A (ja) * | 1986-08-28 | 1988-03-11 | Toshiba Corp | 半導体装置の製造方法 |
| JPH023915A (ja) * | 1988-06-21 | 1990-01-09 | Matsushita Electron Corp | 半導体装置の製造方法 |
| CN1595625A (zh) * | 2003-09-09 | 2005-03-16 | 国际商业机器公司 | 减少SiGe衬底上应变Si中N+扩散的方法 |
| CN104637879A (zh) * | 2013-11-06 | 2015-05-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Enhancement of Phosphorus Dopant Activation and Diffusion Suppression by Fluorine Co-Implant in Epitaxially Grown Germanium;Woo-Shik Jung et al;《2012 International Silicon-Germanium Technology and Device Meeting (ISTDM)》;20120625;参见正文第1-2页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298476A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106067479B (zh) | 半导体结构及其制造方法 | |
| CN105070716B (zh) | 具有穿通抑制的先进晶体管 | |
| CN102460681B (zh) | 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| CN109216459A (zh) | 用于制造半导体器件的方法 | |
| WO2011044776A1 (zh) | 半导体器件的形成方法 | |
| CN103854983B (zh) | P型mosfet的制造方法 | |
| TW201349503A (zh) | 使用氧化矽、早暈及延伸植入於２８奈米低功率高效能技術之ｐｍｏｓ設備的中原位摻雜矽鍺接合 | |
| TW201125043A (en) | FinFET LDD and source drain implant technique | |
| US8470700B2 (en) | Semiconductor device with reduced contact resistance and method of manufacturing thereof | |
| CN108461394A (zh) | 采用应力记忆技术制造半导体器件的方法及半导体器件 | |
| CN103855028A (zh) | 半导体器件及其形成方法 | |
| CN103855012A (zh) | N型mosfet的制造方法 | |
| US20170025526A1 (en) | High-k and p-type work function metal first fabrication process having improved annealing process flows | |
| US20150270399A1 (en) | Semiconductor structure and method for manufacturing the same | |
| US8846527B2 (en) | Method for fabricating MOS transistors | |
| CN103855014B (zh) | P型mosfet及其制造方法 | |
| CN104347707B (zh) | 一种mosfet结构及其制造方法 | |
| CN104299911A (zh) | 通过单步骤沉积实现栅极包覆 | |
| US8673701B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US20090159992A1 (en) | Semiconductor device having a polysilicon electrode | |
| US20130244388A1 (en) | Methods for fabricating integrated circuits with reduced electrical parameter variation | |
| CN106298476B (zh) | 一种半导体器件的制造方法 | |
| CN103943492A (zh) | 一种半导体器件及其制备方法 | |
| JP2010123669A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |