JP4654710B2 - 半導体ウェーハの製造方法 - Google Patents

Description

本発明は、たとえば絶縁体上に歪Ｓｉ層が形成された半導体ウェーハの製造方法に関するものである。

近年、高速の半導体デバイスの需要に応えるため、Ｓｉ（シリコン）単結晶ウェーハ上にＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１、以下単にＳｉＧｅ層と記載する場合もある）、Ｓｉ層を順次エピタキシャル成長させ、このＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：酸化物金属半導体電解効果トランジスター）などの半導体デバイスが提案されている。

この場合、Ｓｉ_１−ＸＧｅ_Ｘ結晶はＳｉ結晶に比べて格子定数が大きいため、Ｓｉ_１−ＸＧｅ_Ｘ層上にエピタキシャル成長させたＳｉ層には引っ張り歪みが生じている（以下、このように歪みが生じているＳｉ層を歪Ｓｉ層と呼ぶ）。その歪み応力によりＳｉ結晶のエネルギーバンド構造が変化し、その結果エネルギーバンドの縮退が解けキャリア移動度の高いエネルギーバンドが形成される。従って、この歪Ｓｉ層をチャネル領域として用いたＭＯＳＦＥＴは通常の１．３〜８倍程度という高速の動作特性を示す。

このような歪Ｓｉ層を形成する方法として、シリコン単結晶ウェーハ表面に厚いＧｒａｄｅｄ ＳｉＧｅ層と格子歪が緩和したＳｉ_１−ＸＧｅ_Ｘ層を形成したもの（バルクＳｉＧｅ基板）にさらに歪Ｓｉ層を形成してボンドウェーハとして、ベースウェーハと貼り合わせ、イオン注入剥離法（あるいはスマートカット（登録商標）法とも呼ばれる）によりＳＳＯＩ（Ｓｔｒａｉｎｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を有するウェーハを作製する法が提案されている（例えば非特許文献１参照）。ここでＧｒａｄｅｄ ＳｉＧｅ層とは、ＳｉＧｅ層のＧｅ濃度を一定の緩い変化率で増加させながらエピタキシャル成長を行って、ＳｉＧｅ層内の格子歪を緩和させるように形成した層である。

しかし、この方法によりＳＳＯＩウェーハを作製する場合、前記のようなバルクＳｉＧｅ基板は数μｍの厚いＧｒａｄｅｄ ＳｉＧｅ層を必要とするため、スループットが悪く、非常に高価になってしまう。

一方、歪Ｓｉ層の別の形成方法として、シリコン単結晶ウェーハの表面に臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層を形成し、その上に所望厚さのＳｉ層を順次形成した後、その表面から水素イオン等を注入してシリコン単結晶ウェーハの表層部にＳｉ_１−ＸＧｅ_Ｘ層を格子緩和させるためのイオン注入層を形成し、その後に緩和熱処理を行ない、Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるともにＳｉ層に歪みを導入して歪Ｓｉ層を形成するという方法が開示されている（例えば特許文献１〜３参照）。この場合、イオン注入層には気泡や亀裂、結晶欠陥等が形成されており、この存在により格子緩和が促進されると考えられている。なお、Ｓｉ_１−ＸＧｅ_Ｘ層の臨界膜厚とは、シリコン単結晶ウエーハとＳｉ_１−ＸＧｅ_Ｘ層との界面に、それぞれの格子定数の差に起因したミスフィット転位が発生しない最大の膜厚である。

Ｔ．Ａ．Ｌａｎｇｄｏ ｅｔ ａｌ．，Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．，ｖｏｌ．８２，ｐ．４２５６（２００３） 米国特許６４６４７８０号明細書 特開２００３−７６１５号公報 特開２００３−２３４２８９号公報

本発明は、ミスフィット転位が発生せず、十分な歪みを有し、様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成された半導体ウェーハの製造方法を提供することを目的とする。

上記目的達成のため、本発明は、半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１）及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、前記Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともに前記Ｓｉ層に格子歪を導入して歪Ｓｉ層を形成した後、前記歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを増加させることを特徴とする半導体ウェーハの製造方法を提供する。

このように、シリコン単結晶ウェーハの表面に堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層と緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することによりシリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことによりＳｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともにＳｉ層に格子歪を導入して歪Ｓｉ層を形成すれば、緩和熱処理の際に歪Ｓｉ層にミスフィット転位が発生せず、貫通転位の発生を抑制でき、またクロスハッチの発生による表面粗れを抑制でき、良好な歪Ｓｉ層を形成できる。そしてその後に歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを増加させれば、転位や表面粗れが抑制され、Ｓｉ_１−ＸＧｅ_Ｘ層の格子緩和に対応する十分な歪みを有し、かつ様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成された半導体ウェーハを製造できる。なお、Ｓｉ層及びＳｉ_１−ＸＧｅ_Ｘ層の臨界膜厚とはそれぞれミスフィット転位が発生しない最大の膜厚である。

この場合、前記厚さを増加させた歪Ｓｉ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして前記厚さを増加させた歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせ、その後前記剥離用イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した最表面のＳｉ層及び前記Ｓｉ_１−ＸＧｅ_Ｘ層を除去することにより前記厚さを増加させた歪Ｓｉ層を露出させることが好ましい。

このように、厚さを増加させた歪Ｓｉ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することによりシリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして厚さを増加させた歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせれば、デバイス作製に十分な厚さを有するとともに、歪Ｓｉ層にはクロスハッチによる表面粗れがないので、貼り合わせの際のボイド不良が発生しない。そして、その後剥離用イオン注入層で剥離を行い、剥離によりベースウェーハ側に移設した最表面のＳｉ層及びＳｉ_１−ＸＧｅ_Ｘ層を除去することにより歪Ｓｉ層を露出させれば、転位や表面粗れが防止され、十分な歪みを有し、かつ様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成されたＳＳＯＩ構造を持つ半導体ウェーハを製造できる。

また本発明は、半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１）及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、前記Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともに前記Ｓｉ層に格子歪を導入して歪Ｓｉ層を形成した後、前記歪Ｓｉ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして前記歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせ、その後前記剥離用イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した最表面のＳｉ層及び前記Ｓｉ_１−ＸＧｅ_Ｘ層を除去することにより前記歪Ｓｉ層を露出させ、前記歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを増加させることを特徴とする半導体ウェーハの製造方法を提供する。

このように、緩和用イオン注入層の形成と緩和熱処理によりミスフィット転位のない歪Ｓｉ層を形成した後、剥離イオン注入層の形成、ウェーハの貼り合わせ、剥離、歪Ｓｉ層の露出等の各工程を行ない、その後にＳｉを堆積させて歪Ｓｉ層の厚さを増加させる工程を行なっても、貼り合わせの際にもボイド不良が発生せず、転位や表面粗れが防止され、十分な歪みを有し、かつ様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成されたＳＳＯＩ構造を持つ半導体ウェーハを製造できる。

また、前記歪Ｓｉ層の表面にＳｉを堆積させる工程を８００℃以下で行なうことが好ましい。
ミスフィット転位の発生しない臨界膜厚は温度が低い程大きいので、このように歪Ｓｉ層の表面にＳｉを堆積させる工程を８００℃以下、特には６５０℃以下で行なえば、歪Ｓｉ層に新たなミスフィット転位が生じず、また歪Ｓｉ層に発生している歪みを維持して、確実に歪Ｓｉ層を増膜して所望厚さにできる。

また、前記Ｓｉ_１−ＸＧｅ_Ｘ層をＸ≧０．１のものとすることが好ましい。
このように、Ｓｉ_１−ＸＧｅ_Ｘ層をＸ≧０．１のものとすれば、Ｓｉ層に十分な格子歪みを導入することができる。特にＸ≧０．２のものとするのがより好適である。

また、前記形成する臨界膜厚以下のＳｉ層の厚さを３ｎｍ以上１０ｎｍ以下とすることが好ましい。
このように、形成する臨界膜厚以下のＳｉ層の厚さを３ｎｍ以上１０ｎｍ以下とすれば、緩和熱処理の際にミスフィット転位が発生するのを確実に防止でき、また洗浄時のエッチング作用により除去されてしまうおそれもない十分な厚さとできる。

また、前記最表面のＳｉ層及び／又は前記Ｓｉ_１−ＸＧｅ_Ｘ層の除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なうことが好ましい。
これらの方法によれば、最表面のＳｉ層及びＳｉ_１−ＸＧｅ_Ｘ層を完全に除去でき、かつ平滑な表面を有する歪Ｓｉ層を露出させることができる。

また、前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることが好ましい。
このようにベースウェーハがシリコン単結晶ウェーハであれば、熱酸化や気相成長法等により容易に絶縁膜を形成でき、その絶縁膜を介して歪Ｓｉ層の表面と密着することができる。また、用途に応じて、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウェーハを用いてもよい。

また、前記緩和熱処理の温度を９００℃以下とすることが好ましい。
このように、緩和熱処理の温度を９００℃以下とすれば、Ｓｉ_１−ＸＧｅ_Ｘ層からのＧｅの拡散を抑制することができ、歪みの大きい歪Ｓｉ層とすることができる。

本発明に従い、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、Ｓｉ層を通して水素イオン等を注入することによりシリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことによりＳｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともにＳｉ層に格子歪を導入して歪Ｓｉ層を形成すれば、緩和熱処理の際に歪Ｓｉ層にミスフィット転位が発生せず、貫通転位の発生を抑制でき、またクロスハッチの発生による表面粗れを抑制でき、良好な歪Ｓｉ層を形成できる。そしてその後に歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを増加させれば、転位や表面粗れが抑制され、Ｓｉ_１−ＸＧｅ_Ｘ層の格子緩和に対応する十分な歪みを有し、かつ様々な仕様のデバイス設計に対応できる厚さの歪Ｓｉ層が形成された半導体ウェーハを製造できる。

以下、本発明について詳述する。前述のように、従来、シリコン単結晶ウェーハの表面に臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層を形成し、その上に所望の厚さを有するＳｉ層を順次形成した後、その表面から水素イオン等を注入してシリコン単結晶ウェーハの表層部にＳｉ_１−ＸＧｅ_Ｘ層を格子緩和させるためのイオン注入層を形成し、その後に緩和熱処理を行ない、Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともにＳｉ層に歪みを導入して歪Ｓｉ層を形成するという方法がある。
本発明者らは、この方法で形成される歪Ｓｉ層の厚さはＳｉ_１−ＸＧｅ_Ｘ層のＧｅ濃度Ｘと温度（Ｓｉ層の堆積温度や、堆積後の熱処理温度）によって決まる臨界膜厚以下の厚さに限定され、デバイス設計上の自由度がないという問題があることを解決することを考えた。すなわち、Ｓｉ層をデバイス作製に必要な厚さにしてから緩和熱処理等をするとミスフィット転位等が発生してしまう。一方、Ｓｉ層の厚さを臨界膜厚以下とすれば、ミスフィット転位の発生を抑えられるが、デバイス作製に必要な厚さに満たなくなることがあった。

（実験１）
そこで本発明者らは、上記の方法を用いてシリコン単結晶ウェーハ上にＳｉ_１−ＸＧｅ_Ｘ層及び歪Ｓｉ層を形成したウェーハ（サンプル１〜３）を作製し、その特性を調べるために、Ｓｉ_１−ＸＧｅ_Ｘ層の緩和率を顕微ラマン測定法により測定した。この測定は、顕微ラマン法を用いた装置である堀場製作所製ＲＳ−３０００を用いて実施した。ここで緩和率とは、Ｓｉ_１−ＸＧｅ_Ｘ層の格子定数がＳｉの格子定数と同じである場合を０％、Ｇｅ濃度により定まる本来の格子定数である場合を１００％として、相対的に格子緩和の程度を表す量である。ウェーハの作製条件と測定結果を表１に示す。なお、いずれのサンプルにおいても、Ｓｉ_１−ＸＧｅ_Ｘ層についてはＸ＝０．２とし、水素イオン注入のドーズ量を３．０×１０^１６／ｃｍ^２とし、Ｓｉ_１−ＸＧｅ_Ｘ層及びＳｉ層の堆積温度を６５０℃、緩和熱処理を９００℃で７分間行なった。

表１に示すように、Ｓｉ_１−ＸＧｅ_Ｘ層の厚さが厚い程緩和率が高くなることや、水素イオン注入層の位置がＳｉ_１−ＸＧｅ_Ｘ層に近いほど緩和率が高くなることが判った。このように緩和率が高いほど、その上に形成されるＳｉ層に大きな歪を導入する事ができる。
一方、サンプル３の様にＳｉ_１−ＸＧｅ_Ｘ層を堆積する際に、その堆積温度における臨界膜厚を超えたＳｉ_１−ＸＧｅ_Ｘ層を形成するとミスフィット転位が発生し、その表面にクロスハッチと呼ばれる凹凸が発生するため、その上にＳｉ層を形成してもそのクロスハッチは維持され、これをボンドウェーハとしてベースウェーハと貼り合わせる際のボイド不良の原因となってしまう。従って、形成するＳｉ_１−ＸＧｅ_Ｘ層はシリコン単結晶ウエーハの表面に堆積する際の堆積温度における臨界膜厚以下でできるだけ厚いものが最適であることが判った。

（実験２）
次に、歪みを導入するＳｉ層の厚さと歪量との関係を調べるために、実験１と同様な方法で厚さの異なるＳｉ層を有するウェーハを作製し、これをボンドウェーハとしてベースウェーハと貼り合わせ、前述の従来法と同様にＳＳＯＩウェーハ（サンプル４〜６）を作製し、その歪Ｓｉ層の歪量を顕微ラマン測定法により測定した。ここで歪量とは、歪Ｓｉ層の格子定数が、Ｓｉの格子定数に対してどの程度伸張または縮小しているかを表す量である。本明細書においては、伸張している場合は正の値とした。その結果を表２に示す。なお、いずれのサンプルにおいても、Ｓｉ_１−ＸＧｅ_Ｘ層の厚さを１００ｎｍとし、水素イオンのドーズ量を３．０×１０^１６／ｃｍ^２とし、緩和熱処理を９００℃で７分間行なった。また、Ｘ＝０．２の場合のＳｉ層の９００℃における臨界膜厚は約１２ｎｍである。従って、サンプル４のみがＳｉ層の膜厚が緩和熱処理温度における臨界膜厚以上である。

表２において歪Ｓｉ層の厚さが貼り合わせ前のＳｉ層の厚さよりも若干薄くなっているが、これは貼り合わせ前に歪Ｓｉ層を洗浄したときのエッチング作用等に起因するものである。表２に示すように、サンプル４ではＳｉ層の厚さが臨界膜厚以上であるためミスフィット転位が発生し、歪量が低下したものと考えられる。従って、Ｓｉ層に十分な歪みを導入するためには、Ｓｉ層の厚さはＳｉ／ＳｉＧｅ界面のミスフィット転位を抑制するために臨界膜厚以下、例えば１０ｎｍ以下にする必要があることを確認した。

しかし、前述のように、このようにＳｉ層の厚さが制限されていると、デバイス設計上の自由度が小さくなり、所望の厚さに満たない場合があるという問題が発生する。
そこで本発明者らは、実験を繰り返したところ、このようにＳｉ層の厚さが制限されていても、緩和熱処理行なってＳｉ層に歪みを導入して歪Ｓｉ層を形成した後に、その表面にＳｉを堆積すれば、追加して堆積した部分においてもＳｉ_１−ＸＧｅ_Ｘ層の緩和に相当する歪みが得られることを見出した。特に、Ｓｉの堆積を緩和熱処理温度より低い８００℃以下、さらには６５０℃以下の低温で行なえば、堆積して増膜された歪Ｓｉ層に新たにミスフィット転位が発生するのを確実に防止できる。そしてこれにより転位や表面粗れが防止された、所望の厚さを有する歪Ｓｉ層が得られることに想到し、本発明を完成させた。

以下では、本発明の実施の形態について図を用いて説明するが、本発明はこれに限定されるものではない。
図１（ａ）〜（ｉ）は、本発明に従った半導体ウェーハの製造工程の一例を示す図である。

まず、図１（ａ）のように、気相成長法等により、シリコン単結晶ウェーハ１の表面にＳｉ_１−ＸＧｅ_Ｘ層２及びＳｉ層３を順次エピタキシャル成長させる。これによりＳｉ単結晶との格子定数の差によりＳｉ_１−ＸＧｅ_Ｘ層２には格子歪み（圧縮歪み）が発生する。この時、Ｓｉ_１−ＸＧｅ_Ｘ層２の厚さは、その層の堆積温度においてミスフィット転位の発生しない臨界膜厚以下とする。この場合の臨界膜厚はＧｅの濃度Ｘと堆積温度により定まるが、例えばＸ＝０．２の層を６５０℃で堆積する場合には、約１００ｎｍである。
一方、Ｓｉ_１−ＸＧｅ_Ｘ層２の表面に形成するＳｉ層３の厚さは、後の工程で行う緩和熱処理温度においてミスフィット転位の発生しない臨界膜厚以下とする。Ｓｉ層３の堆積時の臨界膜厚は、Ｓｉ_１−ＸＧｅ_Ｘ層２と同様にＧｅの濃度ＸとＳｉ層３の堆積温度により定まるが、その後の工程においてＳｉ層３の堆積温度よりも高温での緩和熱処理が予定されているので、この緩和熱処理温度においてミスフィット転位の発生しない臨界膜厚以下とする必要がある。従って、Ｓｉ_１−ＸＧｅ_Ｘ層２の表面に形成するＳｉ層３の厚さは、Ｓｉ_１−ＸＧｅ_Ｘ層２のＧｅの濃度Ｘと緩和熱処理温度により定まり、例えばＸ＝０．２とし、緩和熱処理を９００℃で行なう場合には、約１２ｎｍである。
これらの臨界膜厚と、Ｇｅの濃度Ｘおよび熱処理温度との関係は実験的に求めることができる。
尚、臨界膜厚は熱処理温度が高い程小さくなるので、臨界膜厚以下で堆積したＳｉ_１−ＸＧｅ_Ｘ層２が、その堆積温度より高温の緩和熱処理を受けると新たにミスフィット転位が発生してしまうが、その場合のミスフィット転位の発生は、シリコン単結晶ウエーハの表面とＳｉ_１−ＸＧｅ_Ｘ層２の界面付近であるため、Ｓｉ層３への影響は抑制される。

また、この場合、Ｓｉ層の厚さを３ｎｍ以上１０ｎｍ以下とすることが好ましい。そうすれば、Ｓｉ層の厚さは確実に臨界膜厚以下であり、後に行なう緩和熱処理の際にミスフィット転位が発生するのを確実に防止でき、また洗浄時のエッチング作用により除去されてしまうおそれもない十分な厚さとできる。
さらに、Ｓｉ_１−ＸＧｅ_Ｘ層２をＸ≧０．１のものとすることが好ましく、特にＸ≧０．２のものとするのが特に好適である。これによって、後に行なう緩和熱処理の際にＳｉ層に十分な歪みを導入することができる。

なお、気相成長は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシー）法などにより行うことができる。ＣＶＤ法の場合は、例えば、原料ガスとしてＳｉＨ_４又はＳｉＨ_２Ｃｌ_２とＧｅＨ_４との混合ガスを用いることができる。キャリアガスとしてはＨ_２が用いられる。成長条件としては、例えば温度４００〜１，０００℃、圧力１００Ｔｏｒｒ（１．３３×１０^４Ｐａ）以下とすればよい。

次に、図１（ｂ）に示すように、Ｓｉ層３を通して水素イオン、アルゴンやヘリウム等の希ガスのイオン、またはＳｉイオンの少なくとも一種類を注入することによりシリコン単結晶ウェーハ１の内部に緩和用イオン注入層４を形成する。このように形成された緩和用イオン注入層４には、気泡や亀裂、結晶欠陥等が形成されており、この存在により後の緩和熱処理においてＳｉ_１−ＸＧｅ_Ｘ層２の格子緩和が促進される。イオン注入量は、１×１０^１６〜４×１０^１６／ｃｍ^２が好適である。この時のイオン注入量は、その後の緩和熱処理で剥離が生じてしまわない程度に抑えるようにする。また、イオン注入深さは注入エネルギーの大きさに依存するので、所望の注入深さになるように注入エネルギーを設定すればよいが、緩和用イオン注入層４をシリコン単結晶ウェーハ１の表面近傍に形成した方がＳｉ_１−ＸＧｅ_Ｘ層２の緩和がより促進されるので好ましい。

次に、図１（ｃ）に示すように、緩和熱処理を行なうことによりＳｉ_１−ＸＧｅ_Ｘ層２を格子緩和させるとともにＳｉ層３に格子歪を導入して歪Ｓｉ層５を形成する。この時、Ｓｉ層３は、緩和熱処理温度における臨界膜厚以下の厚さとされているので、歪Ｓｉ層５にミスフィット転位が発生せず、貫通転位の発生を抑制でき、またクロスハッチの発生による表面粗れを抑制でき、良好な歪Ｓｉ層を形成できる。さらにミスフィット転位により歪Ｓｉ層５の歪みが緩和されず、十分な歪みが発生し、維持される。

緩和熱処理は、Ｓｉ層３が薄い場合には、アルゴン、窒素、水素、あるいはこれらの混合ガス等の非酸化性ガス雰囲気下で行なうことが好ましい。また熱処理温度、時間については、Ｓｉ_１−ＸＧｅ_Ｘ層２からのＧｅの拡散を抑制するためには９００℃以下、７分以下が好適であり、Ｓｉ_１−ＸＧｅ_Ｘ層２に十分な格子緩和を与えるためには、８００℃以上、７分以上が好適である。

次に、図１（ｄ）に示すように、歪Ｓｉ層５の表面にＳｉを堆積させて厚さを増加させる。このように厚さを増加させた歪Ｓｉ層６の厚さは、緩和熱処理温度における臨界膜厚よりも大きくすることができ、デバイスの仕様に応じて厚さを自由に設定することができる。しかも、追加して堆積した部分においてもＳｉ_１−ＸＧｅ_Ｘ層２の格子緩和に相当する歪みが得られる。

このＳｉの堆積も、ＣＶＤ法やＭＢＥ法などの気相成長により行うことができる。この時、新たにミスフィット転位を発生させることなく、歪Ｓｉ層の歪みを維持するため、堆積温度を８００℃以下、より好ましくは６５０℃以下とすることが好ましい。

次に、図１（ｅ）に示すように、厚さを増加させた歪Ｓｉ層６を通して水素イオンまたはアルゴンやヘリウム等の希ガスのイオンの少なくとも一種類を注入することによりシリコン単結晶ウェーハ１の内部に剥離用イオン注入層７を形成する。イオン注入深さは緩和用イオン注入層４と同じでもよいし、異なってもよい。イオン注入量は剥離に必要な注入量（５×１０^１６／ｃｍ^２程度）以上とする。しかし、緩和用イオン注入層４と同じ注入深さとする場合には、緩和用及び剥離用イオン注入量の総和が剥離に必要な注入量以上となればよい。

次に、図１（ｆ）に示すように、シリコン単結晶ウェーハ１をボンドウェーハとして歪Ｓｉ層６の表面とベースウェーハ８の表面とを絶縁膜であるシリコン酸化膜９を介して室温にて密着させて貼り合わせる。ベースウェーハ８として、シリコン単結晶ウェーハや、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性ウェーハを用いることができる。絶縁性ウェーハの場合は絶縁膜を介さずに直接貼り合わせを行なってもよい。この際、室温での貼り合わせを行う前には、通常、貼り合わせ面を十分に清浄化する必要がある。そのため、例えば、通常のＳｉウェーハに対して行なわれるＮＨ_４ＯＨとＨ_２Ｏ_２の混合水溶液（ＳＣ−１：Ｓｔａｎｄａｒｄ Ｃｌｅａｎｉｎｇ１）による洗浄を行なうが、本発明では、貼り合わせ前の最表面にはＳｉ_１−ＸＧｅ_Ｘ層が露出していないので、このような通常のＳｉウェーハに対して行なわれる洗浄を行なっても表面の面粗れは起こらない。なお、図１（ｆ）ではシリコン酸化膜９をベースウェーハ８の表面に形成する場合を示したが、これを歪Ｓｉ層６の表面とベースウェーハ８の表面のいずれか一方、あるいは両方に形成してもよい。

次に、図１（ｇ）に示すように、剥離用イオン注入層７で剥離を行う。この場合、例えば４００〜６００℃程度の熱処理（剥離熱処理）を加えることにより剥離用イオン注入層７を劈開面として剥離することができる。これにより、Ｓｉ_１−ＸＧｅ_Ｘ層２とシリコン単結晶ウェーハ１の一部であったＳｉ層１０がベースウェーハ側に移設され、シリコン層１０が最表層となる。

なお、図１（ｆ）に示す歪Ｓｉ層６の表面とベースウェーハ８の表面とを密着させる工程の前処理として、両ウェーハの密着に供される面をプラズマ処理することにより密着強度を高めれば、密着後の剥離熱処理を行なうことなく剥離用イオン注入層７で機械的に剥離することも可能である。

次に、図１（ｈ）及び（ｉ）に示すように、ベースウェーハ側に移設された最表面のＳｉ層１０及びＳｉ_１−ＸＧｅ_Ｘ層２を除去することにより歪Ｓｉ層６を露出させる。
この除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なえば、最終的に露出させる歪Ｓｉ層６の表面を平滑なものとできるので好ましい。特に研磨によれば、Ｓｉ層１０の表面に残留する剥離時に発生した面粗れを改善しながらＳｉ層１０及びＳｉ_１−ＸＧｅ_Ｘ層２を除去できるので好ましい。この研磨は、例えば従来のＣＭＰを用いることができる。
また、エッチングの場合は、Ｓｉ層１０に対してはＮＨ_４ＯＨとＮＨ_４ＮＯ_３との混合水溶液、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、又はＮＨ_４ＯＨ水溶液をエッチング液として用いることができる。これらのエッチング液によれば、Ｓｉ層１０が除去されエッチング液がＳｉ_１−ＸＧｅ_Ｘ層２に達したときにはエッチング液の選択性によりエッチングが停止する、すなわちエッチストップが起こる。また、Ｓｉ_１−ＸＧｅ_Ｘ層２に対してはＨＦとＨ_２Ｏ_２とＣＨ_３ＣＯＯＨとの混合水溶液、ＮＨ_４ＯＨとＨ_２Ｏ_２との混合水溶液、又はＨＦとＨＮＯ_３との混合水溶液をエッチング液として用いることができる。この場合エッチング液が歪Ｓｉ層６に達したときにエッチストップが起こる。このようなエッチストップ法によりＳｉ層１０及Ｓｉ_１−ＸＧｅ_Ｘ層２を完全に除去でき、露出する歪Ｓｉ層６の表面は平滑なものとなるので好ましい。
また、８００℃以下の熱酸化とその後の酸化膜除去によれば、低温の熱処理であるのでミスフィット転位が確実に発生せず好ましい。熱酸化は酸化性雰囲気下、例えばウェット酸素１００％の雰囲気下で行なうことができる。また酸化膜除去は例えば１５％のＨＦ水溶液にウェーハを浸漬することにより行なうことができる。そして、これらの異なる方法での除去工程を適宜組み合わせれば、露出する歪Ｓｉ層の表面をより平滑にできる。

なお、図１に示す実施形態では、歪Ｓｉ層の厚さを増加させてから剥離用イオン注入層の形成等を行なったが、図１（ｃ）に示すように歪Ｓｉ層を形成した後、図１（ｅ）〜（ｉ）に示すものと同様な方法で、シリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせ、その後剥離用イオン注入層で剥離を行い、剥離によりベースウェーハ側に移設した最表面のＳｉ層及びＳｉ_１−ＸＧｅ_Ｘ層を除去することにより緩和熱処理温度における臨界膜厚以下の歪Ｓｉ層を露出させ、その後に、歪Ｓｉ層６上にＳｉを堆積させて歪Ｓｉ層の厚さを増加させる工程を行なうこともできる。
これらの工程によって、転位や表面粗れが防止され、かつ様々な仕様のデバイス設計に対応できる所望の厚さを有する歪Ｓｉ層が形成されたＳＳＯＩウェーハを製造できる。

以下、本発明の実施例及び比較例により本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、２、比較例１、２）
図１に示す工程に従い、ＳＳＯＩウェーハを作製した（実施例１、２）。また、歪Ｓｉ層の厚さを増加させる工程を行なわない以外は図１に示す工程に従い、ＳＳＯＩウェーハを作製した（比較例１、２）。そして、これらのＳＳＯＩウェーハの歪Ｓｉ層の歪量を測定した。なお、歪量測定は、顕微ラマン法を用いた装置である堀場製作所製ＲＳ−３０００を用いて実施した。また、実施例１、２、比較例１ではＳｉ_１−ＸＧｅ_Ｘ層上に形成するＳｉ層の厚さを緩和熱処理温度（９００℃）における臨界膜厚以下の１０ｎｍとし、比較例２では臨界膜厚以上の２５ｎｍとした。その他の作製条件及び歪量の測定結果を表３に示す。

表３に示されるように、実施例１、２のＳＳＯＩウェーハの歪Ｓｉ層は緩和熱処理温度（９００℃）における臨界膜厚以上の十分な厚さであり、しかも臨界膜厚以下の歪Ｓｉ層を有する比較例１のＳＳＯＩウェーハのものと同等レベルの歪量を有しており、十分な大きさの歪量を有するものであることが確認された。また、比較例２のＳＳＯＩウェーハは、緩和熱処理温度における臨界膜厚以上の厚さのＳｉ層をＳｉ_１−ＸＧｅ_Ｘ層上に形成したので歪Ｓｉ層にミスフィット転位が発生し、歪量が低下した。
なお、最終的な歪Ｓｉ層の厚さが堆積するＳｉ層の膜厚の総和よりも若干薄くなっているが、これは貼り合わせ前に歪Ｓｉ層をＳＣ−１洗浄したときのエッチング作用、およびＳｉ_１−ＸＧｅ_Ｘ層をエッチング除去した時のオーバーエッチングに起因するものである。

（実施例３）
比較例１のＳＳＯＩウェーハの歪Ｓｉ層の表面にＳｉを堆積させて該歪Ｓｉ層の厚さを２０ｎｍだけ増加させた。なおこのときの堆積温度は６５０℃である。そして再度歪Ｓｉ層の歪量を測定したところ０．５２％であり、実施例１〜２と同等レベルの十分な歪量となっていることが確認された。また歪Ｓｉ層の厚さについても、２２．５ｎｍと十分な厚さとなった。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

本発明に従った半導体ウェーハの製造工程の一例を示す図である。

符号の説明

１…シリコン単結晶ウェーハ、 ２…Ｓｉ_１−ＸＧｅ_Ｘ層、 ３…Ｓｉ層、
４…緩和用イオン注入層、 ５…歪Ｓｉ層、 ６…厚さを増加させた歪Ｓｉ層、
７…剥離用イオン注入層、 ８…ベースウェーハ、 ９…シリコン酸化膜、
１０…最表層のＳｉ層。

Claims (8)

1. 半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１）及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、前記Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともに前記Ｓｉ層に格子歪を導入して歪Ｓｉ層を形成した後、前記歪Ｓｉ層の表面に前記緩和熱処理温度より低い８００℃以下の温度でＳｉを堆積させて該歪Ｓｉ層の厚さを増加させることを特徴とする半導体ウェーハの製造方法。
2. 請求項１に記載の半導体ウェーハの製造方法において、前記厚さを増加させた歪Ｓｉ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして前記厚さを増加させた歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせ、その後前記剥離用イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した最表面のＳｉ層及び前記Ｓｉ_１−ＸＧｅ_Ｘ層を除去することにより前記歪Ｓｉ層を露出させることを特徴とする半導体ウェーハの製造方法。
3. 半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のＳｉ_１−ＸＧｅ_Ｘ層（０＜Ｘ＜１）及び後の緩和熱処理温度における臨界膜厚以下のＳｉ層を順次形成し、前記Ｓｉ層を通して水素イオン、希ガスイオン、またはＳｉイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Ｓｉ_１−ＸＧｅ_Ｘ層を格子緩和させるとともに前記Ｓｉ層に格子歪を導入して歪Ｓｉ層を形成した後、前記歪Ｓｉ層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に剥離用イオン注入層を形成し、該シリコン単結晶ウェーハをボンドウェーハとして前記歪Ｓｉ層の表面とベースウェーハの表面とを直接又は絶縁膜を介して密着させて貼り合わせ、その後前記剥離用イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した最表面のＳｉ層及び前記Ｓｉ_１−ＸＧｅ_Ｘ層を除去することにより前記歪Ｓｉ層を露出させ、前記歪Ｓｉ層の表面に前記緩和熱処理温度より低い８００℃以下の温度でＳｉを堆積させて該歪Ｓｉ層の厚さを増加させることを特徴とする半導体ウェーハの製造方法。
4. 請求項１乃至請求項３のいずれか一項に記載の半導体ウェーハの製造方法において、前記Ｓｉ_１−ＸＧｅ_Ｘ層をＸ≧０．１のものとすることを特徴とする半導体ウェーハの製造方法。
5. 請求項１乃至請求項４のいずれか一項に記載の半導体ウェーハの製造方法において、前記形成する臨界膜厚以下のＳｉ層の厚さを３ｎｍ以上１０ｎｍ以下とすることを特徴とする半導体ウェーハの製造方法。
6. 請求項２乃至請求項５のいずれか一項に記載の半導体ウェーハの製造方法において、前記最表面のＳｉ層及び／又は前記Ｓｉ_１−ＸＧｅ_Ｘ層の除去を、研磨、エッチング、酸化性雰囲気下８００℃以下の温度での熱酸化後の酸化膜除去のうち少なくとも一つにより行なうことを特徴とする半導体ウェーハの製造方法。
7. 請求項１乃至請求項６のいずれか一項に記載の半導体ウェーハの製造方法において、前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることを特徴とする半導体ウェーハの製造方法。
8. 請求項１乃至請求項７のいずれか一項に記載の半導体ウェーハの製造方法において、前記緩和熱処理の温度を９００℃以下とすることを特徴とする半導体ウェーハの製造方法。

Images