JP4649918B2 - 貼り合せウェーハの製造方法 - Google Patents
貼り合せウェーハの製造方法 Download PDFInfo
- Publication number
- JP4649918B2 JP4649918B2 JP2004263478A JP2004263478A JP4649918B2 JP 4649918 B2 JP4649918 B2 JP 4649918B2 JP 2004263478 A JP2004263478 A JP 2004263478A JP 2004263478 A JP2004263478 A JP 2004263478A JP 4649918 B2 JP4649918 B2 JP 4649918B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- oxide film
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
また、イオン注入時に注入面であるSi1−XGeX層、Si層、絶縁層等の表面に有機物や金属不純物などの汚染や面荒れが発生し、イオン注入後にSi1−XGeX層等の表面とベースウェーハとを酸化膜を介して密着させた場合に、剥離熱処理後の貼り合わせ面にボイドやブリスターなどの結合不良が発生するという問題があった。このようなボイドやブリスターは貼り合わせウェーハの製造歩留まりを低下させるものである。
以下では、このように非酸化性ガス雰囲気下で剥離層を格子緩和させる熱処理を、格子緩和熱処理と言う場合がある。なお、非酸化性ガスとしてはアルゴン、窒素、水素、あるいはこれらの混合ガス等を用いることができる。
このように、所望のGe濃度と十分な格子緩和を実現するために、酸化濃縮熱処理、あるいは酸化濃縮熱処理と格子緩和熱処理の両方を行なうこともできる。このように熱酸化膜の形成によりSi1−XGeX層のGeを濃縮する熱処理を、酸化濃縮熱処理と言う場合がある。この熱処理では、Geの濃縮と共に格子緩和も行なわれる。
このようにすれば、酸化濃縮熱処理又は格子緩和熱処理の際にSi1−XGeX層は酸化膜等の絶縁層に挟まれた状態となり、Si1−XGeX層とシリコン単結晶との界面が存在しないことになる。すなわち、格子定数の異なるものの結晶界面が存在しないことになる。従って、この状態で酸化濃縮熱処理や格子緩和熱処理を行なっても、結晶界面に起因するミスフィット転位が発生しなくなる。よって、面粗さが抑制され、貫通転位密度が低減し、理想的なSiGe結晶が形成できる。
このように、少なくとも水素イオンの注入前にSi1−XGeX層の表面に保護膜を形成し、該保護膜を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することによりイオン注入層の形成を行い、その後保護膜を除去してSi1−XGeX層を露出させれば、イオン注入時に注入表面に付着する有機物や金属不純物を除去することができるので、剥離熱処理後の貼り合わせ面でのボイドやブリスターの発生を防止することができる。
このように、Geの濃度が20%以下であれば、転位が十分に少ないSi1−XGeX層とすることができる。
保護膜がこれらの膜であれば、保護膜として充分に機能するし、気相成長法等により容易に形成することができる。また、シリコン酸化膜であれば、熱酸化により形成することも可能であり、また後工程で容易に除去することができる。
イオン注入の際に発生するチャネリング防止のためにはイオン注入を斜め方向から行ったほうがよいが、注入深さ分布の面内均一性が悪化する。本発明のように保護膜を形成し、イオン注入を保護膜の表面に垂直な方向から行えば、チャネリングの発生を防止でき、かつイオンの注入深さの面内均一性を高めることが可能であり、良質なイオン注入層を形成することができる。特に保護膜がシリコン酸化膜、シリコン窒化膜、アモルファスシリコン膜、ポリシリコン膜等であれば、チャネリングの発生を効果的に防止することができる。
このように、ベースウェーハの表面のみに形成された絶縁膜を介してベースウェーハとボンドウェーハの露出したSi1−XGeX層の表面とを密着させれば、Si1−XGeX層とベースウェーハとの貼り合わせ面にすべりが十分に発生しやすくなり、その後熱酸化膜の形成により形成された濃縮SiGe層や格子緩和熱処理がされたSi1−XGeX層は、転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
このように、ベースウェーハの表面とボンドウェーハの露出したSi1−XGeX層の表面との密着に介する絶縁膜が露出したSi1−XGeX層の表面に50nm以下の厚さで形成されたものであれば、貼り合わせ面に発生するすべりは十分なものとなり、その後熱酸化膜の形成により形成された濃縮SiGe層や格子緩和熱処理がされたSi1−XGeX層は、転位の発生が抑制されつつ格子緩和が十分に行われたものとなる。
このようにベースウェーハがシリコン単結晶ウェーハであれば、熱酸化や気相成長法等により容易に絶縁膜を形成でき、その絶縁膜を介してボンドウェーハの露出したSi1−XGeX層の表面と密着することができる。また、用途に応じて、露出したSi1−XGeX層を直接、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウェーハに貼り合わせてもよい。
このように、Si1−XGeX層の熱酸化温度を900℃以上とすれば、酸化膜とSiGe層との界面にGeの析出の発生を防止することができる。
このように、剥離層の表面を熱酸化して表面のSi層を熱酸化膜にする際の温度を1000℃以下とすれば、剥離層の表面のSi層に残留するイオン注入によるダメージが形成される熱酸化膜に取り込まれる際に、OSF(Oxidation induced Stacking Fault:酸素誘起積層欠陥)などの欠陥の発生を防止することができる。
前述したように、イオン注入剥離法を用いて貼り合わせウェーハを作製する場合、Si1−XGeX層をその上のSi層および絶縁層を介してベースウェーハと貼り合わせた場合には、Si層および絶縁層の存在によりSiGe層が拘束されるので、Ge濃度を高めても濃縮SiGe層内の格子緩和が十分に行なわれない。この場合、その直上の歪みSi層も十分な歪みが得られないものとなった。
また、イオン注入時にはSi1−XGeX層の表面に有機物や金属不純物が付着して汚染される。さらに、Si1−XGeX層の表面に面荒れも発生し、イオン注入後にSi1−XGeX層の表面とベースウェーハとを酸化膜を介して密着させた場合に、剥離熱処理後の貼り合わせ面にボイドやブリスターなどの結合不良が発生するという問題があった。
図1(a)〜(g)は、本発明の第一の実施形態に従った貼り合わせウェーハの製造工程の一例を示す図である。
まず、図1(a)のように、気相成長法により、ボンドウェーハとなるシリコン単結晶ウェーハ1の表面にSi1−XGeX層2を10〜500nm程度の厚さで成長させる。この場合、Si1−XGeX層2のX、すなわちGe組成を一定とすることもできるが、例えば、成長初期にX=0とし、表面に向けてXを漸次増加させた傾斜組成層として形成すれば、Si1−XGeX層に発生する転位を効果的に抑制することができる。なお、X≦0.2、好ましくはX≦0.15であれば転位が十分に抑制されたものとできる。
なお、図1(b)でイオン注入深さをシリコン単結晶ウェーハ1の内部とし、剥離層表面がSi層となっている場合は、表面のSi層だけを熱酸化してもよく、その場合はSi1−XGeX層の一部まで酸化して酸化濃縮をしなくてもよい。
また、この熱酸化膜除去の後に、濃縮SiGe層9の面粗さを改善するために化学機械研磨(CMP)を行なってもよい。
また、この熱酸化膜除去の後に、Si1−XGeX層17の面粗さを改善するために化学機械研磨(CMP)を行なってもよい。
(実施例1)
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.90Ge0.10層(X=0.10)を約120nm成長させ、このSi0.90Ge0.10層を通して水素イオン(H+)を注入エネルギー11keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、Si0.90Ge0.10層とシリコン単結晶ウェーハの界面にイオン注入層を形成した。水素イオン注入後、Si0.90Ge0.10層表面をSC−1洗浄液で洗浄し、この表面と、100nmの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、Si0.90Ge0.10層をベースウェーハ側に移設させた。次に温度1200℃でSi0.90Ge0.10層の一部を熱酸化することにより、Ge濃度が20%で厚さ約50nmの濃縮SiGe層を形成した。その後15%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を15nmの厚さだけエピタキシャル成長させた。
このように作製した貼り合わせウェーハを20枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約1個であった。また、表面をセコエッチングして結晶欠陥を観察したところ、セコ欠陥は少なく、ミスフィット転位の発生が抑制されていることが確認された。尚、シリコン層をエピタキシャル成長させる前の濃縮SiGe層の格子緩和率はX線回折法により約70%であり、理論値に近い十分な値が得られていることがわかった。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層(X=0.03)を約150nm成長させ、その表面に保護膜として熱酸化によりシリコン酸化膜を50nm形成した。このシリコン酸化膜を通して水素イオン(H+)を注入エネルギー40keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、シリコン単結晶ウェーハの表層部にイオン注入層を形成した。水素イオン注入後、シリコン酸化膜を5%HF水溶液により除去し、Si0.97Ge0.03層を露出させた。この表面と、400nmの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、Si0.97Ge0.03層とシリコン層の一部をベースウェーハ側に移設させた。次に950℃で熱酸化を行い、シリコン層を熱酸化した後、引き続き温度を1100℃に上げてSi0.97Ge0.03層の一部を熱酸化することにより、Ge濃度が20%以上で厚さ約20nmの濃縮SiGe層を形成した。その後5%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を50nmの厚さだけエピタキシャル成長させた。
このように作製した貼り合わせウェーハを20枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約0.5個であった。
実施例2とほぼ同様の条件で貼り合わせウェーハを20枚作製した。ただし、イオン注入後にSi0.97Ge0.03層を露出させた後、Si0.97Ge0.03層の表面を熱酸化して50nmの厚さの熱酸化膜を形成してから、400nmの熱酸化膜付きのシリコン単結晶ベースウェーハと酸化膜同士を室温で密着させた。同じように表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約0.5個であった。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層(X=0.03)を約150nm成長させ、その表面に保護膜として熱酸化によりシリコン酸化膜を50nm形成した。このシリコン酸化膜を通して水素イオン(H+)を注入エネルギー15keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、Si0.97Ge0.03層の内部にイオン注入層を形成した。水素イオン注入後、シリコン酸化膜を5%HF水溶液により除去し、Si0.97Ge0.03層を露出させた。この表面と、400nmの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、Si0.97Ge0.03層の一部をベースウェーハ側に移設させた。次に1000℃で熱酸化を行い、移設したSi0.97Ge0.03層の一部を熱酸化した。その後5%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を50nmの厚さだけエピタキシャル成長させた。このように作製した貼り合わせウェーハを20枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約0.5個であった。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.90Ge0.10層(X=0.10)を約120nm成長させた後、その表面に厚さ150nmのSi層を形成した。さらにこのウェーハに700℃でウェット酸化を行い、Si層の表面に厚さ100nmの熱酸化膜を形成した。そして、これらの熱酸化膜、Si層、Si0.90Ge0.10層を通して水素イオン(H+)を注入エネルギー33keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、Si0.90Ge0.10層とシリコン単結晶ウェーハの界面近傍にイオン注入層を形成した。水素イオン注入後、熱酸化膜表面をSC−1洗浄液で洗浄し、この熱酸化膜表面と、シリコン単結晶からなるベースウェーハとを室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、熱酸化膜、Si層、Si0.90Ge0.10層をベースウェーハ側に移設させた。次に温度1200℃でSi0.90Ge0.10層の一部を熱酸化することにより、Ge濃度が20%で厚さ約50nmの濃縮SiGe層を形成した。その後15%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を15nmの厚さだけエピタキシャル成長させた。
このように作製した貼り合わせウェーハの表面をセコエッチングして結晶欠陥を観察したところ、セコ欠陥は実施例1に比べてかなり多く、ミスフィット転位の発生が確認された。また、濃縮SiGe層の格子緩和率は約50%であり、実施例1に比べて格子緩和率が低いことがわかった。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層を約150nm成長させ、次いでCVD法によりシリコン膜を50nm成長させた。このシリコン膜を通して水素イオン(H+)を注入エネルギー40keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、シリコン単結晶ウェーハの表層にイオン注入層を形成した。水素イオン注入後、シリコン膜表面と400nmの熱酸化膜付きのシリコン単結晶ベースウェーハとを室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、Si0.97Ge0.03層とシリコン層の一部をベースウェーハ側に移設させた。
このように作製した貼り合わせウェーハを20枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約5個であった。
2、12、22、32…Si1−XGeX層、
4、14、24、34…イオン注入層、
5、15、25、35…ベースウェーハ、
6、16、26、36…シリコン酸化膜、
7、17、37…移設されたSi1−XGeX層、 27…移設されたシリコン層、
8、28、38…熱酸化膜、
9、29、39…濃縮SiGe層、
10、20、30、40…シリコン単結晶層、
18…酸化膜、
23、33…保護膜。
Claims (8)
- 貼り合わせウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面にSi1−XGeX層(0<X<1)を形成し、該Si1−XGeX層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することによりイオン注入層を前記Si 1−X Ge X 層の内部又は前記ボンドウェーハとの界面に形成し、前記Si1−XGeX層の表面とベースウェーハの表面とを該ベースウェーハの表面のみに形成させた絶縁膜を介して密着させ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層の表面を熱酸化して熱酸化膜を形成し、該酸化膜形成の際に、前記Si 1−X Ge X 層の熱酸化を行い、該Si 1−X Ge X 層のGeを濃縮させ、前記形成した熱酸化膜を除去することによりSiGe層を露出させ、該露出したSiGe層の表面にシリコン単結晶層をエピタキシャル成長させることを特徴とする貼り合わせウェーハの製造方法。
- 少なくとも前記水素イオンの注入前に前記Si1−XGeX層の表面に保護膜を形成し、該保護膜を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記イオン注入層の形成を行い、その後前記保護膜を除去して露出した前記Si1−XGeX層の表面と前記ベースウェーハの表面とを絶縁膜を介して密着させることを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記Xを0.20以下とすることを特徴とする請求項1または請求項2に記載の貼り合わせウェーハの製造方法。
- 前記保護膜を少なくともシリコン酸化膜、シリコン窒化膜、シリコン単結晶膜、アモルファスシリコン膜、ポリシリコン膜のいずれか一種とすることを特徴とする請求項2又は請求項3に記載の貼り合わせウェーハの製造方法。
- 前記イオン注入を前記保護膜の表面に垂直な方向から行うことを特徴とする請求項2乃至請求項4のいずれか一項に記載の貼り合わせウェーハの製造方法。
- 前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることを特徴とする請求項1乃至請求項5のいずれか一項に記載の貼り合わせウェーハの製造方法。
- 前記Si1−XGeX層を熱酸化してSi1−XGeX層のGeを濃縮する際の温度を900℃以上とすることを特徴とする請求項1乃至請求項6のいずれか一項に記載の貼り合わせウェーハの製造方法。
- 前記剥離層の表面を熱酸化して表面のSi層を熱酸化膜にする際の温度を1000℃以下とすることを特徴とする請求項1乃至請求項7のいずれか一項に記載の貼り合わせウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004263478A JP4649918B2 (ja) | 2003-09-10 | 2004-09-10 | 貼り合せウェーハの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003317981 | 2003-09-10 | ||
JP2004263478A JP4649918B2 (ja) | 2003-09-10 | 2004-09-10 | 貼り合せウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005109464A JP2005109464A (ja) | 2005-04-21 |
JP4649918B2 true JP4649918B2 (ja) | 2011-03-16 |
Family
ID=34554258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004263478A Expired - Fee Related JP4649918B2 (ja) | 2003-09-10 | 2004-09-10 | 貼り合せウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4649918B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067430B2 (en) * | 2003-09-30 | 2006-06-27 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction |
CN110098138B (zh) * | 2013-09-25 | 2023-07-18 | Ev 集团 E·索尔纳有限责任公司 | 用于结合基板的装置及方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003017705A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 電界効果トランジスタ及び半導体装置の製造方法 |
JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003178975A (ja) * | 2001-12-11 | 2003-06-27 | Sharp Corp | 半導体装置及びその製造方法 |
JP2004320000A (ja) * | 2003-04-02 | 2004-11-11 | Sumitomo Mitsubishi Silicon Corp | 歪Si−SOI基板の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121310A (ja) * | 1997-10-09 | 1999-04-30 | Denso Corp | 半導体基板の製造方法 |
-
2004
- 2004-09-10 JP JP2004263478A patent/JP4649918B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217430A (ja) * | 1999-11-26 | 2001-08-10 | Toshiba Corp | 半導体基板の製造方法およびこれにより製造された半導体基板 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003017705A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 電界効果トランジスタ及び半導体装置の製造方法 |
JP2003078116A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003178975A (ja) * | 2001-12-11 | 2003-06-27 | Sharp Corp | 半導体装置及びその製造方法 |
JP2004320000A (ja) * | 2003-04-02 | 2004-11-11 | Sumitomo Mitsubishi Silicon Corp | 歪Si−SOI基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005109464A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617820B2 (ja) | 半導体ウェーハの製造方法 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
US11139198B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacturing | |
EP0843345A2 (en) | Method of manufacturing a semiconductor article | |
WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
CN107667416B (zh) | 制造绝缘体上半导体的方法 | |
JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
KR101142138B1 (ko) | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 | |
US7959731B2 (en) | Method for producing semiconductor wafer | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
JP2003249641A (ja) | 半導体基板、その製造方法及び半導体装置 | |
EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
JP4649918B2 (ja) | 貼り合せウェーハの製造方法 | |
JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
JP4626133B2 (ja) | 貼り合せウェーハの製造方法 | |
WO2007007537A1 (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法 | |
JP5031190B2 (ja) | 歪みSi層を有する半導体ウェーハの製造方法 | |
JP2001291851A (ja) | 半導体部材の製造方法 | |
JPH11329968A (ja) | 半導体基材とその作製方法 | |
JP2008130726A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |