JP4626133B2 - 貼り合せウェーハの製造方法 - Google Patents
貼り合せウェーハの製造方法 Download PDFInfo
- Publication number
- JP4626133B2 JP4626133B2 JP2003318078A JP2003318078A JP4626133B2 JP 4626133 B2 JP4626133 B2 JP 4626133B2 JP 2003318078 A JP2003318078 A JP 2003318078A JP 2003318078 A JP2003318078 A JP 2003318078A JP 4626133 B2 JP4626133 B2 JP 4626133B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- silicon
- oxide film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
このように、Geの濃度が15%以下であれば、転位が十分に少ないSi1−XGeX層とすることができる。
保護層がこれらの層であれば、保護層として充分に機能するし、気相成長法等により容易に形成することができる。また、シリコン酸化膜層であれば、熱酸化により形成することも可能であり、貼り合わせ後にBOX(Buried OXide:埋め込み酸化膜)層として利用することもできる。
イオン注入の際に発生するチャネリング防止のためにはイオン注入を斜め方向から行ったほうがよいが、注入深さ分布の面内均一性が悪化する。本発明のように保護層を形成し、イオン注入を保護層の表面に垂直な方向から行えば、イオンの注入深さの面内均一性を高めることができ、良質なイオン注入層を形成することができる。特に保護層がシリコン酸化膜層、アモルファスシリコン層、ポリシリコン層等であれば、チャネリングの発生を効果的に防止することができる。
このように、保護層とベースウェーハの表面のみに形成された絶縁膜との界面が貼り合わせ面であれば、その貼り合わせ面においてすべりが発生しやすいので、後工程で熱酸化膜の形成によりGe濃度が高められた濃縮SiGe層の格子緩和が行なわれやすく、濃縮SiGe層の中の転位の発生を抑制することができる。
このようにベースウェーハがシリコン単結晶ウェーハであれば、熱酸化や気相成長法等により容易に絶縁膜を形成でき、その絶縁膜を介してボンドウェーハの保護層の表面と密着することができる。また、用途に応じて、ボンドウェーハの保護層を直接、石英、炭化珪素、アルミナ、ダイヤモンド等の絶縁性のベースウェーハに貼り合わせてもよい。
このように、剥離層の表面の熱酸化温度を900℃以上とすれば、酸化膜とSiGe層との界面にGeの析出の発生を防止することができる。
このように、剥離層の表面を熱酸化して表面のSi層を熱酸化膜にする際の温度を1000℃以下とすれば、剥離層の表面のSi層に残留するイオン注入によるダメージが、形成される熱酸化膜に取り込まれる際に、OSF(Oxidation induced Stacking Fault:酸素誘起積層欠陥)などの欠陥の発生を防止することができる。
前述したように、イオン注入剥離法を用いてSOIウェーハを作製する場合、イオン注入時にSi1−XGeX層の表面に有機物や金属不純物が付着して汚染される。さらに、Si1−XGeX層の表面に面荒れも発生し、イオン注入後にSi1−XGeX層の表面とベースウェーハとを酸化膜を介して密着させた場合に、剥離熱処理後の貼り合わせ面にボイドやブリスターなどの結合不良が発生するという問題があった。
図1(a)〜(i)は、本発明の第一の実施形態に従った貼り合わせウェーハの製造工程の一例を示す図である。
まず、図1(a)のように、気相成長法により、シリコン単結晶ウェーハ1の表面にSi1−XGeX層2を10〜500nm程度の厚さで成長させる。この場合、Si1−XGeX層2のX、すなわちGe組成を一定とすることもできるが、例えば、成長初期にX=0とし、表面に向けてXを漸次増加させた傾斜組成層として形成すれば、Si1−XGeX層に発生する転位を効果的に抑制することができる。なお、X≦0.15であれば転位が十分に抑制されたものとできる。
(実施例1)
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層(X=0.03)を約150nm成長させ、その表面にCVD法によりシリコン単結晶保護層を50nm形成した。このシリコン単結晶保護層を通して水素イオン(H+)を注入エネルギー40keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、シリコン単結晶ウェーハの表層部にイオン注入層を形成した。水素イオン注入後、シリコン単結晶保護層表面に120℃、5分間の硫酸過酸化水素水洗浄を行い、引き続き80℃、3分間のSC−1洗浄を行った。その後、同一条件で洗浄を行った400nmの熱酸化膜付きのシリコン単結晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、シリコン単結晶保護層及びSi0.97Ge0.03層とシリコン層の一部をベースウェーハ側に移設させた。次に950℃で熱酸化を行い、シリコン層を熱酸化した後、引き続き温度を1100℃に上げてSi0.97Ge0.03層の一部を熱酸化することにより、Ge濃度が20%以上の濃縮SiGe層を形成した。その後5%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を50nmの厚さだけエピタキシャル成長させた。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層(X=0.03)を約150nm成長させ、その表面にCVD法によりアモルファスシリコン保護層を50nm形成した。このアモルファスシリコン保護層を通して水素イオン(H+)を注入エネルギー40keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、シリコン単結晶ウェーハの表層部にイオン注入層を形成した。水素イオン注入後、アモルファスシリコン保護層表面に80℃、3分間のSC−1洗浄、80℃、3分間のSC−2洗浄、80℃、3分間のSC−1洗浄を順次行った。その後、同一条件で洗浄を行った400nmの熱酸化膜付きのシリコン単結晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、アモルファスシリコン保護層及びSi0.97Ge0.03層とシリコン層の一部をベースウェーハ側に移設させた。次に950℃で熱酸化を行い、シリコン層を熱酸化した後、その後温度を1100℃に上げてSi0.97Ge0.03層の一部を熱酸化することにより、Ge濃度が20%以上の濃縮SiGe層を形成した。その後5%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を50nmの厚さだけエピタキシャル成長させた。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層(X=0.03)を約150nm成長させ、その表面にCVD法によりシリコン単結晶保護層を50nm形成した。このシリコン単結晶保護層を通して水素イオン(H+)を注入エネルギー15keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、Si0.97Ge0.03層の内部にイオン注入層を形成した。水素イオン注入後、シリコン単結晶保護層表面に120℃、5分間の硫酸過酸化水素水洗浄を行い、引き続き80℃、3分間のSC−1洗浄を行った。その後、同一条件で洗浄を行った400nmの熱酸化膜付きのシリコン単結晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、シリコン単結晶保護層及びSi0.97Ge0.03層の一部をベースウェーハ側に移設させた。次に1100℃で熱酸化を行い、Si0.97Ge0.03層の一部を熱酸化した。その後5%HF水溶液により酸化膜を除去し、濃縮SiGe層を露出させ、その表面にCVD法によりシリコン層を50nmの厚さだけエピタキシャル成長させた。このように作製した貼り合わせウェーハを20枚用意し、表面を目視してボイド及びブリスターの発生数をカウントしたところ、一ウェーハあたりのボイド及びブリスターの発生数は約0.5個であった。
直径200mmのシリコン単結晶ウェーハの表面にCVD法によりSi0.97Ge0.03層を約150nm成長させた。このSi0.97Ge0.03層を通して水素イオン(H+)を注入エネルギー40keV、ドーズ量5×1016atoms/cm2の条件でイオン注入し、シリコン単結晶ウェーハの表層にイオン注入層を形成した。水素イオン注入後、Si0.97Ge0.03層表面に120℃、5分間の硫酸過酸化水素水洗浄を行い、引き続き80℃、3分間のSC−1洗浄を行った。その後、同一条件で洗浄を行った400nmの熱酸化膜付きのシリコン単結晶ベースウェーハと室温で密着させ、アルゴン雰囲気下で500℃、30分の剥離熱処理を行ってイオン注入層で剥離し、Si0.97Ge0.03層とシリコン層の一部をベースウェーハ側に移設させた。その後、1200℃で水素アニールすることで、結合強度を高めるとともに表面を平坦化した。
2、2’…Si1−XGeX層、
3、3’…保護層、
4、4’…イオン注入層、
5、5’…ベースウェーハ、
6、6’…シリコン酸化膜、
7…移設したシリコン層、 7’…移設したSi1−XGeX層、
8、8’…熱酸化膜、
9、9’…濃縮SiGe層、
10、10’…シリコン単結晶層。
Claims (4)
- 貼り合わせウェーハの製造方法であって、少なくとも、ボンドウェーハとなるシリコン単結晶ウェーハの表面にSi1−XGeX層(0<X<1)を形成し、該Si1−XGeX層の表面に、シリコン単結晶層、アモルファスシリコン層、またはポリシリコン層の少なくとも一種類である保護層を形成し、該保護層を通して水素イオンまたは希ガスイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハの内部にイオン注入層を形成し、該イオン注入層が形成されたボンドウェーハを洗浄し、該洗浄後のボンドウェーハの保護層の表面とベースウェーハとを、前記ベースウェーハの表面のみに形成された絶縁膜を介して密着させ、その後前記イオン注入層で剥離を行い、前記剥離によりベースウェーハ側に移設した剥離層の表面を熱酸化して該剥離層のシリコン層と前記Si 1−X Ge X 層の一部まで熱酸化膜を形成するものとし、その際、前記シリコン層の全体が熱酸化膜に変化するまで950℃以下の温度で熱酸化を行い、前記Si 1−X Ge X 層の熱酸化は1000℃以上の温度で行い、その後、前記形成した熱酸化膜を除去することによりGeが濃縮された濃縮SiGe層を露出させ、該露出した濃縮SiGe層の表面にシリコン単結晶層をエピタキシャル成長させることを特徴とする貼り合わせウェーハの製造方法。
- 前記Xを0.15以下とすることを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記イオン注入を前記保護層の表面に垂直な方向から行うことを特徴とする請求項1または2に記載の貼り合わせウェーハの製造方法。
- 前記ベースウェーハとしてシリコン単結晶ウェーハまたは絶縁性ウェーハを用いることを特徴とする請求項1乃至3のいずれか一項に記載の貼り合わせウェーハの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318078A JP4626133B2 (ja) | 2003-09-10 | 2003-09-10 | 貼り合せウェーハの製造方法 |
KR1020067004789A KR101142138B1 (ko) | 2003-09-10 | 2004-09-07 | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 |
PCT/JP2004/012960 WO2005027214A1 (ja) | 2003-09-10 | 2004-09-07 | 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法 |
US10/570,949 US7608548B2 (en) | 2003-09-10 | 2004-09-07 | Method for cleaning a multilayer substrate and method for bonding substrates and method for producing a bonded wafer |
EP04787664A EP1667214B1 (en) | 2003-09-10 | 2004-09-07 | Method for cleaning a multilayer substrate and method for bonding substrates and method for producing bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003318078A JP4626133B2 (ja) | 2003-09-10 | 2003-09-10 | 貼り合せウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005086066A JP2005086066A (ja) | 2005-03-31 |
JP4626133B2 true JP4626133B2 (ja) | 2011-02-02 |
Family
ID=34417457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003318078A Expired - Fee Related JP4626133B2 (ja) | 2003-09-10 | 2003-09-10 | 貼り合せウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4626133B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7067430B2 (en) * | 2003-09-30 | 2006-06-27 | Sharp Laboratories Of America, Inc. | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction |
KR100748723B1 (ko) | 2006-07-10 | 2007-08-13 | 삼성전자주식회사 | 기판 접합 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030992A (ja) * | 1998-07-10 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2001313382A (ja) * | 2000-04-28 | 2001-11-09 | Kansai Tlo Kk | Soiウエハ製造方法 |
JP2002164520A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003017705A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 電界効果トランジスタ及び半導体装置の製造方法 |
JP2003078118A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
-
2003
- 2003-09-10 JP JP2003318078A patent/JP4626133B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030992A (ja) * | 1998-07-10 | 2000-01-28 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
JP2001313382A (ja) * | 2000-04-28 | 2001-11-09 | Kansai Tlo Kk | Soiウエハ製造方法 |
JP2002164520A (ja) * | 2000-11-27 | 2002-06-07 | Shin Etsu Handotai Co Ltd | 半導体ウェーハの製造方法 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2003017705A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | 電界効果トランジスタ及び半導体装置の製造方法 |
JP2003078118A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005086066A (ja) | 2005-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4617820B2 (ja) | 半導体ウェーハの製造方法 | |
US6350702B2 (en) | Fabrication process of semiconductor substrate | |
US11139198B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacturing | |
WO2002043153A1 (fr) | Procede de fabrication de plaquette de semi-conducteur | |
JPH11307747A (ja) | Soi基板およびその製造方法 | |
US20070117350A1 (en) | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor | |
JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
CN107667416B (zh) | 制造绝缘体上半导体的方法 | |
EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
KR101142138B1 (ko) | 적층기판의 세척방법, 기판의 접합방법 및 접합 웨이퍼의제조방법 | |
WO2006051730A1 (ja) | 半導体ウェーハの製造方法 | |
KR101554754B1 (ko) | 붙여 맞댐 기판의 제조 방법 | |
WO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
EP1437764A1 (en) | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate | |
JP4626133B2 (ja) | 貼り合せウェーハの製造方法 | |
JPH10326883A (ja) | 基板及びその作製方法 | |
JP4649918B2 (ja) | 貼り合せウェーハの製造方法 | |
JP4613656B2 (ja) | 半導体ウエーハの製造方法 | |
WO2007007537A1 (ja) | ボンドウエーハの再生方法及びボンドウエーハ並びにssoiウエーハの製造方法 | |
JP2006216661A (ja) | 半導体ウェーハの製造方法 | |
JP2001291851A (ja) | 半導体部材の製造方法 | |
JP2004342975A (ja) | 半導体基板の製造方法 | |
JP2008130726A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4626133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |