JP2004342975A

JP2004342975A - 半導体基板の製造方法

Info

Publication number: JP2004342975A
Application number: JP2003140273A
Authority: JP
Inventors: Masato Igarashi; 昌人五十嵐; Koji Sensai; 宏治泉妻; Hisatsugu Kurita; 久嗣栗田; Takeshi Senda; 剛士仙田
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2003-05-19
Filing date: 2003-05-19
Publication date: 2004-12-02

Abstract

【課題】ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成することができ、生産効率を向上できる半導体基板の製造方法を提供する。
【解決手段】シリコン・ゲルマニウム基板上に、前記シリコン・ゲルマニウム基板を陽極化成し作成されたシリコン・ゲルマニウム多孔質層及び歪みシリコン層が順次形成された第一の材料を用意する工程と、シリコン基板上にシリコン酸化膜層が形成された第二の材料を用意する工程と、前記第一の材料の歪みシリコン層側と第二の材料のシリコン酸化膜層側とを貼り合わせる工程と、前記シリコン・ゲルマニウム基板および前記シリコン・ゲルマニウム基板上のシリコン・ゲルマニウム多孔質層を分離・除去し、シリコン酸化膜層及び歪みシリコン層が順次積層されたシリコン基板を得る工程とを少なくとも含む。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、歪みシリコン層を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
今日、大規模集積回路（ＬＳＩ）の性能向上のため、高速かつ低消費電力を特徴とするＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の実現、およびその性能向上が不可欠であると言われている。
このため、従来から、例えば電荷が伝わる速度（以下、キャリア移動度と称する）など、電気特性の向上を目的とした研究開発が積極的に行われている。その結果、キャリア移動度を高める技術の１つとして、歪みの入った単結晶シリコン層（以下、歪みＳｉ層と称する）をシリコン基板上に形成し、該歪みＳｉ層上に素子を形成する技術が開発されている。
尚、この歪みＳｉ層とは、例えば（１００）単結晶シリコン基板の場合、基板表面と平行な＜０１０＞および＜００１＞方向に引っ張られ、歪んでいる状態にあるＳｉ層をいう。
【０００３】
この歪みＳｉ層を有する半導体基板について、図２に基づいて更に詳述する。
図２において、符号１はシリコン基板であって、このシリコン基板１上に、ゲルマニウム（以下、Ｇｅと称する）組成が連続的に変化しているシリコン・ゲルマニウム（以下、ＳｉＧｅと称する）層（以下、組成変調ＳｉＧｅ層と称する）２が積層されている。
この「Ｇｅ組成が連続的に変化する」とは、シリコン基板１側が０％で、シリコン基板１と反対側（後述する緩和ＳｉＧｅ層３側）が所望の濃度に形成されていることをいう。
【０００４】
そして、この組成変調ＳｉＧｅ層２上に、Ｇｅ組成が一定の緩和ＳｉＧｅ層（以下、緩和ＳｉＧｅ層と称する）３及び歪みＳｉ層４が順次形成されている。ここで、前記の「緩和」とは、ＳｉＧｅ層内に歪みが残留しておらず、その格子定数がＳｉとＧｅの原子半径の違いおよびその組成から決定される本来の格子定数に等しいことを意味する。
尚、歪みＳｉ層４の格子定数を１％程度伸ばすために、緩和ＳｉＧｅ層３のＧｅ組成は、Ｓｉ_１−ｘＧｅ_ｘとした場合、Ｘ＝０．２５〜０．３程度が用いられている。
【０００５】
この構造の半導体基板では、貫通転位５は組成変調ＳｉＧｅ層２に閉じ込められ、緩和ＳｉＧｅ層３には貫通転位５が入らないとされている。
しかしながら、前記半導体基板にあっても、実際には緩和ＳｉＧｅ層３にまで貫通転位５が伝播し、さらにこの貫通転位５は歪みＳｉ層４にまで達することがある。このため、この貫通転位５により歪みＳｉ層４の信頼性が低下し、歪みＳｉ層４に素子を形成しても、期待通りの電気的特性を得ることが困難であるという問題点があった。
尚、組成変調ＳｉＧｅ層２をなくし、シリコン基板１上に直接緩和ＳｉＧｅ層３を形成すると、貫通転位５の密度が著しく増加し、歪みＳｉ層４の信頼性は著しく低下する。その結果、歪みＳｉ層４に素子を形成しても、期待通りの電気的特性を得ることが非常に困難である。
【０００６】
また一方、近年、寄生容量を低減して高速化を図るために、ＳＯＩ（ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板が用いられており、前記の歪みシリコンと組み合わせて更なる高速化を目指すＳＳＯＩ（Ｓｔｒａｉｎｅｄ−ＳｉｌｉｃｏｎｏｎＩｎｓｕｌａｔｏｒ）基板も研究されている。この構造の半導体基板は、シリコン基板、シリコン酸化膜層、ＳｉＧｅ層、歪みＳｉ層が順次積層されているものである。
【０００７】
【発明が解決しようとする課題】
ところで、歪みが十分緩和され、貫通転位密度をおおよそ１０^５個／ｃｍ^２以下にするためには、例えば、図２に示した従来の半導体基板にあっては組成変調ＳｉＧｅ層２を２μｍ、緩和ＳｉＧｅ層３を１μｍ程度エピタキシャル成長させる必要がある。
この場合、緩和ＳｉＧｅ層３の表面粗さは二乗平均根で数ｎｍの凸凹となるため、厚さ１０〜数１０ｎｍの歪みＳｉ層４を積層するためには、事前に化学機械研磨（以下、ＣＭＰと称する）を行って平坦にする必要がある。
更に、μｍオーダーの膜厚を必要とすることは、ＳｉＧｅ層のエピタキシャル成長速度が数１００ｎｍ／ｍｉｎ以下であることから、生産効率上好ましいものではなかった。
【０００８】
また、前述のＳＳＯＩ基板においては、膜厚の厚いＳｉＧｅ層が歪みＳｉ層とシリコン酸化膜層との間に介在するため、寄生容量が増大し、ＳＯＩ基板を用いる意味が失われるという技術的課題があった。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成することができる半導体基板の製造方法を提供することを目的とするものである。また、生産効率を向上できる半導体基板の製造方法を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
本発明は上記技術的課題を解決するためになされたものであり、シリコン・ゲルマニウム基板上に、前記シリコン・ゲルマニウム基板を陽極化成し作成されたシリコン・ゲルマニウム多孔質層及び歪みシリコン層が順次形成された第一の材料を用意する工程と、シリコン基板上にシリコン酸化膜層が形成された第二の材料を用意する工程と、前記第一の材料の歪みシリコン層側と第二の材料のシリコン酸化膜層側とを貼り合わせる工程と、前記シリコン・ゲルマニウム基板および前記シリコン・ゲルマニウム基板上のシリコン・ゲルマニウム多孔質層を分離・除去し、シリコン酸化膜層及び歪みシリコン層が順次積層されたシリコン基板を得る工程とを少なくとも含むことを特徴としている。
【００１１】
本発明にかかる半導体製造方法によれば、従来技術のようなＳｉＧｅ層をエピタキシャル成長させる必要がないため、効率的に半導体基板を製造することができる。
また、本発明にかかる半導体製造方法によれば、従来技術の場合のように組成が異なるＳｉＧｅ層をエピタキシャル成長させないため、新たな転位が発生しない。その結果、ＳｉＧｅ結晶中に元々存在する転位のみとなり、歪みＳｉ層の貫通転位を極力抑制できる。
【００１２】
更に、本発明にかかる半導体製造方法によれば、歪みＳｉ層のみエピタキシャル成長させた場合には、従来技術の場合のようにＳｉＧｅ層成長に起因する表面荒れが発生せず、ＣＭＰを行う必要がなくなる。
更にまた、本発明にかかる半導体製造方法によって製造された半導体基板は、ＳｉＧｅ層を備えない構造のＳＳＯＩ基板であるため、寄生容量の増大を防止でき、キャリア移動度の更なる向上が図られる。
【００１３】
ここで、前記ＳｉＧｅ基板上に、基板のＧｅ組成とほぼ同一でかつ一定のＳｉＧｅ層をエピタキシャル成長させた後、前記ＳｉＧｅ基板を陽極化成しＳｉＧｅ多孔質層，及び歪みＳｉ層を形成してもよい。
このように、ＳｉＧｅ層を形成することにより、ＳｉＧｅ基板面内のＧｅ組成がより均一となり、この上に形成される歪みＳｉ層の格子歪み量も面内でより均一化することができる。尚、ＳｉＧｅ基板とＳｉＧｅ層のＧｅ組成はほとんど同一のため、格子間隔もほぼ同一であり、新たに転位が発生することはない。
しかも、このエピタキシャル成長させるＳｉＧｅ層の膜厚は薄いため、従来に比べ、効率的に半導体基板を製造できる。
【００１４】
また、前記ＳｉＧｅ基板を陽極化成し作成されたＳｉＧｅ多孔質層が、多孔度の異なる二層のＳｉＧｅ多孔質層であることが望ましい。
このように、多孔度の異なる二層のＳｉＧｅ多孔質層が形成されているため、二層の多孔質層間近傍に歪みが集中している。そこに、外部から何らかの力を加えることにより、分離の先端は界面近傍の歪みエネルギーを下げるように進行するため、分離面が層間近傍に限定され好ましい。
なお、多孔度Ｐとは、以下の式で定義される。
Ｐ（％）＝｛陽極化成前後の重量差（ｇ）｝÷｛Ｓｉの密度（ｇ／ｃｍ^３）×形成された多孔質Ｓｉの体積（ｃｍ^３）｝×１００（％）
【００１５】
また、前記多孔度の異なる二層のＳｉＧｅ多孔質層のち、多孔度の低いＳｉＧｅ多孔質層の上に、歪みＳｉ層が順次形成されることが望ましい。
このように、多孔度の低いＳｉＧｅ多孔質層の上に、歪みＳｉ層が順次形成されるため、この上に歪みＳｉ層をエピタキシャル成長させる際に導入され得る積層欠陥を、十分抑制することが可能となる。
【００１６】
【発明の実施の形態】
本発明にかかる半導体基板の製造方法の一実施形態について、図１に基づいて説明する。
まず、チョクラルスキー（以下、ＣＺと称する）法により、ＳｉＧｅ結晶を引き上げ、ＳｉＧｅ基板上１１を作成する。
そして、一般的に知られている陽極化成法によって、ＳｉＧｅ基板１１の表面を多孔質化させる（図１（ａ）参照）。
例えば、Ｐ型（１００）、抵抗率０．０１Ωｃｍのシリコン基板を、フッ化水素水と水とエタノール溶液（ＨＦ：Ｈ_２Ｏ：Ｃ_２Ｈ_５ＯＨ＝１：１：１）中にて、電流密度１〜１００（ｍＡ・ｃｍ^−２）、１０秒〜１００分間、処理することにより、前記ＳｉＧｅ基板１１の表面を多孔質化させることができる。
【００１７】
また、ＳｉＧｅ基板１１の表面に形成する多孔質層を、電流密度を変化させることにより、多孔度の異なる二層のＳｉＧｅ多孔質層１２ａおよび１２ｂ形成する。
このように、ＳｉＧｅ基板１１に多孔度の異なる二層のＳｉＧｅ多孔質層１２ａ、１２ｂを形成するのは、二層の多孔質層間近傍に歪みが集中しており、そこに、外部から何らかの力を加えることにより、分離の先端は界面近傍の歪みエネルギーを下げるように進行するため、分離面が層間近傍に限定されるためである。
【００１８】
しかも、図１（ａ）に示すように、ＳｉＧｅ基板１１側に多孔度の高いＳｉＧｅ多孔質層１２ａが形成され、その多孔度の高いＳｉＧｅ多孔質層１２ａの上（ＳｉＧｅ基板１１の最表面側）にその多孔度の低いＳｉＧｅ多孔質層１２ｂを形成する。
このように、ＳｉＧｅ基板１１側に多孔度の高いＳｉＧｅ多孔質層１２ａを形成し、その上にその多孔度の低いＳｉＧｅ多孔質層１２ｂを形成するのは、この上に歪みＳｉ層をエピタキシャル成長させる際に導入され得る積層欠陥を、十分抑制することが可能となるためである。
【００１９】
その後、多孔質層１２ｂ上に歪みＳｉ層１３をエピタキシャル成長により形成し、第一の材料を作成する（図１（ｂ）参照）。
歪みＳｉ層１３をエピタキシャル成長させる条件は、例えば、減圧ＣＶＤ法にて、ソース・ガスにモノ・シラン（以下、ＳｉＨ_４と称する）を用いて、５００〜８００℃程度で行われる。
そして、膜厚１０〜数１０ｎｍの歪みＳｉ層１３を形成する。
このとき、多孔質層１２ｂと歪みＳｉ層１３の格子間隔は等しくなるので、例えばＳｉＧｅ基板のＧｅ組成を２５〜３０％とすれば、歪みＳｉ層１３には１％程度の引っ張り応力が生じる。
【００２０】
次に、前記第一の材料とは別に、シリコン基板２１上にシリコン酸化膜層２２を積層した第二の材料を用意する。このシリコン基板２１上にシリコン酸化膜層２２を形成するのは、一般的に知られた方法により形成でき、例えば、熱酸化処理によって形成できる。
そして、第一の材料の歪みＳｉ層１３と第二の材料のシリコン酸化膜層２２を貼り合わせ、その後８００〜１０００℃にて熱処理を行い、前記貼り合わせ面を強固に接着する（図１（ｃ）参照）。
【００２１】
次に、第一の材料と第二の材料が接着した状態で、端面より純水を高圧で噴射することにより、多孔度の異なる二層の多孔質層間近傍にて割断する（図１（ｄ）参照）。
この後、シリコン酸化膜層２２、歪みＳｉ層ｌ３、多孔質層１２の一部が積層されたシリコン基板２１をエッチングし、多孔質層１２を除去する（図１（ｅ）参照）。
このエッチング液としては、例えば、フッ化水素水と過酸化水素水の溶液を用いることができる。
【００２２】
最後に、水素雰囲気中で１０００〜１１００℃にて熱処理を行うことにより、多孔質層１２がエッチングされた面を平滑化処理し、シリコン酸化膜層２２及び歪みＳｉ層１３が順次積層された前記シリコン基板２１が得られる。
【００２３】
ＳｉとＧｅは全率固溶のため、所望のＧｅ組成を有するＳｉＧｅ基板（ＳｉＧｅ結晶）をＣＺ法により作成することが可能である。
このＳｉＧｅ基板を用いれば、従来技術で問題となるＳｉＧｅ層のエピタキシャル成長は不要となるため、エピタキシャル成長に伴う転位が新たに発生することはなく、ＳｉＧｅ基板に元々存在する転位のみとなる。
その結果、ＳｉＧｅ基板上にエピタキシャル成長させる歪みＳｉ層の貫通転位は、大幅に低減される。
【００２４】
また、従来技術のようにＳｉＧｅ層をエピタキシャル成長させる必要がないため、効率的に半導体基板を製造でき、生産性も大幅に向上する。
更に、ＳｉＧｅ結晶からＳｉＧｅ基板が作成されるため、その格子間隔は初めから完全緩和しており、必要な引っ張り応力を歪みＳｉ層に与えることが可能である。
また、最終的に得られた半導体基板が、ＳｉＧｅ層がない構造であるＳＳＯＩ基板であるため、寄生容量の低下を防止でき、キャリア移動度の更なる向上を図ることができる。
【００２５】
【実施例】
次に、実施例について説明する。
ＣＺ法により、ＳｉＧｅ結晶を引き上げ、ＳｉＧｅ基板を作成する。このときのＳｉＧｅ基板のＧｅ組成を２５％となるように、ＳｉＧｅ基板（ＳｉＧｅ結晶）を作成した。
次に、フッ化水素水と水とエタノール溶液（ＨＦ：Ｈ_２Ｏ：Ｃ_２Ｈ_５ＯＨ＝１：１：１）中にて、電流密度７（ｍＡ・ｃｍ^−２）、１１分処理し、更に、電流密度２５（ｍＡ・ｃｍ^−２）、３分処理した。
その結果、ＳｉＧｅ基板側に多孔度の高い第１のＳｉＧｅ多孔質層が形成され、この第１の多孔度の高いＳｉＧｅ多孔質層の上（ＳｉＧｅ基板の最表面側）に、多孔度の低い第２のＳｉＧｅ多孔質層が形成された。
このときの第１のＳｉＧｅ多孔質層の多孔度は４０％、平均孔径は、数十ｎｍであり、第２のＳｉＧｅ多孔質層の多孔度は１５％、平均孔径は、数ｎｍであった。
【００２６】
この後、多孔質層上に歪みＳｉ層をエピタキシャル成長により形成し、第一の材料を作成した。
このときのエピタキシャルの条件は、減圧ＣＶＤ法にて、ソース、ガスにＳｉＨ_４を用い、８００℃にて処理し、多孔質層上に２０ｎｍの膜厚を有する歪みＳｉ層が形成された。
このとき、多孔質層と歪みＳｉ層の格子間隔は等しくなるので、例えばＳｉＧｅ基板のＧｅ組成を２５％としたため、歪みＳｉ層には１％程度の引っ張り応力を生じている。
【００２７】
次に、別に用意したシリコン基板上にシリコン酸化膜層を形成する。
このときの条件は、乾燥酸素雰囲気にて、１０００℃、約５０分の熱処理であり、約５０ｎｍのシリコン酸化膜層が形成された。
【００２８】
その後、第一の材料の歪みＳｉ層と第二の材料のシリコン酸化膜層を密着貼り合わせ、アルゴン雰囲気中で、８００℃にて１時間、熱処理を行い、前記貼り合わせ面を強固に接着する。
この第一の材料と第二の材料が接着した状態で、端面より純水を高圧（４０ＭＰａ）で噴射することにより、多孔度の異なる二層の多孔質層間近傍にて割断した。
【００２９】
この後、シリコン基板、Ｓｉ酸化膜、歪みＳｉ層、多孔質層の一部を、フッ化水素水と水と過酸化水素水（４９％ＨＦ：Ｈ_２Ｏ：３０％Ｈ_２Ｏ_２＝１：１：１）の溶液中にて、１００分間処理し、エッチングした。
【００３０】
そして、水素雰囲気中で１０００〜１１００℃にて、６０分間熱処理を行うことにより、多孔質層がエッチングされた面を平滑化処理した。
これにより、シリコン基板、シリコン酸化膜層、歪みＳｉ層が順次積層した構造の歪みＳｉを有する半導体基板を得ることができた。
【００３１】
なお、上記実施形態において、第一の材料の陽極化成、第一の材料の貼り合わせ、割断、不要部分の除去、平滑化処理について一例を示したが、本発明は上記例に限定されるものではなく、他の例、他の条件のもと、第一の材料の陽極化成、第一の材料の貼り合わせ、割断および不要部分の除去、平滑化処理を行っても良い。
【００３２】
また、上記実施例にあっては、ＳｉＧｅ基板を陽極化成により多孔質化したが、ＳｉＧｅ基板を陽極化成により多孔質化する前に、基板のＧｅ組成とほぼ同一でかつ一定のＳｉＧｅ層を、例えば数１００ｎｍ程度エピタキシャル成長させても良い。
これにより、ＳｉＧｅ基板面内のＧｅ組成がより均一となり、この上に形成される歪みＳｉ層の格子歪み量も面内で均一とすることができる。また、ＳｉＧｅ基板と緩和ＳｉＧｅ層のＧｅ組成はほとんど同一のため、格子間隔もほぼ同一であり、新たに転位が発生することはない。
しかも、このエピタキシャル成長させるＳｉＧｅ層の膜厚は薄いため、従来に比べ、効率的に半導体基板を製造できる。
【００３３】
【発明の効果】
本発明の半導体製造方法によれば、ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成できる半導体基板の製造方法を得ることができる。また、生産効率を向上できる半導体基板の製造方法を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施形態にかかる半導体基板の製造工程を示す図である。
【図２】図２は、従来の歪みＳｉ層を有する半導体基板の概念断面図である。
【符号の説明】
１シリコン基板
２組成変調シリコン・ゲルマニウム層（組成変調ＳｉＧｅ層）
３緩和シリコン・ゲルマニウム層（緩和ＳｉＧｅ層）
４歪みシリコン層（歪みＳｉ層）
５貫通転位
１１シリコン・ゲルマニウム基板（ＳｉＧｅ基板）
１２多孔質層
１２ａ多孔度の高い多孔質層
１２ｂ多孔度の低い多孔質層
１３歪みシリコン層（歪みＳｉ層）
２１シリコン基板
２２シリコン酸化膜層

Claims

シリコン・ゲルマニウム基板上に、前記シリコン・ゲルマニウム基板を陽極化成し作成されたシリコン・ゲルマニウム多孔質層及び歪みシリコン層が順次形成された第一の材料を用意する工程と、
シリコン基板上にシリコン酸化膜層が形成された第二の材料を用意する工程と、
前記第一の材料の歪みシリコン層側と第二の材料のシリコン酸化膜層側とを貼り合わせる工程と、
前記シリコン・ゲルマニウム基板および前記シリコン・ゲルマニウム基板上のシリコン・ゲルマニウム多孔質層を分離・除去し、シリコン酸化膜層及び歪みシリコン層が順次積層されたシリコン基板を得る工程と
を少なくとも含むことを特徴とする半導体基板の製造方法。
前記シリコン・ゲルマニウム基板上に、基板のゲルマニウム組成とほぼ同一でかつ一定のシリコン・ゲルマニウム層をエピタキシャル成長させた後、
前記シリコン・ゲルマニウム基板を陽極化成しシリコン・ゲルマニウム多孔質層，及び歪みシリコン層を形成することを特徴とする請求項１に記載された半導体基板の製造方法。
前記シリコン・ゲルマニウム基板を陽極化成し作成されたシリコン・ゲルマニウム多孔質層が、多孔度の異なる二層のシリコン・ゲルマニウム多孔質層であることを特徴とする請求項１または請求項２に記載された半導体基板の製造方法。