JP2012518290A - 半導体材料の薄層の形成 - Google Patents

半導体材料の薄層の形成 Download PDF

Info

Publication number
JP2012518290A
JP2012518290A JP2011550643A JP2011550643A JP2012518290A JP 2012518290 A JP2012518290 A JP 2012518290A JP 2011550643 A JP2011550643 A JP 2011550643A JP 2011550643 A JP2011550643 A JP 2011550643A JP 2012518290 A JP2012518290 A JP 2012518290A
Authority
JP
Japan
Prior art keywords
layer
gaas
germanium
germanium material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011550643A
Other languages
English (en)
Inventor
ハーパー、ロバート、キャメロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE Silicon Compounds Ltd
Original Assignee
IQE Silicon Compounds Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE Silicon Compounds Ltd filed Critical IQE Silicon Compounds Ltd
Publication of JP2012518290A publication Critical patent/JP2012518290A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Abstract

ＧａＡｓ、またはＳｉＧｅのようなゲルマニウム材料のいずれかの層を形成する方法を開示する。例えばゲルマニウム材料は、ＧａＡｓ面上にエピタキシャル成長することができる。ゲルマニウム材料を一部の残留ＧａＡｓと共にレシーバ基板に転写するために、層転写が使用される。次いで残留ＧａＡｓは、ＧａＡｓとゲルマニウム材料との間の境界がエッチストップとなり、選択的エッチングによって除去することができる。
【選択図】 図１Ｃ

Description

本発明は、半導体材料の薄層を形成する方法に関する。
Ｇｅの相対的希少性のため、Ｇｅベースの技術に対する将来の需要がバルクＧｅ半導体基板を用いて容易に満たされることはなさそうである。これは、適切な機械的強度をもたらすために単位面積当たりにより厚いＧｅが要求される、大きい基板ウェハ直径に特に関係する。ゲルマニウム・オン絶縁体（ＧｅＯＩ）ウェハは、実現可能な代替物になる。はるかに少量（典型的には０．００１から１％の間）のＧｅが、同等のウェハ直径を製造するために要求されるだけであり、シリコン・オン絶縁体（ＳＯＩ）と同等の静電気学および電子工学上の利点がもたらされる。薄いゲルマニウム表面層と基板のバルクとの間の酸素エッチストップ層の存在もまた、集光型太陽光発電のような他の技術の特徴を可能にする鍵である。
望ましいＧｅＯＩ基板は、酸化シリコンウェハに強力に結合された無欠陥Ｇｅの薄い均一厚さの層から成る。しかし、ＧｅＯＩウェハを製造するためには、高コストおよび低い材料品質につながる未解決の幾つかの重要な課題が存在する。ＧｅＯＩ基板を製造するための３つの公知の方法を下に記載する。
第１の公知の方法は、ドナーＧｅウェハからの層転写を使用するものである。層転写技術として、ドナーＧｅウェハの頂面の真下に劈開面を形成する目的でイオンを注入する周知のスマートカット（登録商標）がある。シリコンレシーバウェハの酸化された表面は、ドナーウェハの頂面に結合される。ドナーウェハおよびレシーバウェハは次いで、Ｇｅの薄層が酸化シリコン上に残るように劈開面に沿って分離される。転写されたＧｅ層の表面粗さは、ＳＯＩウェハを製造するための同様の技術で得られるより高く、かつ結果的にＧｅ層の厚さの不均一性をもたらすこの追加的粗さを除去するために、追加研磨が必要である。これは、例えば部分的にまたは完全に空乏化したデバイスが望まれる高度Ｇｅ ＣＭＯＳ分野に必須の厚さの均一性を持つ超薄Ｇｅ層を生成することを困難にする。さらに、Ｇｅドナーウェハのコストは高く、Ｇｅドナーウェハの表面の品質を再使用できるレベルまで回復することは困難である。
第２の公知の方法は、シリコンドナーウェハ上にＳｉＧｅグレードをエピタキシャル成長させ、かつＳｉＧｅグレード上にＧｅをエピタキシャル成長させるものである。次いでＧｅの層が、酸化シリコンレシーバウェハに転写される。これは、直径が最高で３００ｍｍまでの大径のＧｅＯＩおよびＳｉＧｅＯＩウェハを製造するために一般的に使用される別の方法である。しかし、ＳｉＧｅグレード上に成長される純粋Ｇｅ膜の貫通転位密度（ＴＤＤ）は１０6ないし１０8ｃｍ-2程度である。このレベルの欠陥は、Ｇｅ層内およびその上に成長する任意の後続層内の両方の性能を著しく低下させる。層転写後にドナーウェハに残るエピタキシャル層の表面粗さは、新たに成長するＧｅ層の自然結合を可能にするために、使用後に研磨によって回復しなければならない。中間ＣＭＰ（化学機械研磨）工程を伴うフルＳｉ‐Ｇｅグレード上のＧｅ膜の成長は遅速かつ高価である。レシーバウェハに転写された純粋Ｇｅ膜から、高いＧｅ含有量を有するＳｉＧｅグレードの転写された上部層を選択的にエッチングすることは困難である。
第３の公知の方法は、ＳｉＧｅオン絶縁体（ＳｉＧｅＯＩ）ウェハから出発し、Ｇｅ濃縮法を使用してＧｅＯＩウェハに到達するというものである。ＳｉＧｅの薄層は、酸化フロントに沿ってＧｅが形成されるように酸化され、その結果、埋込み絶縁酸化物層との境界に純粋Ｇｅが生じる。次いで上にある材料は除去される。しかし、この方法を用いて製造されたＧｅＯＩウェハについては高レベルの転位欠陥が報告されている。原ＳｉＧｅＯＩ界面の格子定数は転写されたＳｉＧｅと等しいため、該欠陥はプロセス中に歪み緩和によって促進される。疑わしい品質にもかかわらず、１５０ｍｍを超す直径を持つほとんどのＧｅＯＩウェハは、現在この方法によって製造されている。
本発明は、関連技術分野のこれらおよび他の問題に取り組もうとするものである。
本発明は、後でレシーバ基板に転写されるＧａＡｓまたはゲルマニウム材料の層の形成に関する。ゲルマニウム材料は、例えばシリコンの比率が低くＧａＡｓに対し実質的に格子整合したＳｉＧｅ材料とすることができる。
本発明は、ゲルマニウム材料またはＧａＡｓの薄膜または層を形成する方法を提供する。これらの材料のうちの一方の層は、例えばイオン注入／劈開、またはスマートカット（登録商標）のような同様の技術を使用して、別の基板に転写される。転写層または残存材料のいずれかに付着した他方の材料の残留物は、ＧａＡｓ／ゲルマニウム材料界面をエッチストップとして使用して、選択的エッチングによって露出される原表面を残すように除去することができる。
例えば、本発明は、ゲルマニウム材料をＧａＡｓドナー基板上にエピタキシャル成長させ、かつ一部の残留ＧａＡｓと共にゲルマニウム材料のレシーバ基板への層転写を実行することによるゲルマニウム・オン絶縁体型基板の形成に適用することができる。次いで残留ＧａＡｓは、ＧａＡｓ／ゲルマニウム材料境界が選択的ウェットエッチング等に対するエッチストップとして働く状態で、除去することができる。同等のプロセスを使用して、ＧａＡｓ材料をＧｅドナー基板上に成長させ、同等のステップに従うことによって、ＧａＡｓオン絶縁体型基板を形成することができる。
転写層のゲルマニウム材料と残留ＧａＡｓとの間（またはその逆）のヘテロ界面は、ＧａＡｓに対して選択的なエッチング液を使用して、レシーバ基板上にゲルマニウム材料だけを残して残留ＧａＡｓを除去することを可能にする、エッチストップを提供する。ゲルマニウム材料はゲルマニウム、またはシリコン成分が微小でありかつＧａＡｓドナー基板に対するＳｉＧｅの適切な格子整合と一致するＳｉＧｅとすることができる。本書では、より一般的に、ゲルマニウム材料は、ゲルマニウムのモル分率が少なくとも０．５、少なくとも０．７、または任意選択的に少なくとも０．９である材料とすることができる。ゲルマニウム材料は、ＧａＡｓに対して実質的に格子整合することができる。ゲルマニウム材料およびＧａＡｓは、互いに一体的に形成すること、すなわち単結晶とすることが好ましい。ゲルマニウム材料は、例えば２つの異なるＳｉＧｅ組成の間のグレードを含む、ある範囲の組成を示すことができる。
該技術は、無欠陥ゲルマニウムまたはＳｉＧｅの薄い均一な層を代替的基板に転写することを可能にする。劈開／注入損傷を除去し、かつ転写層の表面におけるその後のエピタキシャル成長のために微細な粗さを回復するために一般的に使用されるＣＭＰ工程は、残留ＧａＡｓを除去するために選択的エッチングに置き換えられる。このエッチングはゲルマニウム材料で停止し、転写ゲルマニウム材料の非常に均一な薄層を達成することを可能にする。格子整合されたＧａＡｓ上の緩和ゲルマニウム材料の成長は、ＳｉＧｅグレード上に成長するゲルマニウム材料と比較して、非常に低い欠陥レベルを導く。ＧａＡｓドナーウェハは同等のＧｅウェハより一般的に安価であり、ドナー基板をほとんど無傷で残す層転写技術を使用した場合、ＧａＡｓドナーウェハは再使用することができる。
ＧａＡｓおよびゲルマニウム材料の複数の繰返しは、層転写を繰り返して複数のゲルマニウム・オン絶縁体型基板を形成することによって、その後に除去される前に、ＧａＡｓドナー基板上にエピタキシャル成長させることができる。
薄い均一なゲルマニウム・オン絶縁体材料を製造する能力は、部分的におよび完全に空乏化したアーキテクチャを使用するＧｅＯＩベースのＣＭＯＳにとって特に重要であるが、該技術は、光起電力技術、光電子工学、およびＩＩＩ／Ｖ族とシリコンとの集積化(III/V integration with silicon)のような広範囲の他の用途にも適用可能である。
特に、本発明は、ＧａＡｓまたはゲルマニウム材料のいずれかである第１材料の層転写を実行する方法において、ＧａＡｓまたはゲルマニウム材料の他方である第２材料の表面であってドナー基板によって担持された表面に、前記第１材料をエピタキシャル成長させるステップと、前記表面に隣接する残留第２材料が前記転写第１材料に付着したまま、および前記表面に隣接する残留第１材料が前記第２材料に付着したままのいずれか一方の状態で、ドナー基板からレシーバ基板への第１材料の層転写を実行するステップと、残留材料を除去し、それによって下にある第１または第２材料（どちらが残留材料によって被覆されていたかによって決まる）を露出させるステップとを含む方法を提供する。
残留材料が転写された第１材料に付着しているか、それとも残留第２材料に付着しているかは、第１および第２材料がそれに沿って分離される面（例えば劈開面または層）によって決まり、特にこの面が前記表面の上にあるかそれとも下にあるかによって決まる。
ゲルマニウム材料は、ゲルマニウム、シリコンゲルマニウムＳｉxＧｅ1-x、もしくは別のゲルマニウム材料、例えばＳｉＧｅＣ、またはそのような組成の何らかの組合せとすることができる。ＧａＡｓに対するＳｉＧｅの容認可能な格子整合のために、ｘの値は０．０６未満とすることが好ましく、０．０４未満とすることがより好ましく、０．０１から０．０３の範囲とすることがさらに好ましい。例えばゲルマニウム材料の格子定数がＧａＡｓの格子定数の±０．０８％以内であることを要求することによって、欠陥が容認可能な低レベルとなるように、ゲルマニウム材料をＧａＡｓに対し実質的に格子整合させることができるが、他の適切な基準は以下で述べる。本発明はまた、ゲルマニウム材料の少なくとも一部のモル分率が著しく低く、例えば０．５ないし１．０または０．７ないし１．０の範囲である、ＳｉＧｅのようなゲルマニウム材料の薄層を形成するためにも使用することができる。これは、ゲルマニウム材料グレードを低ゲルマニウムモル分率材料に成長させ、かつグレードの一部または全部を含むゲルマニウム材料の層転写を実行することによって、達成することができる。
本書に記載した材料は、ＣＶＤまたは同様の技術によって成長させることができ、かつｐｎ接合の形成を促進するためにドープしてもしなくてもよい。
レシーバ基板は絶縁体層を含むことができ、次いで第１材料の転写層の層転写を絶縁体層上に行なって、第１材料・オン絶縁体基板を形成することができる。例えば、レシーバ基板はシリコン基板とすることができ、かつ絶縁体層はシリコンの酸化物を含むことができる。希望に応じて半導体材料、絶縁体、ガラス、金属等を含む様々な種類の他のレシーバ基板を使用することができる。
層転写は当業者に公知の種々の方法で実行することができる。例えば層転写を実行するステップは、イオンを注入して前記表面の下の第２材料に劈開層を誘発させるサブステップと、第１材料を（第１材料の上に追加された任意のさらなる層と共に）レシーバ基板に結合するサブステップと、前記表面に隣接する残留第２材料を前記転写される第１材料に付着させたままで劈開層に沿ってレシーバ基板をドナー基板から分離するサブステップとを含むことができる。劈開層が表面の上の第１材料内にある場合には、前記表面に隣接した残留第１材料は、残存する第２材料に付着されている。層転写はまた、ドナー基板のバルクを研磨することによって達成することもできる。
付着した残留材料は、研削、研磨、エッチング等を含め、１つまたは幾つかの方法で除去することができる。しかし除去は、残留材料の少なくとも一部を、第１および第２材料の他方がそれに反応しない選択的エッチングによって除去し、それによって残存材料をその原成長面ごと残すことを含むことが好ましい。特に、選択的ウェットエッチングは、下にある第１または第２材料が露出するように、付着した残留材料の最終部分を除去するために使用することができる。
好都合にも、ドナー基板はＧａＡｓ基板とすることができる。この場合、第２材料の表面は、ＧａＡｓ基板のＧａＡｓ表面とすることができる。しかし、第２材料の表面は代わりに、第２材料のエピタキシャル成長層の表面とすることもでき、それはＧａＡｓ基板のＧａＡｓ表面上に、または第１材料のエピタキシャル成長層のような異なる下位表面上に成長することができる。
同様に、ドナー基板はＧｅ基板とすることができる。この場合、第２材料の表面はＧｅ基板のＧｅ表面とすることができる。しかし、第２材料の表面は代わりに、第２材料のエピタキシャル成長層の表面とすることもでき、それはＧｅ基板のＧｅ表面上に、または第１材料のエピタキシャル成長層のような異なる下位表面上に成長することができる。
本発明の関連態様は、第１および第２材料の繰返し交互層を成長させて、各々別個のレシーバ基板への繰返し層転写を、付着した残留材料を除去する対応する複数のステップと共に、使用することができるようにする。
基板のバルクまたは大部分を研磨することなく、ドナー基板からの層転写を実行するために上記方法を使用する場合には、ドナー基板は同じプロセスの繰返しを１回もしくは複数回実行するために、または他のプロセスもしくは用途のために再使用することができる。残留材料がドナー基板上の第１材料に付着したまま残る第２材料となるように上記方法を使用することにより、転写されるゲルマニウム層がその上に形成された原ＧａＡｓ表面は、既述の選択的エッチング技術を使用して正確に復元することが可能になる。層転写後にドナー基板上に残存する表面が劈開第２材料である場合には、当業者が精通している研磨および同様のステップを使用して、ドナー基板をさらなる使用または再使用のために回復することができる。
上記の方法は、その上に他の構造が形成される表面を提供するために使用することができる。１実施例では、そのようなさらなる構造は、転写された第１材料上に一体的に形成することのできる、１つ以上の光起電力接合を含む。
一部の他の態様では、本発明は、ゲルマニウム材料の薄膜を作製する方法であって、ＧａＡｓドナー基板上にゲルマニウム材料の層をエピタキシャル成長させるステップと、残留ＧａＡｓ付きでゲルマニウム材料の層のドナー基板からレシーバ基板への層転写を実行するステップと、残留ＧａＡｓ材料を除去して、ゲルマニウム材料の層を露出させるステップとを含む方法を提供する。本発明はまた、ＧａＡｓ材料の薄膜を作製する対応する方法であって、ＧａＡｓ材料の層をＧｅドナー基板上にエピタキシャル成長させるステップと、残留ゲルマニウム材料付きのＧａＡｓ材料の層のドナー基板からレシーバ基板への層転写を実行するステップと、残留ゲルマニウム材料を除去して、ＧａＡｓ材料の層を露出させるステップとを含む方法を提供する。基板、残留材料の除去、および他の態様については、本書のどこか他の箇所に記載する。
ゲルマニウム材料は均質な組成とすることができ、あるいは例えば層成長中に組成を変えることによって、組成は材料中で変動することができる。これの応用は、ＧａＡｓに対して格子整合したゲルマニウム材料の薄層を形成する方法を提供することである。ＳｉＧｅグレードはドナー基板上に成長し、ゲルマニウム材料の最上層（それは事実上グレードの最上部または追加層とすることができる）はグレード上に成長する。次いで最上層は、好ましくはＳｉＧｅグレードの一部またはＳｉＧｅグレードの全部、およびＳｉＧｅグレードがその上に成長したＧａＡｓ材料の残留物と供に、レシーバ基板に層転写され、層の下からの残留材料は必要に応じて除去され、レシーバ基板上のゲルマニウム材料の残存表面は、さらなる使用のために必要に応じて処理される。ゲルマニウム材料はグレードの最上部に対して格子整合することができる。代替的に、ゲルマニウム材料は、レシーバ基板上に歪みゲルマニウム材料層を生成するために、意図的に格子整合されないことがある。
本発明はまた、上記の方法ステップを含む、デバイスを形成する方法をも提供し、そのようなデバイスとして光電子デバイス、完全に空乏化したＧｅベースＣＭＯＳデバイス、またはＩＩＩ／Ｖオン・シリコンデバイスがある。
本発明はまた、記載した方法のいずれかに従って形成された前記第１材料の層を担持する基板を含め、記載した方法の産物をも提供する。そのようにして形成された特定の最終的産物として、先行技術の方法に従って形成された同様のサイズの基板に対して欠陥密度が低減されたＧｅＯＩまたはＳｉＧｅＯＩ基板がある。そのようなゲルマニウムまたはＳｉＧｅオン絶縁体基板は、シリコン基板上に形成することのできる酸化シリコンのような絶縁体の上にあるゲルマニウム材料を含むことができる。
本発明は、例えば「Photovoltaic Cell」と称する同時係属出願に記載されるように、その上に光起電力デバイスが形成される構造を提供するために使用することができ、その内容を全ての目的のために参照によって本書に援用する。
本発明はまた、そのように構築された、太陽電池のような光起電力デバイスをも提供する。
本発明はまた、記載した方法を用いて形成された光電子デバイス、完全または部分的に空乏化したＧｅベースＣＭＯＳデバイス、およびＩｌｌ／Ｖオン・シリコンデバイスの１つ以上をも提供する。
本発明は、半導体ウェハ全体に、例えばドナー基板およびレシーバ基板がドナーウェハおよびレシーバウェハである場合に、適用することができる。
以下で本発明の実施形態について、単なる例示として、添付の図面を参照しながら説明する。
転写層が一部の残留ＧａＡｓを担持する場合のＧａＡｓドナー基板からレシーバ基板へのＳｉＧｅ層の層転写の第１段階を概略的に示す略図である。 図１Ａの層転写の次の段階を概略的に示す略図である。 図１Ａの層転写のさらなる段階を概略的に示す略図である。 図１Ａの層転写のさらなる段階を概略的に示す略図である。 図１Ａの層転写の最終段階を概略的に示す略図である。 レシーバ基板が絶縁体層を担持する場合の図１Ｃの段階を示す略図である。 レシーバ基板が絶縁体層を担持する場合の図１Ｅの段階を示す略図である。 複数の交互層を成長させ、次いで連続的層転写ステップを使用して複数のレシーバ基板に除去する技術を示す略図である。 エピタキシャル成長したＧａＡｓ層上のＳｉＧｅ層に適用される技術の略図である。 転写層が多少の残留ＳｉＧｅを残す場合のＧａＡｓドナー基板からのＳｉＧｅ層の層転写を概略的に示す略図である。 転写層が多少の残留ＳｉＧｅを残す場合のＧａＡｓドナー基板からのＳｉＧｅ層の層転写を概略的に示す略図である。 転写層が多少の残留ＳｉＧｅを残す場合のＧａＡｓドナー基板からのＳｉＧｅ層の層転写を概略的に示す略図である。 ＧａＡｓの層が下位のＧｅ層またはＳｉＧｅ層またはＧｅ基板から転写される場合の図１Ｂと同様のプロセスを示す略図である。 ＧａＡｓの層が下位のＧｅ層またはＳｉＧｅ層またはＧｅ基板から転写される場合の図１Ｃと同様のプロセスを示す略図である。 ＧａＡｓの層が下位のＧｅ層またはＳｉＧｅ層またはＧｅ基板から転写される場合の図１Ｄと同様のプロセスを示す略図である。 ＧａＡｓの層が下位のＧｅ層またはＳｉＧｅ層またはＧｅ基板から転写される場合の図１Ｅと同様のプロセスを示す略図である。 前図に示す通り転写層上に形成または成長した接合を含む、単接合または多接合太陽電池または光電池の略図である。 適切なＳｉＧｅグレード上に成長した、ＧａＡｓに対して格子整合しない組成を有するＳｉＧｅまたは他のゲルマニウム材料層の転写に適用される本発明を示す略図である。 適切なＳｉＧｅグレード上に成長した後、レシーバ基板に転写された、ＧａＡｓに対して格子整合しない組成を有するＳｉＧｅまたは他のゲルマニウム材料層の転写に適用される本発明を示す略図である。 図８Ａと同様の図であるが、ゲルマニウム材料の層が意図的に歪められ、ＳｉＧｅグレードの頂部に対して格子不整合である場合の略図である。 図８Ｂと同様の図であるが、ゲルマニウム材料の層が意図的に歪められ、ＳｉＧｅグレードの頂部に対して格子不整合である場合の略図である。
ここで図１Ａないし１Ｅを参照すると、基板上にゲルマニウム材料の薄層を形成する際の一連の工程が示されている。図１Ａでは、ＧａＡｓドナー基板１０が用意され、ゲルマニウム材料の層１２がドナー基板上にエピタキシャル成長されている。この場合、ゲルマニウム材料はシリコンゲルマニウム材料（ＳｉＧｅ）である。
図１Ｂでは、例えばイオンビームプロセスを使用して層１２にイオンを注入することによって、シリコンゲルマニウムの層１２の下のドナー基板のＧａＡｓ材料に劈開面１４が誘発されている。
図１Ｃでは、レシーバ基板がＳｉＧｅ層１２に結合されている。レシーバ基板とＳｉＧｅ層との間の結合を改善するために、かつスマートカット（登録商標）技術から当業者には公知の方法で、劈開面を脆弱化するためにも、アニーリングステップを使用することができる。
ドナーおよびレシーバ基板は次いで、図１Ｄに示す通り、レシーバ基板がＳｉＧｅの層１２および原ドナー基板からの残留ＧａＡｓ材料の層を担持するように分離される。
残留ＧａＡｓ材料の層は、研削、研磨、およびエッチングのような種々の技術によって除去し、図１Ｅに示す通り、ゲルマニウム材料のエピタキシャル成長層をレシーバ基板上に露出させることができる。残留ＧａＡｓ材料の少なくとも最終部分を、ゲルマニウム材料が反応しないウェットエッチングプロセスのようなエッチングプロセスによって除去することが好ましい。
残存ＧａＡｓドナーウェハ１０は、必要な再研磨または他の表面処理技術後に再使用することができる。
ゲルマニウム材料のエピタキシャル層をドナー基板からレシーバ基板に転写するプロセスは、層転写プロセスと呼ばれる。この効果を達成するために複数の異なる技術を使用することができ、そのような技術を実行するために複数のステップが必要とされ、これらのステップはゲルマニウム材料の層１２のエピタキシャル成長の前、後、または前後両方に実行される。例えば代替的層転写技術は、劈開面技術を使用する代わりに、ドナーウェハのバルクを研磨することを含む。その場合、エッチングプロセスは依然として、ＧａＡｓの残留層を除去するために使用することができる。
金属、半導体、絶縁体、ガラス、およびそのような材料の組合せのようなゲルマニウム材料層１２を受け入れるために、種々の材料および構造のレシーバ基板を使用することができる。ゲルマニウム材料オン絶縁体基板を形成するために、絶縁体層を持つレシーバ基板がレシーバ基板２０に使用される。この変形例を図２Ａに示す。それは図１Ｃと比較することができる。図２Ａでは、レシーバ基板は絶縁体層２２を担持し、ゲルマニウム材料の層１２に結合されるのはこの絶縁体層であり、結果的に図２Ｂに示す最終的構造が得られる。
ゲルマニウム材料は例えばゲルマニウムまたはＳｉＧｅとすることができる。別の可能なゲルマニウム材料としてＳｉＧｅＣがある。材料がＳｉＧｅである場合には、ＳｉxＧｅ1-xのｘで表わされる組成は、材料がドナー基板のＧａＡｓ材料との実質的格子整合を維持している限り、変動することができる。理想的な格子整合はｘ＝０．０１８付近で発生し、ｘは約０．０１から０．０３の値を取ることが好ましいが、ｘ＝０（ゲルマニウム）からｘ＝０．０４まで、またはさらにｘ＝０．０６までの値で、多くの目的に対し適正な材料品質のゲルマニウム材料を提供することができる。シリコンの比率が増大するにつれて、ＧａＡｓとの格子不整合は、ｘが０．０１変化するたびに約０．０４％増大し、その結果生じるゲルマニウム材料の結晶構造の欠陥の数も増加する。
ゲルマニウム材料がＧａＡｓとの適切な格子整合を維持するための格子パラメータの適切な範囲はしたがって、ＧａＡｓ格子パラメータからのずれが最高±０．１６％までであり、最高±０．０８％であることがより好ましく、±０．０４％の範囲内であることがいっそう好ましい。ゲルマニウム材料はドーパントおよび低レベルの他の不純物を含むことができる。
図１Ａないし１Ｅに示すプロセスは、典型的には従来型の半導体ウェハを使用して実行することができる。ＧａＡｓドナーウェハは典型的には約１００μｍから１０００μｍの間の厚さとすることができ、より大きいウェハの場合は典型的にはより大きい厚さになる。レシーバウェハは、上に絶縁体層２２を設けるように酸化物の層が成長したシリコンウェハとすることができる。エピタキシャルゲルマニウム材料の層１２は典型的には、最終用途によって約１ｎｍから２μｍの間の厚さとすることができる。一部のＣＭＯＳ回路構成用途は、典型的には、一部の光学および光起電力用途の場合より薄い層の方が有利である。劈開面は典型的には、ＧａＡｓの表面から約０．１ないし２μｍ下に形成され、または層１２の表面の下に、ただし劈開面が少なくともわずかにＧａＡｓ材料内に位置するよう形成される。
上述した方法は、図３に示すように、ドナー基板上のゲルマニウム材料の２つ以上のエピタキシャル層、および次いで複数の層転写ステップを実行して各層１２を逆順で取り除くことによって、拡張することができる。各対のゲルマニウム材料層１２は、同じくエピタキシャル成長されたＧａＡｓの層２６によって分離される。必要な劈開層は、ＧａＡｓ基板およびＧａＡｓ層の一部または全部の内部で成長ステップの間に誘発することができるが、適切な反応チャンバから構造を取り出すことなくエピタキシャル層を全部形成し、エピタキシャル層が完全に形成された後で必要なイオン注入または他のそのような劈開面誘発ステップを実行することが有利である。
より一般的に、図４に示す通り、該技術は、エピタキシャルＧａＡｓ材料３０の上にあるゲルマニウム材料のエピタキシャル層に適用することができ、ＧａＡｓ材料３０とＧａＡｓ基板との間に１つ以上のさらなる層２８があってもよい。このより一般的な事例では、上述した技術は依然として、例えば劈開面１４を形成し、レシーバ基板への層転写を完了し、かつレシーバ基板上のゲルマニウム材料層１２から残留ＧａＡｓを選択的にエッチングすることを含め、ゲルマニウム材料層１２の層転写を実行するために使用することができる。
図５Ａでは、ＧａＡｓ材料３０は、例えば図４に関連して上述した通り、ゲルマニウム材料のエピタキシャル層３２の下に位置する。ＧａＡｓ材料３０はＧａＡｓ基板の最上部とすることができ、あるいはエピタキシャル成長層とすることができる。上述した技術の変形例では、劈開面３４はゲルマニウム材料層３２に形成される。ゲルマニウム材料層の上方部分は次いで、例えば上で使用した層転写技術を完了することによって、レシーバ基板２０に転写される。レシーバ基板に転写されたゲルマニウム材料は次いで、使用のために研磨または他の方法で処理することができ、かつＧａＡｓ上に残存するゲルマニウム材料層の下方部分は、好ましくはＧａＡｓが反応しない選択的エッチングを使用してこの材料の少なくとも最終部分を除去することを含め、種々の技術によって除去することができる。結果的に得られる構造を図５Ｃに示す。この変形例は、ＧａＡｓ材料３０のエッチング面を必要な任意の方法でさらなる使用のために利用可能にする。
図５の技術は、図４の構造の繰返し層の１つ以上に適用することができる。
上述した技術は、ＧａＡｓの薄膜を形成するためにも使用することができる。図６Ａを参照すると、ＧａＡｓの層３６はゲルマニウム材料３８の上にエピタキシャル成長される。劈開面３４はゲルマニウム材料に誘発することができる。レシーバ基板２０は、図６Ｂに示す通りＧａＡｓ層３６に結合され、レシーバ基板はゲルマニウム材料３８から分離され、それによってＧａＡｓ層３６のレシーバ基板への層転写が達成される。ゲルマニウム材料の残留量も図６Ｃに示す通り転写され、これは除去することができる。特に、残留ゲルマニウム材料の少なくとも最終部分は、ＧａＡｓが反応しない選択的エッチングを使用して除去することができ、その結果、薄い露出ＧａＡｓ層がレシーバ基板に結合された図６Ｄの構造が得られる。ＧａＡｓ上に成長したゲルマニウム材料に関して既に提示したこれに対する一部の変形例は、ゲルマニウム材料の代わりにＧａＡｓに劈開面を形成し、かつ研磨を使用して、ゲルマニウム材料表面を担持するドナーウェハの全部またはバルクを除去することを含む。
図６Ａ〜６Ｄに示す技術は、図４に示したものと同様の、ゲルマニウム材料およびＧａＡｓの交互エピタキシャル層のスタックに適用して、単一ドナー基板からの連続ＧａＡｓ層の層転写を実行することができる。該技術はまた、ゲルマニウム基板上に形成されたＧａＡｓ層にも適用することができる。
本発明に従って形成されたＧａＡｓまたはゲルマニウム材料の層は、光電池の一部として使用することができる。図７はそのような電池を示しており、そこでは、金属層であるかまたは金属層を含むレシーバ基板がゲルマニウム材料の層を担持し、その上にゲルマニウム光起電力接合４０が形成され、またはその一部が存在する。ゲルマニウム接合の上にさらなる光起電力接合、例えばＧａＡｓ接合４２に続くＩｎＧａＰ接合４４を一体的に形成して、トリプル接合太陽電池を形成することができる。典型的には、各上位光起電力接合は各下位接合より高いバンドギャップエネルギを有するので、より長い波長の光が、より最適なバンドギャップで吸収しかつ電力に変換するために、下位接合に伝搬される。電気接点、接合層、ウィンドウ層等は簡素化のために図７に示されていないが、当業者の慣用手段および知識に従って適切に含めることができることは明らかである。
図８Ａおよび８Ｂを参照すると、ＧａＡｓに対して格子整合しないゲルマニウム材料の層を形成し、すでに上述した技術および材料を使用して、代替基板に転写することを可能にする技術が示されている。ＧａＡｓまたはＧｅに対して実質的に格子整合されたＳｉＧｅのようなゲルマニウム材料５２の第１層は、典型的にはＧａＡｓまたはＧｅ基板とすることのできるドナー基板５０上にエピタキシャル成長する。ＧａＡｓに対して実質的に格子整合してＳｉＧｅの欠陥を最小化するには、約０．０２の、またはより一般的には零から約０．０４の範囲のシリコン分率を有するべきであるが、本書のどこか別の場所に記載する他の基準も適用することができる。グレードが上方に成長するにつれてシリコン分率が上昇するＳｉＧｅグレード５４が次いで形成されるので、シリコン分率は第１層５２よりグレードの頂部の方が高くなる。次いで、グレード５２の頂部と一致するシリコン分率を有するＳｉＧｅの第２層５６が成長する。
次いで層転写技術は、第２ＳｉＧｅ層５６の材料をレシーバ基板６０に転写するために使用される。これは、多少の残留ＧａＡｓ材料を含めてゲルマニウム材料構造全体をレシーバ基板に転写すること、またはＳｉＧｅの第２層５６を多少の残留ＳｉＧｅ材料と共にグレード５２から転写することを含むことができる。層転写技術は劈開面を使用して材料のバルクを除去することができ、または研磨技術をこの目的のために使用することができ、または他の層転写技術を使用することができる。最後に、層転写プロセスに持ち込まれるドナー基板またはグレードの残留材料は除去することができ、転写されたＳｉＧｅ層の露出面は、将来の使用のために研磨または他の方法で必要に応じて処理することができる。レシーバ基板は、上記の他の実施例に明示された種々の形をとることができる。ドナー基板は様々な組成および格子定数とすることができるが、一般的にＳｉＧｅグレードの底部は基板と一致する格子定数にすべきである。
図８Ａおよび８Ｂに示した技術の変形例では、格子整合したゲルマニウム材料５６の代わりに、図９Ａおよび９Ｂに示す通り、歪みゲルマニウム材料６２の層を成長させることができる。図９Ｂに示す通り、歪みゲルマニウム材料６２の層はそれによってレシーバ基板に転写される。特に、層６２は圧縮歪みを受けることがある。歪みゲルマニウム材料は例えば歪みＳｉＧｅまたは歪みＧｅとすることができる。
圧縮歪みゲルマニウム材料層は、無歪みの同等物と比較したときに、向上したキャリア移動度の点から有利である。
ＧａＡｓまたはＧｅ上のＳｉＧｅグレードの上のＳｉＧｅの層転写は、シリコン基板から出発してＧｅ分率を徐々に要求レベルまで高める従来の手法より低いグレーディングで高Ｇｅ分率材料を生成することを可能にする。その結果として、例えば０．７を超える高いＧｅ分率を少ない転位欠陥で達成することができ、しかもパイルアップ欠陥を低減しかつ表面平坦性を回復するために、中間ＣＭＰ工程を必要としない。
種々の実施例について説明したが、本発明の範囲から逸脱することなく、これらの実施例に対し変形および変化を施すことができることを当業者は認識されるであろう。

Claims (40)

  1. ゲルマニウム材料の薄膜を形成する方法であって、
    ドナー基板によって担持されているＧａＡｓの表面上に前記ゲルマニウム材料をエピタキシャル成長させるステップと、
    前記表面に隣接する残留ＧａＡｓが転写ゲルマニウム材料に付着した状態、および前記表面に隣接する残留ゲルマニウム材料が前記ＧａＡｓに付着した状態のいずれか一方で、前記ドナー基板からレシーバ基板にゲルマニウム材料の層転写を実行するステップと、
    前記付着した残留材料を除去するステップと、を含む方法。
  2. 前記ゲルマニウム材料がゲルマニウムである、請求項１に記載の方法。
  3. 前記ゲルマニウム材料がシリコンゲルマニウムである、請求項１に記載の方法。
  4. ＳｉxＧｅ1-xで表わされるシリコンゲルマニウムのｘが０．０１から０．０３の範囲である、請求項３に記載の方法。
  5. ゲルマニウム材料が第１組成を有するＳｉＧｅから第２組成を有するＳｉＧｅまでのＳｉＧｅグレードを含む、請求項３に記載の方法。
  6. 付着した残留材料を除去した後で、ＳｉＧｅグレードの少なくとも一部を除去するステップをさらに含む、請求項５に記載の方法。
  7. 前記第１組成がＧａＡｓに対して実質的に格子整合され、かつ前記第２組成が第１材料より高いシリコン分率を有する、請求項５または６に記載の方法。
  8. 前記ゲルマニウム材料がさらに、第２組成を有するＳｉＧｅと格子不整合の１層の歪みゲルマニウム成長層を含む、請求項５ないし７のいずれかに記載の方法。
  9. ゲルマニウム材料におけるゲルマニウムのモル分率が少なくとも０．５または少なくとも０．７である、請求項１ないし８のいずれかに記載の方法。
  10. ゲルマニウム材料およびＧａＡｓが実質的に格子整合する、請求項１ないし４のいずれかに記載の方法。
  11. 前記レシーバ基板が絶縁体層を含み、ゲルマニウム材料の転写層の層転写が絶縁体層上に行なわれてゲルマニウム材料オン絶縁体基板が形成される、請求項１ないし１０のいずれかに記載の方法。
  12. 前記レシーバ基板がシリコン基板であり、絶縁体層がシリコン酸化物を含む、請求項１１に記載の方法。
  13. 層転写を実行するステップが、ドナー基板の少なくとも一部を研磨して、前記表面に隣接する残留ＧａＡｓを前記転送ゲルマニウム材料に付着させておくことを含む、請求項１ないし１２のいずれかに記載の方法。
  14. 層転写を実行するステップが、イオンを注入して前記表面の下のＧａＡｓに劈開層を誘発するサブステップと、ゲルマニウム材料をレシーバ基板に結合するサブステップと、前記劈開層に沿ってレシーバ基板をドナー基板から分離して、前記表面に隣接する残留ＧａＡｓを前記転写ゲルマニウム材料に付着させておくサブステップとを含む、請求項１ないし１２のいずれかに記載の方法。
  15. 層転写を実行するステップが、イオンを注入して前記表面の上のゲルマニウム材料に劈開層を誘発するサブステップと、ゲルマニウム材料をレシーバ基板に結合するステップと、前記劈開層に沿ってレシーバ基板をドナー基板から分離して、前記表面に隣接する残留ゲルマニウム材料を前記ＧａＡｓに付着させておくサブステップとを含む、請求項１ないし１２のいずれかに記載の方法。
  16. 付着した残留材料を除去するステップが、残留材料の少なくとも一部を、ゲルマニウム材料が反応しない選択的エッチングによって除去することを含む、請求項１ないし１５のいずれかに記載の方法。
  17. 選択的ウェットエッチングを使用して、付着した残留材料の最終部分を除去し、下にあるゲルマニウム材料を露出させる、請求項１６に記載の方法。
  18. 前記ドナー基板がＧａＡｓ基板である、請求項１ないし１７のいずれかに記載の方法。
  19. ＧａＡｓの表面がＧａＡｓ基板のＧａＡｓ面である、請求項１８に記載の方法。
  20. ＧａＡｓの表面がＧａＡｓのエピタキシャル成長層の表面である、請求項１ないし１８のいずれかに記載の方法。
  21. ゲルマニウム材料のエピタキシャル成長層がＧａＡｓのエピタキシャル成長層上に形成される、請求項２０に記載の方法。
  22. 前記ＧａＡｓおよびゲルマニウム材料の複数の交互層をエピタキシャル成長させるステップと、前記層を全部成長させた後、各々別個のレシーバ基板に層転写する複数回の前記ステップ、および付着した残留材料を除去する対応する複数回の前記ステップを実行するステップとを含む、請求項２１に記載の方法。
  23. ドナー基板上に第１ＳｉＧｅ組成から第２ＳｉＧｅ組成までのＳｉＧｅグレードを成長させるステップと、
    前記ＳｉＧｅグレード上にゲルマニウム材料のさらなる層をエピタキシャル成長させるステップと、
    前記ゲルマニウム材料の少なくとも一部のレシーバ基板への層転写を実行するステップと、を含む方法。
  24. 前記ゲルマニウム材料のさらなる層が第２組成と一致する組成を有する、請求項２３に記載の方法。
  25. 前記ゲルマニウム材料のさらなる層が、前記第２組成と格子整合しない歪みゲルマニウム材料である、請求項２３に記載の方法。
  26. 前記歪みゲルマニウム材料が圧縮歪みを受ける、請求項２５に記載の方法。
  27. 歪みゲルマニウム材料が歪みゲルマニウムである、請求項２５または２６に記載の方法。
  28. 前記第１ＳｉＧｅ組成がドナー基板に対し実質的に格子整合し、かつ前記第２ＳｉＧｅ組成が前記第１ＳｉＧｅ組成より高いシリコン分率を有する、請求項２３ないし２７のいずれかに記載の方法。
  29. 前記層転写が、前記ＳｉＧｅグレードおよび残留材料のドナー基板からの層転写を含む、請求項２３ないし２８のいずれかに記載の方法。
  30. 前記ゲルマニウム材料のさらなる層が、ｘ＝０．０５より大きいシリコン分率を有するＳｉxＧｅ1-xである、請求項２３ないし２９のいずれかに記載の方法。
  31. 前記ゲルマニウム材料のさらなる層が、０．５より大きい、または０．７より大きいゲルマニウムモル分率を有する、請求項２３ないし３０のいずれかに記載の方法。
  32. 前記ドナー基板がＧａＡｓ基板である、請求項２３ないし３１のいずれかに記載の方法。
  33. 請求項１ないし３２のいずれかに記載のステップを実行するステップと、前記転写ゲルマニウム材料の少なくとも一部の上に１つ以上の光起電力接合を一体的に形成するステップとを含む、光電池を形成する方法。
  34. 請求項１ないし３３のいずれかに記載のステップを含む、光電子デバイス、完全にまたは部分的に空乏化したＧｅベースＣＭＯＳデバイス、およびＩＩＩ／Ｖオン・シリコンデバイスの１つを形成する方法。
  35. 請求項１ないし３２のいずれかに記載の方法に従って形成された前記ゲルマニウム材料の少なくとも一部の層を担持する基板。
  36. 請求項１ないし３２のいずれかに記載の方法に従って形成されたゲルマニウム材料オン絶縁体基板。
  37. 前記ゲルマニウム材料がシリコン上の酸化シリコン上に位置する、請求項３６に記載の基板。
  38. 前記ゲルマニウム材料が、ゲルマニウム、ｘが０．０５未満でありＳｉxＧｅ1-xと表わされるシリコンゲルマニウム、およびＧａＡｓの格子定数の±０．１６％以内の格子定数を有するゲルマニウム材料の少なくとも１つである、請求項３６または３７に記載の基板。
  39. 請求項３５ないし３８のいずれかに記載の基板を含む太陽電池。
  40. 請求項３５ないし３８のいずれかに記載の基板を含む、光電子デバイス、完全にまたは部分的に空乏化したＧｅベースＣＭＯＳデバイス、またはＩＩＩ／Ｖオン・シリコンデバイス。
JP2011550643A 2009-02-19 2010-02-17 半導体材料の薄層の形成 Withdrawn JP2012518290A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0902848A GB2467935B (en) 2009-02-19 2009-02-19 Formation of thin layers of GaAs and germanium materials
GB0902848.1 2009-02-19
PCT/GB2010/000287 WO2010094920A1 (en) 2009-02-19 2010-02-17 Formation of thin layers of semiconductor materials

Publications (1)

Publication Number Publication Date
JP2012518290A true JP2012518290A (ja) 2012-08-09

Family

ID=40565411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550643A Withdrawn JP2012518290A (ja) 2009-02-19 2010-02-17 半導体材料の薄層の形成

Country Status (9)

Country Link
US (1) US9048289B2 (ja)
EP (1) EP2399286B1 (ja)
JP (1) JP2012518290A (ja)
CN (1) CN102388448B (ja)
ES (1) ES2590657T3 (ja)
GB (1) GB2467935B (ja)
HK (1) HK1147351A1 (ja)
TW (1) TW201041015A (ja)
WO (1) WO2010094920A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017509158A (ja) * 2014-03-24 2017-03-30 クアルコム，インコーポレイテッド ＳｉＧｅＣ層をエッチストップとする接合型半導体構造

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0917747D0 (en) 2009-10-09 2009-11-25 Univ Glasgow Intermediate band semiconductor photovoltaic devices, uses thereof and methods for their manufacture
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
JP6228119B2 (ja) 2011-08-29 2017-11-08 アイキューイー パブリック リミテッド カンパニーＩｑｅ Ｐｌｃ． 光起電デバイス
JP5758257B2 (ja) * 2011-09-30 2015-08-05 シャープ株式会社 化合物半導体太陽電池製造用積層体、化合物半導体太陽電池およびその製造方法
CN103311172A (zh) * 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
WO2013187079A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 複合基板の製造方法および複合基板
WO2013187078A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2013187076A1 (ja) * 2012-06-15 2013-12-19 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
CN102738060B (zh) * 2012-07-02 2014-04-23 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法
CN103107238B (zh) * 2012-12-06 2016-03-23 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103050432B (zh) * 2012-12-20 2015-08-19 中国科学院上海微系统与信息技术研究所 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
US9466701B2 (en) * 2014-04-03 2016-10-11 GlobalFoundries, Inc. Processes for preparing integrated circuits with improved source/drain contact structures and integrated circuits prepared according to such processes
US9349809B1 (en) * 2014-11-14 2016-05-24 International Business Machines Corporation Aspect ratio trapping and lattice engineering for III/V semiconductors
SG11201802818VA (en) * 2015-10-13 2018-05-30 Univ Nanyang Tech Method of manufacturing a germanium-on-insulator substrate
US10923379B2 (en) * 2017-02-15 2021-02-16 Lam Research Corporation Methods for controlling clamping of insulator-type substrate on electrostatic-type substrate support structure
CN108598218B (zh) * 2018-04-26 2020-08-11 上海空间电源研究所 一种外延层刚性-柔性衬底无机键合转移方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7731575A (en) * 1974-01-18 1976-07-15 Nat Patent Dev Corp Heterojunction devices
US4171235A (en) 1977-12-27 1979-10-16 Hughes Aircraft Company Process for fabricating heterojunction structures utilizing a double chamber vacuum deposition system
US4370510A (en) 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
JP2705283B2 (ja) 1990-06-14 1998-01-28 日立電線株式会社 積層型太陽電池及びその製造方法
US6281426B1 (en) 1997-10-01 2001-08-28 Midwest Research Institute Multi-junction, monolithic solar cell using low-band-gap materials lattice matched to GaAs or Ge
US6380601B1 (en) 1999-03-29 2002-04-30 Hughes Electronics Corporation Multilayer semiconductor structure with phosphide-passivated germanium substrate
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US7339109B2 (en) 2000-06-20 2008-03-04 Emcore Corporation Apparatus and method for optimizing the efficiency of germanium junctions in multi-junction solar cells
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US8067687B2 (en) 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7594967B2 (en) * 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
AU2003297649A1 (en) 2002-12-05 2004-06-30 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
JP4853990B2 (ja) * 2003-01-29 2012-01-11 ソイテック 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US20050124137A1 (en) * 2003-05-07 2005-06-09 Canon Kabushiki Kaisha Semiconductor substrate and manufacturing method therefor
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
EP1519409B1 (en) * 2003-09-26 2008-08-20 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
KR100596093B1 (ko) * 2003-12-17 2006-06-30 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
US20060021565A1 (en) * 2004-07-30 2006-02-02 Aonex Technologies, Inc. GaInP / GaAs / Si triple junction solar cell enabled by wafer bonding and layer transfer
WO2006037783A1 (fr) * 2004-10-04 2006-04-13 S.O.I.Tec Silicon On Insulator Technologies Procédé de transfert d'une couche mince comprenant une perturbation controlée d'une structure cristalline
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US8017862B2 (en) 2005-10-21 2011-09-13 Sumco Solar Corporation Solar-cell single-crystal silicon substrate, solar cell element, and method for producing the same
US7811382B2 (en) * 2006-05-30 2010-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure having a strained silicon layer
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
CA2692124A1 (en) 2007-07-03 2009-01-08 Microlink Devices, Inc. Thin film iii-v compound solar cell
WO2009135078A2 (en) 2008-04-30 2009-11-05 The Regents Of The University Of California Method and apparatus for fabricating optoelectromechanical devices by structural transfer using re-usable substrate
WO2010075606A1 (en) 2008-12-29 2010-07-08 Shaun Joseph Cunningham Improved photo-voltaic device
GB2467934B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Photovoltaic cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017509158A (ja) * 2014-03-24 2017-03-30 クアルコム，インコーポレイテッド ＳｉＧｅＣ層をエッチストップとする接合型半導体構造

Also Published As

Publication number Publication date
CN102388448B (zh) 2015-08-05
TW201041015A (en) 2010-11-16
EP2399286B1 (en) 2016-06-08
GB0902848D0 (en) 2009-04-08
WO2010094920A1 (en) 2010-08-26
ES2590657T3 (es) 2016-11-23
GB2467935A (en) 2010-08-25
US9048289B2 (en) 2015-06-02
GB2467935B (en) 2013-10-30
US20110303291A1 (en) 2011-12-15
EP2399286A1 (en) 2011-12-28
CN102388448A (zh) 2012-03-21
HK1147351A1 (en) 2011-08-26

Similar Documents

Publication Publication Date Title
US9048289B2 (en) Formation of thin layers of semiconductor materials
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
US6569748B1 (en) Substrate and production method thereof
US6100166A (en) Process for producing semiconductor article
JP3962465B2 (ja) 半導体部材の製造方法
US7465646B2 (en) Methods for fabricating a wafer structure having a strained silicon utility layer
TWI698960B (zh) 製造絕緣體上半導體之方法
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
US20150102471A1 (en) Semiconductor-on-insulator structure and method of fabricating the same
US11574807B2 (en) Process for manufacturing transferable thin layer
US20070111468A1 (en) Method for fabricating dislocation-free stressed thin films
JP3927977B2 (ja) 半導体部材の製造方法
JP2000277403A (ja) 半導体基体の作製方法
Marti et al. Wafer-bonding and film transfer for advanced PV cells C Jaussaud, E Jalaguier and D Mencaraglia
JP2004342975A (ja) 半導体基板の製造方法
Jaussaud et al. Wafer bonding and film transfer for advanced PV cells

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130507