KR100596093B1 - 에스오아이 웨이퍼의 제조 방법 - Google Patents

에스오아이 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100596093B1
KR100596093B1 KR1020030092727A KR20030092727A KR100596093B1 KR 100596093 B1 KR100596093 B1 KR 100596093B1 KR 1020030092727 A KR1020030092727 A KR 1020030092727A KR 20030092727 A KR20030092727 A KR 20030092727A KR 100596093 B1 KR100596093 B1 KR 100596093B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
method
sige layer
donor wafer
Prior art date
Application number
KR1020030092727A
Other languages
English (en)
Other versions
KR20050060982A (ko
Inventor
우광일
이상현
이재춘
홍진균
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020030092727A priority Critical patent/KR100596093B1/ko
Publication of KR20050060982A publication Critical patent/KR20050060982A/ko
Application granted granted Critical
Publication of KR100596093B1 publication Critical patent/KR100596093B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

CMP 공정을 사용하지 않고도 두께 균일도가 매우 우수한 고성능 나노 SOI 웨이퍼를 보다 간단하고도 저렴한 방법으로 제조하고자 한다. 이를 위해 본 발명에서는 핸들 웨이퍼(handle wafer) 및 도너 웨이퍼(donor wafer)를 준비하는 단계; 핸들 웨이퍼 상에 산화막을 형성하는 단계; 도너 웨이퍼 상에 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계; 도너 웨이퍼에 수소 이온을 주입하여 그래이디드 SiGe층 내에 수소이온주입층을 형성하는 단계; 핸들 웨이퍼의 산화막과 도너 웨이퍼의 제2 SiGe층이 서로 접촉하도록 핸들 웨이퍼와 도너 웨이퍼를 접합하는 단계; 수소이온주입층을 따라서 벽개(cleave)하여 도너 웨이퍼와 핸들 웨이퍼를 분리함으로써 에스오아이(SOI : silicon on insulator) 웨이퍼를 얻는 단계를 포함하는 고성능 SOI 웨이퍼 제조 방법을 제공한다.
SOI 웨이퍼, SiGe, 스트레인드 Si

Description

에스오아이 웨이퍼의 제조 방법 {A method of fabricating SOI wafer}

도 1a 내지 1e는 본 발명의 일 실시예에 따라 고성능 나노 SOI 웨이퍼를 제조하는 각 공정단계를 나타낸 단면도이다.

* 도면의 주요부분에 대한 부호 설명 *

10 : 핸들 웨이퍼 11 : 산화막

20 : 도너 웨이퍼 21 : 그래이디드 SiGe층

22 : 스트레인드 Si층 23 : 제2 SiGe층

24 : 수소이온주입층

본 발명은 고속 무선 통신용 반도체 소자 형성을 위한 고성능 에스오아이(SOI : silicon on insulator) 웨이퍼를 제조하는 방법에 관한 것으로 보다 상세하게는 소자 형성영역의 두께가 나노급(nanometer scale)이고 소자의 열방출 능력을 향상시킨 고성능의 나노 SOI 웨이퍼를 제조하는 방법에 관한 것이다.

SOI 웨이퍼는 단결정 실리콘 박막이 실리콘 기판 상의 매몰 산화막(BOX : Buried Oxide) 상부에 있는 3층 구조를 하고 있고, 트랜지스터는 이 단결정 실리콘 박막 상에 형성된다. 여기서 단결정 실리콘 박막이 소자가 형성되는 활성층(active layer)이 된다.

이러한 구조의 SOI 웨이퍼를 사용해 제작된 소자가 갖는 특징은 종래의 벌크(bulk) 실리콘 소자에 비해 접합용량과 배선용량 등의 기생 용량을 절감하여 저 기판 바이어스(bias) 효과, 단채널(channel) 효과 억제, 완전 분리구조 등을 들 수 있다. 이것은 결국 집적소자의 저소비 전력화 및 고성능화에 큰 효과를 거둘 수 있다.

SOI 웨이퍼의 기술 개발 추이는 활성층 및 매몰 산화막층의 박막화 진행과 균일도 향상으로 이어지고 있고 양산 제품개발 면에서의 주요 문제는 제조단가 절감을 위한 공정개발, 안정적이고 충분한 양의 공급능력 획득, SOI 웨이퍼의 표준화, 고품질 기판 웨이퍼 제조 등으로 요약된다.

특히, SOI 웨이퍼에 형성되는 반도체 소자의 고집적화, 고속화 및 저전력화에 대한 요구에 대응하여 SOI 웨이퍼에서 활성층의 두께가 점점 얇아지고 있으며, 동시에 매몰 산화막층의 두께도 점점 얇아지고 있는 추세이다.

즉 SOI 웨이퍼의 활성층의 두께가 약 1000 nm 이상이 되는 두꺼운 SOI(Thick SOI) 웨이퍼는 마이크로 전자기계시스템(MEMS), 센서, 포토다이오드, 바이폴라 전력소자 등을 형성하기 위해 사용될 수 있으며, 마이크로 디스플레이 또는 부분 공핍(Partially Depleted) 씨모스(CMOS) 등을 형성하기 위해서는 활성층의 두께가 약 50 내지 1000 nm의 얇은 SOI(Thin SOI) 웨이퍼를 사용하여야 한다. 또한 완전 공핍(Fully Depleted) CMOS, 나노 CMOS 소자 또는 단전자 소자 등을 형성하기 위해 서는 활성층의 두께가 약 50 nm 이하인 나노 SOI 웨이퍼를 요구하기에 이르렀다.

그러나, 종래의 스마트-컷 공정 기술을 사용하여 나노 SOI 웨이퍼를 제조하는 데에는 다음과 같은 문제점들이 발생된다.

첫째, 종래에는 도너 웨이퍼의 수소이온 주입부를 벽개한 후 벽개된 표면을 평탄화하고, 원하는 활성층의 두께가 될 때까지 화학기계적연마(CMP) 공정을 수행하여야 한다. 그러나, CMP 공정은 공정단가가 매우 비싸고 공정시간이 많이 소요되며, CMP 공정에 따른 웨이퍼의 중심부와 주변부의 두께 편차가 매우 크며, CMP 공정 중에 크랙(crack) 등의 결함이 발생하는 단점이 있다.

둘째, 수소이온을 도너 웨이퍼 내에 이온주입할 때 60-80 kV 정도의 고에너지 전압 하에서 수소이온 8×1016 개/㎠ 정도의 고농도 주입을 수행하기 때문에 수소이온의 투영비정거리가 매우 커지게 되며, 따라서 후속 벽개 공정 후에 실리콘층의 두께가 약 9000 Å 정도로 두껍게 잔류하기 때문에 활성층이 약 50 nm 이하가 되는 나노 SOI 웨이퍼를 제조하기에는 CMP 공정시간이 오래 걸릴 뿐만 아니라 연마되는 실리콘층의 소모량이 많아지는 문제점이 있다.

한편, 매몰 산화막 층의 열전달계수가 낮아서 소자의 열방출이 어려운 문제가 있는데, 이를 해결하기 위해 최근에는 SiGe층과, 격자 간 거리가 변형된 스트레인드 Si층을 사용하여 고성능(high performance) SOI 웨이퍼를 실현하고 있다.

그러나 이러한 고성능 SOI 웨이퍼의 제조 공정은 복잡한 단점이 있으며 특히 도너 웨이퍼와 핸들 웨이퍼의 접합 이후에 활성층으로 사용되는 스트레인드 Si층의 성장 공정을 반드시 추가해야 하는 번거로움이 있었다.

따라서 보다 간단하고 저렴한 방법으로 고성능 SOI 웨이퍼를 제조하는 새로운 방법이 절실히 요청되고 있는 실정이다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 그 목적은 SOI 웨이퍼의 활성층을 목적하는 두께로 만들기 위한 CMP 공정의 문제점을 해소하는 것이다.

본 발명의 다른 목적은 CMP를 대체하는 다른 방법으로 활성층의 두께를 목적하는 값으로 만들면서 두께 균일도가 우수한 SOI 웨이퍼를 제조하는 것이다.

본 발명의 또 다른 목적은 나노 SOI 웨이퍼를 제조하는 공정 시간을 단축시키고 생상성을 향상시키는 것이다.

본 발명의 또 다른 목적은 고성능 및 고품질의 나노 SOI 웨이퍼를 제조하는 것이고, 특히 보다 간단하고 저렴한 방법으로 고성능 및 고품질의 나노 SOI 웨이퍼를 제조하는 새로운 방법을 제공하는 것이다.

상기한 목적을 달성하기 위한 본 발명의 SOI 웨이퍼 제조 방법은, 핸들 웨이퍼(handle wafer) 및 도너 웨이퍼(donor wafer)를 준비하는 단계; 상기 핸들 웨이퍼 상에 산화막을 형성하는 단계; 상기 도너 웨이퍼 상에 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계; 상기 도너 웨이퍼에 수소 이온을 주입하여 상기 그래이디드 SiGe층 내에 수소이온주입층을 형성하는 단계; 상기 핸들 웨이퍼의 산화막과 상기 도너 웨이퍼의 제2 SiGe층이 서로 접촉하도록 상기 핸들 웨이퍼와 상기 도너 웨이퍼를 접합하는 단계; 상기 수소이온주입층을 따라서 벽개(cleave)하여 상기 도너 웨이퍼와 핸들 웨이퍼를 분리함으로써 에스오아이(SOI : silicon on insulator) 웨이퍼를 얻는 단계; 상기 핸들 웨이퍼의 상부에 잔류하는 그래이디드 SiGe층을 제거하고, 상기 제거에 의해 노출되는 스트레인드 Si층을 상기 SOI 웨이퍼의 활성층으로 정의하는 단계;를 포함하고,
그리고 상기 수소이온주입층을 형성하는 단계에서는 상기 주입된 수소이온이 상기 그래이디드 SiGe층 내에 최대 농도로 분포되도록 수소 이온을 주입하는 것을 특징으로 한다.

이 때 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층은 각각 에피택셜 성장(epitaxial growth)시키는 것이 바람직하다.

그래이디드 SiGe층은 도너 웨이퍼에서 멀어질수록 Ge의 조성이 점차 증가하고, 이 때 Ge의 조성은 도너 웨이퍼의 표면에서 0 이고, 도너 웨이퍼에서 멀어질수록 23% 이내의 어느 한 조성까지 점차 증가하는 것이 바람직하다.

그래이디드 SiGe층은 스트레인드 Si층의 에피택셜 성장을 가능하게 하는 정도의 결정성(crystal quality)을 가질 때까지의 두께로 형성할 수 있으며, 예를 들면 그래이디드 SiGe층은 1.5 내지 2.5 ㎛의 두께로 형성할 수 있다.

스트레인드 Si층은 목적하는 SOI 웨이퍼 활성층의 두께만큼 형성하는 것이 바람직하고, 예를 들면 스트레인드 Si층을 1 내지 50 nm 의 두께로 형성하여 나노 SOI 웨이퍼를 제조할 수 있다.

제2 SiGe층은 10 내지 300 nm 의 두께로 형성할 수 있다.

삭제

잔류하는 그래이디드 SiGe층을 제거할 때에는 SiGe을 선택적으로 식각하는 식각용액을 이용하여 식각하는 것이 바람직하다.

잔류하는 그래이디드 SiGe층을 제거한 후에는 노출된 스트레인드 Si층의 표면을 열처리하여 경면화 및 평탄화하는 단계를 더 포함할 수 있다.

경면화 및 평탄화 단계에서는 급속열처리(RTA : rapid thermal annealing) 장비 내에서 수소 분위기로 열처리하는 것이 바람직하며, 예를 들면 급속열처리 장비 내에서는 1050 내지 1150℃ 에서 수소 가스가 100% 이고, 수소 가스의 흐름이 라미나 플로우(laminar flow)인 분위기에서 4분 내지 10분의 시간동안 열처리할 수 있다.

SOI 웨이퍼를 얻는 단계에서 수소이온주입층을 따라서 벽개할 때에는, 200 내지 450℃ 의 온도 및 불활성 가스 분위기에서 열처리하여 벽개할 수 있다.

수소이온주입층을 형성하는 단계에서는, 가속에너지 30 kV 이내, 주입 수소량 4×1016 내지 7×1016 개/㎠, 도너 웨이퍼 온도 200℃ 이내에서 수소 이온을 주입할 수 있다.

삭제

접합 단계 이전에는 핸들 웨이퍼 및 도너 웨이퍼를 상온 상압에서 화학용액을 이용하여 친수화 처리하는 단계를 더 포함할 수 있다.

도너 웨이퍼 상에 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계 이전에는, 에피택셜 성장 반응기(epitaxial growth reactor) 내에서 HCl 가스 100% 또는 H2 가스 100%인 분위기, 1000℃ 이상의 온도, 및 10 분 이내의 시간으로 표면처리하여 도너 웨이퍼의 표면으로부터 이물질 및 자연산화막을 제거하는 것이 바람직하다.

핸들 웨이퍼 상에 산화막을 형성하는 단계를, 수소이온 주입층 형성 단계 이후, 또는 상기 도너 웨이퍼 상에 상기 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계 이후에 수행할 수 있다.

이하, 본 발명에 대해 첨부된 도면을 참조하여 상세히 설명한다.

먼저, 도 1a에 도시된 바와 같이, 일반적인 경면 실리콘 웨이퍼를 핸들 웨이퍼(handle wafer)(10)와 도너 웨이퍼(donor wafer)(20)로서 준비한다.

핸들 웨이퍼(10) 상에는 산화막(11)을 형성하고, 도너 웨이퍼(20) 상에는 에피택셜 성장 방법에 의해 그래이디드(graded) SiGe층(21), 활성층(active layer)으로 사용되는 스트레인드(strained) Si층(22), 및 제2 SiGe층(23)을 순차 형성한다.

여기서, 핸들 웨이퍼(10) 상에 산화막(11)을 형성하는 공정은 도너 웨이퍼(20) 상에 상술한 층들(21, 22, 23)을 형성한 후에 수행할 수도 있고, 또는 후술하는 수소 이온주입 후에 수행할 수도 있다. 즉, 도너 웨이퍼(20)와 핸들 웨이퍼(10)의 접합 전에 산화막(11)이 형성된 핸들 웨이퍼(10)를 준비하기만 하면 된다.

도너 웨이퍼(20) 상에 상술한 층들(21, 22, 23)을 에피택셜 성장하기 전에, 에피택셜 성장 반응기(epitaxial growth reactor) 내에서 HCl 가스 100% 또는 H2 가스 100%인 분위기, 1000℃ 이상의 온도, 및 10 분 이내의 시간으로 표면처리하여 도너 웨이퍼(20)의 표면으로부터 이물질 및 자연산화막을 제거할 수 있다. 이와 같은 이물질 및 자연산화막 제거를 위한 도너 웨이퍼의 표면처리는 선택적으로 수행하는 공정으로서 반드시 수행하는 것으로 한정하는 것은 아니나, 표면처리를 수행할 경우 SOI 웨이퍼의 품질을 보다 향상시킬 수 있다.

SiGe은 Si 보다 격자 상수가 커서 Si 기판 위에 SiGe을 에피택셜 성장시키는 것은 어렵다. 따라서 Ge의 함량을 점차 증가시켜 Ge의 조성이 하부에서부터 점진적으로 증가되는 그래이디드 SiGe층(21)을 형성하는 것이다.

이 때 Ge의 함량은 고용한계에 도달할 때까지 증가시킬 수도 있고, 고용한계 이하의 범위 내에서 증가시킬 수도 있다. 일반적으로는 Ge의 함량을 0에서부터 시작하여 대략 23% 이하의 어느 한 함량까지 증가시킨다.

이러한 그래이디드 SiGe층(21)은 격자상수가 작은 Si 기판(도너 웨이퍼) 위에 에피택셜 성장되므로 초기에는 결함이 발생할 수 있으나 두께가 두꺼워질수록 결함이 없고 결정성이 우수한 에피택셜층으로 성장될 수 있다.

따라서, 그래이디드 SiGe층(21)의 두께는 어느 정도로 우수한 결정성을 원하는지에 따라서 정할 수 있다. 즉, 그래이디드 SiGe층(21)의 두께가 얇을수록 바람직하겠으나, 적어도 그 위에 성장될 스트레인드 Si층(22)의 결정성을 보장해줄 수 있는 두께로 성장시켜야 한다. 예를 들면 그래이디드 SiGe층(21)을 1.5 내지 2.5 ㎛ 정도의 두께로 형성하면 그 위에 성장되는 스트레인드 Si층(22)의 결정성이 매우 우수하다.

이러한 그래이디드 SiGe층(21)은 이후 벽개공정에서 벽개되는 지점에 해당하며, 벽개 후에는 제거되는 층이다.

스트레인드 Si층(22)은 실리콘보다 결정 격자 상수가 더 큰 SiGe층 상에 에피택셜 성장되어 격자 간 거리가 늘어나면서 성장되며, 결과적으로 SiGe층의 격자 상수를 가진다. 이러한 스트레인드 Si층(22)은 소자가 형성되는 활성층으로 사용된다.

그런데 상술한 바와 같이 결정성이 우수한 그래이디드 SiGe층(21) 위에 성장되는 스트레인드 Si층(22)은 결정성이 보장된 상태이므로, 스트레인드 Si층(22)의 두께는 원하는 대로 형성할 수 있다. 예를 들면 스트레인드 Si층(22)의 두께를 1 내지 50 nm의 나노급으로 형성할 수도 있다.

제2 SiGe층(23)은 SiGe의 격자상수를 가지는 스트레인드 Si층(22) 상에 형성되므로 결정성에 문제가 없으며, 따라서 원하는 두께로 성장할 수 있다. 예를 들면 제2 SiGe층(23)의 두께를 10 내지 300 nm 로 형성할 수 있다.

이러한 제2 SiGe층(23)은 이후 SOI 웨이퍼에서 활성층으로 사용되는 스트레인드 Si층의 하부에 위치하여 소자의 열방출 능력을 향상시키는 역할을 수행한다.

다음, 도 1b에 도시된 바와 같이, 도너 웨이퍼(20)에 수소 이온을 주입하여 그래이디드 SiGe층(21) 내에 수소이온주입층(24)을 형성한다.

수소 이온을 주입할 때에는 종래에 비해 저전압 및 저농도로 수소이온 주입 공정을 수행한다. 즉, 가속 에너지 30 kV 이내, 주입 수소량 4×1016 내지 7×1016 개/㎠, 도너 웨이퍼 온도 200℃ 이내에서 수소 이온을 주입할 수 있다. 이렇게 하면 이온주입 공정에 드는 비용을 절감할 수 있고, 후속공정에서 벽개면의 표면이 종래에 비해 고르게 되는 장점이 있다.

특히 종래에는 수소 이온을 과다하게 주입하여 벽개를 용이하게 하였으나 벽개면이 거친 단점이 있었고, 이에 반하여 본 발명에서는 수소 이온을 최소 필요량으로 주입하여 저온 열처리로 벽개하고 벽개면의 표면 거칠기 역시 양호한 장점이 있는 것이다.

그 결과 주입된 수소이온이 그래이디드 SiGe층(21) 내에 최대 농도로 분포되도록 하는 것이 바람직하다.

다음, 도 1c에 도시된 바와 같이, 핸들 웨이퍼(10)의 산화막(11)과 도너 웨이퍼(20)의 제2 SiGe층(23)이 서로 접촉하도록 핸들 웨이퍼(10)와 도너 웨이퍼(20)를 접합한다. 접합할 때에는 특별한 온도 및 압력 조건은 없으며 일반적인 상온 및 상압 하에서 수행하도록 한다.

접합 전에 핸들 웨이퍼(10) 및 도너 웨이퍼(20)를 상온 상압에서 화학용액을 이용하여 친수화 처리하는 단계를 선택적으로 수행할 수 있다. 이때에는 일반적인 웨이퍼 세정 용액으로 알려져 있는 SC1 용액을 기본으로 하여 고청정 친수화 표면을 제작한다.

다음, 도 1d에 도시된 바와 같이, 종래에 비해 저온으로 열처리하여 수소이 온주입층(24)을 따라서 벽개(cleave)하여 도너 웨이퍼(20)와 핸들 웨이퍼(10)를 분리한 후, 핸들 웨이퍼(20)를 SOI 웨이퍼로 선택한다.

벽개할 때에는 종래보다 저온에서 열처리하여 벽개할 수 있다. 보다 구체적으로는 200 내지 450℃의 온도에서 불활성 가스 분위기로 열처리할 수 있다. 즉, 종래 벽개를 위한 열처리 온도가 450 내지 600℃ 이었던 것에 비해 열처리 온도가 대폭 낮아진 것이며, 이는 수소 이온의 주입량을 종래에 비해 낮추어 최소 필요량만큼 이온주입하였기 때문이다.

다음, 도 1e에 도시된 바와 같이, 벽개되어 표면이 거친 SOI 웨이퍼의 표면에 잔류하는 그래이디드 SiGe층(21)을 선택에칭에 의해 식각하여 제거한다. 여기서 선택에칭이란 SiGe을 선택적으로 식각하는 식각용액(etchant)을 사용한 에칭을 말한다. 보다 정확하게는 다른 물질, 특히 Si의 식각속도에 비해 SiGe의 식각속도가 월등히 높은 조건으로 식각하여 결과적으로 그래이디드 SiGe층(21)만을 제거하고 스트레인드 Si층(22)은 제거되지 않는다.

잔류 그래이디드 SiGe층(21)을 모두 제거한 후에는 노출된 스트레인드 Si층(22)의 표면을 열처리하여 경면화 및 평탄화한다. 이러한 경면화 및 평탄화 단계에서는 수소 가스 분위기에서 열처리하는 것이 바람직하고, 보다 구체적으로는 급속열처리(RTA : rapid thermal annealing) 장비 내에서 1050 내지 1150℃ 의 온도로 수소 가스가 100%인 분위기 하에서 4분 내지 10분의 시간동안 열처리할 수 있다. 이 때 RTA 장비 내에서 수소 가스의 흐름은 라미나 플로우(laminar flow)인 것이 바람직하다.

예를 들면 RTA 장비 내에서 1135℃ 의 온도로 수소 가스를 20 slm(standard liter per minute)으로 흘려주면서 5분 동안 열처리할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 상술한 실시예에 한정되지 않으며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

상술한 바와 같이, 본 발명에 따르면 SOI 웨이퍼의 활성층을 목적하는 두께만큼으로 성장하므로 종래 CMP 공정과 같이 목적하는 두께로 만들기 위한 연마 또는 제거 공정이 불필요하다. 따라서 CMP 공정을 사용하지 않고도 두께 균일도가 우수한 SOI 웨이퍼를 제조하는 효과가 있다.

활성층으로 사용되는 스트레인드 Si층을 목적하는 두께만큼으로 에피택셜 성장시켜 50 nm 이하의 나노 SOI 웨이퍼를 제조할 수 있으므로 불필요하게 두껍게 성장하였다가 제거하는 종래에 비해 나노 웨이퍼의 제조 공정 시간을 단축시키고 생산성을 향상시키는 효과가 있다.

특히, 본 발명에 따르면 접합 이후에 스트레인드 Si층의 성장 공정을 추가로 수행할 필요가 없으므로 고성능 SOI 웨이퍼를 보다 간단하고도 저렴하게 제조하는 효과가 있다.

또한 본 발명에 따르면 수소이온의 주입 농도 및 주입 에너지가 종래보다 낮으므로 공정 비용을 절감하는 효과가 있고, 벽개 공정에서 종래에 비해 저온으로 열처리할 수 있으므로 오염의 위험 부담이 줄어드는 효과가 있고, 공정 비용을 절감하는 효과가 있다.

Claims (19)

  1. 핸들 웨이퍼(handle wafer) 및 도너 웨이퍼(donor wafer)를 준비하는 단계;
    상기 핸들 웨이퍼 상에 산화막을 형성하는 단계;
    상기 도너 웨이퍼 상에 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계;
    상기 도너 웨이퍼에 수소 이온을 주입하여 상기 그래이디드 SiGe층 내에 수소이온주입층을 형성하는 단계;
    상기 핸들 웨이퍼의 산화막과 상기 도너 웨이퍼의 제2 SiGe층이 서로 접촉하도록 상기 핸들 웨이퍼와 상기 도너 웨이퍼를 접합하는 단계;
    상기 수소이온주입층을 따라서 벽개(cleave)하여 상기 도너 웨이퍼와 핸들 웨이퍼를 분리함으로써 에스오아이(SOI : silicon on insulator) 웨이퍼를 얻는 단계;
    상기 핸들 웨이퍼의 상부에 잔류하는 그래이디드 SiGe층을 제거하고, 상기 제거에 의해 노출되는 스트레인드 Si층을 상기 SOI 웨이퍼의 활성층으로 정의하는 단계;를 포함하고,
    그리고 상기 수소이온주입층을 형성하는 단계에서는 상기 주입된 수소이온이 상기 그래이디드 SiGe층 내에 최대 농도로 분포되도록 수소 이온을 주입하는 SOI 웨이퍼 제조 방법.
  2. 제 1 항에 있어서,
    상기 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층은 각각 에피택셜 성장(epitaxial growth)에 의해 형성하는 SOI 웨이퍼 제조 방법.
  3. 제 1 항에 있어서,
    상기 그래이디드 SiGe층은 상기 도너 웨이퍼에서 멀어질수록 Ge의 조성이 점차 증가하고, 상기 Ge의 조성은 상기 도너 웨이퍼의 표면에서 0 이고, 상기 도너 웨이퍼에서 멀어질수록 23% 이내의 어느 한 조성까지 점차 증가하는 SOI 웨이퍼 제조 방법.
  4. 제 1 항에 있어서,
    상기 그래이디드 SiGe층은 상기 스트레인드 Si층의 에피택셜 성장을 가능하게 하는 정도의 결정성(crystal quality)을 가질 때까지의 두께로 형성하는 SOI 웨이퍼 제조 방법.
  5. 제 1 항에 있어서,
    상기 그래이디드 SiGe층은 1.5 내지 2.5 ㎛의 두께로 형성하는 SOI 웨이퍼 제조 방법.
  6. 제 1 항에 있어서,
    상기 스트레인드 Si층은 목적하는 SOI 웨이퍼 활성층의 두께만큼 형성하는 SOI 웨이퍼 제조 방법.
  7. 제 1 항에 있어서,
    상기 스트레인드 Si층은 1 내지 50 nm 의 두께로 형성하는 SOI 웨이퍼 제조 방법.
  8. 제 1 항에 있어서,
    상기 제2 SiGe층은 10 내지 300 nm 의 두께로 형성하는 SOI 웨이퍼 제조 방법.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 잔류하는 그래이디드 SiGe층을 제거할 때에는 SiGe을 선택적으로 식각하는 식각용액을 이용하여 식각하는 SOI 웨이퍼 제조 방법.
  11. 제 1 항에 있어서,
    상기 잔류하는 그래이디드 SiGe층을 제거한 후에는 상기 노출된 스트레인드 Si층의 표면을 열처리하여 경면화 및 평탄화하는 단계를 더 포함하는 SOI 웨이퍼 제조 방법.
  12. 제 11 항에 있어서,
    상기 경면화 및 평탄화 단계에서는 급속열처리(RTA : rapid thermal annealing) 장비 내에서 수소 분위기로 열처리하는 SOI 웨이퍼 제조 방법.
  13. 제 12 항에 있어서,
    상기 급속열처리 장비 내에서는 1050 내지 1150℃ 에서 수소 가스가 100% 이고, 상기 수소 가스의 흐름이 라미나 플로우(laminar flow)인 분위기에서 4분 내지 10분의 시간동안 열처리하는 SOI 웨이퍼 제조 방법.
  14. 제 1 항에 있어서,
    상기 SOI 웨이퍼를 얻는 단계에서 상기 수소이온주입층을 따라서 벽개할 때에는, 200 내지 450℃ 의 온도 및 불활성 가스 분위기에서 열처리하여 벽개하는 SOI 웨이퍼 제조 방법.
  15. 제 1 항에 있어서,
    상기 수소이온주입층을 형성하는 단계에서는, 가속에너지 30 kV 이내, 주입 수소량 4×1016 내지 7×1016 개/㎠, 도너 웨이퍼 온도 200℃ 이내에서 수소 이온을 주입하는 SOI 웨이퍼 제조 방법.
  16. 삭제
  17. 제 1 항에 있어서,
    상기 접합 단계 이전에 상기 핸들 웨이퍼 및 도너 웨이퍼를 상온 상압에서 화학용액을 이용하여 친수화처리하는 단계를 더 포함하는 SOI 웨이퍼 제조 방법.
  18. 제 1 항에 있어서,
    상기 도너 웨이퍼 상에 상기 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계 이전에, 에피택셜 성장 반응기(epitaxial growth reactor) 내에서 HCl 가스 100% 또는 H2 가스 100%인 분위기, 1000℃ 이상의 온도, 및 10 분 이내의 시간으로 표면처리하여 상기 도너 웨이퍼의 표면으로부터 이물질 및 자연산화막을 제거하는 SOI 웨이퍼 제조 방법.
  19. 제 1 항에 있어서,
    상기 핸들 웨이퍼 상에 산화막을 형성하는 단계를, 상기 수소이온 주입층 형성 단계 이후, 또는 상기 도너 웨이퍼 상에 상기 그래이디드(graded) SiGe층, 스트레인드(strained) Si층, 및 제2 SiGe층을 순차 형성하는 단계 이후에 수행하는 SOI 웨이퍼 제조 방법.
KR1020030092727A 2003-12-17 2003-12-17 에스오아이 웨이퍼의 제조 방법 KR100596093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092727A KR100596093B1 (ko) 2003-12-17 2003-12-17 에스오아이 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092727A KR100596093B1 (ko) 2003-12-17 2003-12-17 에스오아이 웨이퍼의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050060982A KR20050060982A (ko) 2005-06-22
KR100596093B1 true KR100596093B1 (ko) 2006-06-30

Family

ID=37253613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092727A KR100596093B1 (ko) 2003-12-17 2003-12-17 에스오아이 웨이퍼의 제조 방법

Country Status (1)

Country Link
KR (1) KR100596093B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932163B2 (en) 2007-02-16 2011-04-26 Samsung Electronics Co., Ltd. Methods of forming stacked semiconductor devices with single-crystal semiconductor regions

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609367B1 (ko) * 2004-12-14 2006-08-08 한국전자통신연구원 Soi 기판의 제조방법
JP2007036134A (ja) * 2005-07-29 2007-02-08 Toshiba Corp 半導体ウェーハ及び半導体装置の製造方法
KR100676827B1 (ko) * 2005-09-02 2007-02-01 박재근 스트레인드 실리콘층을 포함하는 반도체 웨이퍼, 그의제조방법 및 그를 이용한 반도체 소자
KR100755368B1 (ko) * 2006-01-10 2007-09-04 삼성전자주식회사 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들
KR100828029B1 (ko) * 2006-12-11 2008-05-08 삼성전자주식회사 스택형 반도체 장치의 제조 방법
KR100873299B1 (ko) 2007-08-20 2008-12-11 주식회사 실트론 Ssoi 기판의 제조방법
GB2467935B (en) 2009-02-19 2013-10-30 Iqe Silicon Compounds Ltd Formation of thin layers of GaAs and germanium materials
US9922941B1 (en) 2016-09-21 2018-03-20 International Business Machines Corporation Thin low defect relaxed silicon germanium layers on bulk silicon substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932163B2 (en) 2007-02-16 2011-04-26 Samsung Electronics Co., Ltd. Methods of forming stacked semiconductor devices with single-crystal semiconductor regions

Also Published As

Publication number Publication date
KR20050060982A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
US10510581B2 (en) Methods of forming strained-semiconductor-on-insulator device structures
US10050145B2 (en) Methods for forming semiconductor device structures
US9275910B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US6246068B1 (en) Semiconductor article with porous structure
EP0747935B1 (en) Process for preparing an SOI-member
US6143628A (en) Semiconductor substrate and method of manufacturing the same
KR100728173B1 (ko) 쉘로우 트렌치 분리법
US8759173B2 (en) Finlike structures and methods of making same
US6953736B2 (en) Process for transferring a layer of strained semiconductor material
JP3265493B2 (ja) Soi基板の製造方法
DE69432784T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
TWI222111B (en) Strained Si based layer made by UHV-CVD, and devices therein
EP1973155B1 (en) Method for fabricating a germanium on insulator (GeOI) type wafer
US6927147B2 (en) Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates
CA2198552C (en) Fabrication process of semiconductor substrate
JP2684455B2 (ja) 薄い絶縁体上シリコン層の製造方法
DE69728355T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
US5882987A (en) Smart-cut process for the production of thin semiconductor material films
US7427773B2 (en) Layer transfer of low defect SiGe using an etch-back process
JP3112126B2 (ja) 半導体物品の製造方法
KR100925310B1 (ko) 고 완화율 및 저 적층 결함 밀도를 갖는 박막 sgoi웨이퍼를 형성하는 방법
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
JP4949628B2 (ja) Cmosプロセス中に歪み半導基板層を保護する方法
JP5122130B2 (ja) 格子整合されなかった基板上に応力緩和層構造を形成する方法
US7101772B2 (en) Means for forming SOI

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130327

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160401

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 14