JP2000277403A - 半導体基体の作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 化成液組成変調せずに、効率よく単結晶基体
に複数の多孔質層を形成する。 【解決手段】 単結晶基体を用意する工程と、前記単
結晶基体の少なくとも一方の表面に不純物の種類、濃度
の少なくともいずれかの異なる２種類の単結晶半導体層
をエピタキシャル法によって交互に４層以上成長させる
工程と、前記４層以上の単結晶半導体層のうち表面の層
及び表面から２番目の層を低多孔度層及び高多孔度層を
形成するように多孔質化する工程と、前記多孔質化した
単結晶半導体層の表面に、非多孔質単結晶層を形成する
工程と、前記非多孔質単結晶層と支持基体とを貼り合わ
せる工程と、貼り合わせた前記単結晶基体と前記支持基
体とを、前記高多孔度層の中及び／又はそれと該高多孔
度層に隣接する層との境界で分離する工程とにより、前
記支持基体に前記非多孔質単結晶層を移設する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、単結晶基体の上に
エピタキシャル成長により２種類の単結晶半導体層を形
成し、少なくともその表面及び表面から２番目の層を多
孔質化して、その上に非多孔質単結晶層を形成する半導
体基体の作製方法に関する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン・オン・インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点を、ＳＯＩ技
術を利用したデバイスが有することから多くの研究が成
されてきた。

【０００３】すなわち、ＳＯＩ技術を利用することで、
バルクＳｉ基板に対して、（１）誘電体分離が容易で、
高集積化が可能である。（２）対放射線耐性に優れてい
る。（３）浮遊容量が低減され、高速化が可能である。
（４）ウェル工程が省略できる。（５）ラッチアップを
防止できる。（６）薄膜化による完全空乏型電界効果ト
ランジスタが可能である。（７）薄膜化による使用材料
の低減と材料減による地球環境への優しさ、等の優位点
が得られる。

【０００４】上記のようなデバイス特性上の多くの利点
を実現するために、ここ数十年に渡り、ＳＯＩ構造の形
成方法について研究されてきている。この内容は、たと
えば以下の文献にまとめられている（Special Issue:
“Single-crystal silicon onnon-single-crystal insu
lators";edited by G.W.Cullen,Journal of Crystal Gr
owth,volume63,no3,pp429〜590(1983)。）。

【０００５】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン・オン・サファイ
ア）が知られており、もっとも成熟したＳＯＩ技術とし
て一応の成功を収めはしたが、Ｓｉ層と下地サファイア
基板界面との格子不整合により大量の結晶欠陥、サファ
イア基板からのアルミニュームのＳｉ層への混入、そし
て何よりも基板の高価格と大面積化への遅れにより、そ
の応用の広がりが妨げられている。

【０００６】比較的近年には、サファイア基板を使用せ
ずに、ＳＯＩ構造を実現しようという試みが行われてい
る。この試みは、次の２つに大別される。 （１）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして、横
方向へエピタキシャル成長させ、ＳｉＯ₂ 上に、Ｓｉ単
結晶を形成する（この場合には、ＳｉＯ₂ 上に、Ｓｉ層
の堆積をともなう。）。 （２）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ₂ を形成する（この方法は、Ｓｉ層の
堆積をともなわない。）。

【０００７】また、化合物半導体上のデバイスは、Ｓｉ
では得られない高い性能、たとえば、高速、発光など、
を備えている。現在は、これらのデバイスはほとんどＧ
ａＡｓ等の化合物半導体基板上にエピタキシャル成長を
して、その中に作り込まれている。

【０００８】しかし、化合物半導体基板は、高価で、機
械的強度が低く、大面積ウエハは作製が困難などの問題
点がある。

【０００９】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【００１０】上記（１）を実現する手段として、ＣＶＤ
法により、直接、単結晶層Ｓｉを横方向エピタキシャル
成長させる方法、非晶質Ｓｉを堆積して、熱処理により
固相横方向エピタキシャル成長させる方法、非晶質ある
いは、多結晶Ｓｉ層に電子線、レーザー光等のエネルギ
ービームを収束して照射し、溶融再結晶により単結晶層
をＳｉＯ₂ 上に成長させる方法、そして、棒状ヒーター
により帯状に溶融領域を走査する方法(Zone Melting Re
crystallization)が知られている。

【００１１】これらの方法にはそれぞれ一長一短がある
が、その制御性、生産性、均一性、品質に多大の問題を
残しており、いまだに、工業的に実用化したものはな
い。たとえば、ＣＶＤ法は平坦薄膜化するには、犠牲酸
化が必要となり、固相成長法ではその結晶性が悪い。ま
た、ビームアニール法では、収束ビーム走査による処理
時間と、ビームの重なり具合、焦点調整などの制御性に
問題がある。このうち、Zone Melting Recrystallizati
on法がもっとも成熟しており、比較的大規模な集積回路
も試作されてはいるが、依然として、亜粒界等の結晶欠
陥は、多数残留しており、少数キャリヤーデバイスを作
製するにいたってない。

【００１２】上記（２）の方法であるＳｉ基板をエピタ
キシャル成長の種子として用いない方法においては、次
の４種類の方法が挙げられる。

【００１３】（ａ）Ｖ型の溝が表面に異方性エッチング
されたＳｉ単結晶基板に酸化膜を形成し、酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する。
この手法においては、結晶性は、良好であるが、多結晶
Ｓｉを数１００ミクロンも厚く堆積する工程、単結晶Ｓ
ｉ基板を裏面より研磨して分離したＳｉ活性層のみを残
す工程に、制御性と生産性の点から問題がある。

【００１４】（ｂ）サイモックス（Separation by ion
implanted oxyge：以下、ＳＩＭＯＸと称する。）と称
されるＳｉ単結晶基板中に、酸素のイオン注入によりＳ
ｉＯ ₂ 層を形成する方法であり、Ｓｉプロセスと整合性
がよいため、現在もっとも成熟した手法である。しかし
ながら、ＳｉＯ₂ 層を形成するためには、酸素イオンを
１０¹⁸ｉｏｎｓ／ｃｍ² 以上も注入する必要があるが、
その注入時間は長大であり、生産性は高いとはいえず、
また、ウエハーコストは高い。さらに、結晶欠陥は多く
残存し、工業的に見て、少数キャリヤーデバイスを作製
できる充分な品質に至っていない。

【００１５】（ｃ）多孔質Ｓｉの酸化による誘電体分離
によりＳＯＩ構造を形成する方法である。この方法は、
Ｐ型Ｓｉ単結晶基板表面に、Ｎ型Ｓｉ層をプロトンイオ
ン注入（イマイ他、J.Crystal Growth,vol.63,547(198
3)）、もしくは、エピタキシャル成長とパターニングと
によって島状に形成し、表面よりＳｉ島を囲むようにＨ
Ｆ溶液中の陽極化成法により、Ｐ型Ｓｉ基板のみを多孔
質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体分離
する方法である。この方法では、分離されているＳｉ領
域は、デバイス工程のまえに決定されており、デバイス
設計の自由度を制限する場合があるという問題点があ
る。

【００１６】（ｄ）また、上記のＳＯＩの形成方法とは
別に、近年、Ｓｉ単結晶基板を、熱酸化した別のＳｉ単
結晶基板に、熱処理又は接着剤を用いて貼り合せ、ＳＯ
Ｉ構造を形成する方法が注目を浴びている。この方法
は、デバイスのための活性層を均一に薄膜化する必要が
ある。すなわち、数１００ミクロンもの厚さのＳｉ単結
晶基板をミクロンオーダーか、それ以下に薄膜化する必
要がある。この薄膜化には以下のように２種類の方法が
ある。 （ａ）研磨による薄膜化 （ｂ）選択エッチングによる薄膜化 しかし、（ａ）の研磨による薄膜化は、均一に薄膜化す
ることが困難である。特にサブミクロンの薄膜化は、ば
らつきが数十％にもなってしまい、この均一化は大きな
問題となっている。さらにウエハの大口径化が進めば、
その困難度は増すばかりである。

【００１７】また、（ｂ）のエッチングによる薄膜化
は、均一な薄膜化に有効とされているが、（ｉ）せいぜ
い１０²と選択比が充分でない、（ii）エッチング後の
表面性が悪い、（iii）イオン注入、高濃度ＢドープＳ
ｉ層上のエピタキシャル成長あるいはヘテロエピタキシ
ャル成長を用いているため、絶縁膜上の半導体層（ＳＯ
Ｉ層）の結晶性が悪い、等の問題点がある（C.Harendt,
et.al.,J.Elect.Mater.Vol.20,267(1991)、H.Baumgart,e
t.al.,Extended Abstract of ECS 1st International S
ymposium of Wafer Bonding,pp-733(1991)、C.E.Hunt,Ex
tended Abstractof ECS 1st International Symposium
of Wafer Bonding,pp-696(1991)）。

【００１８】さらに貼り合わせを用いた半導体基板は、
必ず２枚のウエハを必要とし、そのうち１枚は、ほとん
ど大部分が研磨・エッチング等により無駄に除去され捨
てられてしまう場合があり、再利用化が望まれている。
したがって、貼り合わせによるＳＯＩにおいては、現状
の方法では、その制御性、均一性さらには経済性に多く
の問題点が存在する。

【００１９】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
（アモルファス）か、よくて多結晶層にしかならず、高
性能なデバイスは作製できない。それは、基板の結晶構
造が非晶質であることによっており、単に、Ｓｉ層を堆
積しても、良質な単結晶層は得られない。

【００２０】ところで、光透過性基板は、受光素子であ
るコンタクトセンサーや投影型液晶画像表示装置を構成
するうえにおいて重要である。そして、センサーや表示
装置の画素（絵素）をより一層、高密度化、高解像度
化、高精密化するには、高性能な駆動素子が必要とな
る。その結果、光透過性基板上に設けられている素子と
しても優れた結晶性を有する単結晶層を用いて作製され
ることが必要となる。

【００２１】したがって、非晶質Ｓｉや多結晶Ｓｉで
は、その欠陥の多い結晶構造ゆえに要求される、あるい
は今後要求されるに十分な性能を備えた駆動素子を作製
することが難しい。

【００２２】上記で述べたように、化合物半導体のデバ
イス作製には化合物半導体の基板が必要不可欠となって
いる。しかし、化合物半導体の基板は高価で、しかも、
大面積化が非常に困難である。

【００２３】さらに、Ｓｉ基板上にＧａＡｓ等の化合物
半導体をエピタキシャル成長させることが試みられてい
るが、格子定数や熱膨張係数の違いにより、その成長膜
は結晶性が悪く、デバイスに応用することは非常に困難
となっている。

【００２４】また、格子のミスフィットを緩和するた
め、多孔質Ｓｉ上に化合物半導体をエピタキシャル成長
させることが試みられているが、多孔質Ｓｉの熱安定性
の低さ、経時変化等によりデバイスを作製中あるいは、
作製した後の基板としての安定性、信頼性に欠ける。

【００２５】ＳＯＩウエハの製造方法の中でも特開平５
−２１３３８号公報に開示された様な、多孔質層上に非
単結晶半導体層を形成し、これを絶縁層を介して支持基
板に移し取る方法は、ＳＯＩ層の膜厚均一性が優れてい
ること、ＳＯＩ層の結晶欠陥密度を低く押さえることが
容易なこと、ＳＯＩ層の表面平坦性がよいこと、製造に
際し高価な特殊仕様の装置がいらないこと、数１００Å
から１０μｍ程度までのＳＯＩ膜厚範囲に対し同一の装
置で製造可能なことなどの点で非常に優れたものであ
る。

【００２６】また、特開平７−３０２８８９号公報に記
載されているように、第一の基板と第二の基板を貼り合
わせた後、唯一の多孔質層において前記第一と第二基板
を両者を破壊することなく分離し、第一の基板の表面に
残った多孔質層の残留層を平滑にして、再度多孔質を形
成し、再使用することを繰り返せば、第一の基板は原理
的に何回でも再使用可能である。したがって製造コスト
を大幅に低減することができるという大きな効果が期待
されるようになってきた。

【００２７】さらに、特開平１０−３２６８８４号公報
に記載されているように、分離に用いる多孔質層を多孔
度の異なる２つの層から成すことにより、分離をより容
易により確実に行えるようになってきた。

【００２８】ここで、従来の半導体基体の製造工程につ
いて説明する。

【００２９】図３は、従来の半導体基体の製造工程を示
す図である。まず、シリコン単結晶体１１０を用意した
（図３（ａ））。これを陽極化成法により多孔質化した
（図３（ｂ））。こうして、第１の多孔質層１１１及び
第２の多孔質層１１２を形成した。

【００３０】そして、第１の多孔質層１１１の上に、非
多孔質シリコン単結晶層１０５をＥｐｉ成長により形成
した。非多孔質シリコン単結晶層１０５の表面にＳｉＯ
₂ 層１０６を形成した（図３（ｃ））。ＳｉＯ₂ 層１０
６と、シリコン単結晶からなるハンドルウエハ（支持基
体）１０７とを重ね合せ、接触させ貼り合わせた（図３
（ｄ））。

【００３１】この貼り合せウエハの多孔質領域１１２の
みを破壊して分離した（図３（ｅ）、（ｇ））。分離し
たハンドルウエハ側は、４９％フッ酸と３０％過酸化水
素水の混合液に入れ、多孔質を除去してＳＯＩウエハを
完成した（図３（ｆ））。

【００３２】分離したデバイスウエハ側を同様に４９％
フッ酸と３０％過酸化水素水の混合液に入れ、多孔質を
除去した（図３（ｈ））。このデバイスウエハを再度、
陽極化成工程（図３（ｂ））に投入し、以後同様工程に
より再利用することで、再度、ＳＯＩウエハを作製する
ことができた。

【００３３】

【発明が解決しようとする課題】しかし、そもそも、貼
り合せ式ＳＯＩウエハ製造方法では、２枚のウエハから
製品が１回に１枚のみ生産される。製品にならない方の
デバイスウエハを破壊して除去することは、コストの観
点からも問題がある。そこで、多孔質層のみ破壊するこ
とでデバイスウエハを破壊せずに分離する方法（松下、
田舎中による特開平８−２１３６４５号公報）、及び再
利用する方法（坂口、米原による特開平７−３０２８８
９号公報）を提案した。

【００３４】この方法により、貼り合せた状態からハン
ドルウエハ側とデバイスウエハ側とを破壊せずに分離す
ることができるようになり、大きくコストを低減した。
そして、その再生には研磨処理が必要となっており、こ
の研磨処理を省略できればさらなるコストダウンできる
可能性があったが、その研磨処理は、ＣＺ結晶に特有の
スワールの影響が出てしまうため、それを除去して多孔
質で分離後のデバイスウエハの表面を平坦にするため
に、必要であった。１サイクルごとにウエハ厚さが大き
く減少してしまうという課題も残された。

【００３５】また、多孔度の異なる２つの多孔質を、化
成液組成を変える、又は電流を変えることにより形成す
る方法（近江らによる特開平１０−３２６８８４号公
報）を提案した。これにより、分離を容易に、かつ確実
に行えるようになった。しかし、このうちの化成液組成
変調による方法は、その変調処理が複雑で時間もかかる
という課題があった。

【００３６】もう一方の、２種類の電流を使う方法（こ
こでは電流変調法と称する。）は、電流を変化するため
の時間が短時間で実施できる利点があったが、シールド
ウエハにも剥離されやすい複層の２種類の多孔質が形成
されてしまい、複数回の処理を行うと剥離した膜が化成
液を汚してしまうという工程管理上の課題があった。

【００３７】さらに、電流制御により２種類の多孔質を
作製するため、電流密度に比例した速度で多孔質化が進
行する結果、多孔質のウエハ面内均一性が電流密度分布
を反映してしまうという、品質上の課題も残されてい
た。

【００３８】一方、ボロンを表面から拡散させて多孔質
形成領域を形成する方法（坂口らによる特開平９−１０
２５９４号公報）では、多孔質のウエハ面内均一性はよ
くなるが、拡散層中のボロン濃度分布は拡散現象により
物理的に決まってしまうため、たとえば２種類の多孔質
の厚さ比率をそれぞれ独立に作りこむことができないと
いう原理的に課題があった。

【００３９】また、再生研磨するたびに多孔質形成領域
を作製する。つまり拡散工程を毎回施さなければならな
いというコスト上の課題もあった。再生研磨であるか
ら、電流制御法同様ウエハ厚さが大きく減少してしまう
という工程管理上の課題もあった。

【００４０】また、多孔質層の上にＰ型不純物濃度の異
なる２つの層を、液相Ｅｐｉｔａｘｉａｌ成長法で形成
する方法（西田らによる特開平１０−１８９９２４号公
報）では、２つの層を形成することができる。しかし、
液相成長法により２つの層を形成するためには、融液中
の不純物濃度を変える必要があるため、条件を変えて２
度工程処理を行うことになり、倍の工程コストがかかる
という課題があった。

【００４１】また、液相成長法では平衡状態に近いため
に偏析の程度が大きい、つまり偏析係数が小さくなるた
め、Ｐ型不純物がシリコン中にあまり多くは取り込まれ
ない。実際には、取り込まれるガリウムの濃度は１０¹⁶
〜１０¹⁹ｃｍ^-3であり、まだ実用上の範囲に制御できる
が、ボロンは取り込まれる濃度が最大でも５×１０¹⁶ｃ
ｍ^-3なので実用上必要な制御範囲には足りないという課
題があった。

【００４２】そこで、本発明は、化成液組成を変えた
り、電流変調せずに、効率よく単結晶基体に複数の多孔
質層を形成することを課題とする。

【００４３】また、本発明は、再利用するごとに、単結
晶基板の厚さを変化しないようにすることを課題とす
る。

【００４４】さらに、本発明は、シールドウエハの寿命
を延ばすことを課題とする。

【００４５】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、単結晶基体を用意する工程と、前記単結
晶基体の少なくとも一方の表面に不純物の種類、濃度の
少なくともいずれかの異なる２種類の単結晶半導体層を
エピタキシャル法によって交互に４層以上成長させる工
程と、前記４層以上の単結晶半導体層のうち表面の層及
び表面から２番目の層を低多孔度層及び高多孔度層を形
成するように多孔質化する工程と、前記多孔質化した単
結晶半導体層の表面に、非多孔質単結晶層を形成する工
程と、前記非多孔質単結晶層と支持基体とを貼り合わせ
る工程と、貼り合わせた前記単結晶基体と前記支持基体
とを、前記高多孔度層の中及び／又はそれと該高多孔度
層に隣接する層との境界で分離する工程とにより、前記
支持基体に前記非多孔質単結晶層を移設する。

【００４６】すなわち、単結晶基体の上に２種類の単結
晶半導体層をエピタキシャル法により交互に複数形成
し、そのうち表面及び表面から２番目の層を低多孔度層
と高多孔度層とを形成するように多孔質化する。

【００４７】

【発明の実施の形態】（エピタキシャル（Ｅｐｉ）層形
成工程）多孔質形成領域及びその直下の部分を、たとえ
ば気相Ｅｐｉ法により形成する。これにより、その後形
成する多孔質層とその直下の非多孔質部分との界面を、
スワールのない面にすることができ、そのため多孔質層
をエッチングするだけで平滑な露出面を得ることができ
る。

【００４８】本実施形態では、Ｅｐｉ層（単結晶半導体
層）は交互に繰り返すボロン濃度の異なる２種類の層を
交互に積層した４以上からなる複数の層とする。たとえ
ば、２種類のうち１つの層を比抵抗０．１Ωｃｍ以上の
Ｐ⁺型単結晶シリコン層とし、他方の層を比抵抗０．０
１０〜０．０２０ΩｃｍのＰ型単結晶シリコン層とす
る。あるいは、１つの層を比抵抗の比較的大きなＮ型単
結晶シリコン層とし、他方の層を比抵抗の比較的小さな
Ｎ型単結晶シリコン層としてもよい。すなわち、不純物
の種類、濃度の少なくともいずれかの異なる層を形成す
ればよい。

【００４９】こうすると、多孔質層上に非多孔質シリコ
ン単結晶層を形成した単結晶基体であるデバイスウエハ
を用意し、単結晶基体と支持基体であるハンドルウエハ
との少なくとも一方の表面に絶縁層を形成したのちに、
多孔質半導体単結晶層が内側に位置する多層構造体が得
られるように貼り合わせ、アニール後に多孔質半導体を
破壊して２枚のウエハつまりデバイスウエハ側とハンド
ルウエハ側とに分離するとき、分離後に残留する多孔質
の直下はスワールを含まない非多孔質シリコン単結晶層
であるため、エッチングによりその多孔質を除去するだ
けで、平滑な表面が露出する。つまり、研磨によらず、
より低コストなエッチングのみで、平滑な表面を再生す
ることができる。

【００５０】こうして、表面を再生したウエハの表面直
下には、２種類の層がまだ残されているため、即、陽極
化成工程に再投入し、単結晶基体を再利用できる。つま
り、陽極化成工程から複数回利用できる分の多孔質形成
領域を１回のＥｐｉ工程で形成できることになる。

【００５１】また、Ｅｐｉ工程では、１つの層と他方の
層との厚さを、成膜（Ｄｅｐｏ）時間でそれぞれ独立
に、１つの層と他方の層とのボロン濃度をドーパントガ
ス濃度で独立に制御できる。これにより、後に陽極化成
により１つの層から他方の層にかけて多孔質化すると
き、異なる多孔度の多孔質の形成を、定電流処理で実現
できる。

【００５２】これにより、１つの層と他方の層とを多孔
質化したときの多孔度（Ｐｏｒｏｓｉｔｙ：孔体積／
（残留シリコン体積＋孔体積））をそれぞれ自由にかつ
独立に制御することができる。これは、定電流であるた
め電流変調法より多孔質の多孔度の制御が容易であるた
め、１つの層と他方の層との多孔度をそのボロン濃度に
より独立に制御できるために条件最適化が少ない実験で
完遂できるという利点がある。

【００５３】また、電流密度の面内分布があっても、多
孔質領域の厚さは１つの層と他方の層との厚さであり、
これはＥｐｉ工程の能力で決まることから、多孔質層の
厚さ均一性が電流変調法に比べてよくなる。

【００５４】Ｅｐｉ工程のＤｅｐｏとドーパントガス濃
度は、ドーパントガスとしてたとえば水素で希釈したＢ
₂ Ｈ₆ （ジボラン）のガス流量を、バルブ開閉の調節す
ることにより容易に制御することができる。又は、Ｄｅ
ｐｏガスとしてたとえばトリクロルシランのガス流量
を、バルブ開閉の調節することにより、同様にドーパン
トガス濃度を容易に制御することができる。トリクロル
シランの代わりにモノシラン、ジクロルシラン、四塩化
珪素を用いてもよい。

【００５５】（陽極化成工程）こうして形成した２種類
の濃度の層を交互に備えるデバイスウエハを陽極化成す
ることにより、多孔度の異なる２つの多孔質層を形成す
る。２つの多孔質層のうち、表面側の第１の多孔質層
は、その上に後の工程で非多孔質単結晶を形成する際、
その単結晶中の結晶欠陥を減らすために、多孔度をでき
る限り低くしておく。第２の多孔質層は、その多孔度を
第１の多孔質層より高くすることにより、貼り合せ後の
分離工程で破壊時の応力を第２の多孔質層内に集中さ
せ、上述の単結晶が部分的に破壊されたり、クラックが
入ったり、スリップ転位が生じることを防止し、かつ分
離を容易に行う。

【００５６】多孔質単結晶シリコンは、非多孔質単結晶
シリコンを陽極化成処理により形成する。陽極化成工程
は、フッ酸を主体とする電解液（化成液）にデバイスウ
エハを浸漬し、これを対向電極に対して陽極となるよう
に電圧印加することで行われる。この電圧印加を金属の
接触汚染なく行う方法として、ウエハの裏側も電解液を
満たした液槽にする、つまり液体電極により陽極印加す
る。

【００５７】したがって、その液体電極の反対側には液
体に電圧印加するための別の陽極電極が必要であるが、
これも金属にすると電解液に金属イオンが溶け出し、ウ
エハの裏面を金属イオンで汚染してしまう。そこで、そ
の液体電極に電圧印加する陽極電極もウエハと同程度の
高純度なシリコンの板を使用する。その陽極電極として
のシリコン板をシールドウエハと称する。シールドウエ
ハへの電圧印加は裏側にて金属の接触、接合により行っ
てよい。

【００５８】以上のような構成の陽極化成工程の本発明
に適した条件として、化成液のフッ酸濃度は２０％〜５
０％、材料シリコン単結晶の比抵抗は０．００５Ωｃｍ
〜５Ωｃｍ、ただし、第１の多孔質層形成領域では０．
００５Ωｃｍ〜０．０２０Ωｃｍ、第２の多孔質層形成
領域では０．１Ωｃｍ〜５Ωｃｍ、電流密度は２〜５０
ｍＡ／ｃｍ² 、温度は−１００℃〜１２０℃である。

【００５９】また、反応生成気体からなる気泡をウエハ
表面から早く離脱させるために、ウエハの多孔質形成す
る側を上方に向ける、化成液を撹拌する、超音波を印加
する、ウエハを振動させる、化成槽の下方から空気、窒
素、アルゴン、ヘリウムといった化成反応に影響しない
ガスを導入するとよい。

【００６０】このような条件により陽極化成を行うと、
第１の多孔質層の多孔度を３０％未満、第２の多孔質層
の多孔度を３０％〜８０％にすることができる。

【００６１】多孔質の厚さについては、近江ら（特開平
１０−３２６８８４号公報）により第２の多孔質層の厚
さは３μｍ以下の場合に、分離が起こりやすすぎて剥が
れ落ちる事故を防止するのに好都合であることを解明し
ている。本実施形態では、第２の多孔質層の厚さは第２
種つまりボロン濃度の低いＥｐｉ層の厚さであり、これ
は高濃度の第１種のＥｐｉ層との境界の遷移領域が広が
るため、薄さに限界があり、それはボロンの拡散長から
およそ３００ｎｍであった。

【００６２】つまり、本実施形態による第２の多孔質層
の厚さの制御可能範囲は３００ｎｍ以上であり、使用可
能範囲は３００ｎｍ〜３μｍである。そして、この陽極
化成を一定の電流で、かつ、表面から１番目の層と２番
目の層、もしくは表面から１番目の層と２番目の層と３
番目の層との内部まで多孔質化する。

【００６３】これにより、少なくとも表面から１番目の
層と２番目の層にできる多孔質の膜厚均一性は、Ｅｐｉ
工程の能力で決まり、一般に、それは電流密度の面内均
一性よりもよいため、一定ボロン濃度のシリコンを電流
変調で多孔質化する場合に比べてよい膜厚均一性が得ら
れる。さらに、多孔質層の多孔度はこの場合、電流とボ
ロン濃度により決まるので、第１の多孔質層と第２の多
孔質層の厚さについて、独立にかつ膜厚の面内ばらつき
の影響を考慮せずに、厚さを薄くできるので、コスト低
減にも効果的である。

【００６４】また、一定の電流で陽極化成を行うので、
制御も容易である。その上、一定の電流で陽極化成する
ために、シールドウエハには交互に層が形成されず、そ
の結果、剥がれ落ちることが生じにくくなり、２種類の
電流用の陽極化成装置を使う必要がなくなる、あるいは
シールドウエハを頻繁に交換する必要が無くなるという
利点がある。

【００６５】（非多孔質単結晶形成、酸化、貼り合せ、
分離）多孔質層を形成したデバイスウエハ上に、Ｅｐｉ
法により非多孔質単結晶層を形成し、酸化熱処理により
その表面に絶縁層を形成し、その絶縁層が内側になるよ
うにハンドルウエハと貼り合せ、多孔質層のみを破壊す
ることにより２枚のウエハに分離する。

【００６６】分離する方法としては、２枚のウエハの端
部から、液体の吹き付け、ガスの吹き付け、くさびを押
し込む方法及び２枚のウエハの外側両面を真空吸着又は
粘着性のものにより引っ張り力を与えるか、又はせん断
力を与える方法による。これにより、高多孔度層の中及
び／又はそれと隣接する層との境界において破断が生
じ、２枚に分離される。

【００６７】分離したハンドルウエハ側には非多孔質単
結晶層が移送され、その単結晶層上に残留する多孔質部
分を除去することにより、半導体基板、いわゆるＳＯＩ
が作製される。

【００６８】（再生工程）一方、分離したデバイスウエ
ハ側には、表面に多孔質層が残留している。この多孔質
層のみをエッチングにより除去する。多孔質層とその直
下の第３層との界面はスワールがないため、多孔質層を
除去することにより平滑面を露出することができる。こ
の面をさらに平滑にするために、水素雰囲気中で熱処理
すると、よりよい。

【００６９】また、多孔質層を除去することによる露出
表面上に再度、交互に第２層、第１層をＥｐｉ法により
形成すると、水素雰囲気中での熱処理工程を省略して再
生することもでき、再生処理のコストを低減することが
できる。こうして平滑面を再生したウエハは、おもてか
ら順に、第１層、第２層からなるため、そのまま再利
用、つまり陽極化成工程へ投入することができる。

【００７０】また、厚さについては、前述の多孔質層の
除去、平滑面再生による減少分は、陽極化成工程前の状
態と比べると多孔質化した部分だけなので、１μｍ程度
に小さくすることができるため、再生処理のコスト低減
だけでなく、工程内の中間製品の厚さばらつきを小さく
制御することができることから、工程管理を容易にする
という効果がある。

【００７１】これに比べて、従来の研磨による方法で
は、スワールの凹凸やウエハの平坦度修正のため、残留
多孔質層と合わせてその直下の非多孔質部分も除去する
ため、およそ１０μｍ厚さの除去量が必要であった。

【００７２】（再利用）こうして平滑面を露出、再生し
たウエハは、おもてから順に、第１層、第２層からなる
ため、再度、出発材料と同様にデバイスウエハとして、
陽極化成の工程以降に投入することができる。

【００７３】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００７４】［実施例１］図１は、実施例１の半導体基
体の製造工程を示す図である。まず、たとえばチョクラ
ルスキー法によりボロンをドープして形成し、整形、研
磨した（１００）面方位を備える単結晶基体であるシリ
コン単結晶体１０を用意した（図１（ａ））。

【００７５】この上に、Ｅｐｉ法によりシリコン単結晶
層を層４，層３，層２，層１の順に成長させた（図１
（ｂ））。層１と層３は同じボロン濃度である。このと
きのＥｐｉ成長条件は、下記の通りとした。

【００７６】 表１ 交互層Ｅｐｉ成長条件 時間 温度 ジボラン濃度 層４ ５０秒 １１００℃ ０．０２ｐｐｍ 層３ ３分２０秒 １１００℃ １３ｐｐｍ 層２ ５０秒 １１００℃ ０．０２ｐｐｍ 層１ ３分２０秒 １１００℃ １３ｐｐｍ こうして、表側から、層１（Ｐ⁺）、層２（Ｐ）、層３
（Ｐ⁺）、層４（Ｐ）、シリコン単結晶体１０（Ｓｕ
ｂ）となる積層構造のウエハを作製した。層１〜層４及
びシリコン単結晶体１００の厚さは、それぞれ４μｍ，
１μｍ，４μｍ，１μｍ，７２４μｍであった。層１〜
層４及びシリコン単結晶体１００の比抵抗は、それぞれ
０．０１５Ωｃｍ，０．７Ωｃｍ，０．０１５Ωｃｍ，
０．７Ωｃｍ，０．０１６Ωｃｍであった。

【００７７】このデバイスウエハの表面から陽極化成法
により層１（Ｐ⁺）、層２（Ｐ）を多孔質化した（図１
（ｃ））。こうして、第１の多孔質層１１及び第２の多
孔質層１２を形成した。このときの工程条件は、下記の
通りとした。

【００７８】 表２ 陽極化成工程条件 時間 電流密度 ＨＦ：水：エチルアルコール ６分 ８ｍＡ・ｃｍ^-2 １：１：１ このときの全多孔質層の面内分布（面内最大値−面内最
小値）は１μｍであった。これは、従来の電流制御法に
よる場合の３μｍよりよい均一性といえる。

【００７９】第１の多孔質層１１の上に、非多孔質シリ
コン単結晶層５をＥｐｉ成長により１μｍ形成した。非
多孔質シリコン単結晶層（Ｅｐｉ層）５の表面に熱酸化
により２００ｎｍ厚さのＳｉＯ₂ 層６を形成した（図１
（ｄ））。

【００８０】この単結晶基体の表面に形成したＳｉＯ₂
層６と、比抵抗１０Ωｃｍのシリコン単結晶からなるハ
ンドルウエハ（支持基体）７とを重ね合せ、接触させ貼
り合わせた（図１（ｅ））後、１１００℃で１０分間熱
処理したところ、貼り合せは強固になった。

【００８１】この貼り合せウエハの多孔質領域のみを破
壊して分離した（図１（ｆ）、（ｈ））。分離したハン
ドルウエハ側は、４９％フッ酸と３０％過酸化水素水の
混合液に入れ、多孔質を除去してＳＯＩウエハを完成し
た（図１（ｇ））。分離したデバイスウエハ側を同様に
４９％フッ酸と３０％過酸化水素水の混合液に入れ、多
孔質を除去して、層３を露出させた。この基板を水素１
００％雰囲気中で温度１１００℃で４時間熱処理した
（図１（ｉ））。

【００８２】こうして平滑化した表面には、目視及び光
学顕微鏡観察によってもスワールは観察されなかった。
また、このときのウエハの厚さは７２７μｍであり、初
期厚さ７３４μｍからの減少量は７μｍであった。これ
は、通常の研磨による減少量の１０μｍより小さい。そ
して、層１、層２を薄くすることで、容易にさらに小さ
くできるものである。

【００８３】このデバイスウエハを再度、陽極化成工程
（図１（ｃ））に投入し、以後同様工程により再利用す
ることで、再度、ＳＯＩウエハを作製することができ
た。

【００８４】その結果、従来法のＣＺ結晶を用い分離後
の残留多孔質をエッチングのみで除去して再生したデバ
イスウエハを再使用して作製したＳＯＩウエハには多発
する微小なボイドやくもりが、発生しなくなった。これ
は、スワールが無くなったためと考えられる。

【００８５】このとき使用したシールドウエハ交換しな
い場合には、従来の電流制御法では３回目に表面の多孔
質層が剥離してしまったのに対して、本方法では２０回
目でも剥離せず良好、つまり十分な寿命があることが確
認された。

【００８６】［実施例２］図１を用いて本実施例につい
て説明する。

【００８７】シリコン単結晶体１０及びシリコン単結晶
の層４から層１は、実施例１と同様のものである（図１
（ａ）、（ｂ））。ただし、Ｅｐｉ法は、ソースガスと
してトリクロルシランを水素に混合させて使用した。ド
ーパントガスはホスフィンを使用した。層１と層３とは
同じリン濃度である。このときのＥｐｉ成長条件は、下
記の通りとした。

【００８８】なお、ソースガスとして、モノシラン、ジ
クロルシラン、四塩化珪素を用いてもよい。ドーパント
ガスとして、アルシンを用いてもよい。

【００８９】 表３ 交互層Ｅｐｉ成長条件 時間 温度 ホスフィン濃度 層４ ５０秒 １１００℃ ０．１ｐｐｍ 層３ ３分２０秒 １１００℃ ５０ｐｐｍ 層２ ５０秒 １１００℃ ０．１ｐｐｍ 層１ ３分２０秒 １１００℃ ５０ｐｐｍ こうして、表側から、層１（Ｎ⁺）、層２（Ｎ）、層３
（Ｎ⁺）、層４（Ｎ）、シリコン単結晶体１０（Ｓｕ
ｂ）となる積層構造のウエハを作製した。層１〜層４及
びシリコン単結晶体１０の厚さは、それぞれ４μｍ，１
μｍ，４μｍ，１μｍ，７２４μｍであった。層１から
層４及びシリコン単結晶体１０の比抵抗は、それぞれ
０．０１Ωｃｍ，０．１５Ωｃｍ，０．０１Ωｃｍ，
０．１５Ωｃｍ，０．０１３Ωｃｍであった。

【００９０】このデバイスウエハの表面から陽極化成法
により層１（Ｎ⁺）、層２（Ｎ）を多孔質化した（図１
（ｃ））。こうして、第１の多孔質層１１及び第２の多
孔質層１２を形成した。このときの工程条件は、下記の
通りとした。

【００９１】 表４ 陽極化成工程条件 時間 電流密度 ＨＦ：水：エチルアルコール ６分 ８ｍＡ・ｃｍ^-2 １：１：１ このときの全多孔質層の面内分布（面内最大値−面内最
小値）は１μｍであった。これは、従来の電流制御法に
よる場合の３μｍよりよい均一性といえる。

【００９２】以降は、実施例１と同様に、非多孔質シリ
コン単結晶層５及びＳｉＯ₂層６を形成した単結晶基体
と支持基体とを貼り合わせて（図１（ｄ））、その後多
孔質部分１２でこれらを分離した（図１（ｅ）（ｆ）、
（ｈ））。そして、単結晶基体及び支持基体との各々の
表面の多孔質部分を除去して（図１（ｇ）、（ｉ））、
ＳＯＩ構造の半導体基体を作製した。また、単結晶基体
側は、図１（ｃ）の工程に投入した。

【００９３】［実施例３］図２は、本実施例の半導体基
体の作製工程図である。図２に示すように、単結晶Ｓｉ
基体１０を用意した（図２（ａ））。その上にＥｐｉ法
によりシリコン単結晶の層４〜１を順に形成した（図２
（ｂ））。層４〜１は、順にＰ，Ｐ⁺，Ｐ，Ｐ⁺になるよ
うに、ドーピングした。このうち、層１と層２とを、陽
極化成することにより多孔質層１１，１２を形成した
（図２（ｃ））。

【００９４】陽極化成の条件として、たとえば、電流密
度を３０ｍＡ／ｃｍ² とし、陽極化成溶液としてＨＦ：
Ｈ₂ Ｏ：Ｃ₂ Ｈ₅ ＯＨ＝１：１：１を用いた場合、得ら
れる多孔質層１，２の厚さはそれぞれ３μｍ、２μｍ、
多孔度はそれぞれ２０，５０％とした。

【００９５】ここで、再びエピタキシャル成長させるこ
となく、単結晶Ｓｉ基体１０を繰り返し利用するために
は、単結晶Ｓｉ基板１０の厚さの減少を少なく必要があ
る。つまり、エピタキシャル成長層を含めた単結晶Ｓｉ
基体１０の使用可能回数を多くするために、多孔質層１
１，１２の厚さは、可能な限り薄くすることが望まし
い。エピタキシャル成長による層の厚さを考慮すると、
合計厚さは１〜９μｍが好適であるため、ここでは５μ
ｍとした。

【００９６】また、層１〜４及び単結晶Ｓｉ基体１０
は、陽極化成によりその部分を多孔質層にする観点から
はｐ型であることが望ましいが、ｎ型であっても、条件
設定によっては多孔質層１１，１２を形成することが可
能であった。

【００９７】次に、多孔質層１１上にたとえばＥｐｉ法
により７００〜１１００℃の温度でｐ⁺型Ｓｉ層５、ｐ
型Ｓｉ層６及びｎ⁺型Ｓｉ層７を形成した（図２
（ｄ））後、ｎ⁺型Ｓｉ層７上に、たとえばＣＶＤ法に
より単層のＳｉＯ₂ 層やＳｉＮ層あるいはそれらの積層
からなる保護層８を形成した。ここで、ｐ⁺型Ｓｉ層
５、ｐ型Ｓｉ層６及びｎ⁺型Ｓｉ層７は太陽電池層を構
成し、それらの合計の厚さは典型的には１〜５０μｍ、
たとえば５μｍとした。

【００９８】また、この場合、太陽電池層を構成するこ
れらのｐ⁺型Ｓｉ層５、ｐ型Ｓｉ層６及びｎ⁺型Ｓｉ層７
の結晶性を良好にするため、それらのエピタキシャル成
長前に、多孔質層１１，１２をたとえば４００〜６００
℃の温度で短時間酸化することによりその内部の孔の内
壁に薄い酸化膜を形成してその強度を高めるとともに、
たとえば真空中においてたとえば９５０〜１０００℃の
温度でＨ₂ アニールすることにより多孔質層１２の表面
の孔を極力埋めておき、エピタキシャル成長が良好に行
われるようにするのが好ましい。このようにすることに
より、単結晶のｐ⁺型Ｓｉ層５、ｐ型Ｓｉ層６及びｎ⁺型
Ｓｉ層７を得ることができた。

【００９９】次に、保護層８の表面に、接着剤９により
もう１つの治具１８を接着した（図２（ｅ））。治具１
８は、後の工程で行われる分離工程に耐えられるだけの
十分な強度を有するものを用いた。たとえば金属や石
英、シリコンなどからなるものとした。また、接着剤９
は、後に行われる分離工程に耐えられるだけの十分な接
着強度を有するものを用いた。たとえば瞬間接着剤など
を用いた。

【０１００】次に、治具１８と単結晶Ｓｉ基板１０の間
に、たとえば、水流を吹き付けて、多孔質層１２を破壊
した。この結果、多孔質層１２はそれ自身機械的強度が
低いことによりこれらの場所で応力集中が生じ、多孔質
層１２の内部や多孔質層１１と多孔質層１２との界面で
破断が生じた（図２（ｆ）、（ｇ））。これによって、
単結晶Ｓｉ基板１０側と、ｐ⁺型Ｓｉ層５、ｐ型Ｓｉ層
６、ｎ⁺型Ｓｉ層７及び保護膜８側とが互いに分離され
た。

【０１０１】次に、上述の破断後に、層３の表面及びｐ
⁺型Ｓｉ層５の表面にそれぞれ残された多孔質層１１又
は１２をたとえばＨＦ／Ｈ₂ Ｏ₂ のようなエッチング液
を用いてエッチング除去した。層３，４を上部に備える
単結晶Ｓｉ基板１０は、残留多孔質をエッチング除去し
た後、その表面を１２００℃で１時間水素雰囲気中で熱
処理することにより表面を平滑化し、再び薄膜太陽電池
製造用の基板として用いた。ここで、多孔質層１，２の
厚さをそれぞれ３μｍ、２μｍ、としたので、薄膜太陽
電池の製造の１サイクルで減少する単結晶Ｓｉ基板の厚
さは５μｍであった。

【０１０２】したがって、１回のＥｐｉ工程により形成
した層１〜４を備える単結晶Ｓｉ基板１０を陽極化成工
程以降で２回使用したが、この間、単結晶Ｓｉ基板１０
の厚さの減少は１０μｍに過ぎないため、工程管理上、
厚さでの材料の仕分けは不要であった。

【０１０３】ｐ⁺型Ｓｉ層５の露出した表面に、裏面電
極１７を形成し、裏面電極１７をたとえばプラスチック
基板１９の表面に接着剤２０により接着した。接着剤２
０としては、たとえばエポキシ樹脂系のものを用いた。

【０１０４】次に、接着剤９を除去して保護層８から治
具１８を取り外した後、保護層８の所定部分をエッチン
グ除去して開口８ａを形成し、この開口８ａを通じてｎ
⁺型Ｓｉ層７上に受光面電極１３を形成した。受光面電
極１３は、たとえば印刷法により形成する。そして、金
属層１４が予め形成されたプラスチック基板１５を用意
し、これらの受光面電極１３及び金属層１４同士を接続
した。なお、受光面電極１３と金属層１４との接触面の
大きさは同様とした。

【０１０５】このとき、保護層８とプラスチック基板１
５との間には、隙間が形成されるので、この隙間にたと
えばエポキシ樹脂系の透明な接着剤１６を充填して保護
層８と透明プラスチック基板１５とを接着した。ここ
で、裏面電極１７は、薄膜太陽電池に対する入射光の反
射板ともなり、高変換効率化に寄与するため用いること
とした（図２（ｈ））。

【０１０６】以上により、太陽電池層を構成するｐ⁺型
Ｓｉ層５、ｐ型Ｓｉ層６及びｎ⁺型Ｓｉ層７と保護層８
とが２枚のプラスチック基板１５，１９の間にはさまれ
た構造の薄膜太陽電池が完成した。

【０１０７】以上のように、本実施例によれば、単結晶
Ｓｉ基板１０上に多孔質層１１，１２を介して太陽電池
層を構成する単結晶のｐ⁺型Ｓｉ層５、ｐ型Ｓｉ層６及
びｎ⁺型Ｓｉ層７を順次エピタキシャル成長させた後、
多孔質層１２を機械的に破断してこの太陽電池層を、単
結晶Ｓｉ基板１０側から分離し、２枚のプラスチック基
板１１，１５の間にはさむことにより薄膜太陽電池を製
造した。

【０１０８】この場合、太陽電池層が単結晶であること
により、薄膜太陽電池は高変換効率であり、信頼性にも
優れている。そして、単結晶Ｓｉ基板１０を繰り返し使
用することができること、単結晶Ｓｉ基板１０からの太
陽電池層の分離に機械的な方法を用いていること、安価
なプラスチック基板１１，１５を用いていることなどに
より、この薄膜太陽電池は低コストで製造することがで
きた。

【０１０９】また、この薄膜太陽電池は、太陽電池層が
薄くてそれ自身ある程度曲げることができることやフレ
キシブルなプラスチック基板１１，１５を用いているこ
となどにより、全体としてある程度折り曲げ可能であ
り、機械的破壊力に対しても折れ曲がることでフレキシ
ブルに回避できることから、たとえば住宅の屋根や、建
造物の局面窓部、自動車等の曲面窓部、公園や歩道等の
踏みつけられるタイル等に搭載することができ、応用範
囲が広い。

【０１１０】本実施例によれば、高変換効率かつ高信頼
性のフレキシブルな薄膜太陽電池を低コストで製造する
ことができた。

【０１１１】［実施例４］図１を用いて本実施例につい
て説明する。実施例１と同様のシリコン単結晶体１０を
用意した（図１（ａ））。その上に、Ｅｐｉ法によりシ
リコン単結晶の層４〜１の順に成長させた（図１
（ｂ））。層１と層３は同じボロン濃度である。このと
きのＥｐｉ成長条件は、下記の通りとした。

【０１１２】 表５ 交互層Ｅｐｉ成長条件 時間 温度 ジボラン濃度 層４ １分１５秒 １１００℃ ０．０２８ｐｐｍ 層３ ３分２０秒 １１００℃ １４ｐｐｍ 層２ ５０秒 １１００℃ ０．０１８ｐｐｍ 層１ ２分３０秒 １１００℃ １２ｐｐｍ こうして、表側から、層１（Ｐ⁺）、層２（Ｐ）、層３
（Ｐ⁺）、層４（Ｐ）、シリコン単結晶体１０（Ｓｕ
ｂ）となる積層構造のウエハを作製した。層１〜４及び
シリコン単結晶体１０の厚さは、それぞれ３μｍ，１μ
ｍ，４μｍ，１．５μｍ，７２４μｍであった。層１〜
４及びシリコン単結晶体１０の比抵抗は、それぞれ０．
０１６Ωｃｍ，０．８Ωｃｍ，０．０１４Ωｃｍ，０．
５Ωｃｍ，０．０１６Ωｃｍであった。

【０１１３】次に、このデバイスウエハの表面から陽極
化成（１回目）により層１（Ｐ⁺）、層２（Ｐ）を多孔
質化した。このとき、形成する多孔質層の厚さをよく制
御するため、化成の進行速度（多孔質化速度）が遅い条
件にした。その工程条件は、下記の通りとした。

【０１１４】 表６ 陽極化成工程条件 時間 電流密度 ＨＦ：水：エチルアルコール ５分 ８ｍＡ・ｃｍ^-2 １：１：１ このときの多孔質層１２の面内分布（面内最大値−面内
最小値）は０．７μｍであった。これは、従来の電流制
御法による場合の３μｍよりよい均一性といえる。

【０１１５】以降、非多孔質シリコン単結晶層５及びＳ
ｉＯ₂層６を形成した単結晶基体と支持基体とを貼り合
わせて（図１（ｄ））、その後多孔質部分１２でこれら
を分離した（図１（ｅ）（ｆ）、（ｈ））。そして、単
結晶基体及び支持基体との各々の表面の多孔質部分を除
去して（図１（ｇ）、（ｉ））、ＳＯＩ構造の半導体基
体を作製した。

【０１１６】もう一方の分離したデバイスウエハ側は、
４９％フッ酸と３０％過酸化水素水との混合液に入れ、
多孔質層１２を除去して、層３を露出した。この基板を
水素１００％雰囲気中で温度１１００℃で１時間熱処理
した。こうして平滑化した表面には、目視及び光学顕微
鏡観察によってもスワールは観察されなかった。

【０１１７】またこのときのウエハの厚さは７３０μｍ
であり、初期厚さ７３４μｍからの減少量は４μｍであ
った。これは、通常の研磨による減少量の１０μｍより
小さい。そして、層１、層２を薄くすることで、容易に
さらに小さくできるものである。

【０１１８】次に、このデバイスウエハを再度、陽極化
成工程（２回目）に再度投入した。表面から陽極化成に
より層３（Ｐ⁺）、層４（Ｐ）を多孔質化した（図１
（ｃ））。このとき、工程を短時間で効率的に処理でき
る、つまり化成の進行速度（多孔質化速度）が速い条件
にした。その工程条件は、下記の通りとした。

【０１１９】 表７ 陽極化成工程条件 時間 電流密度 ＨＦ：水：エチルアルコール ２分 ３０ｍＡ・ｃｍ^-2 ２：１：１ このときの多孔質層の面内分布（面内最大値−面内最小
値）は１μｍであった。これは、従来の電流制御法によ
る場合の３μｍよりよい均一性といえる。

【０１２０】以降、実施例１と同様に、非多孔質シリコ
ン単結晶層５及びＳｉＯ₂層６を形成した単結晶基体と
支持基体とを貼り合わせて（図１（ｄ））、その後多孔
質部分１２でこれらを分離した（図１（ｅ）（ｆ）、
（ｈ））。そして、単結晶基体及び支持基体との各々の
表面の多孔質部分を除去して（図１（ｇ）、（ｉ））、
ＳＯＩ構造の半導体基体を作製した。

【０１２１】その結果得られた効果として、実施例１と
同様の効果のほか、２回目の陽極化成工程の処理時間を
短縮したため、全工程処理時間を実施例１に比べて短く
することができた。

【０１２２】以上説明したように、分離しやすい多孔度
の多孔質層を形成した。これは、ドーパント濃度変調に
より制御したことにより、一定の電流でも第１層と第２
層との多孔度を異なるようにすることができた。ドーパ
ント濃度変調による方法では、多孔度は第１層と第２層
とで異なるため、その膜厚均一性はＤｅｐｏ工程の能力
による。Ｅｐｉ法による膜厚均一性は大変よいので、結
果として多孔質層の面内均一性をよくできた。

【０１２３】また、Ｅｐｉ法を用いて単結晶半導体層を
形成したため、ドーパントガスのバルブの開閉の調節を
繰り返したことにより、容易に濃度の異なる第１層と第
２層とを交互に形成することができた。さらに、このと
きの厚さやドーパント濃度の制御性もよい。

【０１２４】

【発明の効果】以上説明したように、本発明によると、
用意した単結晶基体の少なくとも一方の表面に不純物の
種類、濃度の少なくともいずれかの異なる２種類の単結
晶半導体層をエピタキシャル法によって交互に４層以上
成長させ、そのうち表面の層及び表面から２番目の層を
高多孔度層及び低多孔度層を形成するように多孔質化
し、その表面に、非多孔質単結晶層を形成する。そして
非多孔質単結晶層と支持基体とを貼り合わせ、高多孔度
層或いは高多孔度層に隣接する層との境界で分離して、
支持基体に非多孔質単結晶層を移設する。

【０１２５】分離した単結晶基体は、水素アニール等で
表面を平坦化すれば、再生コストが安価になる。したが
って、再利用の際に再び陽極化成前のエピタキシャル成
長をしなくて済む。また、デバイスウエハ再生時の厚さ
減少分は前記エッチングにより除去される多孔質分のみ
であるため、研磨法に比べて、厚さの減少が小さくな
る。

【０１２６】また、本発明によると、エピタキシャル成
長工程において、予め多孔質層構造を形成しうる構造を
つくり込んでおくため、多孔質層形成時に電流等の形成
条件を一定にして、多層構造を形成することができる。
すなわち、シールドウエハの寿命を延ばすことができ
る。

【図面の簡単な説明】

【図１】本発明の実施例１及び実施例４の半導体基体の
作製工程図である。

【図２】本発明の実施例２及び実施例３の半導体基体の
作製工程図である。

【図３】従来技術の半導体基体の作製工程図である。

【符号の説明】

１，２，３，４ （エピタキシャル）層 ５ 非多孔質シリコン単結晶層 ６ ＳｉＯ₂層 ７ 支持基体 １０ 単結晶基体 １１ 低多孔度層 １２ 高多孔度層

Claims (12)

【特許請求の範囲】
1. 【請求項１】 単結晶基体を用意する工程と、前記単結
   晶基体の少なくとも一方の表面に不純物の種類、濃度の
   少なくともいずれかの異なる２種類の単結晶半導体層を
   エピタキシャル法によって交互に４層以上成長させる工
   程と、前記４層以上の単結晶半導体層のうち表面の層及
   び表面から２番目の層を低多孔度層及び高多孔度層を形
   成するように多孔質化する工程と、前記多孔質化した単
   結晶半導体層の表面に、非多孔質単結晶層を形成する工
   程と、前記非多孔質単結晶層と支持基体とを貼り合わせ
   る工程と、貼り合わせた前記単結晶基体と前記支持基体
   とを、前記高多孔度層中及び／又はそれと該高多孔度層
   に隣接する層との境界で分離する工程とにより、前記支
   持基体に前記非多孔質単結晶層を移設する半導体基体の
   作製方法。
2. 【請求項２】 前記表面から２番目の層の比抵抗値は、
   前記表面の層の比抵抗値より大きいことを特徴とする請
   求項１に記載の半導体基体の作製方法。
3. 【請求項３】 前記表面の層の比抵抗値は、 ０．０１０Ωｃｍ〜０．０２０Ωｃｍ 前記表面から２番目の層の比抵抗値は、 ０．１Ωｃｍ以上であることを特徴とする請求項１に記
   載の半導体基体の作製方法。
4. 【請求項４】 前記多孔質化する工程は、表面から３番
   目の層まで多孔質化することを特徴とする請求項１に記
   載の半導体基体の作製方法。
5. 【請求項５】 前記単結晶基体及び支持基体は、半導体
   基体であることを特徴とする請求項１に記載の半導体基
   体の作製方法。
6. 【請求項６】 前記半導体基体は、シリコン基体である
   ことを特徴とする請求項５に記載の半導体基体の作製方
   法。
7. 【請求項７】 前記支持基体は絶縁体であることを特徴
   とする請求項１に記載の半導体基体の作製方法。
8. 【請求項８】 前記分離した単結晶基板側に残存する前
   記高多孔度層を除去した単結晶基体を前記単結晶基体と
   して用意し、前記４層以上の単結晶半導体層を形成する
   工程以降の工程を行うことを特徴とする請求項１に記載
   の半導体基体の作製方法。
9. 【請求項９】 前記単結晶基体側に残存する前記高多孔
   度層の除去は、エッチング法により行うことを特徴とす
   る請求項１に記載の半導体基体の作製方法。
10. 【請求項１０】 前記エッチング法に用いるエッチング
    液は、フッ酸と過酸化水素水との混合液であることを特
    徴とする請求項９に記載の半導体基体の作製方法。
11. 【請求項１１】 前記多孔質化する工程は、陽極化成法
    により行うことを特徴とする請求項１に記載の半導体基
    体の作製方法。
12. 【請求項１２】 前記単結晶基体と前記支持基体とを絶
    縁層を介して貼り合わせることを特徴とする請求項１に
    記載の半導体基体の作製方法。