JPH0521338A - 半導体部材及び半導体部材の製造方法 - Google Patents

半導体部材及び半導体部材の製造方法

Info

Publication number
JPH0521338A
JPH0521338A JP3194138A JP19413891A JPH0521338A JP H0521338 A JPH0521338 A JP H0521338A JP 3194138 A JP3194138 A JP 3194138A JP 19413891 A JP19413891 A JP 19413891A JP H0521338 A JPH0521338 A JP H0521338A
Authority
JP
Japan
Prior art keywords
single crystal
manufacturing
porous
member according
crystal semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3194138A
Other languages
English (en)
Other versions
JP2608351B2 (ja
Inventor
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3194138A priority Critical patent/JP2608351B2/ja
Publication of JPH0521338A publication Critical patent/JPH0521338A/ja
Application granted granted Critical
Publication of JP2608351B2 publication Critical patent/JP2608351B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 絶縁体上に結晶性が単結晶ウエハー並に優れ
た単結晶層を有する半導体部材を提供すること、及び該
部材を得るうえで、生産性、均一性、制御性、経済性の
面においても優れた方法を提供すること。 【構成】 多孔質単結晶半導体領域上に非多孔質単結晶
半導体領域を配した部材を形成し、前記非多孔質単結晶
半導体領域の表面に、表面が絶縁性物質で構成された部
材の表面を貼り合わせた後、前記多孔質単結晶半導体領
域をエッチングにより除去することを特徴とする半導体
部材の製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体部材及び半導体
部材の製造方法に関する。更に詳しくは、誘電体分離あ
るいは、絶縁物上の単結晶半導体層に作成される電子デ
バイス、集積回路に適する半導体部材及び半導体部材の
製造方法に関する。
【０００２】
【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン オン インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基体では到達し得ない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究がなさ
れてきた。すなわち、ＳＯＩ技術を利用することで、 １．誘電体分離が容易で高集積化が可能 ２．対放射線耐性に優れている ３．浮遊容量が低減され高速化が可能 ４．ウエル工程が省略できる ５．ラッチアップを防止できる ６．薄膜化による完全空乏型電界効果トランジスタが可
能 等の優位点が得られる。
【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。
【０００４】Ｓｐｅｃｉａｌ Ｉｓｓｕｅ： “Ｓｉｎ
ｇｌｅ−ｃｒｙｓｔａｌｓｉｌｉｃｏｎ ｏｎ ｎｏｎ
−ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ ｉｎｓｕｌａｔｏｒ
ｓ”；ｅｄｉｔｅｄ ｂｙ Ｇ．Ｗ．Ｃｕｌｌｅｎ，Ｊ
ｏｕｒｎａｌ ｏｆ Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，
ｖｏｌｕｍｅ ６３，ｎｏ ３，ｐｐ ４２９〜５９０
（１９８３）．また、古くは、単結晶サファイア基体上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコンオン サファイア）
が知られている。これは、最も成熟したＳＯＩ技術とし
て一応の成功を収めはしたが、Ｓｉ層と下地サファイア
基体界面の格子不整合により大量の結晶欠陥、サファイ
ア基体からのアルミニュームのＳｉ層への混入、そして
何よりも基体の高価格と大面積化への遅れにより、その
応用の広がりが妨げられている。比較的近年には、サフ
ァイア基体を使用せずにＳＯＩ構造を実現しようという
試みが行われている。この試みは、次の３つに大別され
る。
【０００５】（１）Ｓｉ単結晶基体を表面酸化後に、窓
を開けてＳｉ基体を部分的に表出させ、その部分をシー
ドとして横方向へエピタキシャル成長させ、ＳｉＯ2上
へＳｉ単結晶層を形成する。（この場合には、ＳｉＯ2
上にＳｉ層の堆積をともなう。） （２）Ｓｉ単結晶基体そのものを活性層として使用し、
その下部にＳｉＯ2を形成する。（この方法は、Ｓｉ層
の堆積をともなわない。） （３）Ｓｉ単結晶基体上へＳｉのエピタキシャル成長を
行った後に、絶縁分離を行うもの。（この方法は、Ｓｉ
層の堆積をともなう。）
【０００６】
【発明が解決しようとする課題】上記（１）を実現する
手段として、ＣＶＤにより、直接、単結晶層Ｓｉを横方
向エピタキシャル成長させる方法、非晶質Ｓｉを堆積し
て、熱処理により固相横方向エピタキシャル成長させる
方法、非晶質あるいは、多結晶Ｓｉ層に電子線、レーザ
ー光等のエネルギービームを収束して照射し、溶融再結
晶により単結晶層をＳｉＯ2上に成長させる方法、そし
て、棒状ヒーターにより帯状に溶融領域を走査する方法
（Ｚｏｎｅ ｍｅｌｔｉｎｇ ｒｅｃｒｙｓｔａｌｌｉ
ｚａｔｉｏｎ）が知られている。これらの方法にはそれ
ぞれ一長一短があるが、その制御性、生産性、均一性、
品質に多大の問題を残しており、いまだに、工業的に実
用化したものはない。例えばＣＶＤ法は平担薄膜化する
には、犠牲酸化が必要となり、固相成長法ではその結晶
性が悪い。また、ビームアニール法では、収束ビーム走
査による処理時間と、ビームの重なり具合、焦点調整な
どの制御性に問題がある。このうち、Ｚｏｎｅ Ｍｅｌ
ｔｉｎｇ Ｒｅｃｒｙｓｔａｌｌｉｚａｔｉｏｎ法がも
っとも成熟しており、比較的大規模な集積回路も試作さ
れてはいるが、依然として、点欠陥、線欠陥、面欠陥
（亜粒界）等の結晶欠陥は、多数残留しており、少数キ
ャリアーデバイスを作成するにいたってない。
【０００７】上記（２）の方法であるＳｉ基体をエピタ
キシャル成長の種子として用いない方法について、例え
ば以下の方法が挙げられる。
【０００８】１．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基体に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基体と同じ程度に厚く堆積した後、Ｓ
ｉ基体の裏面から研磨によって、厚い多結晶Ｓｉ層上に
Ｖ溝に囲まれて誘電分離されたＳｉ単結晶領域を形成す
る。この手法に於ては、結晶性は、良好であるが、多結
晶Ｓｉを数百ミクロンも厚く堆積する工程、単結晶Ｓｉ
基体を裏面より研磨して分離したＳｉ活性層のみを残す
工程に、制御性、と生産性の点から問題がある。
【０００９】２．サイモックス（ＳＩＭＯＸ：Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ ｉｏｎ−ｉｍｐｌａｎｔｅｄ ｏ
ｘｙｇｅｎ）と称されるＳｉ単結晶基体中に酸素のイオ
ン注入によりＳｉＯ2層を形成する方法であり、Ｓｉプ
ロセスと整合性が良いため現在もっとも成熟した手法の
一つである。しかしながら、ＳｉＯ2層形成をするため
には、酸素イオンを１０18ｉｏｎｓ／ｃｍ2以上も注入
する必要があるが、その注入時間は長大であり、生産性
は高いとはいえず、又、ウエハーコストは高い。更に、
結晶欠陥は多く残存し、工業的に見て、少数キャリヤー
デバイスを作製できる充分な品質に至っていない。
【００１０】３．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓｉ
単結晶基体表面にＮ型Ｓｉ層をプロトンイオン注入、
（イマイ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔｈ，Ｖｏ
ｌ ６３，５４７（１９８３））もしくは、エピタキシ
ャル成長とパターニングによって島状に形成し、表面よ
り、Ｓｉ島を囲むようにＨＦ溶液中の陽極化成法により
Ｐ型Ｓｉ基体のみを多孔質化したのち、増速酸化により
Ｎ型Ｓｉ島を誘電体分離する方法である。本方法では、
分離されているＳｉ領域は、デバイス工程のまえに決定
されており、デバイス設計の自由度を制限する場合があ
るという問題点がある。
【００１１】上述の（３）の方法として、特開昭５５−
１６４６４号公報に記載されているものは、ｐ型Ｓｉウ
エハー上にＮ型単結晶Ｓｉ層を形成し、その上にＮ型不
純物の酸化物を含むガラス層を設け、このガラス層と、
別のシリコンウエハー上に設けたＮ型不純物の酸化物を
含むガラス層とを熱処理により貼り合わせる工程を有す
るものである。そして該貼り合わせ工程に次いでＰ型Ｓ
ｉウエハーを多孔質化した後、該多孔質層を酸化し、エ
ッチングにより多孔質層を除去してＳＯＩ構造を形成す
るというものである。
【００１２】又、特許出願公告５３−４５６７５号公報
には、シリコン単結晶ウエハーを多孔質化させた後、こ
れを酸化して多孔質層を高抵抗化させ、該多孔質層シリ
コン層上に単結晶Ｓｉ層を形成し、単結晶Ｓｉ層の一部
を単結晶Ｓｉ領域を取り囲むように多孔質化及び高抵抗
化させて単結晶Ｓｉ層を分離させることが開示されてい
る。
【００１３】これらの公報に記載された方法は、いずれ
も多孔質層を酸化させる工程を含んでおり、多孔質層は
酸化によって、膨張するため、単結晶Ｓｉ層に歪みの影
響を及ぼす場合があり、これらの方法では必ずしも定常
的に良質な単結晶Ｓｉ層を絶縁体上に形成できるという
わけではなかった。
【００１４】（発明の目的）本発明は、上記したような
問題点及び上記したような要求に答え得る半導体部材及
び該部材を製造する方法を提供することを目的とする。
【００１５】また、本発明の別の目的は、絶縁体上に結
晶性が単結晶ウエハー並びに優れた単結晶層を有する半
導体部材を提供すること、及び該部材を得るうえで、生
産性、均一性、制御性、経済性の面においても優れた方
法を提供することである。
【００１６】本発明の更に別の目的は、ＳＯＩ構造の大
規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩ
ＭＯＸの代替するに足り得る優れた特性を有する半導体
部材及び該部材を短時間に経済性よく製造する方法を提
供することである。
【００１７】本発明の半導体部材の好ましいものは以下
のとおりである。
【００１８】本発明の半導体部材は、多孔質単結晶半導
体領域上に非多孔質単結晶半導体領域を配した第１の部
材と、前記非多孔質単結晶半導体領域の表面に、絶縁性
物質で構成された表面が貼り合わせられた第２の部材
と、を有することを特徴とする。
【００１９】又、別に、多孔質単結晶半導体領域上に非
多孔質単結晶半導体領域と、絶縁性物質で構成された領
域とをこの順に配した第１の部材と、前記絶縁性物質で
構成された領域の表面に、絶縁性物質で構成された領域
を介して貼り合わせられた第２の部材と、を有すること
を特徴とする。
【００２０】又、別に、絶縁物質で構成された領域上に
非多孔質シリコン単結晶半導体領域を配した半導体部材
であって、前記非多孔質シリコン単結晶半導体領域にお
ける転移欠陥密度が２．０×１０4／ｃｍ2以下、キャリ
アーのライフタイムが５．０×１０-4ｓｅｃ以上である
ことを特徴とする。
【００２１】又、別に、絶縁性物質で構成された領域上
に非多孔質シリコン単結晶半導体領域を配した半導体部
材であって、前記非多孔質シリコン単結晶半導体領域に
おける転移欠陥密度が２．０×１０4／ｃｍ2以下、キャ
リアーのライフタイムが５．０×１０-4ｓｅｃ以上であ
り、且つ、前記シリコン単結晶半導体領域の厚みの最大
値と最小値の差が前記最大値の１５％以下であることを
特徴とする。
【００２２】本発明の半導体部材の製造方法の好ましい
ものは以下のとおりである。
【００２３】本発明の半導体部材の製造方法は、多孔質
単結晶半導体領域上に非多孔質単結晶半導体領域を配し
た部材を形成し、前記非多孔質単結晶半導体領域の表面
に、表面が絶縁性物質で構成された部材の表面を貼り合
わせた後、前記多孔質単結晶半導体領域をエッチングに
より除去することを特徴とする。
【００２４】又、別に、多孔質単結晶半導体領域上に非
多孔質単結晶半導体領域を配した部材を形成し、前記部
材の非多孔質層単結晶半導体側に絶縁性物質で構成され
た領域を形成した後、前記絶縁性物質で構成された領域
の表面に、表面が絶縁性物質で構成された部材の表面を
貼り合わせ、前記多孔質単結晶半導体領域をエッチング
により除去することを特徴とする。
【００２５】又、別に、非多孔質単結晶半導体部材を多
孔質化して多孔質単結晶半導体領域を形成する工程と、
該多孔質単結晶半導体領域上に非多孔質単結晶半導体領
域を形成する工程と、該非多孔質単結晶半導体領域の表
面に、表面が絶縁性物質で構成された部材を貼り合わせ
る工程と、前記多孔質単結晶半導体領域をエッチングに
より除去する工程と、を有することを特徴とする。
【００２６】又、別に、非多孔質単結晶半導体部材を多
孔質化して多孔質単結晶半導体領域を形成する工程と、
該多孔質単結晶半導体領域上に非多孔質単結晶半導体領
域を形成する工程と、該非多孔質単結晶半導体領域側に
絶縁性物質で構成された領域を形成する工程と、該絶縁
性物質で構成された領域の表面に、表面が絶縁性物質で
構成された部材の表面を貼り合わせる工程と、前記多孔
質単結晶半導体領域をエッチングにより除去する工程
と、を有することを特徴とする。
【００２７】又、別に、第１の非多孔質単結晶半導体領
域を部分的に多孔質化して多孔質単結晶半導体領域と、
第２の非多孔質単結晶半導体領域を形成する工程と、該
多孔質単結晶半導体領域上に第３の非多孔質単結晶半導
体領域を形成する工程と、該第３の非多孔質層単結晶半
導体領域の表面に、表面が絶縁性物質で構成された部材
の表面を貼り合わせる工程と、前記第２の非多孔質単結
晶半導体を研削により除去し、前記多孔質単結晶半導体
領域をエッチングにより除去する工程と、を有すること
を特徴とする。
【００２８】又、別に、第１の非多孔質単結晶半導体領
域の一部を多孔質化して多孔質単結晶半導体領域と第２
の非多孔質単結晶半導体領域を形成する工程と、該多孔
質単結晶半導体領域上に第３の非多孔質単結晶半導体領
域を形成する工程と、該第３の非多孔質単結晶半導体領
域側に絶縁性物質で構成された領域を形成する工程と、
該絶縁性物質で構成された領域の表面に、表面が絶縁性
物質で構成された部材の表面を貼り合わせる工程と、前
記第２の非多孔質単結晶半導体を研削により除去し、前
記多孔質単結晶半導体領域をエッチングにより除去する
工程と、を有することを特徴とする。
【００２９】又、別に、第１の導電型の第１の単結晶半
導体領域上に、第２の導電型の第２の単結晶半導体領域
を形成する工程と、前記第１の単結晶半導体領域を多孔
質化して多孔質単結晶半導体領域を形成する工程と、前
記第２の単結晶半導体領域の表面に、表面が絶縁性物質
で構成された部材の表面を貼り合わせる工程と、前記多
孔質単結晶半導体領域をエッチングにより除去する工程
と、を有することを特徴とする。
【００３０】又、別に、第１の導電型の第１の単結晶半
導体領域上に、第２の導電型の第２の単結晶半導体領域
を形成する工程と、前記第１の単結晶半導体領域を多孔
質化して多孔質単結晶半導体領域を形成する工程と、前
記第２の単結晶半導体領域側に絶縁性物質で構成された
領域を形成する工程と、前記絶縁性物質で構成された領
域の表面に、表面が絶縁性物質で構成された部材を貼り
合わせる工程と、前記多孔質単結晶半導体領域をエッチ
ングにより除去する工程と、を有することを特徴とす
る。
【００３１】
【作用】本発明の半導体部材は、絶縁物上にキヤリアラ
イフタイムが大きく、欠陥の極めて少ない単結晶半導体
領域を、優れた膜厚の均一性をもって有するものであ
り、種々の半導体デバイスに応用可能なものである。
又、本発明の半導体部材は高速応答が可能で、信頼性に
富んだ半導体デバイスに応用可能である。又、本発明の
半導体部材は高価なＳＯＳやＳＩＭＯＸの代替足り得る
ものである。
【００３２】本発明の半導体部材の製造方法は、絶縁物
上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層を得
るうえで、生産性、均一性、制御性、経済性の面におい
て卓越した方法を提供するものである。
【００３３】更に、本発明の半導体部材の製造方法によ
れば、従来のＳＯＩデバイスの利点を実現し、応用可能
な半導体部材の製造方法を提供することができる。
【００３４】また、本発明の半導体部材の製造方法によ
れば、ＳＯＩ構造の大規模集積回路を作製する際にも、
高価なＳＯＳや、ＳＩＭＯＸの代替足り得る半導体部材
の製造方法を提供することができる。
【００３５】本発明の半導体部材の製造方法は、実施例
にも詳細に記述したように、処理を短時間に効率良く行
うことが可能となり、その生産性と経済性に優れてい
る。
【００３６】
【実施態様例】以下、半導体材料としてシリコンを例に
挙げ、具体的に本発明を説明するが、本発明における半
導体材料はシリコンのみに何等限定されるものではな
い。
【００３７】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００Å程度の径の孔が形成され
ており、その密度は単結晶Ｓｉに比べると、半分以下に
なるにもかかわらず、単結晶性は維持されている。単結
晶とは、任意の結晶軸に注目したとき、試料のどの部分
においてもその向きが同一であるような結晶質固体をい
うが、本発明で使用する多孔質層は孔はあいてはいるも
のの、結晶質領域の結晶軸は、どの部分でも方向が同一
であり、単結晶である。そして、多孔質層の上へ単結晶
Ｓｉ層をエピタキシャル成長させることは、可能であ
る。但し、温度１０００℃以上では、内部の穴の周囲に
位置する原子の再配列が起こり、増速エッチングの特性
が損なわれることがある。このため、本発明においてＳ
ｉ層のエピタキシャル成長には、分子線エピタキシャル
成長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイ
アス・スパッタ法、液相成長法等の低温成長可能な結晶
成長法が好適に用いられる。
【００３８】多孔質層はその内部に多量の空隙が形成さ
れてために、密度が半分以下に減少し得る。その結果、
単位体積あたりの表面積（比表面積）が飛躍的に増大す
るため、その化学エッチング速度は、通常の非多孔質単
結晶層のエッチング速度に比べて著しく増速される。本
発明は前述した多孔質化した半導体の２つの特性、即ち
単結晶性が維持され、前記多孔質化した半導体基体上に
非多孔質半導体単結晶をエピタキシャル成長し得るこ
と、及び非多孔質単結晶と比較して著しくエッチング速
度が速いこと、を利用するものであり、絶縁性材料表面
を有する基体上に高品質の非多孔質半導体単結晶層を短
時間に形成し得る。
【００３９】多孔質層は、下記の理由により、Ｎ型Ｓｉ
層よりもＰ型Ｓｉ層に形成されやすい。まず多孔質Ｓｉ
は、Ｕｈｌｉｒ等によって１９５６年に半導体の電解研
磨の研究過程に於て発見された（Ａ．Ｕｈｌｉｒ，Ｂｅ
ｌｌ Ｓｙｓｔ．Ｔｅｃｈ．Ｊ．，ｖｏｌ ３５，ｐ．
３３３（１９５６））。
【００４０】ウナガミ等は、陽極化成におけるＳｉの溶
解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔
が必要であり、その反応は、次のようであると報告して
いる（Ｔ．ウナガミ：Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓ
ｏｃ．，ｖｏｌ．１２７，ｐ．４７６（１９８０））。
【００４１】即ち、 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+→ＳｉＦ2＋２Ｈ+＋ｎｅ- ＳｉＦ2＋２ＨＦ→ＳｉＦ4＋Ｈ2 ＳｉＦ4＋２ＨＦ→Ｈ2ＳｉＦ6 または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+→ＳｉＦ4＋４Ｈ+＋λｅ- ＳｉＦ4＋２ＨＦ→Ｈ2ＳｉＦ6
【００４２】ここでｅ+及びｅ-はそれぞれ、正孔と電子
を表わしている。また、ｎ及びλはそれぞれシリコン１
原子が溶解するために必要な正孔の数であり、ｎ＞２又
はλ＞４なる条件が満たされた場合に多孔質シリコンが
形成されるとしている。
【００４３】以上のことから、正孔の存在するＰ型シリ
コンは、逆特性のＮ型シリコンよりも多孔質化されやす
い。この多孔質化における、選択性は長野ら及び、イマ
イによって実証されている（長野、中島、安野、大中、
梶原；電子通信学会技術研究報告、ｖｏｌ ７９，ＳＳ
Ｄ ７９−９５４９（１９７９），（Ｋ．イマイ；Ｓｏ
ｌｉｄ−Ｓｔａｔｅ ＥｋｅｃｔｒｏｎｉｃｓＶｏｌ
２４，１５９（１９８１））。しかし、条件の設定によ
ってはＮ型シリコンをも多孔質化することができる。
【００４４】以下、図面を参照しながら、本発明を具体
的に説明する。
【００４５】［実施態様例１］Ｐ型基体の全てを多孔質
化し、単結晶層をエプタキシャル成長させて半導体基体
を得る方法について説明する。
【００４６】図１（ａ）に示すように、先ず、Ｐ型Ｓｉ
単結晶基体を用意して、その全部を多孔質化する。前述
の低温成長可能な結晶成長法により、多孔質化した基体
表面にエピタキシャル成長を行ない、薄膜単結晶層２２
を形成する。前記Ｐ型Ｓｉ基体は、ＨＦ溶液を用いた陽
極化成法によって、多孔質化させる。この多孔質Ｓｉ層
２１は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3に比べ
て、その密度をＨＦ溶液濃度を５０〜２０％に変化させ
ることで密度１．１〜０．６ｇ／ｃｍ3の範囲に変化さ
せることができる。
【００４７】次いで、図１（ｂ）に示すように、もう一
つのＳｉ基体２３を用意して、その表面に酸化層２４を
形成した後、多孔質Ｓｉ基体２１上の単結晶Ｓｉ層２２
表面に該酸化層２４を表面に持つＳｉ基体２３を貼り合
わせる。この後に、図１（ｃ）に示すように、多孔質Ｓ
ｉ基体２１を全部エッチング除去してＳｉＯ2層２４上
に薄膜化した単結晶シリコン層２２を残存させ形成す
る。本発明においては、多孔質半導体層に酸化処理を施
すことなく多孔質半導体層をエッチング除去するため、
多孔質半導体層の酸化膨張が防げ、エピタキシャル成長
した単結晶層への歪みの影響を防ぐことができる。この
方法によれば、絶縁物である酸化Ｓｉ層２４上に結晶性
がシリコンウエハーと同等な単結晶Ｓｉ層２２が、平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成される。こうして得られた半導体基体は、絶縁
分離された電子素子作製という点においても、好適に使
用することができる。
【００４８】ここで多孔質半導体基体上に形成する非多
孔質半導体結晶層の層厚は薄膜半導体デバイスを前記半
導体単結晶層を形成するために、好ましくは５０μｍ以
下、より好ましくは２０μｍ以下とするのが望ましい。
【００４９】また、前記非多孔性半導体単結晶と絶縁性
材料表面を有する基体との貼り付けは窒素、不活性ガス
又はこれ等の混合気体雰囲気中、あるいは不活性ガス又
は窒素を含有する雰囲気中にて行うことが好ましく、更
に加熱状態で行うことが望ましい。
【００５０】前記絶縁性材料表面を有する基体上に貼り
合わせられた前記非多孔性半導体単結晶層を残して前記
多孔質化した半導体基体を選択的にエッチングするエッ
チャントとしては例えば水酸化ナトリウム水溶液、水酸
化カリウム水溶液、フッ酸−硝酸−酢酸混合溶液等のエ
ッチャントが挙げられる。
【００５１】また、本発明で用いることのできる絶縁性
材料を有する基体とは、少なくともその表面が絶縁性材
料で構成されたもの、あるいは基体全体が絶縁性材料で
構成されたものであってもよい。表面が絶縁性材料で構
成された基体の例としては、単結晶または多結晶のシリ
コン基体の表面を酸化したもの、導電性または半導体性
の基体表面に酸化物、窒化物、ホウ化物等の絶縁材料の
層を形成したものなどが挙げられる。また、基体全体が
絶縁性材料で構成された基体の具体的な例としては、石
英ガラス、焼結アルミナ、等の絶縁材料からなる基体が
挙げられる。
【００５２】ところで、本実施態様例１においては、多
孔質半導体基体上に非多孔質半導体単結晶層を形成する
例を示したが、本発明は前記の実施態様例１の形態にの
み限定されるのではなく、多孔質化され難い材料（例え
ばＮ型シリコン）からなる単結晶層と多孔質化されやす
い材料（例えばＰ型シリコン）からなる層とを有する基
体に多孔質化処理を行い、非多孔性半導体単結晶層を有
する多孔質半導体基体を形成しても良い。
【００５３】また、多孔質半導体基体をエッチングによ
り除去する工程において、非多孔性半導体単結晶層及び
絶縁性材料表面を有する基体がエッチャントにより悪影
響を受けることがないように、エッチング処理の際、多
孔質半導体基体を除いてエッチング防止材料で覆っても
良い。
【００５４】このように形成された絶縁物上の非多孔性
単結晶層はキャリアーのライフタイムに関して５．０×
１０-4ｓｅｃ以上のものとなり得、ＳＩＭＯＸで得られ
る半導体単結晶層に比べて貫通転移等の結晶欠陥の著し
く少ないものであると共に、半導体単結晶層の層厚の分
布も極めて小さいものである。
【００５５】具体的には、転移欠陥密度は、２×１０4
／ｃｍ2以下となり、半導体単結晶層の層厚に関しては
半導体単結晶層表面の面積２０ｃｍ2〜５００ｃｍ2（２
インチウエハー〜１０インチウエハー）の範囲内におい
て、半導体単結晶層の厚みの最大値と厚みの最小値の差
を厚みの最大値に対して１０％以下に抑えることができ
る。
【００５６】以下、他の実施態様例を示す。
【００５７】［実施態様例２］以下、実施態様例２を図
２を参照しながら詳述する。
【００５８】先ず、図２（ａ）に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層１２２を形成する。或いは、Ｐ型Ｓｉ単結晶基体１
２１の表面をプロトンをイオン注入してＮ型単結晶層１
２２を形成する。
【００５９】次に、図２（ｂ）に示されるようにＰ型Ｓ
ｉ単結晶基体１２１を裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ基体１２３に変質させる。こ
の多孔質Ｓｉ層１２３は、単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２
０％に変化させることで密度１．１〜０．６ｇ／ｃｍ3
の範囲に変化させることができる。この多孔質層は、上
述したように、Ｐ型基体に形成される。
【００６０】図２（ｃ）に示すように、もう一つのＳｉ
基体１２４を用意して、その表面に酸化層１２５を形成
した後、多孔質Ｓｉ基体１２３上の単結晶Ｓｉ層１２２
表面に該酸化層１２５を表面に持つＳｉ基体１２４を貼
り合わせる。
【００６１】この後に、多孔質Ｓｉ基体１２３を全部エ
ッチングしてＳｉＯ2層１２５上に薄膜化した単結晶シ
リコン層１２２を残存させ半導体基体を形成する。
【００６２】この方法によれば、絶縁物である酸化層１
２５上に結晶性がシリコンウエハーと同等な単結晶Ｓｉ
層１２２が、平坦に、しかも均一に薄層化されて、ウエ
ハー全域に、大面積に形成される。
【００６３】こうして得られた半導体基体は、絶縁分離
された電子素子作製という点においても、好適に使用す
ることができる。
【００６４】以上実施態様例２は、多孔質化を行う前に
Ｐ型基体にＮ型層を形成し、その後、陽極化成により選
択的に、Ｐ型基体のみを多孔質化する方法の例である。
本実施態様例においても、実施態様例１と同様な性能の
半導体単結晶層を有する半導体基体が得られる。
【００６５】［実施態様例３］図３（ａ）に示すよう
に、先ず、Ｐ型Ｓｉ単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層１２を
形成する。
【００６６】図３（ｂ）に示すように、もう一つのＳｉ
基体１３を用意して、その表面に酸化層１４を形成した
後、多孔質Ｓｉ基体１１上の単結晶Ｓｉ層１２表面に酸
化層１４を表面に持つＳｉ基体を貼り合わせる。
【００６７】次に、図３（ｂ）に示すように、エッチン
グ防止膜として、Ｓｉ3Ｎ4層５を、貼り合わせた２枚の
シリコンウエハー全体を被覆して堆積させる。次いで図
３（ｃ）に示したように、多孔質シリコン基体の表面上
のＳｉ3Ｎ4層を除去する。他のエッチング防止膜材料と
してＳｉ3Ｎ4の代わりに、アピエゾンワックスを用いて
も良い。この後に、多孔質Ｓｉ基体１１を全部エッチン
グしてＳｉＯ2層１４上に薄膜化した単結晶シリコン層
１２を残存させ半導体基体を形成する。
【００６８】図３（ｃ）には本発明で得られる半導体基
体が示される。すなわち、図３（ｂ）におけるエッチン
グ防止膜としてのＳｉ3Ｎ4層１５を除去することによっ
て、絶縁物であるＳｉＯ2層１４を介したＳｉ基体１３
上に結晶性がシリコンウエハーと同等な単結晶Ｓｉ層２
が、平坦に、しかも均一に薄層化されて、ウエハー全域
に、大面積に形成される。こうして得られた半導体基体
は、絶縁分離された電子素子作製という点から見ても好
適に使用することができる。本実施態様例においても、
実施態様例１と同様な性能の半導体単結晶層を有する半
導体基体が得られる。
【００６９】［実施態様例４］以下、本発明の実施態様
例４を図４を参照しながら詳述する。
【００７０】先ず、図４（ａ）に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層１１２を形成する。或いは、Ｐ型Ｓｉ単結晶基体１
１１の表面をプロトンをイオン注入してＮ型単結晶層１
１２を形成する。
【００７１】次に、図４（ｂ）に示されるようにＰ型Ｓ
ｉ単結晶基体１１１を裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ基体１１３に変質させる。こ
の多孔質Ｓｉ層１１３は、単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２
０％に変化させることで密度１．１〜０．６ｇ／ｃｍ3
の範囲に変化させることができる。この多孔質層１１３
は、上述したように、Ｐ型基体に形成される。
【００７２】図４（ｃ）に示すように、もう一つのＳｉ
基体１１４を用意して、その表面に酸化層１１５を形成
した後、多孔質Ｓｉ基体１１３上の単結晶Ｓｉ層１１２
表面に酸化層１１５を表面に持つＳｉ基体１１４を貼り
合わせる。
【００７３】ここで、図４（ｃ）に示すように、エッチ
ング防止膜１１６として、Ｓｉ3Ｎ4層１１６を、貼り合
わせた２枚のシリコンウエハー全体を被覆して堆積させ
る。次いで図４（ｃ）に示したように、多孔質シリコン
基体の表面上のＳｉ3Ｎ4層を除去する。他のエッチング
防止膜１１６としてＳｉ3Ｎ4の代わりに、アピエゾンワ
ックスなどの耐エッチング性に優れた材料を用いても良
い。この後に、多孔質Ｓｉ基体１１３を全部エッチング
してＳｉＯ2層１１５上に薄膜化した単結晶シリコン層
１１２を残存させ半導体基体を形成する。図４（ｄ）に
は本発明で得られる半導体層を有する基体が示される。
すなわち、図４（ｃ）に示したエッチング防止膜１１６
としてのＳｉ3Ｎ4層１１６を除去することによって、絶
縁物であるＳｉＯ2層１１５上に結晶性がシリコンウエ
ハーと同等な単結晶Ｓｉ層１１２が、平坦に、しかも均
一に薄層化されて、ウエハー全域に、大面積に形成され
る。
【００７４】こうして得られた半導体基体は、エッチャ
ントによる悪影響も受けることなく、絶縁分離された電
子素子作製という点においても好適に使用することがで
きる。又、本実施態様例で得られる半導体基体は、実施
態様例１のものと同様な性能のものである。
【００７５】［実施態様例５］図５（ａ）に示すよう
に、先ず、Ｐ型Ｓｉ単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層３２を
形成する。
【００７６】図５（ｂ）に示すように、もう一つのＳｉ
基体３３を用意して、その表面に酸化層３４を形成した
後、多孔質Ｓｉ基体３１上の単結晶Ｓｉ層３２上に形成
した酸化層３６表面に、該酸化層３４を表面に持つＳｉ
基体３３を貼り合わせる。この貼り合わせ工程は、洗浄
した表面同志を密着させ、その後、不活性ガス雰囲気あ
るいは、窒素雰囲気中で加熱することによって行われ
る。又、酸化層３４は、最終的な活性層である非多孔質
単結晶層３２の界面準位を低減させるために形成する。
図５（ｂ）に示すように、エッチング防止膜として、Ｓ
ｉ3Ｎ4層３５を堆積させて、貼り合わせた２枚のシリコ
ンウエハー全体を被覆する。次いで図５（ｃ）に示すよ
うに、多孔質シリコン基体３１の表面上のＳｉ3Ｎ4層３
５を除去する。他のエッチング防止膜材料としてＳｉ3
Ｎ4の代わりに、アピエゾンワックスなどを用いても良
い。この後に、多孔質Ｓｉ基体３１を全部エッチングし
てＳｉＯ2層上に薄膜化した単結晶シリコン層３２を残
存させ半導体基体を形成する。
【００７７】図５（ｃ）には本発明で得られる半導体層
を有する基体が示される。すなわち、図５（ｂ）に示し
たエッチング防止膜としてのＳｉ3Ｎ4層３５を除去する
ことによって、ＳｉＯ2層３４、３６を介してＳｉ基体
３３上に結晶性がシリコンウエハーと同等な単結晶Ｓｉ
層３２が、平坦に、しかも均一に薄層化されて、ウエハ
ー全域に、大面積に形成される。こうして得られた半導
体基体は、絶縁分離された電子素子作製という点におい
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例１のものと同様な性
能のものである。
【００７８】［実施態様例６］以下、本発明の実施態様
例６を図６を参照しながら詳述する。
【００７９】先ず、図６（ａ）に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層１３２を形成する。或いは、Ｐ型Ｓｉ単結晶基体１
３１の表面をプロトンをイオン注入してＮ型単結晶層１
３２を形成する。
【００８０】次に、図６（ｂ）に示されるようにＰ型Ｓ
ｉ単結晶基体１３１を裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ基体１３３に変質させる。こ
の多孔質Ｓｉ層１３３は単結晶Ｓｉの密度２．３３ｇ／
ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２０
％に変化させることで密度１．１〜０．６ｇ／ｃｍ3の
範囲に変化させることができる。この多孔質層は、上述
したように、Ｐ型基体に形成される。
【００８１】図６（ｃ）に示すように、もう一つのＳｉ
基体１３４を用意して、その表面に酸化層１３５を形成
した後、多孔質Ｓｉ基体１３３上の単結晶Ｓｉ層１３２
上に形成した酸化層１３７の表面に該酸化層１３５を持
つＳｉ基体１３４を貼りつける。
【００８２】次いで、エッチング防止膜１３６として、
Ｓｉ3Ｎ4層１３６を、貼り合わせた２枚のシリコンウエ
ハー全体に被覆して堆積させる。この後、図６（ｄ）に
示すように、多孔質シリコン基体１３３の表面上のＳｉ
3Ｎ4層１３６を除去する。この後に、多孔質Ｓｉ基体１
３１を全部化学的にエッチングしてＳｉＯ2層１３５、
１３７上に薄膜化した単結晶シリコン層を残存させ半導
体基体を形成する。
【００８３】こうして得られた半導体基体は、各層間密
着性に優れ、絶縁分離された電子素子作製という点から
しても好適に使用することができる。又、本実施態様例
で得られる半導体基体は、実施態様例１のものと同様な
性能のものである。
【００８４】［実施態様例７］図７（ａ）に示すよう
に、先ず、Ｐ型Ｓｉ単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体表面に行い、薄膜単結晶層４２を
形成する。図７（ｂ）に示すように、もう一つのＳｉ基
体４３を用意して、その表面に酸化層４４を形成した
後、多孔質Ｓｉ基体４１上の単結晶Ｓｉ層４２上に形成
した酸化層４５表面に、前記酸化層４４を表面に持つＳ
ｉ基体４３を貼り合わせる。この貼り合わせ工程は、洗
浄した表面同志を密着させ、その後、不活性ガス雰囲気
あるいは、窒素雰囲気中で加熱することによって行われ
る。又、酸化層４４は、最終的な半導体としての活性層
である単結晶層４２の界面準位を低減させるために形成
する。図７（ｃ）に示すように、多孔質Ｓｉ基体４１を
全部エッチングして、ＳｉＯ2層４４、４５上に薄膜化
した単結晶シリコン層を残存させ、半導体基体を形成す
る。図７（ｃ）には本発明で得られる半導体基体が示さ
れる。
【００８５】ＳｉＯ2層４４、４５を介してＳｉ基体４
３上に結晶性がシリコンウエハーと同等な単結晶Ｓｉ層
４２が、平坦に、しかも均一に薄層化されて、ウエハー
全域に、大面積に形成される。こうして得られた半導体
基体は、絶縁分離された電子素子作製という点から見て
も好適に使用することができる。又、本実施態様例で得
られる半導体基体は、実施態様例１のものと同様な性能
を有するものである。
【００８６】［実施態様例８］以下、本発明の実施態様
例８を図８を参照しながら詳述する。
【００８７】先ず、図８（ａ）に示されるように種々の
薄膜成長法によるエピタキシャル成長により低不純物濃
度層１４２を形成する。或いは、Ｐ型Ｓｉ単結晶基体１
４１の表面をプロトンをイオン注入してＮ型単結晶層１
４２を形成する。
【００８８】次に、図８（ｂ）に示されるようにＰ型Ｓ
ｉ単結晶基体１４１を裏面よりＨＦ溶液を用いた陽極化
成法によって、多孔質Ｓｉ基体１４３に変質させる。こ
の多孔質Ｓｉ層１４３は単結晶Ｓｉの密度２．３３ｇ／
ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２０
％に変化させることで密度１．１〜０．６ｇ／ｃｍ3の
範囲に変化させることができる。この多孔質層は、上述
したように、Ｐ型基体１４１に形成される。
【００８９】図８（ｃ）に示すように、もう一つのＳｉ
基体１４４を用意して、その表面に酸化層１４５を形成
した後、多孔質Ｓｉ基体１４３上の単結晶Ｓｉ層１４２
上に形成した酸化層１４６の表面に、前記酸化層１４５
を持つＳｉ基体１４４を貼り合わせる。
【００９０】その後に、多孔質シリコン基体を全部化学
的にエッチングしてＳｉＯ2層１４５、１４６上に薄膜
化した単結晶シリコン層を残存させ半導体基体を形成す
る。
【００９１】図８（ｄ）には本発明で得られる半導体基
体が示される。ＳｉＯ2層１４５、１４６を介してＳｉ
基体１４４上に結晶性がシリコンウエハーと同等な単結
晶Ｓｉ層１４２が、平坦に、しかも均一に薄層化され
て、ウエハー全域に、大面積に形成される。
【００９２】こうして得られた半導体基体は、絶縁分離
された電子素子作製という点からしても好適に使用する
ことができる。又、本実施態様例で得られる半導体基体
は、実施態様例１のものと同様な性能を有するものであ
る。
【００９３】［実施態様例９］図９（ａ）に示すよう
に、先ず、Ｐ型Ｓｉ単結晶基体を用意して、その全部を
多孔質化する。種々の成長法により、エピタキシャル成
長を多孔質化した基体５１表面に行い、薄膜単結晶層５
２を形成する。
【００９４】図９（ｂ）に示すように、ガラスに代表さ
れる光透過性基体５３を用意して、多孔質Ｓｉ基体５１
上の単結晶Ｓｉ層５２の表面に該光透過性基体５３を貼
り合わせる。
【００９５】ここで、図９（ｂ）に示すように、エッチ
ング防止膜５４として、Ｓｉ3Ｎ4層５４を、貼り合わせ
た２枚の基体全体を被覆して堆積させる。次いで図９
（ｃ）に示すように、多孔質シリコン基体の表面上のＳ
ｉ3Ｎ4層５４を除去する。この後に、多孔質Ｓｉ基体５
１を全部エッチング除去して光透過性基体５３上に薄膜
化した単結晶シリコン層５２を残存させ半導体基体を形
成する。図９（ｃ）には本発明で得られる半導体基体が
示される。こうして得られた半導体基体は、光透過性の
絶縁材料で絶縁分離された電子素子作製という点からし
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例１のものと同様な性
能を有するものである。
【００９６】［実施態様例１０］以下、本発明の実施態
様例１０を図１０を参照しながら詳述する。
【００９７】先ず、図１０（ａ）に示されるように種々
の薄膜成長法によるエピタキシャル成長により低不純物
濃度層１５２を形成する。或いは、Ｐ型Ｓｉ単結晶基体
１５１の表面をプロトンをイオン注入してＮ型単結晶層
１５２を形成する。
【００９８】次に、図１０（ｂ）に示されるようにＰ型
Ｓｉ単結晶基体１５１を裏面よりＨＦ溶液を用いた陽極
化成法によって、多孔質Ｓｉ基体１５３に変質させる。
この多孔質Ｓｉ層１５３は単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２
０％に変化させることで密度１．１〜０．６ｇ／ｃｍ3
の範囲に変化させることができる。この多孔質層１５３
は、上述したように、Ｐ型基体１５１に形成される。
【００９９】図１０（ｃ）に示すように、光透過性基体
１５４を用意して、多孔質Ｓｉ基体１５３上の単結晶Ｓ
ｉ層１５２の表面に該光透過性基体１５４を貼り合わせ
る。次いで、図１０（ｃ）に示すように、エッチング防
止膜１５５として、Ｓｉ3Ｎ4層などを、貼り合わせた２
枚の基体全体を被覆して堆積させる。続いて図１０
（ｄ）に示すように、多孔質シリコン基体１５３の表面
上のＳｉ3Ｎ4層１５５を除去する。この後に、多孔質Ｓ
ｉ基体１５３を全部エッチング除去して光透過性基体１
５４上に薄膜化した単結晶シリコン層１５２を残存さ
せ、半導体基体を形成する。
【０１００】図１０（ｄ）には本発明で得られる半導体
基体が示される。それは、光透過性基体１５４上に結晶
性がシリコンウエハーと同等な単結晶Ｓｉ層１５２が、
平坦に、しかも均一に薄層化されて、ウエハー全域に、
大面積に形成されたものである。
【０１０１】こうして得られた半導体基体は、光透過性
の絶縁材料で絶縁分離された電子素子作製という点から
しても好適に使用することができる。又、本実施態様例
で得られる半導体基体は、実施態様例１のものと同様な
性能を有するものである。
【０１０２】［実施態様例１１］図１１（ａ）に示すよ
うに、先ず、Ｐ型Ｓｉ単結晶基体を用意して、その全部
を多孔質化する。種々の成長法により、エピタキシャル
成長を多孔質化した基体６１表面に行い、薄膜単結晶層
６２を形成する。
【０１０３】図１１（ｂ）に示すように、ガラスに代表
される光透過性基体６３を用意して、多孔質Ｓｉ基体６
１上の単結晶Ｓｉ層６２の表面に該光透過性基体６３を
貼り合わせる。
【０１０４】この後に、多孔質Ｓｉ基体６１を全部エッ
チングして光透過性基体６３上に薄膜化した単結晶シリ
コン層６２を残存させ、半導体基体を形成する。
【０１０５】図１１（ｃ）には本発明で得られる半導体
基体が示される。それは、光透過性基体６３上に結晶性
がシリコンウエハーと同等な単結晶Ｓｉ層６２が、平坦
に、しかも均一に薄層化されて、ウエハー全域に、大面
積に形成されたものである。こうして得られた半導体基
体は、光透過性絶縁材料で絶縁分離された電子素子作製
という点からしても好適に使用することができる。
【０１０６】［実施態様例１２］以下、本発明の実施態
様例１２を図１２を参照しながら詳述する。
【０１０７】先ず、図１２（ａ）に示されるように種々
の薄膜成長法によるエピタキシャル成長により低不純物
濃度層１６２を形成する。或いは、Ｐ型Ｓｉ単結晶基体
１６１の表面をプロトンをイオン注入してＮ型単結晶層
１６２を形成する。
【０１０８】次に、図１２（ｂ）に示されるようにＰ型
Ｓｉ単結晶基体１６１を裏面よりＨＦ溶液を用いた陽極
化成法によって、多孔質Ｓｉ基体１６３に変質させる。
この多孔質Ｓｉ層１６３は単結晶Ｓｉの密度２．３３ｇ
／ｃｍ3に比べて、その密度をＨＦ溶液濃度を５０〜２
０％に変化させることで密度１．１〜０．６ｇ／ｃｍ3
の範囲に変化させることができる。この多孔質層１６３
は、上述したように、Ｐ型基体１６３に形成される。
【０１０９】図１２（ｃ）に示すように、光透過性基体
１６４を用意して、多孔質Ｓｉ基体１６３上の単結晶Ｓ
ｉ層１６２の表面に該光透過性基体１６４を貼り合わせ
る。図１２（ｃ）に示すように、多孔質Ｓｉ基体１６３
を全部エッチング除去して光透過性基体１６４上に薄膜
化した単結晶シリコン層１６２を残存させ、半導体基体
を形成する。
【０１１０】図１２（ｄ）には本発明で得られる半導体
基体が示される。それは、光透過性基体１６４上に結晶
性がシリコンウエハーと同等な単結晶Ｓｉ層１６２が、
平坦に、しかも均一に薄層化されて、ウエハー全域に、
大面積に形成されたものである。
【０１１１】こうして得られた半導体基体は、光透過性
絶縁材料で絶縁分離された電子素子作製という点からし
ても好適に使用することができる。又、本実施態様例で
得られる半導体基体は、実施態様例１のものと同様な性
能を有するものである。
【０１１２】［実施態様例１３］図１３を用いて説明す
る。図１３（ａ）に示すように、先ず、Ｓｉ単結晶基体
１３００の１部に多孔質領域１３０１を形成する。次い
で該多孔質領域１３０１上に種々の結晶成長法により薄
膜Ｓｉ単結晶層１３０２を形成する（図１３（ｂ））。
【０１１３】薄膜Ｓｉ単結晶層１３０２上に酸化膜１３
０３を形成する（図１３（ｃ））。
【０１１４】別のＳｉ基体１３０４の表面上に形成され
た酸化膜１３０５と前記酸化膜１３０３とを貼り合わせ
る（図１３（ｄ））。
【０１１５】次いで多孔質化されずに残っていたＳｉ単
結晶気体１３００を研削等の機械的研磨やエッチング等
により除去し、多孔質領域１３０１を表出させる（図１
３（ｅ））。
【０１１６】多孔質領域１３０１をエッチング除去し、
絶縁物上に薄膜Ｓｉ単結晶層を有する半導体基体を形成
する（図１３（ｆ））。
【０１１７】このような工程を採用した場合、多孔質化
に要する時間を短縮でき、多孔質Ｓｉ基体をエッチング
除去する時間も短縮できるため、基体形成の高効率化を
図ることができる。
【０１１８】尚、図１３に示した酸化膜１３０３を形成
せずに、薄膜Ｓｉ単結晶層１３０２と酸化膜１３０５と
直接貼り合わせることも可能であり、Ｓｉ基体１３０４
上に形成された酸化膜１３０５の代わりに、ガラス等の
絶縁性基体を貼り合わせることも可能である。
【０１１９】又、実施態様例１乃至１２における各工程
を本実施態様例に繰み込むことも可能である。
【０１２０】こうして得られる半導体基体は実施態様例
１乃至１２により得られる半導体基体と同様に優れた性
能を有するものである。
【０１２１】以下、具体的な実施例によって本発明を説
明する。
【０１２２】
【実施例】（実施例１）直径３ｉｎｃｈで２００ミクロ
ンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体（Ｓｉ
ウエハー）に５０％のＨＦ溶液中において陽極化成を施
した。この時の電流密度は、１００ｍＡ／ｃｍ2であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基体全体は、２４分で多孔質化された。
【０１２３】Ｐ型（１００）多孔質Ｓｉ基体２１上にＭ
ＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル
層を０．５ミクロンの厚みに成長させた。堆積条件は、
以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ
【０１２４】次に、このエピタキシャル層２１の表面
に、表面に５０００Åの酸化層２４を形成したもう一方
のＳｉ基体２３を重ねあわせ、窒素雰囲気中で８００
℃、０．５時間過熱することにより、２つのＳｉ基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体２１をエッチン
グ除去した。
【０１２５】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその１００倍ほど増速され
る。すなわち、２００ミクロンの厚みを持った多孔質化
されたＳｉ基体２１は、２分で除去された。
【０１２６】こうして、ＳｉＯ2層２４上に０．５μｍ
の厚みを持った単結晶Ｓｉ層２２が形成できた。
【０１２７】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べた。具体的には、３ｉｎ
ｃｈウエハーの全面を走査させて測定した。その結果３
ｉｎｃｈウエハーの面内において単結晶Ｓｉ層の厚みの
最大値と最小値の差は、厚みの最大値に対して５％以下
に抑えられていた。
【０１２８】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０１２９】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０１３０】（実施例２）直径４ｉｎｃｈで５００ミク
ロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に５
０％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり５００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、６
０分で多孔質化された。
【０１３１】Ｐ型（１００）多孔質Ｓｉ基体２１上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層２２を
０．５ミクロン低温成長させた。堆積条件は、以下のと
おりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ
【０１３２】次に、このエピタキシャル層２２の表面
に、表面に５０００Åの酸化層２４を形成した別のＳｉ
基体２３を重ねあわせ、窒素雰囲気中で７００℃、０．
５時間過熱することにより、２つのＳｉ基体を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体２１をエッチング除去し
た。
【０１３３】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその１００倍ほど増速され
る。すなわち、５００ミクロンの厚みを持った多孔質化
されたＳｉ基体２１は、５分で除去された。
【０１３４】ＳｉＯ2層２４上に０．５μｍの厚みを持
った単結晶Ｓｉ層が形成できた。
【０１３５】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べた。具体的には、４ｉｎ
ｃｈウエハーの全面を走査させて測定した。その結果４
ｉｎｃｈウエハーの面内において単結晶Ｓｉ層の厚みの
最大値と最小値の差は、厚みの最大値に対して７％以下
に抑えられていた。
【０１３６】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０１３７】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０１３８】（実施例３）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体（Ｓ
ｉウエハー）に５０％のＨＦ溶液中において陽極化成を
施した。この時の電流密度は、１００ｍＡ／ｃｍ2であ
った。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．
であり２００ミクロンの厚みを持ったＰ型（１００）Ｓ
ｉ基体全体は、２４分で多孔質化された。
【０１３９】Ｐ型（１００）多孔質Ｓｉ基体２１上にバ
イアススパッター法により、Ｓｉエピタキシャル層２２
を０．５ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：６０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０１４０】次に、このエピタキシャル層２２の表面
に、表面に５０００Åの酸化層２４を形成した別のＳｉ
基体２３を重ねあわせ、窒素雰囲気中で８００℃、０．
５時間過熱することにより、２つのＳｉ基体を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体２１をエッチング除去し
た。
【０１４１】前述したように通常のＳｉ単結晶のフッ硝
酸酢酸溶液にたいするエッチング速度は、約毎分１ミク
ロン弱程度（フッ硝酸酢酸溶液１：３：８）であるが、
多孔質層のエッチング速度はその１００倍ほど増速され
る。すなわち、２００ミクロンの厚みを持った多孔質化
されたＳｉ基体２１は、２分で除去された。
【０１４２】こうして、ＳｉＯ2層２４上に０．５μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。
【０１４３】（実施例４）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に５
０％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、２
４分で多孔質化された。
【０１４４】Ｐ型（１００）多孔質Ｓｉ基体２１上に液
相成長法により、Ｓｉエピタキシャル層２２を０．５ミ
クロンの厚みに成長させた。成長条件は、以下のとおり
である。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分
【０１４５】次に、このエピタキシャル層２２の表面
に、表面に５０００Åの酸化層２４を形成したもう一方
のＳｉ基体２３を重ねあわせ、窒素雰囲気中で８００
℃、０．５時間過熱することにより、２つのＳｉ基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体２１をエッチン
グ除去した。すると、２００ミクロンの厚みを持った多
孔質化されたＳｉ基体２１は、２分で除去された。
【０１４６】こうして、ＳｉＯ2層２４上に０．５μｍ
の厚みを持った単結晶Ｓｉ層２２が形成できた。
【０１４７】（実施例５）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に５
０％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、２
４分で多孔質化された。
【０１４８】Ｐ型（１００）多孔質Ｓｉ基体２１上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層２１を０．５
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ソースガス：ＳｉＨ4 キャリアーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ
【０１４９】次に、このエピタキシャル層２２の表面
に、表面に５０００Åの酸化層２４を形成した別のＳｉ
基体を重ねあわせ、窒素雰囲気中で８００℃、０．５時
間過熱することにより、２つのＳｉ基体２３を、強固に
貼り合わせた。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体２１をエッチング除去し
た。すると、２００ミクロンの厚みを持った多孔質化さ
れたＳｉ基体２１は、２分で除去された。
【０１５０】こうして、ＳｉＯ2層２４上に０．５μｍ
の厚みを持った単結晶Ｓｉ層が形成できた。ソースガス
として、ＳｉＨ2Ｃｌ2を用いた場合には、成長温度を数
十度上昇させる必要があるが、多孔質基体に特有な増速
エッチング特性は、維持された。
【０１５１】（実施例６）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１２１上に
ＣＶＤ法により、Ｓｉエピタキシャル層１２２を１ミク
ロンの厚みで成長させた。堆積条件は、以下のとおりで
ある。 反応ガス流量：ＳｉＨ4Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０１５２】この基体１２１に５０％のＨＦ溶液中にお
いて陽極化成を施した。この時の電流密度は、１００ｍ
Ａ／ｃｍ2であった。又、この時の多孔質化速度は、
８．４μｍ／ｍｉｎ．であり２００ミクロンの厚みを持
ったＰ型（１００）Ｓｉ基体１２１全体は、２４分で多
孔質化された。この陽極化成では、Ｐ型（１００）Ｓｉ
基体１２１のみが多孔質化され、Ｓｉエピタキシャル層
１２２には変化がなかった。次に、このエピタキシャル
層１２２の表面に、表面に５０００Åの酸化層１２５を
形成した別のＳｉ基体１２４を重ねあわせ、窒素雰囲気
中で８００℃、０．５時間過熱することにより、２つの
Ｓｉ基体を、強固に貼り合わせた。次いで、フッ硝酸酢
酸溶液（１：３：８）を用いて多孔質Ｓｉ基体１２３を
エッチング除去した。すると、２００ミクロンの厚みを
持った多孔質化されたＳｉ基体１２３は、２分で除去さ
れた。
【０１５３】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０１５４】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０１５５】又、単結晶Ｓｉ層につき、マイクロ波反射
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０１５６】（実施例７）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体上にＣＶＤ
法により、Ｓｉエピタキシャル層１２２を０．５ミクロ
ンの厚みにさせた。堆積条件は、以下のとおりである。 反応ガス流量：ＳｉＨ4Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０１５７】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基体１２１全体は、２４分で多孔質化され
た。この陽極化成では、Ｐ型（１００）Ｓｉ基体のみが
多孔質化され、Ｓｉエピタキシャル層１２２には変化が
なかった。次に、このエピタキシャル層１２２の表面
に、表面に５０００Åの酸化層１２５を形成した別のＳ
ｉ基体１２４を重ねあわせ、窒素雰囲気中で８００℃、
０．５時間過熱することにより、２つのＳｉ基体を、強
固に貼り合わせた。次いで、フッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ基体１２３をエッチング除
去した。すると、２００ミクロンの厚みを持った多孔質
化されたＳｉ基体１２３は、２分で除去された。
【０１５８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層１２２には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【０１５９】（実施例８）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１２１の表
面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１２２
を１ミクロンの厚みに形成した。Ｈ+注入量は、５×１
０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５０％
のＨＦ溶液中において陽極化成を施した。この時の電流
密度は、１００ｍＡ／ｃｍ2であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロン
の厚みを持ったＰ型（１００）Ｓｉ基体１２１全体は、
２４分で多孔質化された。前述したようにこの陽極化成
では、Ｐ型（１００）Ｓｉ基体１２１のみが多孔質化さ
れＮ型Ｓｉ層１２２には変化がなかった。次に、このＮ
型Ｓｉ層１２２の表面に、表面に５０００Åの酸化層１
２５を形成した別のＳｉ基体１２４を重ねあわせ、窒素
雰囲気中で８００℃、０．５時間過熱することにより、
２つのＳｉ基体を、強固に貼り合わせた。次いで、フッ
硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基体１
２３をエッチング除去した。すると、２００ミクロンの
厚みを持った多孔質化されたＳｉ基体１２３は、２分で
除去された。
【０１６０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層１２２には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【０１６１】（実施例９）直径３ｉｎｃｈで２００ミク
ロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に５
０％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、２
４分で多孔質化された。
【０１６２】該Ｐ型（１００）多孔質Ｓｉ基体１１上に
ＭＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂ
ｅａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャ
ル層１２を０．５ミクロンの厚みに成長させた。堆積条
件は、以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ
【０１６３】次に、このエピタキシャル層１２の表面
に、表面に５０００Åの酸化層１４を形成した別のＳｉ
基体１３を重ねあわせ、窒素雰囲気中で８００℃、０．
５時間過熱することにより、２つのＳｉ基体を、強固に
貼り合わせた。次いで、減圧ＣＶＤ法によってＳｉ3Ｎ4
を貼り合わせた２枚のＳｉ基体に０．１μｍの厚みに被
覆した。この後、多孔質基体上の窒化膜のみを反応性イ
オンエッチングによって除去した。次いでフッ硝酸酢酸
溶液（１：３：８）を用いて多孔質Ｓｉ基体１１をエッ
チング除去した。すると、２００ミクロンの厚みをもっ
た多孔質化されたＳｉ基体１１は、２分で除去された。
Ｓｉ3Ｎ4層１５を除去した後には、ＳｉＯ2層１４上に
０．５μｍの厚みを持った単結晶Ｓｉ層を有する基体が
形成できた。
【０１６４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０１６５】（実施例１０）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０１６６】該Ｐ型（１００）多孔質Ｓｉ基体１１上に
プラズマＣＶＤ法により、Ｓｉエピタキシャル層１２を
０．５ミクロンの厚みに成長させた。堆積条件は、以下
のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ
【０１６７】次に、このエピタキシャル層１２の表面
に、表面に５０００Åの酸化層１４を形成した別のＳｉ
基体を重ねあわせ、窒素雰囲気中で８００℃、０．５時
間過熱することにより、２つのＳｉ基体を、強固に貼り
合わせた。次いで、減圧ＣＶＤ法によってＳｉ3Ｎ4を貼
り合わせた２枚のＳｉ基体に０．１μｍの厚みに被覆し
た。その後、多孔質基体１１上の窒化膜のみを反応性イ
オンエッチングによって除去した。次いでフッ硝酸酢酸
溶液（１：３：８）を用いて多孔質Ｓｉ基体１１をエッ
チング除去した。すると、２００ミクロンの厚みをもっ
た多孔質化されたＳｉ基体１１は、２分で除去された。
Ｓｉ3Ｎ4層１５を除去した後には、ＳｉＯ2上に０．５
μｍの厚みを持った単結晶Ｓｉ層１２を有する基体が形
成できた。
【０１６８】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０１６９】又、Ｓｉｒｔｌｅエッチングを用いた欠陥
顕在化エッチングによる観察の結果、転移欠陥密度は１
×１０3／ｃｍ2以下に抑えられており、単結晶Ｓｉ層形
成工程において、新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
【０１７０】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０１７１】（実施例１１）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０１７２】Ｐ型（１００）多孔質Ｓｉ基体１１上にバ
イアススパッター法により、Ｓｉエピタキシャル層１２
を０．５ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：６０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０１７３】次に、このエピタキシャル層１２の表面
に、表面に５０００Åの酸化層１４を形成した別のＳｉ
基体を重ねあわせ、窒素雰囲気中で８００℃、０．５時
間過熱することにより、２つのＳｉ基体を、強固に貼り
合わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を貼り合わせ
た２枚のＳｉ基体に０．１μｍの厚みに被覆した。その
後、多孔質基体上の窒化膜のみを反応性イオンエッチン
グによって除去した。次いでフッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ基体１１をエッチング除去
した。すると、２００ミクロンの厚みをもった多孔質化
されたＳｉ基体１１は、２分で除去された。Ｓｉ3Ｎ4層
１５を除去した後には、ＳｉＯ2層１４上に０．５μｍ
の厚みを持った単結晶Ｓｉ層１２を有する基体が形成で
きた。
【０１７４】また、Ｓｉ3Ｎ4層の代わりに、アピエゾン
ワックスを被覆した場合にも同様の効果があり、多孔質
化されたＳｉ基体のみを完全に除去し得た。
【０１７５】（実施例１２）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０１７６】Ｐ型（１００）多孔質Ｓｉ基体１１上に液
相成長法により、Ｓｉエピタキシャル層１２を０．５ミ
クロンの厚みに成長させた。成長条件は、以下のとおり
である。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０１７７】次に、このエピタキシャル層１２の表面
に、表面に５０００Åの酸化層１４を形成した別のＳｉ
基体１３を重ねあわせ、窒素雰囲気中で８００℃、０．
５時間過熱することにより、２つのＳｉ基体を、強固に
貼り合わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を貼り合
わせた２枚のＳｉ基体に０．１μｍの厚みに被覆させ
た。その後、多孔質基体上の窒化膜のみを反応性イオン
エッチングによって除去した。次いでフッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体１１をエッチン
グ除去した。すると、２００ミクロンの厚みをもった多
孔質化されたＳｉ基体１１は、２分で除去された。Ｓｉ
3Ｎ4層１５を除去した後には、ＳｉＯ2層１４上に０．
５μｍの厚みを持った単結晶Ｓｉ層１２を有する基体が
形成できた。
【０１７８】また、Ｓｉ3Ｎ4層の代わりに、アピエゾン
ワックスを被覆した場合にも同様の効果があり、多孔質
化されたＳｉ基体のみを完全に除去し得た。
【０１７９】（実施例１３）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０１８０】Ｐ型（１００）多孔質Ｓｉ基体１１上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層１２を０．５
ミクロンの厚みで成長させた。堆積条件は、以下のとお
りである。 ソースガス：ＳｉＨ4 キャリアーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ
【０１８１】次に、このエピタキシャル層１２の表面
に、表面に５０００Åの酸化層１４を形成した別のＳｉ
基体１３を重ねあわせ、窒素雰囲気中で８００℃、０．
５時間過熱することにより、２つのＳｉ基体は強固に貼
り合わされた。次いで、減圧ＣＶＤ法によってＳｉ3Ｎ4
を貼り合わせた２枚のＳｉ基体に０．１μｍの厚みで被
覆させた。その後、多孔質基体１１上の窒化膜１５のみ
を反応性イオンエッチングによって除去した。次いでフ
ッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基体
１１をエッチング除去した。すると、２００ミクロンの
厚みをもった多孔質化されたＳｉ基体１１は、２分で除
去された。Ｓｉ3Ｎ4層１５を除去した後には、ＳｉＯ2
層１４上に０．５μｍの厚みを持った単結晶Ｓｉ層を有
する基体が形成できた。
【０１８２】ソースガスとして、ＳｉＨ2Ｃｌ2を用いた
場合には、成長温度を数十度上昇させる必要があるが、
多孔質基体に特有な増速エッチング特性は、維持され
た。
【０１８３】（実施例１４）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１１１上
にＣＶＤ法により、Ｓｉエピタキシャル層１１２を１ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量：ＳｉＨ4Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０１８４】この基体を５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。又、この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり、２００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基体全体は、２４分で多孔質化され
た。この陽極化成では、Ｐ型（１００）Ｓｉ基体のみが
多孔質化され、Ｓｉエピタキシャル層１２２には変化が
なかった。次に、このエピタキシャル層１１２の表面
に、表面に５０００Åの酸化層を形成したＳｉ基体１１
４を重ねあわせ、窒素雰囲気中で８００℃、０．５時間
過熱することにより、２つのＳｉ基体は強固に接合され
た。減圧ＣＶＤ法によってＳｉ3Ｎ4を、貼り合わせた２
枚のＳｉ基体に０．１μｍの厚さで被覆した。次いで、
多孔質基体上の窒化膜のみを反応性イオンエッチングに
よって除去する。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体１１をエッチング除去し
た。すると、２００ミクロンの厚みを持った多孔質化さ
れたＳｉ基体１１３は、２分で除去された。
【０１８５】Ｓｉ3Ｎ4層１１６を除去した後には、Ｓｉ
Ｏ2上に１μｍの厚みを持った単結晶Ｓｉ層１１２を有
する基体が形成できた。
【０１８６】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０１８７】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０１８８】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０１８９】（実施例１５）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１１１上
にＣＶＤ法により、Ｓｉエピタキシャル層１１２を０．
５ミクロンの厚みに成長させた。堆積条件は、以下のと
おりである。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０１９０】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基体１１１全体は、２４分で多孔質化され
た。この陽極化成では、Ｐ型（１００）Ｓｉ基体１１の
みが多孔質化されＳｉエピタキシャル層１１２には変化
がなかった。
【０１９１】次に、このエピタキシャル層１１２の表面
に、表面に５０００Åの酸化層を形成したＳｉ基体１１
４を重ね合わせ、窒素雰囲気中で８００℃、０．５時間
加熱することにより、両者のＳｉ基体を、強固に貼り合
わせた。次いで、減圧ＣＶＤ法によってＳｉ3Ｎ4を、貼
り合わせた２枚のＳｉ基体に０．１μｍの厚みに被覆し
た。続いて、多孔質化基体１１３上の窒化膜１１６のみ
を反応性イオンエッチングによって除去した。次いで、
フッ硝酸酢酸溶液（１：３：８）を用いて、多孔質Ｓｉ
基体１１３をエッチング除去した。すると、２００ミク
ロンの厚みを持った多孔質化されたＳｉ基体１１３は、
２分で除去された。Ｓｉ3Ｎ4層１１６を除去した後に
は、ＳｉＯ2層１１５上に０．５μｍの厚みを持った単
結晶Ｓｉ層１１２を有する基体が形成できた。透過電子
顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠
陥は導入されておらず、良好な結晶性が維持されている
ことが確認された。
【０１９２】（実施例１６）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１１１の
表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１１
２を１ミクロンの厚みで形成した。Ｈ+注入量は、５×
１０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５０
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１１１全体
は、２４分で多孔質化された。この陽極化成では、Ｐ型
（１００）Ｓｉ基体１１１のみが多孔質化され、Ｎ型Ｓ
ｉ層１１２には変化がなかった。次に、このＮ型Ｓｉ層
１１２の表面に、表面に５０００Åの酸化層１１５を形
成した別のＳｉ基体１１４を重ね合わせ、酸素雰囲気中
で８００℃、０．５時間加熱することにより、２つのＳ
ｉ基体を、強固に貼り合わせた。次いで、減圧ＣＶＤ法
によってＳｉ3Ｎ4を貼り合わせた２枚のＳｉ基体に０．
１μｍの厚みで被覆した。次に、多孔質基体上の窒化膜
のみを反応性イオンエッチングによって除去した。次い
で、フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓ
ｉ基体１１３をエッチング除去した。すると、２００ミ
クロンの厚みを持った多孔質化されたＳｉ基体１１３
は、２分で除去された。Ｓｉ3Ｎ4層１１６を除去した後
には、ＳｉＯ2上に１．０μｍの厚みを持った単結晶Ｓ
ｉ層１１２を有する基体が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
【０１９３】（実施例１７）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０１９４】Ｐ型（１００）多孔質Ｓｉ基体３１上にＭ
ＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル
層３２を０．５ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ
【０１９５】次に、このエピタキシャル層３２の表面に
厚み１０００Åの酸化層３６を形成した。表面に５００
０Åの酸化層３４を形成した別のＳｉ基体３３と前記酸
化層３６とを重ね合わせ窒素雰囲気中で８００℃、０．
５時間加熱することにより、両者を強固に貼り合わせ
た。減圧ＣＶＤ法によってＳｉ3Ｎ4を、貼り合わせた２
枚のＳｉ基体に０．１μｍの厚みで被覆した。次いで、
多孔質基体上の窒化膜のみを反応性イオンエッチングに
よって除去した。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体３１をエッチング除去し
た。すると、２００ミクロンの厚みを持った多孔質化さ
れたＳｉ基体３１は、２分で除去された。Ｓｉ3Ｎ4層３
５を除去した後には、ＳｉＯ2上に薄膜単結晶Ｓｉ層３
２を有する基体が形成できた。透過電子顕微鏡による断
面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されて
おらず、良好な結晶性が維持されていることが確認され
た。
【０１９６】（実施例１８）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。該Ｐ型（１００）多孔質Ｓｉ
基体３１上にプラズマＣＶＤ法により、Ｓｉエピタキシ
ャル層３２を５ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ
【０１９７】次に、このエピタキシャル層３２の表面に
厚み１０００Åの酸化層３６を形成した。その後、表面
に５０００Åの酸化層３４を形成した別のＳｉ基体３３
と前記酸化層３６とを重ね合わせ、窒素雰囲気中で８０
０℃、０．５時間加熱することにより、両者を強固に貼
り合わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を貼り合わ
せた２枚のＳｉ基体に０．１μｍの厚みで被覆した。次
いで、多孔質基体上の窒化膜のみを反応性イオンエッチ
ングによって除去した。次いで、ＫＯＨ溶液（６Ｍ）を
用いて多孔質Ｓｉ基体３１をエッチング除去した。する
と、２００ミクロンの厚みを持った多孔質化されたＳｉ
基体３１は、２分で除去された。Ｓｉ3Ｎ4層を除去した
後には、ＳｉＯ2上に良好な結晶性を有する単結晶Ｓｉ
層３２を有する基体が形成できた。
【０１９８】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において、単結晶Ｓｉ層の厚みの最大値と
最小値の差は、厚みの最大値に対して５％以下に抑えら
れていた。
【０１９９】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０２００】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０２０１】（実施例１９）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２００
ミクロンの厚みを持ったＰ型（１００）Ｓｉ基体全体
は、２４分で多孔質化された。該Ｐ型（１００）多孔質
Ｓｉ基体上３１にバイアススパッター法により、Ｓｉエ
ピタキシャル層３２を１ミクロンの厚みに成長させた。
堆積条件は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０２０２】次に、このエピタキシャル層３２の表面に
厚み１０００Åの酸化層３６を形成した。その後、表面
に５０００Åの酸化層３４を形成した別のＳｉ基体３３
と前記酸化層３６とを重ね合わせ、窒素雰囲気中で８０
０℃、０．５時間加熱することにより、両者を強固に貼
り合わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を貼り合わ
せた２枚のＳｉ基体に０．１μｍの厚みで被覆した。次
いで、多孔質基体３１上の窒化膜のみを反応性イオンエ
ッチングによって除去した。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体３１をエッチン
グ除去した。すると、２００ミクロンの厚みを持った多
孔質化されたＳｉ基体３１は、２分で除去された。Ｓｉ
3Ｎ4層を除去した後には、ＳｉＯ2上に結晶性を有する
単結晶Ｓｉ層３２を有する基体が形成できた。
【０２０３】また、Ｓｉ3Ｎ4層３５の代わりに、アピエ
ゾンワックスを被覆した場合にも同様の効果があり、多
孔質化されたＳｉ基体３５のみを完全に除去し得た。
【０２０４】（実施例２０）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２００
ミクロンの厚みを持ったＰ型（１００）Ｓｉ基体全体
は、２４分で多孔質化された。該Ｐ型（１００）多孔質
Ｓｉ基体３１上に液相成長法により、Ｓｉエピタキシャ
ル層３２を５ミクロンの厚みに成長させた。成長条件
は、以下のとおりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分
【０２０５】次に、このエピタキシャル層３２の表面に
厚み１０００Åの酸化層３６を形成した。その後、表面
に５０００Åの酸化層３４を形成した別のＳｉ基体３３
と前記酸化層３６とを密着させ、７００℃、０．５時間
加熱することにより、両者を強固に貼り合わせた。減圧
ＣＶＤ法によってＳｉ3Ｎ4を、貼り合わせた２枚のＳｉ
基体に０．１μｍの厚みで被覆した。次いで、多孔質基
体上の窒化膜のみを反応性イオンエッチングによって除
去した。次いで、フッ硝酸酢酸溶液（１：３：８）を用
いて多孔質Ｓｉ基体３１をエッチング除去した。する
と、２００ミクロンの厚みを持った多孔質化されたＳｉ
基体３１は、２分で除去された。Ｓｉ3Ｎ4層３５を除去
した後には、ＳｉＯ2上に単結晶Ｓｉ層３２を有する基
体が形成できた。また、Ｓｉ3Ｎ4層の代わりに、アピエ
ゾンワックスを被覆した場合にも同様の効果があり、多
孔質化されたＳｉ基体のみを完全に除去し得た。
【０２０６】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において、単結晶Ｓｉ層の厚みの最大値と
最小値の差は、厚みの最大値に対して５％以下に抑えら
れていた。
【０２０７】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０２０８】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．０×１０-3ｓｅｃという高い値を示した。
【０２０９】（実施例２１）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり、２００
ミクロンの厚みを持ったＰ型（１００）Ｓｉ基体全体
は、２４分で多孔質化された。Ｐ型（１００）多孔質Ｓ
ｉ基体３１上に減圧ＣＶＤ法により、Ｓｉエピタキシャ
ル層３２を１．０ミクロン低温成長させた。堆積条件
は、以下のとおりである。 ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ
【０２１０】次に、このエピタキシャル層３２の表面に
厚み１０００Åの酸化層３６を形成した。その後、表面
に５０００Åの酸化層３４を形成した別のＳｉ基体３３
と前記酸化層３６とを密着させ、７００℃、０．５時間
加熱することにより、両者を強固に貼り合わせた。減圧
ＣＶＤによってＳｉ3Ｎ4を、貼り合わせた２枚のＳｉ基
体に０．１μｍの厚みで被覆した。次いで、多孔質基体
３１上の窒化膜３５のみを反応性イオンエッチングによ
って除去した。次いで、フッ硝酸酢酸溶液（１：３：
８）を用いて多孔質Ｓｉ基体３１をエッチング除去し
た。すると、２００ミクロンの厚みを持った多孔質化さ
れたＳｉ基体３１は、２分で除去された。Ｓｉ3Ｎ4層３
５を除去した後には、ＳｉＯ2上に単結晶Ｓｉ層３２を
有する基体が形成できた。
【０２１１】ソースガスとして、ＳｉＨ2Ｃｌ2を用いた
場合には、成長温度を数十度上昇させる必要があるが、
多孔質基体に特有な増速エッチング特性は、維持され
た。
【０２１２】（実施例２２）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１３１上
にＣＶＤ法により、Ｓｉエピタキシャル層１３２を１ミ
クロンの厚みで成長させた。堆積条件は、以下のとおり
である。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０２１３】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。また、この時の多孔質化速度は、８．４
μｍ／ｍｉｎ．であり、２００ミクロンの厚みを持った
Ｐ型（１００）Ｓｉ基体全体１３１は、２４分で多孔質
化された。前述したようにこの陽極化成では、Ｐ型（１
００）Ｓｉ基体１３１のみが多孔質化され、Ｓｉエピタ
キシャル層１３２には変化がなかった。次に、このエピ
タキシャル層１３２の表面に酸化層１３７を形成し、表
面に５０００Åの酸化層１３５を形成した別のＳｉ基体
１３４と前記酸化層１３７とを重ね合わせ、窒素雰囲気
中で８００℃、０．５時間加熱することにより、２つの
Ｓｉ基体を、強固に貼り合わせた。減圧ＣＶＤ法によっ
てＳｉ3Ｎ4を貼り合わせた２枚のＳｉ基体に０．１μｍ
の厚みで被覆した。その後、多孔質基体上の窒化膜のみ
を反応性イオンエッチングによって除去した。次いで、
フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基
体１３３をエッチング除去した。すると、２００ミクロ
ンの厚みを持った多孔質化されたＳｉ基体１３３は、２
分で除去された。Ｓｉ3Ｎ4層１３６を除去した後には、
ＳｉＯ2上に１μｍの厚みを持った単結晶Ｓｉ層１３２
を有する基体が形成できた。
【０２１４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２１５】（実施例２３）直径４ｉｎｃｈで５００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１３１上
にＣＶＤ法により、Ｓｉエピタキシャル層１３２を０．
５ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０２１６】この基体に５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎ．であり、５００ミクロンの厚みを持ったＰ型
（１００）Ｓｉ基体全体１３１全体を多孔質化させた。
この陽極化成では、Ｐ型（１００）Ｓｉ基体１３１のみ
が多孔質化され、Ｓｉエピタキシャル層１３２には変化
がなかった。
【０２１７】次に、このエピタキシャル層１３２の表面
に厚み１０００Åの酸化層１３７を形成した。その後、
表面に５０００Åの酸化層１３５を形成した別のＳｉ基
体１３４と前記酸化層１３７とを密着させ、７００℃、
０．５時間加熱することにより、両者を強固に貼り合わ
せた。減圧ＣＶＤによってＳｉ3Ｎ4を、貼り合わせた２
枚のＳｉ基体を被覆して０．１μｍ堆積して、多孔質基
体１３３上の窒化膜１３６のみを反応性イオンエッチン
グによって除去した。次いで、フッ硝酸酢酸溶液（１：
３：８）を用いて多孔質Ｓｉ基体をエッチング除去し
た。すると、５００ミクロンの厚みを持った多孔質化さ
れたＳｉ基体は、７分で除去された。Ｓｉ3Ｎ4層１３６
を除去した後には、ＳｉＯ2上に単結晶Ｓｉ層１３２を
有する基体が形成できた。
【０２１８】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、４ｉｎｃｈウ
エハーの面内において、単結晶Ｓｉ層の厚みの最大値と
最小値の差は、厚みの最大値に対して８％以下に抑えら
れていた。
【０２１９】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０２２０】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．１×１０-3ｓｅｃという高い値を示した。
【０２２１】（実施例２４）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１３１の
表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１３
２を１ミクロンの厚みで形成した。Ｈ+注入量は、５×
１０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５０
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１３１全体
は、２４分で多孔質化された。この陽極化成では、Ｐ型
（１００）Ｓｉ基体１３１のみが多孔質化され、Ｎ型Ｓ
ｉ層１３２には変化がなかった。次に、このエピタキシ
ャル層１３２の表面に、１０００Åの厚みの酸化層１３
７を形成した。その後、表面に５０００Åの酸化層１３
５を形成した別のＳｉ基体１３４と前記酸化層１３７と
を密着させ、７００℃、０．５時間加熱することによ
り、２つのＳｉ基体を、強固に貼り合わせた。減圧ＣＶ
Ｄ法によってＳｉ3Ｎ4、を貼り合わせた２枚のＳｉ基体
に０．１μｍの厚みで被覆した。次いで、多孔質基体上
の窒化膜のみを反応性イオンエッチングによって除去し
た。次いで、フッ硝酸酢酸溶液（１：３：８）を用いて
多孔質Ｓｉ基体１３３をエッチング除去した。すると、
２００ミクロンの厚みを持った多孔質化されたＳｉ基体
は、２分で除去された。Ｓｉ3Ｎ4層１３６を除去した後
には、ＳｉＯ2上に単結晶Ｓｉ層１３２を有する基体が
形成できた。透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２２２】（実施例２５）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２２３】Ｐ型（１００）多孔質Ｓｉ基体４１上にＭ
ＢＥ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル
層４２を０．５ミクロンの厚みで成長させた。堆積条件
は、以下のとおりである。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ ｎｍ／ｓｅｃ
【０２２４】次に、このエピタキシャル層４２の表面に
厚み１０００Åの酸化層４５を形成した。その後、表面
に５０００Åの酸化層４４を形成した別のＳｉ基体４３
と前記酸化層４５とを重ね合わせ、窒素雰囲気中で８０
０℃、０．５時間加熱することにより、２つのＳｉ基体
を強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体４１をエッチン
グ除去した。すると、２００ミクロンの厚みを持った多
孔質化されたＳｉ基体４１は、２分で除去された。
【０２２５】ＳｉＯ2上に薄膜単結晶Ｓｉ層４２を有す
る基体が形成できた。透過電子顕微鏡による断面観察の
結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、
良好な結晶性が維持されていることが確認された。
【０２２６】（実施例２６）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。該Ｐ型（１００）多孔質Ｓｉ
基体４１上にプラズマＣＶＤ法により、Ｓｉエピタキシ
ャル層４２を５ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ ｎｍ／ｓｅｃ
【０２２７】次に、このエピタキシャル層４２の表面に
厚み１０００Åの酸化層４５を形成した。その後、表面
に５０００Åの酸化層４４を形成した別のＳｉ基体４３
と前記酸化層４５とを重ね合わせ、窒素雰囲気中で８０
０℃、０．５時間加熱することにより、２つのＳｉ基体
を強固に貼り合わせた。次いで、６ＭのＫＯＨ溶液を用
いて多孔質Ｓｉ基体４１をエッチング除去した。
【０２２８】前述したように通常のＳｉ単結晶のＫＯＨ
６Ｍ、溶液に対するエッチング速度は、約毎分１ミク
ロン弱程度であるが、多孔質層のエッチング速度はその
百倍ほど増速される。すると、２００ミクロンの厚みを
持った多孔質化されたＳｉ基体は、２分で除去された。
【０２２９】ＳｉＯ2上に良好な結晶性を有する単結晶
Ｓｉ層が形成できた。
【０２３０】（実施例２７）直径５ｉｎｃｈで６００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり６００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
７０分で多孔質化された。Ｐ型（１００）多孔質Ｓｉ基
体４１上にバイアス スパッター法により、Ｓｉエピタ
キシャル層４２を１ミクロンの厚みに成長させた。堆積
条件は、以下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長時間：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０２３１】次に、このエピタキシャル層４２の表面に
厚み１０００Åの酸化層４５を形成した。その後、表面
に５０００Åの酸化層４４を形成した別のＳｉ基体４３
を重ね合わせ、窒素雰囲気中で８００℃、０．５時間加
熱することにより、２つのＳｉ基体を強固に貼り合わせ
た。次いで、フッ硝酸酢酸溶液（１：３：８）を用いて
多孔質Ｓｉ基体４１をエッチング除去した。すると、６
００ミクロンの厚みを持った多孔質化されたＳｉ基体４
１は、７分で除去された。
【０２３２】ＳｉＯ2上に良好な結晶性を有する単結晶
Ｓｉ層４２を有する基体が形成できた。
【０２３３】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、５ｉｎｃｈウ
エハーの面内において、単結晶Ｓｉ層の厚みの最大値と
最小値の差は、厚みの最大値に対して８％以下に抑えら
れていた。
【０２３４】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０２３５】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．１×１０-3ｓｅｃという高い値を示した。
【０２３６】（実施例２８）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を行った。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。Ｐ型（１００）多孔質Ｓｉ基
体４１上に液相成長法により、Ｓｉエピタキシャル層４
２を５ミクロンの厚みに成長させた。成長条件は、以下
のとおりである。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：１０分
【０２３７】次に、このエピタキシャル層４２の表面に
厚み１０００Åの酸化層４５を形成した。その後、表面
に５０００Åの酸化層４４を形成した別のＳｉ基体４３
を密着させ、７００℃、０．５時間加熱することによ
り、２つのＳｉ基体を強固に貼り合わせた。次いで、フ
ッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基体
４１をエッチング除去した。すると、２００ミクロンの
厚みを持った多孔質化されたＳｉ基体４１は、２分で除
去された。
【０２３８】ＳｉＯ2上に単結晶Ｓｉ層を有する基体が
形成できた。
【０２３９】（実施例２９）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体を
５０％のＨＦ溶液中において陽極化成を行った。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。Ｐ型（１００）多孔質Ｓｉ基
体４１上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層
４２を０．１ミクロンの厚みに成長させた。堆積条件
は、以下のとおりである。 ソースガス：ＳｉＨ4 キャリヤーガス：Ｈ2 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ ｎｍ／ｓｅｃ
【０２４０】次に、このエピタキシャル層４２の表面に
厚み１０００Åの酸化層４５を形成した。その後、表面
に５０００Åの酸化層４４を形成した別のＳｉ基体４３
を密着させ、７００℃、０．５時間加熱することによ
り、２つのＳｉ基体を強固に貼り合わせた。次いで、フ
ッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基体
４１をエッチング除去した。すると、２００ミクロンの
厚みをもった多孔質化されたＳｉ基体４１は、２分で除
去された。
【０２４１】ＳｉＯ2上に単結晶Ｓｉ層４２を有する基
体が形成できた。ソースガスとして、ＳｉＨ2Ｃｌ2をも
ちいた場合には、成長温度を数十度上昇させる必要があ
るが、多孔質基体に特有な増速エッチング特性は、維持
された。
【０２４２】（実施例３０）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１４１上
にＣＶＤ法により、Ｓｉエピタキシャル層１４２を１ミ
クロンの厚みで成長させた。堆積条件は、以下のとおり
である。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０２４３】この基体を５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。又、この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型
（１００）Ｓｉ基体全体を多孔質化させた。この陽極化
成では、Ｐ型（１００）Ｓｉ基体１４１のみが多孔質化
され、Ｓｉエピタキシャル層１４２には変化がなかっ
た。次に、このエピタキシャル層１４２の表面に、表面
に５０００Åの酸化層１４５を形成した別のＳｉ基体１
４４を重ねあわせ、窒素雰囲気中で８００℃、０．５時
間加熱することにより、２つのＳｉ基体を、強固に貼り
合わせた。次いで、フッ硝酸酢酸溶液（１：３：８）を
用いて多孔質Ｓｉ基体をエッチング除去した。すると、
２００ミクロンの厚みをもった多孔質化されたＳｉ基体
は、２分で除去された。
【０２４４】ＳｉＯ2上に１μｍの厚みを持った単結晶
Ｓｉ層１４２を有する基体が形成できた。透過電子顕微
鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は
導入されておらず、良好な結晶性が維持されていること
が確認された。
【０２４５】（実施例３１）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１４１上
にＣＶＤ法により、Ｓｉエピタキシャル層１４２を０．
５ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０２４６】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基体１４１全体は、２４分で多孔質化され
た。この陽極化成では、Ｐ型（１００）Ｓｉ基体１４１
のみが多孔質化されＳｉエピタキシャル層１４２には変
化がなかった。
【０２４７】次に、このエピタキシャル層１４２の表面
に厚み１０００Åの酸化層１４６を形成した。その後、
表面に５０００Åの酸化層１４５を形成した別のＳｉ基
体を密着させ、７００℃、０．５時間過熱することによ
り、２つのＳｉ基体を、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基
体をエッチング除去した。すると、２００ミクロンの厚
みをもった多孔質化されたＳｉ基体は、２分で除去され
た。
【０２４８】ＳｉＯ2上に単結晶Ｓｉ層を有する基体が
形成できた。透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２４９】（実施例３２）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１４１の
表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１４
２を１ミクロンの厚みに形成した。Ｈ+注入量は、５×
１０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５０
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、２
４分で多孔質化された。この陽極化成では、Ｐ型（１０
０）Ｓｉ基体１４１のみが多孔質化されＮ型Ｓｉ層１４
２には変化がなかった。次に、このエピタキシャル層１
４２の表面に厚み１０００Åの酸化層１４６を形成し
た。その後、表面に５０００Åの酸化層１４５を形成し
た別のＳｉ基体と前記酸化層１４６とを密着させ、７０
０℃、０．５時間過熱することにより、２つのＳｉ基体
を、強固に貼り合わせた。次いで、フッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体をエッチング除
去した。すると、２００ミクロンの厚みをもった多孔質
化されたＳｉ基体は、２分で除去された。
【０２５０】ＳｉＯ2上に単結晶Ｓｉ層を有する基体が
形成できた。
【０２５１】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０２５２】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。
【０２５３】又、単結晶Ｓｉ層につき、ＭＯＳ ｃ−ｔ
法を用いて少数キャリアーのライフタイムを測定したと
ころ、２．２×１０-3ｓｅｃという高い値を示した。
【０２５４】（実施例３３）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２５５】Ｐ型（１００）多孔質Ｓｉ基体５１上にＭ
ＢＥ法により、Ｓｉエピタキシャル層５２を０．５ミク
ロン低温成長させた。堆積条件は、以下のとおりであ
る。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ
【０２５６】次に、このエピタキシャル層５２の表面に
光学研磨を施した溶融石英ガラス（ｆｕｓｅｄ ｑｕａ
ｒｔｚ ｇｌａｓｓ）基体を重ねあわせ、窒素雰囲気中
で８００℃、０．５時間加熱することにより、２つの基
体を、強固に貼り合わせた。減圧ＣＶＤ法によってＳｉ
3Ｎ4を０．１μｍの厚みで貼りあわせた２枚の基体を被
覆した。次いで、多孔質基体５１上の窒化膜５４のみを
反応性イオンエッチングによって除去した。次いでフッ
硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基体５
１をエッチング除去した。すると、２００ミクロンの厚
みをもった多孔質化されたＳｉ基体５１は、２分で除去
された。Ｓｉ3Ｎ4層５４を除去した後には、石英ガラス
（ｆｕｓｅｄｑｕａｒｔｚ ｇｌａｓｓ）基体５３上に
０．５μｍの厚みを持った単結晶Ｓｉ層５２を有する基
体が形成できた。
【０２５７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【０２５８】（実施例３４）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２５９】Ｐ型（１００）多孔質Ｓｉ基体５１上にプ
ラズマＣＶＤ法により、Ｓｉエピタキシャル層５２を５
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ｎｍ／ｓｅｃ
【０２６０】次に、このエピタキシャル層５２の表面に
光学研磨を施した５００℃近辺に軟化点のあるガラス基
体５３を重ねあわせ、窒素雰囲気中で４５０℃、０．５
時間加熱することにより、２つの基体を、強固に貼り合
わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を０．１μｍの
厚みに貼りあわせた２つの基体に被覆した。次いで多孔
質基体５１上の窒化膜５４のみを反応性イオンエッチン
グによって除去した。次いでＫＯＨ ６Ｍ溶液を用いて
多孔質化Ｓｉ基体をエッチング除去した。すると、２０
０ミクロンの厚みをもった多孔質化されたＳｉ基体は、
２分で除去された。Ｓｉ3Ｎ4層を除去した後には、低軟
化点ガラス基体５３上に５μｍの厚みを持った単結晶Ｓ
ｉ層５２が形成できた。
【０２６１】（実施例３５）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２６２】Ｐ型（１００）多孔質Ｓｉ基体５１上にバ
イアス スパッター法により、Ｓｉエピタキシャル層を
１．０ミクロンの厚みに成長させた。堆積条件は、以下
のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長速度：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０２６３】次に、このエピタキシャル層５２の表面に
光学研磨を施した５００℃近辺に軟化点のあるガラス基
体５３を重ねあわせ、窒素雰囲気中で４５０℃、０．５
時間加熱することにより、２つの基体を強固に貼り合わ
せた。減圧ＣＶＤ法によってＳｉ3Ｎ4を０．１μｍの厚
みに貼りあわせた２つの基体を被覆した。次いで、多孔
質基体上の窒化膜のみを反応性イオンエッチングによっ
て除去した。その後フッ硝酸酢酸溶液（１：３：８）を
用いて多孔質Ｓｉ基体５１をエッチング除去した。する
と、２００ミクロンの厚みをもった多孔質化されたＳｉ
基体５１は、２分で除去された。Ｓｉ3Ｎ4層５４を除去
した後には、低融点ガラス基体上に１．０μｍの厚みを
持った単結晶Ｓｉ層５２を有する基体が形成できた。ま
た、Ｓｉ3Ｎ4層の代わりに、アピエゾンワックスを被覆
した場合にも同様の効果があり、多孔質化されたＳｉ基
体５１のみを除去し得た。
【０２６４】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０２６５】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Ｓｉ層につ
き、ＭＯＳ ｃ−ｔ法を用いて少数キャリアーのライフ
タイムを測定したところ、２．０×１０-3ｓｅｃという
高い値を示した。
【０２６６】（実施例３６）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２６７】Ｐ型（１００）多孔質Ｓｉ基体５１上に液
相成長法により、Ｓｉエピタキシャル層を１０ミクロン
の厚みに成長させた。成長条件は、以下のとおりであ
る。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：２０分
【０２６８】次に、このエピタキシャル層５２の表面に
光学研磨を施した８００℃近辺に軟化点のあるガラス基
体５３を重ねあわせ、窒素雰囲気中で７５０℃、０．５
時間加熱することにより、２つの基体は、強固に貼り合
わされた。減圧ＣＶＤ法によってＳｉ3Ｎ4を０．１μｍ
の厚みで貼りあわせた２枚の基体を被覆した。その後多
孔質基体上の窒化膜のみを反応性イオンエッチングによ
って除去した。次いでフッ硝酸酢酸溶液（１：３：８）
を用いて多孔質Ｓｉ基体をエッチング除去した。する
と、２００ミクロンの厚みをもった多孔質化されたＳｉ
基体５１は、２分で除去された。Ｓｉ3Ｎ4層５４を除去
した後には、ガラス基体５３上に１０μｍの厚みを持っ
た単結晶Ｓｉ層５２を有する基体が形成できた。また、
Ｓｉ3Ｎ4層の代わりに、アピエゾンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基体の
みを完全に除去し得た。
【０２６９】（実施例３７）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２７０】Ｐ型（１００）多孔質Ｓｉ基体５１上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層５２を１．０
ミクロンの厚みで成長させた。堆積条件は、以下のとお
りである。 ソースガス：ＳｉＨ4 ８００ＳＣＣＭ キャリヤーガス：Ｈ2 １５０ｌ／ｍｉｎ． 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ
【０２７１】次に、このエピタキシャル層５２の表面に
光学研磨を施した溶融石英ガラス基体５３を重ねあわ
せ、窒素雰囲気中で８００℃、０．５時間加熱すること
により、２つの基体は、強固に貼り合わせた。
【０２７２】減圧ＣＶＤ法によってＳｉ3Ｎ4を０．１μ
ｍの厚みで堆積させて貼りあわせた２枚の基体を被覆し
た。その後、多孔質基体上の窒化膜のみを反応性イオン
エッチングによって除去した。次いでフッ硝酸酢酸溶液
を用いて多孔質Ｓｉ基体５１をエッチング除去した。す
ると、２００ミクロンの厚みをもった多孔質化されたＳ
ｉ基体は、２分で除去された。Ｓｉ3Ｎ4層を除去した後
には、石英ガラス基体５３上に１．０μｍの厚みを持っ
た単結晶Ｓｉ層５２を有する基体が形成できた。ソース
ガスとして、ＳｉＨ2Ｃｌ2をもちいた場合には、成長温
度を数十度上昇させる必要があるが、多孔質基体に特有
な増速エッチング特性は、維持された。
【０２７３】（実施例３８）直径４ｉｎｃｈで３００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１５１上
にＣＶＤ法により、Ｓｉエピタキシャル層１５２を１ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０２７４】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。又、この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎ．であり、３００ミクロンの厚みを持ったＰ
型（１００）Ｓｉ基体１５１全体は、３６分で多孔質化
された。前述したようにこの陽極化成では、Ｐ型（１０
０）Ｓｉ基体１５１のみが多孔質化され、Ｓｉエピタキ
シャル層１５２には変化がなかった。次に、このエピタ
キシャル層１５２の表面に光学研磨を施した溶融石英ガ
ラス基体１５４を重ねあわせ、窒素雰囲気中で８００
℃、０．５時間加熱することにより、２つの基体を強固
に貼り合わせた。減圧ＣＶＤ法によってＳｉ3Ｎ4を０．
１μｍの厚みで堆積させて、貼りあわせた２つの基体を
被覆した。その後、多孔質基体１５３上の窒化膜１５５
のみを反応性イオンエッチングによって除去した。次い
でフッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ
基体をエッチング除去した。すると、３００ミクロンの
厚みをもった多孔質化されたＳｉ基体１５３は、４分で
除去された。Ｓｉ3Ｎ4層１５５を除去した後には、石英
ガラス基体１５４上に１μｍの厚みを持った単結晶Ｓｉ
層１５２を有する基体が形成できた。透過電子顕微鏡に
よる断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入
されておらず、良好な結晶性が維持されていることが確
認された。
【０２７５】（実施例３９）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１５１上
にＣＶＤ法により、Ｓｉエピタキシャル層１５２を０．
５ミクロンの厚みに成長させた。堆積条件は、以下のと
おりである。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０２７６】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎ．であり２００ミクロンの厚みを持ったＰ型（１
００）Ｓｉ基体１５１全体は、２４分で多孔質化され
た。この陽極化成では、Ｐ型（１００）Ｓｉ基体のみが
多孔質化されＳｉエピタキシャル層１５２には変化がな
かった。
【０２７７】次に、このエピタキシャル層１５２の表面
に光学研磨を施した溶融石英ガラス基体１５４を重ねあ
わせ、窒素雰囲気中で８００℃、０．５時間加熱するこ
とにより、２つの基体を、強固に貼り合わせた。減圧Ｃ
ＶＤ法によってＳｉ3Ｎ4を０．１μｍの厚みで堆積させ
て、貼りあわせた２枚の基体を被覆した。その後、多孔
質基体１５３上の窒化膜１５５のみを反応性イオンエッ
チングによって除去した。次いでフッ硝酸酢酸溶液
（１：３：８）を用いて多孔質Ｓｉ基体をエッチング除
去した。すると、２００ミクロンの厚みをもった多孔質
化されたＳｉ基体１５３は、２分で除去された。Ｓｉ3
Ｎ4層１５５を除去した後には、ガラス基体１５４上に
０．５μｍの厚みを持った単結晶Ｓｉ層１５２を有する
基体が形成できた。透過電子顕微鏡による断面観察の結
果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良
好な結晶性が維持されていることが確認された。
【０２７８】（実施例４０）直径４ｉｎｃｈで３００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１５１の
表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１５
２を１ミクロンの厚みで形成した。Ｈ+注入量は、５×
１０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５０
％のＨＦ溶液中において陽極化成を施した。この時の電
流密度は、１００ｍＡ／ｃｍ2であった。この時の多孔
質化速度は、８．４μｍ／ｍｉｎ．であり、３００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１５１全体
は、３７分で多孔質化された。この陽極化成では、Ｐ型
（１００）Ｓｉ基体のみが多孔質化され、Ｎ型Ｓｉ層１
５２には変化がなかった。次に、このＮ型Ｓｉ層１５２
の表面に光学研磨を施した溶融石英ガラス基体１５４を
重ねあわせ、窒素雰囲気中で８００℃、０．５時間加熱
することにより、２つの基体を、強固に貼り合わせた。
【０２７９】減圧ＣＶＤ法によってＳｉ3Ｎ4を０．１μ
ｍの厚みに堆積させて貼りあわせた２枚の基体を被覆し
た。次いで、多孔質基体１５３上の窒化膜１５５のみを
反応性イオンエッチングによって除去した。次いでフッ
硝酸酢酸溶液を用いて多孔質Ｓｉ基体をエッチング除去
した。すると、３００ミクロンの厚みをもった多孔質化
されたＳｉ基体１５１は、４分で除去された。Ｓｉ3Ｎ4
層１５５を除去した後には、ガラス基体１５４上に１．
０μｍの厚みを持った単結晶Ｓｉ層１５２を有する基体
が形成できた。
【０２８０】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、４ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して６％以下に抑えられ
ていた。
【０２８１】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Ｓｉ層につ
き、ＭＯＳ ｃ−ｔ法を用いて少数キャリアーのライフ
タイムを測定したところ、２．２×１０-3ｓｅｃという
高い値を示した。
【０２８２】つまり、本発明によれば、ガラスに代表さ
れる光透過性絶縁物基体上にも、結晶性が単結晶ウエハ
ー並に優れたＳｉ結晶層を得るうえで、生産性、均一
性、制御性、経済性の面において優れた半導体基体の形
成方法を提供することができる。更に本発明によれば、
従来のＳＯＩデバイスの利点を活用し得、応用な範囲の
広い半導体基体の形成方法を提供することができる。
【０２８３】（実施例４１）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２８４】Ｐ型（１００）多孔質Ｓｉ基体６１上にＭ
ＢＥ法により、Ｓｉエピタキシャル層６２を０．５ミク
ロンの厚みに成長させた。堆積条件は、以下のとおりで
ある。 温度：７００℃ 圧力：１×１０-9Ｔｏｒｒ 成長速度：０．１ｎｍ／ｓｅｃ
【０２８５】次に、このエピタキシャル層６２の表面に
光学研磨を施した溶融石英ガラス基体６３を重ねあわ
せ、窒素雰囲気中で８００℃、０．５時間加熱すること
により、２つの基体を、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液を用いて多孔質Ｓｉ基体６１をエッチ
ング除去した。すると、２００ミクロンの厚みをもった
多孔質化されたＳｉ基体６１は、２分で除去された。石
英ガラス基体６３上に０．５μｍの厚みを持った単結晶
Ｓｉ層６２を有する基体が形成できた。透過電子顕微鏡
による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導
入されておらず、良好な結晶性が維持されていることが
確認された。
【０２８６】（実施例４２）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。Ｐ型（１００）多孔質Ｓｉ基
体６１上にプラズマＣＶＤ法により、Ｓｉエピタキシャ
ル層６２を５ミクロンの厚みで成長させた。堆積条件
は、以下のとおりである。 ガス：ＳｉＨ4 高周波電力：１００Ｗ 温度：８００℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：２．５ｎｍ／ｓｅｃ
【０２８７】次に、このエピタキシャル層６２の表面に
光学研磨を施した５００℃近辺に軟化点のあるガラス基
体を重ねあわせ、窒素雰囲気中で４５０℃、０．５時間
加熱することにより、２つの基体を、強固に貼り合わせ
た。次いでＫＯＨ．６Ｍ溶液を用いて多孔質化Ｓｉ基体
６１をエッチング除去した。すると、２００ミクロンの
厚みをもった多孔質化されたＳｉ基体６１は、２分で除
去された。低軟化点ガラス基体６３上に５μｍの厚みを
持った単結晶Ｓｉ層６２を有する基体が形成できた。
【０２８８】（実施例４３）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２８９】Ｐ型（１００）多孔質Ｓｉ基体６１上にバ
イアススパッター法により、Ｓｉエピタキシャル層６２
を１．０ミクロンの厚みに成長させた。堆積条件は、以
下のとおりである。 ＲＦ周波数：１００ＭＨｚ 高周波電力：６００Ｗ 温度：３００℃ Ａｒガス圧力：８×１０-3Ｔｏｒｒ 成長速度：１２０分 ターゲット直流バイアス：−２００Ｖ 基体直流バイアス：＋５Ｖ
【０２９０】次に、このエピタキシャル層６２の表面に
光学研磨を施した５００℃近辺に軟化点のあるガラス基
体６３を重ねあわせ、窒素雰囲気中で４５０℃、０．５
時間加熱することにより、２つの基体を強固に貼り合わ
せた。次いでＮａＯＨ ７Ｍ溶液を用いて多孔質Ｓｉ基
体６１をエッチング除去した。
【０２９１】前述したように通常のＳｉ単結晶の７Ｍ
ＮａＯＨ溶液にたいするエッチング速度は、約毎分１ミ
クロン弱程度であるが、多孔質層のエッチング速度はそ
の百倍ほど増速される。すなわち、２００ミクロンの厚
みをもった多孔質化されたＳｉ基体６１は、２分で除去
された。低融点ガラス基体６３上に１．０μｍの厚みを
持った単結晶Ｓｉ層６２を有する基体が形成できた。
【０２９２】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、３ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して５％以下に抑えられ
ていた。
【０２９３】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Ｓｉ層につ
き、ＭＯＳ ｃ−ｔ法を用いて少数キャリアーのライフ
タイムを測定したところ、２．１×１０-3ｓｅｃという
高い値を示した。
【０２９４】（実施例４４）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２９５】Ｐ型（１００）多孔質Ｓｉ基体６１上に液
相成長法により、Ｓｉエピタキシャル層６２を１０ミク
ロンの厚みに成長させた。成長条件は、以下のとおりで
ある。 溶媒：Ｓｎ 成長温度：９００℃ 成長雰囲気：Ｈ2 成長時間：２０分
【０２９６】次に、このエピタキシャル層６２の表面に
光学研磨を施した８００℃近辺に軟化点のあるガラス基
体６３を重ねあわせ、窒素雰囲気中で７５０℃、０．５
時間加熱することにより、２つの基体を、強固に貼り合
わせた。次いでフッ硝酸酢酸溶液を用いて多孔質Ｓｉ基
体６１をエッチング除去した。すると、２００ミクロン
の厚みをもった多孔質化されたＳｉ基体６１は、２分で
除去された。ガラス基体６３上に１０μｍの厚みを持っ
た単結晶Ｓｉ層６２を有する基体が形成できた。
【０２９７】（実施例４５）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１００ｍＡ／ｃｍ2であった。この時の
多孔質化速度は、８．４μｍ／ｍｉｎ．であり２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体全体は、
２４分で多孔質化された。
【０２９８】Ｐ型（１００）多孔質Ｓｉ基体６１上に減
圧ＣＶＤ法により、Ｓｉエピタキシャル層５２を１．０
ミクロンの厚みに成長させた。堆積条件は、以下のとお
りである。 ソースガス：ＳｉＨ4 ８００ＳＣＣＭ キャリヤーガス：Ｈ2 １５０ｌ／ｍｉｎ． 温度：８５０℃ 圧力：１×１０-2Ｔｏｒｒ 成長速度：３．３ｎｍ／ｓｅｃ
【０２９９】次に、このエピタキシャル層６２の表面に
光学研磨を施した溶融石英ガラス基体６３を重ねあわ
せ、窒素雰囲気中で８００℃、０．５時間加熱すること
により、２つの基体は、強固に貼り合わせた。次いで、
フッ硝酸酢酸溶液を用いて多孔質Ｓｉ基体６１をエッチ
ング除去した。すると、２００ミクロンの厚みをもった
多孔質化されたＳｉ基体６１は、２分で除去された。石
英ガラス基体６３上に１．０μｍの厚みを持った単結晶
Ｓｉ層６２を有する基体が形成できた。ソースガスとし
て、ＳｉＨ2Ｃｌ2をもちいた場合には、成長温度を数十
度上昇させる必要があるが、多孔質基体に特有な増速エ
ッチング特性は、維持された。
【０３００】（実施例４６）直径４ｉｎｃｈで３００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１６１上
にＣＶＤ法により、Ｓｉエピタキシャル層１６２を１ミ
クロンの厚みに成長させた。堆積条件は、以下のとおり
である。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：２ｍｉｎ．
【０３０１】この基体を５０％のＨＦ溶液中において陽
極化成を行った。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。又、この時の多孔質化速度は、８．４μ
ｍ／ｍｉｎであり３００ミクロンの厚みを持ったＰ型
（１００）Ｓｉ基体１６１全体は、３７分で多孔質化さ
れた。この陽極化成では、Ｐ型（１００）Ｓｉ基体１６
１のみが多孔質化され、Ｓｉエピタキシャル層１６２に
は変化がなかった。次に、このエピタキシャル層の表面
に光学研磨を施した溶融石英ガラス基体１６４を重ねあ
わせ、窒素雰囲気中で８００℃、０．５時間加熱するこ
とにより、２つの基体を、強固に貼り合わせた。次いで
フッ硝酸酢酸溶液（１：３：８）を用いて多孔質Ｓｉ基
体１６３をエッチング除去した。すると、３００ミクロ
ンの厚みをもった多孔質化されたＳｉ基体１６３は、４
分で除去された。石英ガラス基体１６４上に１μｍの厚
みを持った単結晶Ｓｉ層１６２を有する基体が形成でき
た。
【０３０２】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、４ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して７％以下に抑えられ
ていた。
【０３０３】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Ｓｉ層につ
き、ＭＯＳ ｃ−ｔ法を用いて少数キャリアーのライフ
タイムを測定したところ、２．０×１０-3ｓｅｃという
高い値を示した。
【０３０４】（実施例４７）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１６１上
にＣＶＤ法により、Ｓｉエピタキシャル層１６２を０．
５ミクロンの厚みで成長させた。堆積条件は、以下のと
おりである。 反応ガス流量：ＳｉＨ2Ｃｌ2 １０００ＳＣＣＭ Ｈ2 ２３０ｌ／ｍｉｎ． 温度：１０８０℃ 圧力：８０Ｔｏｒｒ 時間：１ｍｉｎ．
【０３０５】この基体に５０％のＨＦ溶液中において陽
極化成を施した。この時の電流密度は、１００ｍＡ／ｃ
ｍ2であった。この時の多孔質化速度は、８．４μｍ／
ｍｉｎであり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基体全体１６１は、２４分で多孔質化された。
この陽極化成では、Ｐ型（１００）Ｓｉ基体１６１のみ
が多孔質化されＳｉエピタキシャル層１６２には変化が
なかった。 次に、このエピタキシャル層１６２の表面
に光学研磨を施した溶融石英ガラス基体１６４を重ねあ
わせ、窒素雰囲気中で８００℃、０．５時間加熱するこ
とにより、２つの基体を、強固に貼り合わせた。次いで
フッ硝酸酢酸溶液を用いて多孔質Ｓｉ基体１６３をエッ
チング除去した。すると、２００ミクロンの厚みをもっ
た多孔質化されたＳｉ基体は、２分で除去された。ガラ
ス基体上に０．５μｍの厚みを持った単結晶Ｓｉ層が形
成できた。透過電子顕微鏡による断面観察の結果、Ｓｉ
層には新たな結晶欠陥は導入されておらず、良好な結晶
性が維持されていることが確認された。
【０３０６】（実施例４８）直径３ｉｎｃｈで２００ミ
クロンの厚みを持ったＰ型（１００）Ｓｉ基体１６１上
の表面にプロトンのイオン注入によって、Ｎ型Ｓｉ層１
６２を１ミクロンの厚みに形成した。Ｈ+注入量は、５
×１０15（ｉｏｎｓ／ｃｍ2）であった。この基体に５
０％のＨＦ溶液中において陽極化成を施した。この時の
電流密度は、１００ｍＡ／ｃｍ2であった。この時の多
孔質化速度は、８．４μｍ／ｍｉｎであり、２００ミク
ロンの厚みを持ったＰ型（１００）Ｓｉ基体１６１全体
は、２４分で多孔質化された。この陽極化成では、Ｐ型
（１００）Ｓｉ基体１６１のみが多孔質化されＮ型Ｓｉ
層１６２には変化がなかった。次に、このエピタキシャ
ル層１６２の表面に光学研磨を施した溶融石英ガラス基
体１６４を重ねあわせ、窒素雰囲気中で８００℃、０．
５時間加熱することにより、２つの基体を、強固に貼り
合わせた。次いでフッ硝酸酢酸溶液（１：３：８）を用
いて多孔質Ｓｉ基体１６３をエッチング除去した。する
と、２００ミクロンの厚みをもった多孔質化されたＳｉ
基体１６３は、２分で除去された。ガラス基体１６４上
に１．０μｍの厚みを持った単結晶Ｓｉ層１６２が形成
できた。透過電子顕微鏡による断面観察の結果、Ｓｉ層
には新たな結晶欠陥は導入されておらず、良好な結晶性
が維持されていることが確認された。
【０３０７】（実施例４９）直径６ｉｎｃｈで６００ミ
クロンの厚みを持ったＰ型（１００）単結晶Ｓｉ基体に
５０％のＨＦ溶液中において陽極化成を施した。この時
の電流密度は、１０ｍＡ／ｃｍ2であった。１０分で表
面に２０ミクロンの厚みを持った多孔質層が形成され
た。該Ｐ型（（１００）多孔質Ｓｉ基体上に減圧ＣＶＤ
法により、Ｓｉエピタキシャル層を０．５ミクロンの厚
みに成長させた。堆積条件は、以下のとおりである。 ガス：ＳｉＨ2Ｃｌ2（０．６ ｌ／ｍｉｎ）、Ｈ2（１
００ ｌ／ｍｉｎ） 温度：８５０℃ 圧力：５０Ｔｏｒｒ 成長速度：０．１μｍ／ｍｉｎ．
【０３０８】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化した。こうして得られた熱酸化膜上に０．８
ミクロンの酸化層を表面に有する別のシリコン基体を重
ねあわせ、窒素雰囲気中で９００℃、１．５時間加熱す
ることにより、２つの基体を強固に貼り合わせた。
【０３０９】そののちに、シリコン基体の裏面側から５
８０ミクロンの研削研磨を施し、多孔質層を表出させ
た。
【０３１０】プラズマＣＶＤ法によってＳｉ3Ｎ4を０．
１μｍの厚みに堆積させて、貼りあわせた２つの基体を
被覆した。次いで、多孔質基体上の窒化膜のみを反応性
イオンエッチングによって除去した。
【０３１１】その後、該貼り合わせた基体をフッ硝酸酢
酸溶液を用いて選択エッチングした。１５分後には、単
結晶Ｓｉ層だけがエッチングされずに残り、単結晶Ｓｉ
エッチング・ストップの材料として、多孔質Ｓｉ層は選
択エッチングされ、完全に除去された。
【０３１２】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１５分後でも４０
Å程度であり、多孔質層のエッチング速度との選択比は
非常に大きく、非多孔質Ｓｉ層におけるエッチング量は
実用上無視できる程度であった。Ｓｉ3Ｎ4層を除去した
後には、絶縁層を表面に有するシリコン基体上に０．５
μｍの厚みを持った単結晶Ｓｉ層が形成できた。
【０３１３】また、Ｓｉ3Ｎ4層の代わりに、アピエゾン
ワックス、或いは、エレクトロンワックスを被覆した場
合にも同様の効果があり、多孔質化されたＳｉ層のみを
完全に除去しえた。
【０３１４】又、得られた単結晶Ｓｉ層の厚みを走査型
エリプソメトリーを用いて調べたところ、６ｉｎｃｈウ
エハーの面内において単結晶Ｓｉ層の厚みの最大値と最
小値の差は、厚みの最大値に対して１０％以下に抑えら
れていた。
【０３１５】又、透過電子顕微鏡による単結晶Ｓｉ層の
平面観察の結果、転移欠陥密度は１×１０3／ｃｍ2以下
に抑えられており、単結晶Ｓｉ層形成工程において、新
たな結晶欠陥は導入されておらず、良好な結晶性が維持
されていることが確認された。又、単結晶Ｓｉ層につ
き、ＭＯＳ ｃ−ｔ法を用いて少数キャリアーのライフ
タイムを測定したところ、２．０×１０-3ｓｅｃという
高い値を示した。
【０３１６】
【発明の効果】以上、詳述したように、本発明の半導体
部材は、絶縁物上にキャリアライフタイムが大きく欠陥
の極めて少ない単結晶半導体領域を優れた膜厚の均一性
をもって有するものであり、種々の半導体デバイスに応
用可能なものである。又、本発明の半導体部材は高速応
答が可能で信頼性に富んだ半導体デバイスに応用可能で
ある。又、本発明の半導体部材は、高価なＳＯＳやＳＩ
ＭＯＸの代替足り得るものである。
【０３１７】本発明の半導体部材の製造方法は、絶縁物
上に結晶性が単結晶ウエハー並に優れたＳｉ結晶層を得
るうえで、生産性、均一性、制御性、経済性の面におい
て卓越した方法を提供するものである。
【０３１８】更に、本発明の半導体部材の製造方法によ
れば、従来のＳＯＩデバイスの利点を実現し、応用可能
な半導体部材の製造方法を提供することができる。
【０３１９】また、本発明の半導体部材の製造方法によ
れば、ＳＯＩ構造の大規模集積回路を作製する際にも、
高価なＳＯＳやＳＩＭＯＸの代替足り得る半導体部材の
製造方法を提供することができる。
【０３２０】本発明の半導体部材の製造方法は、実施例
にも詳細に記述したように、処理を短時間に効率良く行
うことが可能となり、その生産性と経済性に優れてい
る。
【図面の簡単な説明】
【図１】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図２】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図３】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図４】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図５】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図６】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図７】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図８】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図９】本発明の半導体部材の製造方法の工程の１例を
模式的に示した模式図である。
【図１０】本発明の半導体部材の製造方法の工程の１例
を模式的に示した模式図である。
【図１１】本発明の半導体部材の製造方法の工程の１例
を模式的に示した模式図である。
【図１２】本発明の半導体部材の製造方法の工程の１例
を模式的に示した模式図である。
【図１３】本発明の半導体部材の製造方法の工程の１例
を模式的に示した模式図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｃ３０Ｂ 25/02 Ｚ 9040−4Ｇ Ｈ０１Ｌ 21/02 Ｂ 8518−4Ｍ 21/306 Ｂ 7342−4Ｍ 21/316 Ｚ 8518−4Ｍ 21/76 Ｄ 9169−4Ｍ 27/12 Ｚ 8728−4Ｍ // Ｈ０１Ｌ 21/304 ３２１ Ｍ 8831−4Ｍ

Claims (127)

    【特許請求の範囲】
  1. 【請求項１】 多孔質単結晶半導体領域上に非多孔質単
    結晶半導体領域を配した部材を形成し、 前記非多孔質単結晶半導体領域の表面に、表面が絶縁性
    物質で構成された部材の表面を貼り合わせた後、 前記多孔質単結晶半導体領域をエッチングにより除去す
    ることを特徴とする半導体部材の製造方法。
  2. 【請求項２】 前記単結晶半導体はシリコンからなる請
    求項１に記載の半導体部材の製造方法。
  3. 【請求項３】 前記多孔質単結晶半導体領域はＰ型であ
    る請求項１に記載の半導体部材の製造方法。
  4. 【請求項４】 前記非多孔質単結晶半導体領域の厚さが
    ５０ミクロン以下である請求項１に記載の半導体部材の
    製造方法。
  5. 【請求項５】 前記貼り合わせの工程が窒素を含む雰囲
    気中で行われる請求項１に記載の半導体部材の製造方
    法。
  6. 【請求項６】 前記貼り合わせの工程が窒素を含む雰囲
    気中での加熱処理を含む請求項１に記載の半導体部材の
    製造方法。
  7. 【請求項７】 前記非多孔質単結晶半導体領域は、エピ
    タキシャル成長により形成される請求項１に記載の半導
    体部材の製造方法。
  8. 【請求項８】 前記非多孔質単結晶半導体領域は分子線
    エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ法、
    光ＣＶＤ法、液相成長法、バイアス・スパッター法から
    選ばれる方法によって形成される請求項１に記載の半導
    体部材の製造方法。
  9. 【請求項９】 前記多孔質単結晶半導体領域は陽極化成
    により非多孔質半導体単結晶領域を多孔質化したもので
    ある請求項１に記載の半導体部材の製造方法。
  10. 【請求項１０】 前記陽極化成はＨＦ溶液中で行われる
    請求項９に記載の半導体部材の製造方法。
  11. 【請求項１１】 前記非多孔質単結晶半導体領域は中性
    あるいはＮ型である請求項２に記載の半導体部材の製造
    方法。
  12. 【請求項１２】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項１
    １に記載の半導体部材の製造方法。
  13. 【請求項１３】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項１に記載の半導体部材
    の製造方法。
  14. 【請求項１４】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項１に記載
    の半導体部材の製造方法。
  15. 【請求項１５】 前記多孔質単結晶半導体領域のエッチ
    ングは前記貼り合わせられた部材どうしをエッチング防
    止材料で覆った状態で行われる請求項１に記載の半導体
    部材の製造方法。
  16. 【請求項１６】 前記エッチング防止材料は窒化珪素で
    ある請求項１５に記載の半導体部材の製造方法。
  17. 【請求項１７】 前記エッチング防止材料はアピエゾン
    ワックスである請求項１５に記載の半導体部材の製造方
    法。
  18. 【請求項１８】 多孔質単結晶半導体領域上に非多孔質
    単結晶半導体領域を配した部材を形成し、 前記部材の非多孔質層単結晶半導体側に絶縁性物質で構
    成された領域を形成した後、 前記絶縁性物質で構成された領域の表面に、表面が絶縁
    性物質で構成された部材の表面を貼り合わせ、前記多孔
    質単結晶半導体領域をエッチングにより除去することを
    特徴とする半導体部材の製造方法。
  19. 【請求項１９】 前記単結晶半導体はシリコンからなる
    請求項１８に記載の半導体部材の製造方法。
  20. 【請求項２０】 前記多孔質単結晶半導体領域はＰ型で
    ある請求項１８に記載の半導体部材の製造方法。
  21. 【請求項２１】 前記非多孔質単結晶半導体領域の厚さ
    が５０ミクロン以下である請求項１８に記載の半導体部
    材の製造方法。
  22. 【請求項２２】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項１８に記載の半導体部材の製造
    方法。
  23. 【請求項２３】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項１８に記載の半導体部
    材の製造方法。
  24. 【請求項２４】 前記非多孔質単結晶半導体領域は、エ
    ピタキシャル成長により形成される請求項１８に記載の
    半導体部材の製造方法。
  25. 【請求項２５】 前記非多孔質単結晶半導体領域は分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、液相成長法、バイアス・スパッター法
    から選ばれる方法によって形成される請求項１８に記載
    の半導体部材の製造方法。
  26. 【請求項２６】 前記多孔質単結晶半導体領域は陽極化
    成により非多孔質半導体単結晶領域を多孔質化したもの
    である請求項１８に記載の半導体部材の製造方法。
  27. 【請求項２７】 前記陽極化成はＨＦ溶液中で行われる
    請求項１８に記載の半導体部材の製造方法。
  28. 【請求項２８】 前記非多孔質単結晶半導体領域は中性
    あるいはＮ型である請求項１９に記載の半導体部材の製
    造方法。
  29. 【請求項２９】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項２
    ８に記載の半導体部材の製造方法。
  30. 【請求項３０】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項１８に記載の半導体部
    材の製造方法。
  31. 【請求項３１】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項１８に記
    載の半導体部材の製造方法。
  32. 【請求項３２】 前記多孔質単結晶半導体領域のエッチ
    ングは前記貼り合わせられた部材どうしをエッチング防
    止材料で覆った状態で行われる請求項１８に記載の半導
    体部材の製造方法。
  33. 【請求項３３】 前記エッチング防止材料は窒化珪素で
    ある請求項３２に記載の半導体部材の製造方法。
  34. 【請求項３４】 前記エッチング防止材料はアピエゾン
    ワックスである請求項３２に記載の半導体部材の製造方
    法。
  35. 【請求項３５】 非多孔質単結晶半導体部材を多孔質化
    して多孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に非多孔質単結晶半導体領
    域を形成する工程と、該非多孔質層単結晶半導体領域の
    表面に、表面が絶縁性物質で構成された部材を貼り合わ
    せる工程と、 前記多孔質単結晶半導体領域をエッチングにより除去す
    る工程と、 を有することを特徴とする半導体部材の製造方法。
  36. 【請求項３６】 前記単結晶半導体はシリコンからなる
    請求３５に記載の半導体部材の製造方法。
  37. 【請求項３７】 前記多孔質単結晶半導体領域はＰ型で
    ある請求項３５に記載の半導体部材の製造方法。
  38. 【請求項３８】 前記非多孔質単結晶半導体領域の厚さ
    が５０ミクロン以下である請求項３５に記載の半導体部
    材の製造方法。
  39. 【請求項３９】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項３５に記載の半導体部材の製造
    方法。
  40. 【請求項４０】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項３５に記載の半導体部
    材の製造方法。
  41. 【請求項４１】 前記非多孔質単結晶半導体領域は、エ
    ピタキシャル成長により形成される請求項３５に記載の
    半導体部材の製造方法。
  42. 【請求項４２】 前記非多孔質単結晶半導体領域は分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、液相成長法、バイアス・スパッター法
    から選ばれる方法によって形成される請求項３５に記載
    の半導体部材の製造方法。
  43. 【請求項４３】 前記多孔質単結晶半導体領域は陽極化
    成により形成されたものである請求項３５に記載の半導
    体部材の製造方法。
  44. 【請求項４４】 前記陽極化成はＨＦ溶液中で行われる
    請求項４３に記載の半導体部材の製造方法。
  45. 【請求項４５】 前記非多孔質単結晶半導体領域は中性
    あるいはＮ型である請求項３６に記載の半導体部材の製
    造方法。
  46. 【請求項４６】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項４
    ５に記載の半導体部材の製造方法。
  47. 【請求項４７】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項３５に記載の半導体部
    材の製造方法。
  48. 【請求項４８】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項３５に記
    載の半導体部材の製造方法。
  49. 【請求項４９】 非多孔質単結晶半導体部材を多孔質化
    して多孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に非多孔質単結晶半導体領
    域を形成する工程と、 該非多孔質単結晶半導体領域側に絶縁性物質で構成され
    た領域を形成する工程と、 該絶縁性物質で構成された領域の表面に、表面が絶縁性
    物質で構成された部材の表面を貼り合わせる工程と、 前記多孔質単結晶半導体領域をエッチングにより除去す
    る工程と、 を有することを特徴とする半導体部材の製造方法。
  50. 【請求項５０】 前記単結晶半導体はシリコンからなる
    請求４９に記載の半導体部材の製造方法。
  51. 【請求項５１】 前記多孔質単結晶半導体領域はＰ型で
    ある請求項４９に記載の半導体部材の製造方法。
  52. 【請求項５２】 前記非多孔質単結晶半導体領域の厚さ
    が５０ミクロン以下である請求項４９に記載の半導体部
    材の製造方法。
  53. 【請求項５３】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項４９に記載の半導体部材の製造
    方法。
  54. 【請求項５４】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項４９に記載の半導体部
    材の製造方法。
  55. 【請求項５５】 前記非多孔質単結晶半導体領域は、エ
    ピタキシャル成長により形成される請求項４９に記載の
    半導体部材の製造方法。
  56. 【請求項５６】 前記非多孔質単結晶半導体領域は分子
    線エピタキシャル法、プラズマＣＶＤ法、減圧ＣＶＤ
    法、光ＣＶＤ法、液相成長法、バイアス・スパッター法
    から選ばれる方法によって形成される請求項４９に記載
    の半導体部材の製造方法。
  57. 【請求項５７】 前記多孔質単結晶半導体領域は陽極化
    成により形成されたものである請求項４９に記載の半導
    体部材の製造方法。
  58. 【請求項５８】 前記陽極化成はＨＦ溶液中で行われる
    請求項５７に記載の半導体部材の製造方法。
  59. 【請求項５９】 前記非多孔質単結晶半導体領域は中性
    あるいはＮ型である請求項５０に記載の半導体部材の製
    造方法。
  60. 【請求項６０】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項５
    ９に記載の半導体部材の製造方法。
  61. 【請求項６１】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項４９に記載の半導体部
    材の製造方法。
  62. 【請求項６２】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項４９に記
    載の半導体部材の製造方法。
  63. 【請求項６３】 第１の非多孔質単結晶半導体領域を部
    分的に多孔質化して多孔質単結晶半導体領域と、第２の
    非多孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に第３の非多孔質単結晶半
    導体領域を形成する工程と、 該第３の非多孔質層単結晶半導体領域の表面に、表面が
    絶縁性物質で構成された部材の表面を貼り合わせる工程
    と、 前記第２の非多孔質単結晶半導体を機械的研磨により除
    去し、前記多孔質単結晶半導体領域をエッチングにより
    除去する工程と、 を有することを特徴とする半導体部材の製造方法。
  64. 【請求項６４】 前記単結晶半導体はシリコンからなる
    請求６３に記載の半導体部材の製造方法。
  65. 【請求項６５】 前記多孔質単結晶半導体領域はＰ型で
    ある請求項６３に記載の半導体部材の製造方法。
  66. 【請求項６６】 前記第３の非多孔質単結晶半導体領域
    の厚さが５０ミクロン以下である請求項６３に記載の半
    導体部材の製造方法。
  67. 【請求項６７】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項６３に記載の半導体部材の製造
    方法。
  68. 【請求項６８】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項６３に記載の半導体部
    材の製造方法。
  69. 【請求項６９】 前記第３の非多孔質単結晶半導体領域
    は、エピタキシャル成長により形成される請求項６３に
    記載の半導体部材の製造方法。
  70. 【請求項７０】 前記第３の非多孔質単結晶半導体領域
    は分子線エピタキシャル法、プラズマＣＶＤ法、減圧Ｃ
    ＶＤ法、光ＣＶＤ法、液相成長法、バイアス・スパッタ
    ー法から選ばれる方法によって形成される請求項６３に
    記載の半導体部材の製造方法。
  71. 【請求項７１】 前記多孔質単結晶半導体領域は陽極化
    成により形成されたものである請求項６３に記載の半導
    体部材の製造方法。
  72. 【請求項７２】 前記陽極化成はＨＦ溶液中で行われる
    請求項７１に記載の半導体部材の製造方法。
  73. 【請求項７３】 前記第３の非多孔質単結晶半導体領域
    は中性あるいはＮ型である請求項６４に記載の半導体部
    材の製造方法。
  74. 【請求項７４】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項７
    ３に記載の半導体部材の製造方法。
  75. 【請求項７５】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項１に記載の半導体部材
    の製造方法。
  76. 【請求項７６】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項６３に記
    載の半導体部材の製造方法。
  77. 【請求項７７】 第１の非多孔質単結晶半導体領域の一
    部を多孔質化して多孔質単結晶半導体領域と第２の非多
    孔質単結晶半導体領域を形成する工程と、 該多孔質単結晶半導体領域上に第３の非多孔質単結晶半
    導体領域を形成する工程と、 該第３の非多孔質単結晶半導体領域側に絶縁性物質で構
    成された領域を形成する工程と、 該絶縁絶縁性物質で構成された領域の表面に、表面が絶
    縁性物質で構成された部材の表面を貼り合わせる工程
    と、 前記第２の非多孔質単結晶半導体を機械的研磨により除
    去し、前記多孔質単結晶半導体領域をエッチングにより
    除去する工程と、 を有することを特徴とする半導体部材の製造方法。
  78. 【請求項７８】 前記単結晶半導体はシリコンからなる
    請求項７７に記載の半導体部材の製造方法。
  79. 【請求項７９】 前記多孔質単結晶半導体領域はＰ型で
    ある請求項７７に記載の半導体部材の製造方法。
  80. 【請求項８０】 前記第３の非多孔質単結晶半導体領域
    の厚さが５０ミクロン以下である請求項７７に記載の半
    導体部材の製造方法。
  81. 【請求項８１】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項７７に記載の半導体部材の製造
    方法。
  82. 【請求項８２】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項７７に記載の半導体部
    材の製造方法。
  83. 【請求項８３】 前記第３の非多孔質単結晶半導体領域
    は、エピタキシャル成長により形成される請求項７７に
    記載の半導体部材の製造方法。
  84. 【請求項８４】 前記第３の非多孔質単結晶半導体領域
    は分子線エピタキシャル法、プラズマＣＶＤ法、減圧Ｃ
    ＶＤ法、光ＣＶＤ法、液相成長法、バイアス・スパッタ
    ー法から選ばれる方法によって形成される請求項７７に
    記載の半導体部材の製造方法。
  85. 【請求項８５】 前記多孔質単結晶半導体領域は陽極化
    成により形成されたものである請求項１に記載の半導体
    部材の製造方法。
  86. 【請求項８６】 前記陽極化成はＨＦ溶液中で行われる
    請求項８５に記載の半導体部材の製造方法。
  87. 【請求項８７】 前記第３の非多孔質単結晶半導体領域
    は中性あるいはＮ型である請求項７８に記載の半導体部
    材の製造方法。
  88. 【請求項８８】 前記Ｎ型のシリコンはプロトン照射ま
    たはエピタキシャル成長により形成されている請求項８
    ７に記載の半導体部材の製造方法。
  89. 【請求項８９】 前記表面が絶縁性物質で構成された部
    材は光透過性材料からなる請求項７７に記載の半導体部
    材の製造方法。
  90. 【請求項９０】 前記表面が絶縁性物質で構成された部
    材は表面を酸化したシリコン基体である請求項７７に記
    載の半導体部材の製造方法。
  91. 【請求項９１】 第１の導電型の第１の単結晶半導体領
    域上に、第２の導電型の第２の単結晶半導体領域を形成
    する工程と、 前記第１の単結晶半導体領域を多孔質化して多孔質単結
    晶半導体領域を形成する工程と、 前記第２の単結晶半導体領域の表面に、表面が絶縁性物
    質で構成された部材の表面を貼り合わせる工程と、 前記多孔質単結晶半導体領域をエッチングにより除去す
    る工程と、 を有することを特徴とする半導体部材の製造方法。
  92. 【請求項９２】 前記単結晶半導体はシリコンからなる
    請求９１に記載の半導体部材の製造方法。
  93. 【請求項９３】 前記第１の非単結晶半導体領域はＰ型
    である請求項９１に記載の半導体部材の製造方法。
  94. 【請求項９４】 前記貼り合わせの工程が窒素を含む雰
    囲気中での加熱処理を含む請求項９１に記載の半導体部
    材の製造方法。
  95. 【請求項９５】 前記貼り合わせの工程が窒素を含む雰
    囲気中で行われる請求項９１に記載の半導体部材の製造
    方法。
  96. 【請求項９６】 前記第２の非多孔質単結晶半導体領域
    は、エピタキシャル成長により形成される請求項９１に
    記載の半導体部材の製造方法。
  97. 【請求項９７】 前記第２の非多孔質単結晶半導体領域
    は分子線エピタキシャル法、プラズマＣＶＤ法、減圧Ｃ
    ＶＤ法、光ＣＶＤ法、液相成長法、バイアス・スパッタ
    ー法から選ばれる方法によって形成される請求項９１に
    記載の半導体部材の製造方法。
  98. 【請求項９８】 前記多孔質単結晶半導体領域は陽極化
    成により形成されたものである請求項９１に記載の半導
    体部材の製造方法。
  99. 【請求項９９】 前記陽極化成はＨＦ溶液中で行われる
    請求項９８に記載の半導体部材の製造方法。
  100. 【請求項１００】 前記第２の非多孔質単結晶半導体領
    域は中性あるいはＮ型である請求項９２に記載の半導体
    部材の製造方法。
  101. 【請求項１０１】 前記Ｎ型のシリコンはプロトン照射
    またはエピタキシャル成長により形成されている請求項
    １００に記載の半導体部材の製造方法。
  102. 【請求項１０２】 前記表面が絶縁性物質で構成された
    部材は光透過性材料からなる請求項９１に記載の半導体
    部材の製造方法。
  103. 【請求項１０３】 前記表面が絶縁性物質で構成された
    部材は表面を酸化したシリコン基体である請求項９１に
    記載の半導体部材の製造方法。
  104. 【請求項１０４】 第１の導電型の第１の単結晶半導体
    領域上に、第２の導電型の第２の単結晶半導体領域を形
    成する工程と、 前記第１の単結晶半導体領域を多孔質化して多孔質単結
    晶半導体領域を形成する工程と、 前記第２の単結晶半導体領域側に絶縁性物質で構成され
    た領域を形成する工程と、 前記絶縁性物質で構成された領域の表面に、表面が絶縁
    性物質で構成された部材を貼り合わせる工程と、 前記多孔質単結晶半導体領域をエッチングにより除去す
    る工程と、 を有することを特徴とする半導体部材の製造方法。
  105. 【請求項１０５】 前記単結晶半導体はシリコンからな
    る請求１０４に記載の半導体部材の製造方法。
  106. 【請求項１０６】 前記第１の非単結晶半導体領域はＰ
    型である請求項１０４に記載の半導体部材の製造方法。
  107. 【請求項１０７】 前記非多孔質単結晶半導体領域の厚
    さが５０ミクロン以下である請求項１０４に記載の半導
    体部材の製造方法。
  108. 【請求項１０８】 前記貼り合わせの工程が窒素を含む
    雰囲気中で行われる請求項１０４に記載の半導体部材の
    製造方法。
  109. 【請求項１０９】 前記貼り合わせの工程が窒素を含む
    雰囲気中での加熱処理を含む請求項１０４に記載の半導
    体部材の製造方法。
  110. 【請求項１１０】 前記第２の非多孔質単結晶半導体領
    域は、エピタキシャル成長により形成される請求項１０
    ４に記載の半導体部材の製造方法。
  111. 【請求項１１１】 前記第２の非多孔質単結晶半導体領
    域は分子線エピタキシャル法、プラズマＣＶＤ法、減圧
    ＣＶＤ法、光ＣＶＤ法、液相成長法、バイアス・スパッ
    ター法から選ばれる方法によって形成される請求項１０
    ４に記載の半導体部材の製造方法。
  112. 【請求項１１２】 前記多孔質単結晶半導体領域は陽極
    化成により形成されたものである請求項１０４に記載の
    半導体部材の製造方法。
  113. 【請求項１１３】 前記陽極化成はＨＦ溶液中で行われ
    る請求項１０４に記載の半導体部材の製造方法。
  114. 【請求項１１４】 前記第２の非多孔質単結晶半導体領
    域は中性あるいはＮ型である請求項１０５に記載の半導
    体部材の製造方法。
  115. 【請求項１１５】 前記Ｎ型のシリコンはプロトン照射
    またはエピタキシャル成長により形成されている請求項
    １１４に記載の半導体部材の製造方法。
  116. 【請求項１１６】 前記表面が絶縁性物質で構成された
    部材は光透過性材料からなる請求項１０４に記載の半導
    体部材の製造方法。
  117. 【請求項１１７】 前記表面が絶縁性物質で構成された
    部材は表面を酸化したシリコン基体である請求項１０４
    に記載の半導体部材の製造方法。
  118. 【請求項１１８】 多孔質単結晶半導体領域上に非多孔
    質単結晶半導体領域を配した第１の部材と、 前記非多孔質単結晶半導体領域の表面に、絶縁性物質で
    構成された表面が貼り合わせられた第２の部材と、 を有することを特徴とする半導体部材
  119. 【請求項１１９】 前記単結晶半導体はシリコンからな
    る請求項１１８に記載の半導体部材の製造方法。
  120. 【請求項１２０】 前記多孔質単結晶半導体領域はＰ型
    である請求項１１８に記載の半導体部材。
  121. 【請求項１２１】 前記非多孔質単結晶半導体領域の厚
    さが５０ミクロン以下である請求項１１８に記載の半導
    体部材の製造方法。
  122. 【請求項１２２】 多孔質単結晶半導体領域上に非多孔
    質単結晶半導体領域と、絶縁性物質で構成された領域と
    をこの順に配した第１の部材と、 前記絶縁性物質で構成された領域の表面に、絶縁性物質
    で構成された領域を介して貼り合わせられた第２の部材
    と、 を有することを特徴とする半導体部材。
  123. 【請求項１２３】 前記単結晶半導体はシリコンからな
    る請求項１２２に記載の半導体部材。
  124. 【請求項１２４】 前記多孔質単結晶半導体領域はＰ型
    である請求項１２２に記載の半導体部材。
  125. 【請求項１２５】 前記非多孔質単結晶半導体領域の厚
    さが５０ミクロン以下である請求項１２２に記載の半導
    体部材の製造方法。
  126. 【請求項１２６】 絶縁性物質で構成された領域上に非
    多孔質シリコン単結晶半導体領域を配した半導体部材で
    あって、 前記非多孔質シリコン単結晶半導体領域における転移欠
    陥密度が２．０×１０4／ｃｍ2以下、キャリアーのライ
    フタイムが５．０×１０-4ｓｅｃ以上であることを特徴
    とする半導体部材。
  127. 【請求項１２７】 絶縁性物質で構成された領域上に非
    多孔質シリコン単結晶半導体領域を配した半導体部材で
    あって、 前記非多孔質シリコン単結晶半導体領域における転移欠
    陥密度が２．０×１０4／ｃｍ2以下、キャリアーのライ
    フタイムが５．０×１０-4ｓｅｃ以上であり、且つ、前
    記シリコン単結晶半導体領域の厚みの最大値と最小値の
    差が前記最大値の１０％以下であることを特徴とする半
    導体部材。
JP3194138A 1990-08-03 1991-08-02 半導体部材及び半導体部材の製造方法 Expired - Fee Related JP2608351B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3194138A JP2608351B2 (ja) 1990-08-03 1991-08-02 半導体部材及び半導体部材の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2-206548 1990-08-03
JP20654890 1990-08-03
JP3194138A JP2608351B2 (ja) 1990-08-03 1991-08-02 半導体部材及び半導体部材の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8285165A Division JPH09121039A (ja) 1996-10-28 1996-10-28 半導体部材

Publications (2)

Publication Number Publication Date
JPH0521338A true JPH0521338A (ja) 1993-01-29
JP2608351B2 JP2608351B2 (ja) 1997-05-07

Family

ID=26508330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3194138A Expired - Fee Related JP2608351B2 (ja) 1990-08-03 1991-08-02 半導体部材及び半導体部材の製造方法

Country Status (1)

Country Link
JP (1) JP2608351B2 (ja)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757377A2 (en) * 1995-08-02 1997-02-05 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same
US5966620A (en) * 1996-11-15 1999-10-12 Canon Kabshiki Kaisha Process for producing semiconductor article
EP0975012A2 (en) * 1998-07-23 2000-01-26 Canon Kabushiki Kaisha Porous silicon with uniform pore size distribution
KR100249456B1 (ko) * 1995-07-13 2000-03-15 미다라이 후지오 반도체기판의 제조방법
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6100165A (en) * 1996-11-15 2000-08-08 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6136684A (en) * 1995-07-21 2000-10-24 Canon Kabushiki Kaisha Semiconductor substrate and process for production thereof
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US6190937B1 (en) 1996-12-27 2001-02-20 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US6258240B1 (en) 1997-12-26 2001-07-10 Canon Kabushiki Kaisha Anodizing apparatus and method
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6335269B1 (en) 1998-09-04 2002-01-01 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6376332B1 (en) 1999-02-02 2002-04-23 Canon Kabushiki Kaisha Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6417069B1 (en) 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US6427748B1 (en) 1998-07-27 2002-08-06 Canon Kabushiki Kaisha Sample processing apparatus and method
US6527031B1 (en) 1998-11-06 2003-03-04 Canon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
US6547938B1 (en) 1999-03-25 2003-04-15 Canon Kabushiki Kaisha Anodizing apparatus, utilizing a perforated negative electrode
US6566255B2 (en) 2000-09-28 2003-05-20 Canon Kabushiki Kaisha SOI annealing method and SOI manufacturing method
US6593211B2 (en) 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6605518B1 (en) 1999-04-30 2003-08-12 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
EP0940483A3 (en) * 1998-02-26 2003-08-13 Canon Kabushiki Kaisha Anodizing method and apparatus and semiconductor substrate manufacturing method
US6609446B1 (en) 1999-02-02 2003-08-26 Canon Kabushiki Kaisha Separating apparatus, separating method, and method of manufacturing semiconductor substrate
US6624047B1 (en) 1999-02-02 2003-09-23 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
US6629539B1 (en) 1998-11-06 2003-10-07 Canon Kabushiki Kaisha Sample processing system
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6653206B2 (en) 2000-07-31 2003-11-25 Canon Kabushiki Kaisha Method and apparatus for processing composite member
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
US6712288B2 (en) 2000-08-25 2004-03-30 Canon Kabushiki Kaisha Method and apparatus for separating sample
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US6825099B2 (en) 2001-06-29 2004-11-30 Canon Kabushiki Kaisha Method and apparatus for separating member
US6833312B2 (en) 2001-05-25 2004-12-21 Canon Kabushiki Kaisha Plate member separating apparatus and method
US6852187B2 (en) 2001-06-29 2005-02-08 Canon Kabushiki Kaisha Method and apparatus for separating member
US6867110B2 (en) 2001-05-25 2005-03-15 Canon Kabushiki Kaisha Separating apparatus and processing method for plate member
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US7245002B2 (en) 1998-02-04 2007-07-17 Canon Kabushiki Kaisha Semiconductor substrate having a stepped profile
US7333196B2 (en) 2004-03-22 2008-02-19 Canon Kabushiki Kaisha Evaluation apparatus and evaluation method
US7368332B2 (en) 2004-12-15 2008-05-06 Canon Kabushiki Kaisha SOI substrate manufacturing method
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
JP2013016791A (ja) * 2011-06-10 2013-01-24 Sumitomo Chemical Co Ltd 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
JP2013016789A (ja) * 2011-06-10 2013-01-24 Sumitomo Chemical Co Ltd 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
FR3085538A1 (fr) 2018-09-05 2020-03-06 Sumco Corporation Tranche soi et son procede de production

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
US20010038153A1 (en) 2000-01-07 2001-11-08 Kiyofumi Sakaguchi Semiconductor substrate and process for its production
JP2002110688A (ja) 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2004134672A (ja) 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
JP2007297657A (ja) 2006-04-28 2007-11-15 Canon Inc 吸着パット及び基板処理装置
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices

Cited By (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
KR100249456B1 (ko) * 1995-07-13 2000-03-15 미다라이 후지오 반도체기판의 제조방법
US6136684A (en) * 1995-07-21 2000-10-24 Canon Kabushiki Kaisha Semiconductor substrate and process for production thereof
EP0757377A2 (en) * 1995-08-02 1997-02-05 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same
EP0757377B1 (en) * 1995-08-02 2003-04-09 Canon Kabushiki Kaisha Semiconductor substrate and fabrication method for the same
US6100165A (en) * 1996-11-15 2000-08-08 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
US5966620A (en) * 1996-11-15 1999-10-12 Canon Kabshiki Kaisha Process for producing semiconductor article
US6100166A (en) * 1996-12-18 2000-08-08 Canon Kabushiki Kaisha Process for producing semiconductor article
US6534382B1 (en) 1996-12-18 2003-03-18 Canon Kabushiki Kaisha Process for producing semiconductor article
US6190937B1 (en) 1996-12-27 2001-02-20 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US6756289B1 (en) 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
US6746559B2 (en) 1997-03-27 2004-06-08 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6475323B1 (en) 1997-03-27 2002-11-05 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6258240B1 (en) 1997-12-26 2001-07-10 Canon Kabushiki Kaisha Anodizing apparatus and method
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6429095B1 (en) 1997-12-26 2002-08-06 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US7245002B2 (en) 1998-02-04 2007-07-17 Canon Kabushiki Kaisha Semiconductor substrate having a stepped profile
EP0940483A3 (en) * 1998-02-26 2003-08-13 Canon Kabushiki Kaisha Anodizing method and apparatus and semiconductor substrate manufacturing method
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
US6180497B1 (en) 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
EP0975012A3 (en) * 1998-07-23 2003-10-08 Canon Kabushiki Kaisha Porous silicon with uniform pore size distribution
EP0975012A2 (en) * 1998-07-23 2000-01-26 Canon Kabushiki Kaisha Porous silicon with uniform pore size distribution
US6609553B2 (en) 1998-07-27 2003-08-26 Canon Kabushiki Kaisha Sample processing apparatus and method
US6427748B1 (en) 1998-07-27 2002-08-06 Canon Kabushiki Kaisha Sample processing apparatus and method
US6773534B2 (en) 1998-07-27 2004-08-10 Canon Kabushiki Kaisha Sample processing apparatus and method
US6593211B2 (en) 1998-09-04 2003-07-15 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6335269B1 (en) 1998-09-04 2002-01-01 Canon Kabushiki Kaisha Semiconductor substrate and method for producing the same
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US6527031B1 (en) 1998-11-06 2003-03-04 Canon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6629539B1 (en) 1998-11-06 2003-10-07 Canon Kabushiki Kaisha Sample processing system
US6971432B2 (en) 1998-11-06 2005-12-06 Canon Kabushiki Kaisha Sample processing system
US7579257B2 (en) 1998-11-06 2009-08-25 Canon Kabuhsiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6672358B2 (en) 1998-11-06 2004-01-06 Canon Kabushiki Kaisha Sample processing system
US6609446B1 (en) 1999-02-02 2003-08-26 Canon Kabushiki Kaisha Separating apparatus, separating method, and method of manufacturing semiconductor substrate
US6624047B1 (en) 1999-02-02 2003-09-23 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
US6426270B1 (en) 1999-02-02 2002-07-30 Canon Kabushiki Kaisha Substrate processing method and method of manufacturing semiconductor substrate
US6900114B2 (en) 1999-02-02 2005-05-31 Canon Kabushiki Kaisha Separating apparatus, separating method, and method of manufacturing semiconductor substrate
US6376332B1 (en) 1999-02-02 2002-04-23 Canon Kabushiki Kaisha Composite member and separating method therefor, bonded substrate stack and separating method therefor, transfer method for transfer layer, and SOI substrate manufacturing method
US6417069B1 (en) 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US7014748B2 (en) 1999-03-25 2006-03-21 Canon Kabushiki Kaisha Anodizing method, substrate processing method, and substrate manufacturing method
US6547938B1 (en) 1999-03-25 2003-04-15 Canon Kabushiki Kaisha Anodizing apparatus, utilizing a perforated negative electrode
US6605518B1 (en) 1999-04-30 2003-08-12 Canon Kabushiki Kaisha Method of separating composite member and process for producing thin film
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6979629B2 (en) 2000-07-31 2005-12-27 Canon Kabushiki Kaisha Method and apparatus for processing composite member
US6653206B2 (en) 2000-07-31 2003-11-25 Canon Kabushiki Kaisha Method and apparatus for processing composite member
US7017830B2 (en) 2000-08-25 2006-03-28 Canon Kabushiki Kaisha Method and apparatus for separating sample
US6712288B2 (en) 2000-08-25 2004-03-30 Canon Kabushiki Kaisha Method and apparatus for separating sample
US6566255B2 (en) 2000-09-28 2003-05-20 Canon Kabushiki Kaisha SOI annealing method and SOI manufacturing method
US6660606B2 (en) 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
US6946052B2 (en) 2001-05-25 2005-09-20 Canon Kabushiki Kaisha Separating apparatus and processing method for plate member
US6833312B2 (en) 2001-05-25 2004-12-21 Canon Kabushiki Kaisha Plate member separating apparatus and method
US6867110B2 (en) 2001-05-25 2005-03-15 Canon Kabushiki Kaisha Separating apparatus and processing method for plate member
US6852187B2 (en) 2001-06-29 2005-02-08 Canon Kabushiki Kaisha Method and apparatus for separating member
US6946046B2 (en) 2001-06-29 2005-09-20 Canon Kabushiki Kaisha Method and apparatus for separating member
US6825099B2 (en) 2001-06-29 2004-11-30 Canon Kabushiki Kaisha Method and apparatus for separating member
US7333196B2 (en) 2004-03-22 2008-02-19 Canon Kabushiki Kaisha Evaluation apparatus and evaluation method
US7468792B2 (en) 2004-03-22 2008-12-23 Canon Kabushiki Kaisha Evaluation apparatus and evaluation method
US7396734B2 (en) 2004-05-31 2008-07-08 Canon Kabushiki Kaisha Substrate manufacturing method
US7642112B2 (en) 2004-09-09 2010-01-05 Canon Kabushiki Kaisha Method of manufacturing bonded substrate stack
US7368332B2 (en) 2004-12-15 2008-05-06 Canon Kabushiki Kaisha SOI substrate manufacturing method
JP2013016791A (ja) * 2011-06-10 2013-01-24 Sumitomo Chemical Co Ltd 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
JP2013016789A (ja) * 2011-06-10 2013-01-24 Sumitomo Chemical Co Ltd 半導体デバイス、半導体基板、半導体基板の製造方法および半導体デバイスの製造方法
FR3085538A1 (fr) 2018-09-05 2020-03-06 Sumco Corporation Tranche soi et son procede de production

Also Published As

Publication number Publication date
JP2608351B2 (ja) 1997-05-07

Similar Documents

Publication Publication Date Title
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
EP0747935B1 (en) Process for preparing an SOI-member
JP3261685B2 (ja) 半導体素子基体及びその作製方法
JP3250673B2 (ja) 半導体素子基体とその作製方法
JP3214631B2 (ja) 半導体基体及びその作製方法
JP3112126B2 (ja) 半導体物品の製造方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2910001B2 (ja) 半導体基材及びその作製方法
JP2901031B2 (ja) 半導体基材及びその作製方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JP3119384B2 (ja) 半導体基板及びその作製方法
JPH09121039A (ja) 半導体部材
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JP3237889B2 (ja) 半導体基体及びその作製方法
JP3112100B2 (ja) 半導体基材の作製方法
JP3112102B2 (ja) 半導体装置
JP3112101B2 (ja) 半導体基材の作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH04349621A (ja) 半導体基材の作製方法
JP3237890B2 (ja) 半導体基体及びその作製方法
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3112103B2 (ja) 半導体装置
JPH0541488A (ja) 半導体装置
JPH05218316A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees
R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154