JP3098810B2 - 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、絶縁ゲート型電界効果
トランジスタ及びそれを用いた半導体装置に係り、特に
絶縁ゲート型電界効果トランジスタが光透過性絶縁物基
体上に形成された絶縁ゲート型電界効果トランジスタ及
びそれを用いた半導体装置に関する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコン・オン・インシュレーター（ＳＯＩ）技術
として広く知られ、通常のＳｉ集積回路を作製するバル
クＳｉ基板では到達しえない数々の優位点をＳＯＩ技術
を利用したデバイスが有することから多くの研究が成さ
れてきた。すなわち、ＳＯＩ技術を利用することで、
．誘電体分離が容易で高集積化が可能、．対放射線
耐性に優れている、．浮遊容量が低減され高速化が可
能、．ウエル工程が省略できる、．ラッチアップを
防止できる、．薄膜化による完全空乏型電界効果トラ
ンジスタが可能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば、 Special Issue: "Single-crystal silicon on n
on-single-crystal insulators"; edited by G.W.Culle
n, Journal of Crystal Growth, volume 63, no3, pp 4
29 〜590 (1983). にまとめられている。

【０００４】また、古くは、単結晶サファイア基板上
に、ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ
ーさせて形成するＳＯＳ（シリコン・オン・サファイ
ア）が知られており、最も成熟したＳＯＩ技術として一
応の成功を収めはしたが、Ｓｉ層と下地サファイア基板
界面の格子不整合により大量の結晶欠陥、サファイア基
板からのアルミニュームのＳｉ層への混入、そして何よ
りも基板の高価格と大面積化への遅れにより、その応用
の広がりが妨げられている。比較的近年には、サファイ
ア基板を使用せずにＳＯＩ構造を実現しようという試み
が行なわれている。この試みは、次の二つに大別され
る。 （１）Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ
基板を部分的に表出させ、その部分をシードとして横方
向へエピタキシャル成長させ、ＳｉＯ₂ 上へＳｉ単結晶
層を形成する（この場合には、ＳｉＯ₂ 上にＳｉ層の堆
積をともなう。）。 （２）Ｓｉ単結晶基板そのものを活性層として使用し、
その下部にＳｉＯ₂ を形成する（この方法は、Ｓｉ層の
堆積をともなわない。）。

【０００５】これらの方法によって形成された絶縁物上
のシリコン層に種々の半導体素子及びそれらからなる集
積回路が作成されてきている。

【０００６】

【発明が解決しようとしている課題】上記（１）を実現
する手段として、ＣＶＤ法により、直接、単結晶層Ｓｉ
を横方向エピタキシャル成長させる方法、非晶質Ｓｉを
堆積して、熱処理により固相横方向エピタキシャル成長
させる方法、非晶質あるいは、多結晶Ｓｉ層に電子線、
レーザー光等のエネルギービームを収束して照射し、溶
融再結晶により単結晶層をＳｉＯ₂ 上に成長させる方
法、そして、棒状ヒーターにより帯状に溶融領域を走査
する方法（Zone melting recrystallization) が知られ
ている。これらの方法にはそれぞれ一長一短があるが、
その制御性、生産性、均一性、品質に多大の問題を残し
ており、いまだに、工業的に実用化したものはない。た
とえば、ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必
要となり、固相成長法ではその結晶性が悪い。また、ビ
ームアニール法では、収束ビーム走査による処理時間
と、ビームの重なり具合、焦点調整などの制御性に問題
がある。このうち、Zone Melting Recrystallization法
がもっとも成熟しており、比較的大規模な集積回路も試
作されてはいるが依然として、亜粒界等の結晶欠陥は、
多数残留しており、少数キャリヤーデバイスを作成する
にいたってない。また、いずれの方法もＳｉ基板を必要
とするためガラスのような透明な非晶質絶縁物基板上に
良質なＳｉ単結晶層は得られない。

【０００７】上記（２）の方法であるＳｉ基板をエピタ
キシャル成長の種子として用いない方法に於ては、次の
３種類の方法が挙げられる。

【０００８】．Ｖ型の溝が表面に異方性エッチングさ
れたＳｉ単結晶基板に酸化膜を形成し、該酸化膜上に多
結晶Ｓｉ層をＳｉ基板と同じ程厚く堆積した後、Ｓｉ基
板の裏面から研磨によって、厚い多結晶Ｓｉ層上にＶ溝
に囲まれて誘電分離されたＳｉ単結晶領域を形成する方
法である。この方法に於ては、結晶性は、良好である
が、多結晶Ｓｉを数百ミクロンも厚く堆積する工程と、
単結晶Ｓｉ基板を裏面より研磨して分離したＳｉ活性層
のみを残す工程とを要するために、制御性及び生産性の
点から問題がある。

【０００９】．サイモックス（ＳＩＭＯＸ：Seperati
on by ion implanted oxygen) と称されるＳｉ単結晶基
板中に酸素のイオン注入によりＳｉＯ₂ 層を形成する方
法であり、Ｓｉプロセスと整合性が良いため現在もっと
も成熟した方法である。しかしながら、ＳｉＯ₂ 層形成
をするためには、酸素イオンを１０¹⁸ｉｏｎｓ／ｃｍ²
以上も注入する必要があり、その注入時間は長大であ
り、生産性は高いとはいえず、また、ウエハーコストは
高い。更に、結晶欠陥は多く残存し、工業的に見て、少
数キャリヤーデバイスを作製できる充分な品質に至って
いない。

【００１０】．多孔質Ｓｉの酸化による誘電体分離に
よりＳＯＩ構造を形成する方法である。この方法は、Ｐ
型Ｓｉ単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注
入（イマイ他, J.Crystal Growth,vol 63,547(1983) ),
もしくは、エピタキシャル成長とパターニングによっ
て島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液
中の陽極化成法によりＰ型のＳｉ基板のみを多孔質化し
たのち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方
法である。本方法では、分離されているＳｉ領域は、デ
バイス工程のまえに決定されており、デバイス設計の自
由度を制限する場合があるという問題点がある。

【００１１】ところで、光透過性基板上に半導体素子を
形成することは、光受光素子であるコンタクトセンサ
ー、投影型液晶画像表示装置を構成するうえにおいて重
要である。さらに、センサーや表示装置の画素（絵素）
をより一層、高密度化、高解像度化、高精細化するに
は、極めて高性能な駆動素子が必要となる。又、画素を
切り替えるスイッチング素子とその駆動回路及び周辺回
路の端子数は膨大なものとなり、両者を別々に作成して
後の相互の接続はもはや機械的な接続では不可能な密度
となる。その結果、上記半導体素子及び、周辺駆動回路
は同一の基板内に同一のプロセスを経ることにより、作
成されることが望ましく、その相互間の接続は、通常の
集積回路内に行われているように導電性薄膜のパターニ
ングによって成されるべきものであり、そのことにより
初めて、高密度実装が可能となるのである。さらに作成
されるべき製品の高性能化という必然的な工業的要請か
ら光透過性基板上に設けられる素子としても優れた結晶
性を有する単結晶層を用いて作製されることが必要とな
る。

【００１２】しかしながら、ガラスに代表される光透過
性基板上には一般には、その結晶構造の無秩序性を反映
して、非晶質か、良くて、多結晶層しか形成されず、そ
の欠陥の多い結晶構造故に、要求されるあるいは今後要
求されるに十分な性能を持った駆動素子を作製すること
は困難であった。それは、基板の結晶構造が非晶質であ
ることによっており、単にＳｉ層を堆積しても、良質な
単結晶層は得られない。光透過性基板上に半導体素子等
を形成する場合には、Ｓｉ単結晶基板を用いる上記のい
ずれの方法を用いても光透過性基板上に良質な単結晶層
を得るという目的には不適当である。

【００１３】本発明は、上記したような問題点及び上記
したような要求に答え得る光透過性絶縁物基板上にある
良質な単結晶半導体層に形成できる集積回路の基本単位
である電界効果トランジスタ、及びそれらよりなる集積
回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明の絶縁ゲート型電
界効果トランジスタは、絶縁ゲート型電界効果トランジ
スタの、少なくともチャネル領域を構成する単結晶層
が、多孔質単結晶半導体層と非多孔質単結晶半導体層と
を有する部材と、光透過性基体とを、前記非多孔質単結
晶半導体層が内側に位置する多層構造体が得られるよう
に貼り合わせ、該多層構造体から前記多孔質単結晶半導
体層を除去して得られた、前記光透過性基体上の前記非
多孔質単結晶層であることを特徴とする。また本発明の
絶縁ゲート型電界効果トランジスタは、絶縁ゲート型電
界効果トランジスタの、少なくともチャネル領域を構成
する単結晶層が、多孔質単結晶半導体層と非多孔質単結
晶半導体層とを有する部材と、光透過性基体とを絶縁層
を介して、前記非多孔質単結晶半導体層が内側に位置す
る多層構造体が得られるように貼り合わせ、該多層構造
体から前記多孔質単結晶半導体層を除去して得られた、
前記光透過性基体上に前記絶縁層を介して設けられた前
記非多孔質単結晶層であることを特徴とする。

【００１５】また、本発明の半導体装置は上記絶縁ゲー
ト型電界効果トランジスタを用いたものである。

【００１６】なお、ここで光透過性基体は、基体面に金
属電極，透明電極等を設けたものも含めるものとする。

【００１７】

【作 用】多孔質シリコンの密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。また多孔質層はその
内部に大量の空隙が形成されているために、密度が半分
以下に減少する。その結果、体積に比べて表面積が飛躍
的に増大するため、その化学エッチング速度は、通常の
単結晶層のエッチング速度に比べて、著しく増速され
る。

【００１８】本発明は、このような多孔質シリコンの性
質を利用して、光透過性基体上に単結晶半導体層を作製
し、絶縁ゲート型電界効果トランジスタを作製するもの
である。すなわち、本発明は、多孔質化されたシリコン
基体上に結晶性の優れた非多孔質単結晶層を形成し、こ
の非多孔質単結晶層の表面又は該非多孔質単結晶層の酸
化表面を光透過性基体に貼り合わせてのち、通常の単結
晶層に比べてエッチング速度が増速されてなる該多孔質
化したシリコン基体を少なくとも湿式化学エッチングを
含む工程により、除去することで単結晶半導体層を作製
し、この単結晶半導体層を用いて絶縁ゲート型電界効果
トランジスタ及びそれを用いた半導体装置を作製するも
のである。

【００１９】本発明においては、光透過可能な基体上に
形成された、経済性に優れて、大面積に渡り均一平坦
な、極めて優れた結晶性を有する、欠陥の著しく少ない
Ｓｉ単結晶層上に素子が作成されるため、ソース、およ
びドレインの浮遊容量の低減された絶縁ゲート型電界効
果トランジスタを作製でき、高速動作が可能で、ラッチ
アップ現象等のない、耐放射線特性の優れた半導体装置
を提供することができる。

【００２０】

【実施態様例】以下、本発明の実施態様例を図面を参照
しながら詳述する。

【００２１】図１は、本発明による半導体装置の一実施
例の概略的断面図である。同図において、基板１は、後
述するように多孔質Ｓｉを選択的に除去することによ
り、形成されたＳｉＯ₂ よりなる光透過性基板（光透過
性基体となる）である。

【００２２】該基板１上には、Ｎチャネル電界効果トラ
ンジスタ２、Ｐチャネル電界効果トランジスタ３が形成
されており、両者の素子を互いに接続することにより相
補性電界効果型半導体装置が作製される。

【００２３】以下、各トランジスタ２，３の作製工程を
単結晶半導体層を光透過性基板上に作製する工程より図
２，図３を用いて説明する。

【００２４】図２（ａ）〜（ｃ）、及び図３（ａ）〜
（ｄ）は本発明による半導体基板の作製方法を説明する
ための工程図で、夫々各工程に於ける模式的断面図とし
て示されている。なお、図２において、多孔質Ｓｉ単結
晶基板２１，薄膜単結晶層２２は多孔質単結晶半導体層
と非多孔質単結晶半導体層とを有する部材（図２
（ａ））、光透過性基板２３は光透過性基体、酸化層２
４は絶縁層、多孔質Ｓｉ単結晶基板２１，薄膜単結晶層
２２，酸化層２４，光透過性基板２３は多層構造体（図
２（ｂ））となる。

【００２５】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストローム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッター
法、液相成長法等の低温成長が好適とされる。

【００２６】まず、Ｓｉ−Ｐ型基板の全てを多孔質化し
た後に単結晶層をエピタキシャル成長させる方法につい
て説明する。図２（ａ）に示すように、先ず、Ｓｉ単結
晶基板を用意して、それを多孔質化して多孔質Ｓｉ単結
晶基板２１とする。種々の成長法により、エピタキシャ
ル成長を多孔質化した基板表面に行い、薄膜単結晶層２
２を形成する。Ｓｉ基板は、ＨＦ溶液を用いた陽極化成
法によって、多孔質化させる。この多孔質Ｓｉ層は、単
結晶Ｓｉの密度２．３３ｇ／ｃｍ³ に比べて、その密度
をＨＦ溶液濃度を５０〜２０％に変化させることで、密
度を１．１〜０．６ｇ／ｃｍ³ の範囲に変化させること
ができる。この多孔質層は、下記の理由により、Ｐ型Ｓ
ｉ基板に形成されやすい。この多孔質Ｓｉ層は、透過電
子顕微鏡による観察によれば、平均約６００オングスト
ローム程度の径の孔が形成される。

【００２７】多孔質Ｓｉは、Uhlir 等によって１９５６
年に半導体の電解研磨の研究過程に於て発見された（A.
Uhlir, Bell Syst.Tech.J., vol 35,p.333(1956)) 。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している（T.
ウナガミ: J. Electrochem.Soc., vol.127, p.476 (198
0) ）。

【００２８】 Si + 2HF + (2-n)e⁺ → SiF₂ + 2H⁺ + ne^- SiF₂ + 2HF → SiF₄ + H₂ SiF₄ + 2HF → H₂SiF₆ 又は、 Si + 4HF + (4-λ)e⁺ → SiF₄ + 4H⁺ + λe^- SiF₄ + 2HF → H₂SiF₆ ここで、ｅ⁺ 及び、ｅ^- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλは夫々シリコン１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質シリコンが形成される
としている。

【００２９】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されるが、Ｎ型シリコンは多孔質化さ
れない。この多孔質化に於ける選択性は、長野ら及びイ
マイによって実証されている（長野、中島、安野、大
中、梶原; 電子通信学会技術研究報告、vol 79,SSD 79-
9549(1979)、（K.イマイ;Solid-State Electronicsvol2
4,159 (1981)）。

【００３０】しかし、高濃度Ｎ型Ｓｉであれば多孔質化
されるという報告もあり（R.P.Holmstrom and J.Y.Chi.
Appl.Phys.Lett. Vol.42,386(1983) ）、Ｐ型、Ｎ型の
別にこだわらず、多孔質化を実現できる基板を選ぶこと
が重要である。

【００３１】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて、著しく増速される。

【００３２】図２（ｂ）に示すように、ガラスに代表さ
れる光透過性基板２３を用意して、多孔質Ｓｉ基板上の
単結晶Ｓｉ層表面を酸化した後、酸化層２４に該光透過
性基板２３を貼りつける。該酸化層は、デバイスを作成
する際に重要な役割をはたす。すなわち、Ｓｉ活性層の
下地界面により発生する界面準位はガラス界面にくらべ
て、本発明による酸化膜界面の準位のほうがひくくで
き、電子デバイスの特性は、著しく向上される。図２
（ｂ）に示すように、エッチング防止膜として、Ｓｉ₃
Ｎ₄ 層２５を堆積して、貼り合せた２枚の基板全体を被
覆して、多孔質シリコン基板の表面上のＳｉ₃ Ｎ₄ 層を
除去する。他のエッチング防止膜としてＳｉ₃ Ｎ₄層の
代わりに、アピエゾンワックスを用いても良い。この後
に、多孔質Ｓｉ基板２１を全部、エッチング等の手段で
除去して光透過性基板２３上に薄膜化した単結晶シリコ
ン層２２を残存させ形成する。

【００３３】図２（ｃ）には本発明で得られる半導体基
板が示される。すなわち、図２（ｂ）に於けるエッチン
グ防止膜としてのＳｉ₃ Ｎ₄ 層２５を除去することによ
って、光透過性基板２３上に結晶性がシリコンウエハー
と同等な単結晶Ｓｉ層２２が平坦に、しかも均一に薄層
化されて、ウエハー全域に、大面積に形成される。こう
して得られた半導体基板は、絶縁分離された電子素子作
製という点から見ても好適に使用することができる。

【００３４】多孔質Ｓｉのみを無電解湿式化学エッチン
グする選択エッチング法について、以下に述べる。

【００３５】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、バッファード弗酸、過酸化水素水を
加えた弗酸又はバッファード弗酸の混合液、アルコール
を加えた弗酸又はバッファード弗酸の混合液、過酸化水
素水とアルコールとを加えた弗酸又はバッファード弗酸
の混合液が好適に用いられる。図４〜図１１は多孔質Ｓ
ｉと単結晶Ｓｉを上記種々のエッチング液に浸潤したと
きのエッチングされた多孔質Ｓｉと単結晶Ｓｉの厚みの
エッチング時間依存性を示す特性図である。エッチング
液は、それぞれ、図４が４９％弗酸、図５が４９％弗酸
と過酸化水素水との混合液（１：５）、図６が４９％弗
酸とアルコールとの混合液（１０：１）、図７が４９％
弗酸とアルコールと過酸化水素水との混合液（１０：
６：５０）であり、また図８がバッファード弗酸、図９
がバッファード弗酸と過酸化水素水との混合液（１：
５）、図１０がバッファード弗酸とアルコールとの混合
液（１０：１）、図１１がバッファード弗酸とアルコー
ルと過酸化水素水との混合液（１０：６：５０）であ
る。なお、アルコールを加えたものについては、撹拌す
ることなしに浸潤し、アルコールを加えないものについ
ては、撹拌しながら浸潤した。

【００３６】多孔質Ｓｉは単結晶Ｓｉを陽極化成によっ
て作成し、その条件を以下にしめす。陽極化成によって
形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉに限定さ
れるものではなく、他の結晶構造のＳｉでも可能であ
る。

【００３７】 印加電圧： ２．６（Ｖ） 電流密度： ３０ （ｍＡ・cm^-2 ） 陽極化成溶液：HF:H₂O:C₂H₅OH=1:1:1 時間： ２. ４ （時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） 上記条件により作成した多孔質Ｓｉを室温において、上
記種々のエッチング液に浸潤した。

【００３８】４９％弗酸（図４の白丸）に撹はんしなが
ら浸潤したものについて、該多孔質Ｓｉの厚みの減少を
測定したところ、多孔質Ｓｉは急速にエッチングされ、
４０分ほどで９０μｍ、更に、８０分経過させると２０
５μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００３９】４９％弗酸と過酸化水素水との混合液
（１：５）（図５の白丸）に撹はんしながら浸潤したも
のについて、該多孔質Ｓｉの厚みの減少を測定したとこ
ろ、多孔質Ｓｉは急速にエッチングされ、４０分ほどで
１１２μｍ、更に、８０分経過させると２５６μｍも、
高度の表面性を有して、均一にエッチングされた。

【００４０】４９％弗酸とアルコールとの混合液（１
０：１）（図６の白丸）に撹はんすることなしに浸潤し
たものについて、該多孔質Ｓｉの厚みの減少を測定した
ところ、多孔質Ｓｉは急速にエッチングされ、４０分ほ
どで８５μｍ、更に、８０分経過させると１９５μｍ
も、高度の表面性を有して、均一にエッチングされた。

【００４１】４９％弗酸とアルコールと過酸化水素水と
の混合液（１０：６：５０）（図７の白丸）に撹はんす
ることなしに浸潤したものについて、該多孔質Ｓｉの厚
みの減少を測定したところ、多孔質Ｓｉは急速にエッチ
ングされ、４０分ほどで１０７μｍ、更に、８０分経過
させると２４４μｍも、高度の表面性を有して、均一に
エッチングされた。

【００４２】バッファード弗酸（図８の白丸）に撹拌し
浸潤したものについて、該多孔質Ｓｉの厚みの減少を測
定したところ、多孔質Ｓｉは急速にエッチングされ、４
０分ほどで７０μｍ、更に、１２０分経過させると１１
８μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００４３】バッファード弗酸と過酸化水素水との混合
液（１：５）（図９の白丸）に浸潤し、撹拌したものに
ついて、該多孔質Ｓｉの厚みの減少を測定したところ、
多孔質Ｓｉは急速にエッチングされ、４０分ほどで８８
μｍ、更に、１２０分経過させると１４７μｍも、高度
の表面性を有して、均一にエッチングされた。

【００４４】バッファード弗酸とアルコールとの混合液
（１０：１）（図１０の白丸）に撹はんすることなしに
浸潤したものについて、該多孔質Ｓｉの厚みの減少を測
定したところ、多孔質Ｓｉは急速にエッチングされ、４
０分ほどで６７μｍ、更に、１２０分経過させると１１
２μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００４５】バッファード弗酸とアルコールと過酸化水
素水との混合液（１０：６：５０）（図１１の白丸）に
撹はんすることなしに浸潤したものについて、該多孔質
Ｓｉの厚みの減少を測定したところ、多孔質Ｓｉは急速
にエッチングされ、４０分ほどで８３μｍ、更に、１２
０分経過させると１４０μｍも、高度の表面性を有し
て、均一にエッチングされた。

【００４６】なお、過酸化水素水の溶液濃度は、ここで
は３０％であるが、下記の過酸化水素水の添加効果がそ
こなわれず、且つ製造工程等で実用上差し支えない濃度
で設定される。バッファード弗酸としては、フッ化アン
モニウム（ＮＨ₄ Ｆ）３６．２％、フッ化水素（ＨＦ）
４．４６％の水溶液が用いられる。

【００４７】なお、エッチング速度は弗酸，バッファー
ド弗酸，過酸化水素水の溶液濃度及び温度に依存する。
過酸化水素水を添加することによって、シリコンの酸化
を増速し、反応速度を無添加に比べて増速することが可
能となり、更に過酸化水素水の比率を変えることによ
り、その反応速度を制御することができる。またアルコ
ールを添加することによって、エッチングによる反応生
成気体の気泡を、瞬時にエッチング表面から、撹拌する
ことなく、除去でき、均一にかつ効率よく多孔質Ｓｉを
エッチングすることができる。

【００４８】溶液濃度及び温度の条件は、弗酸，バッフ
ァード弗酸及び上記過酸化水素水又は上記アルコールの
効果を奏し、エッチング速度が製造工程等で実用上差し
支えない範囲で設定される。

【００４９】本願では、一例として、前述した溶液濃
度、室温の場合について取り上げたが、本発明はかかる
条件に限定されるものではない。

【００５０】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は１〜８５％、さらに好ましくは１〜７０％の範囲で設
定され、バッファード弗酸中のＮＨ₄ Ｆ濃度は、エッチ
ング液に対して、好ましくは１〜９５％、より好ましく
は５〜９０％、さらに好ましくは５〜８０％の範囲で設
定される。

【００５１】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５％、より好ましくは５〜９０％、さらに
好ましくは５〜８０％の範囲で設定される。

【００５２】Ｈ₂ Ｏ₂ 濃度は、エッチング液に対して、
好ましくは１〜９５％、より好ましくは５〜９０％、さ
らに好ましくは１０〜８０％で、且つ上記過酸化水素水
の効果を奏する範囲で設定される。

【００５３】アルコール濃度は、エッチング液に対し
て、好ましくは８０％以下、より好ましくは６０％以
下、さらに好ましくは４０％以下で、且つ上記アルコー
ルの効果を奏する範囲で設定される。

【００５４】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。

【００５５】本発明に用いられるアルコールはエチルア
ルコールのほか、イソプロピルアルコールなど製造工程
等に実用上差し支えなく、さらに上記アルコール添加効
果を望むことのできるアルコールを用いることができ
る。

【００５６】また、５００μｍ厚の非多孔質Ｓｉを室温
において、上記各種エッチング液に浸潤した。のちに、
該非多孔質Ｓｉの厚みの減少を測定した。非多孔質Ｓｉ
は、１２０分経過した後にも、１００オングストローム
以下しかエッチングされなかった。

【００５７】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオンにより微量分析したと
ころ何等不純物は検出されなかった。

【００５８】以下、本発明による他の半導体基板の作製
方法を図面を参照しながら詳述する。

【００５９】図３（ａ）〜（ｄ）は本発明による他の半
導体基板の作製方法を説明するための工程図で、夫々各
工程に於ける模式的断面図として示されている。なお図
３において、多孔質Ｓｉ基板３３，単結晶Ｓｉ層３２は
多孔質単結晶半導体層と非多孔質単結晶半導体層とを有
する部材（図３（ｂ））、光透過性基板３４は光透過性
基体、多孔質Ｓｉ基板３３，単結晶Ｓｉ層３２，光透過
性基板３４は多層構造体（図３（ｃ））となる。

【００６０】先ず、図３（ａ）に示される様に種々の薄
膜成長法によるエピタキシャル成長により高濃度シリコ
ン単結晶基板３１上に低不純物濃度層３２を形成する。
或は、Ｐ型Ｓｉ単結晶基板３１の表面をプロトンをイオ
ン注入してＮ型単結晶層３２を形成する。

【００６１】次に、図３（ｂ）に示される様にＰ型Ｓｉ
単結晶基板３１を裏面よりＨＦ溶液を用いた陽極化成法
によって、多孔質Ｓｉ基板３３に変質させる。この多孔
質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ³ に比
べて、その密度をＨＦ溶液濃度を５０〜２０％に変化さ
せることで密度１．１〜０．６ｇ／ｃｍ³ の範囲に変化
させることができる。この多孔質層は、上述したよう
に、Ｐ型基板に形成される。

【００６２】図３（ｃ）に示すように、光透過性基板３
４を用意して、多孔質Ｓｉ基板上の単結晶Ｓｉ層表面に
該光透過性基板を貼りつける。図３（ｃ）に示すよう
に、多孔質Ｓｉ基板３３をエッチング除去して光透過性
基板上に薄膜化した単結晶シリコン層を残存させ形成す
る。

【００６３】図３（ｄ）には本発明で得られる半導体基
板が示される。すなわち、図３（ｃ）に於けるエッチン
グ防止膜としてのＳｉ₃ Ｎ₄ 層３５を除去することによ
って、光透過性基板３４上に結晶性がシリコンウエハー
と同等な単結晶Ｓｉ層３２が平坦に、しかも均一に薄層
化されて、ウエハー全域に、大面積に形成される。

【００６４】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。

【００６５】以上は、多孔質化を行う前にＮ型層を形成
し、その後、陽極化成により選択的に、Ｐ型基板のみを
多孔質化する方法である。

【００６６】次に、このようにして作製された、光透過
性基板表面の単結晶薄層２２又は３２を図１に示すよう
に部分酸化法或いは、島状にエッチングして分離する。
次に、Ｎチャネルトランジスタ（図１の２）を形成しよ
うとする単結晶シリコン島（図１の４）にＰ型不純物イ
オン、Ｐチャネルトランジスタ（図１の３）を形成しよ
うとする単結晶シリコン島（図１の５）にＮ型不純物イ
オンをそれぞれ独立に打ち込む。

【００６７】次に、それぞれの単結晶シリコン層（図１
の４，５）上にゲート絶縁膜（図１の６，７）を形成
し、さらに多結晶シリコンのゲート電極（図１の８，
９）をパターニングして形成する。

【００６８】多結晶シリコンゲート電極をマスクにし
て、自己整合的に不純物をイオン注入することによりソ
ース、ドレイン領域を形成する。Ｎチャネルトランジス
タ（図１の２）に対しては、Ｎ型不純物イオンを注入し
てソース（図１の１０）、ドレイン領域（図１の１１）
とし、Ｐチャネルトランジスタ（図１の３）に対して
は、Ｐ型不純物イオンを注入してソース（図１の１
２）、ドレイン領域（図１の１３）とする。ソース、ド
レイン電極（図１の１４，１５，１６，１７）を金属薄
膜の堆積とパターニングによって形成して、素子が完成
する。各素子を相互に薄膜電極によって接続することに
より、相補性電界効果型トランジスタが製造される。

【００６９】

【実施例】以下、具体的な実施例によって本発明を説明
する。なお、以下に説明する実施例においては、一例と
して４９％弗酸とアルコールと過酸化水素水との混合液
（１０：６：５０）をエッチング液とした場合を取り上
げるが、前述した種々のエッチング液も同様に用いるこ
とができることは勿論である。 （実施例１）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。

【００７０】該Ｐ型（１００）多孔質Ｓｉ基板上にＭＢ
Ｅ（分子線エピタキシー：Ｍｏｌｅｃｕｌａｒ Ｂｅａ
ｍ Ｅｐｉｔａｘｙ）法により、Ｓｉエピタキシャル層
を０．５ミクロン低温成長させた。堆積条件は、以下の
とおりである。

【００７１】 温度： ７００℃ 圧力： １×１０^-9Ｔｏｒｒ 成長速度： ０．１ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で８００℃，０．５時間
加熱することにより、両者の基板は、強固に接合され
た。

【００７２】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【００７３】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００７４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上に
０．５μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００７５】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００７６】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられるので省略するものとし、実質的な単結晶半
導体層の形成方法についてのみ説明を行った。また以下
の実施例についても同様である。 （実施例２）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上にプラズマＣＶＤ法によ
り、Ｓｉエピタキシャル層を５ミクロン低温成長させ
た。堆積条件は、以下のとおりである。

【００７７】 ガス： ＳｉＨ₄ 高周波電力： １００Ｗ 温度： ８００℃ 圧力：１×１０^-2Ｔｏｒｒ 成長速度： ２．５ｎｍ／ｓｅｃ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した５００℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で４
５０℃，０．５時間加熱することにより、両者の基板
は、強固に接合された。

【００７８】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００７９】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００８０】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基板上
に５μｍの厚みを持った単結晶Ｓｉ層が形成できた。上
記単結晶シリコン薄膜に電界効果トランジスタを作製
し、相互に接続することにより、相補性素子、及びその
集積回路を作製した。なお、各トランジスタの製造方法
については公知のＭＯＳ集積回路製造技術が用いられ
る。 （実施例３）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上に減圧ＣＶＤ法により、Ｓ
ｉエピタキシャル層を５ミクロン低温成長させた。堆積
条件は、以下のとおりである。

【００８１】 ガス： ＳｉＨ₂ Ｃｌ₂ （０．６ １／ｍｉｎ）， Ｈ₂ （１００ １／ｍｉｎ） 温度： ８５０℃ 圧力： ５０Ｔｏｒｒ 成長速度： ０．１μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した５００℃近辺に軟
化点のあるガラス基板を重ねあわせ、酸素雰囲気中で４
５０℃，０．５時間加熱することにより、両者の基板
は、強固に接合された。

【００８２】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００８３】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００８４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基板上
に５μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００８５】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえる。

【００８６】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例４）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上にバイアス・スパッター法
により、Ｓｉエピタキシャル層を１．０ミクロン低温成
長させた。堆積条件は、以下のとおりである。 ＲＦ周波数： １００ＭＨ_Z 高周波電力： ６００Ｗ 温度： ３００℃ Ａｒガス圧力： ８×１０^-3Ｔｏｒｒ 成長時間： １２０分 ターゲット直流バイアス： −２００Ｖ 基板直流バイアス： ＋５Ｖ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した５００℃近辺に軟
化点のあるガラス基板とＳｉ基板を重ねあわせ、酸素雰
囲気中で４５０℃，０．５時間加熱することにより、両
者の基板は、強固に接合された。

【００８７】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【００８８】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００８９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、低融点ガラス基板上に
１．０μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【００９０】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえた。

【００９１】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例５）２００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ／ｃｍ
² であった。この時の多孔質化速度は、８．４μｍ／ｍ
ｉｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。該Ｐ型
（１００）多孔質Ｓｉ基板上に液相成長法により、Ｓｉ
エピタキシャル層を１０ミクロン低温成長させた。堆積
条件は、以下のとおりである。

【００９２】 溶媒： Ｓｎ 成長温度： ９００℃ 成長雰囲気： Ｈ₂ 成長時間： ２０分 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した８００℃近辺に軟
化点のあるガラス基板とＳｉ基板を重ねあわせ、酸素雰
囲気中で７５０℃，０．５時間加熱することにより、両
者の基板は、強固に接合された。

【００９３】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【００９４】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【００９５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、ガラス基板上に１０μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。また、Ｓ
ｉ₃ Ｎ₄ 層の代わりに、アピエゾンワックス、或いは、
エレクトロンワックスを被覆した場合にも同様の効果が
あり、多孔質化されたＳｉ基板のみを完全に除去しえ
た。

【００９６】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例６）２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板上にＣＶＤ法により、Ｓｉエピタキシャル
層を０．５ミクロン成長させた。堆積条件は、以下のと
おりである。

【００９７】 反応ガス流量： ＳｉＨ₂ Ｃｌ₂ １０００ ＳＣＣＭ Ｈ₂ ２３０ ｌ／ｍｉｎ ． 温度： １０８０℃ 圧力： ８０Ｔｏｒｒ 時間： １ｍｉｎ． この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。この時の多孔質化速度は、８．４μｍ／ｍｉｎ．で
あり２００ミクロンの厚みを持ったＰ型（１００）Ｓｉ
基板全体は、２４分で多孔質化された。前述したように
この陽極化成では、Ｐ型（１００）Ｓｉ基板のみが多孔
質化されＳｉエピタキシャル層には変化がなかった。

【００９８】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化した。該熱酸化膜上に光学研磨を施した溶融
石英ガラス基板を重ねあわせ、酸素雰囲気中で８００
℃，０．５時間加熱することにより、両者の基板は、強
固に接合された。

【００９９】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去した。

【０１００】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【０１０１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は除去され、Ｓ
ｉ₃Ｎ₄ 層を除去した後には、ガラス基板上に０．５μ
ｍの厚みを持った単結晶Ｓｉ層が形成できた。また、Ｓ
ｉ₃ Ｎ₄ 層の代わりに、アピエゾンワックス、或いは、
エレクトロンワックスを被覆した場合にも同様の効果が
あり、多孔質化されたＳｉ基板のみを完全に除去しえ
る。

【０１０２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０３】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例７）２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板表面にプロトンのイオン注入によって、Ｎ
型Ｓｉ層を１ミクロン形成した。Ｈ⁺ 注入量は、５×１
０¹⁵（ｉｏｎｓ／ｃｍ² ）であった。この基板を５０％
のＨＦ溶液中において陽極化成を行った。この時の電流
密度は、１００ｍＡ／ｃｍ² であった。この時の多孔質
化速度は、８．４μｍ／ｍｉｎ．であり２００ミクロン
の厚みを持ったＰ型（１００）Ｓｉ基板全体は、２４分
で多孔質化された。前述したようにこの陽極化成では、
Ｐ型（１００）Ｓｉ基板のみが多孔質化されＮ型Ｓｉ層
には変化がなかった。次に、このＮ型単結晶層の表面を
５０ｎｍ熱酸化した。該熱酸化膜上に光学研磨を施した
溶融石英ガラス基板を重ねあわせ、酸素雰囲気中で８０
０℃，０．５時間加熱することにより、両者の基板は、
強固に接合された。

【０１０４】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ を０．１
μｍ堆積して、貼りあわせた２枚の基板を被覆して、多
孔質基板上の窒化膜のみを反応性イオンエッチングによ
って除去する。

【０１０５】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【０１０６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、ガラス基板上に１．０
μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【０１０７】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ基板の
みを完全に除去しえる。

【０１０８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０９】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例８）５００ミクロンの厚みを持ったＰ型（１０
０）単結晶Ｓｉ基板を５０％のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１０ｍＡ／ｃｍ²
であった。１０分で表面に２０ミクロンの厚みを持った
多孔質層が形成された。該Ｐ型（１００）多孔質Ｓｉ基
板上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層を
０．５ミクロン低温成長させた。堆積条件は、以下のと
おりである。

【０１１０】 ガス：ＳｉＨ₂ Ｃｌ₂ （０．６ １／ｍｉｎ．）， Ｈ₂ （１００ １／ｍｉｎ） 温度： ８５０℃ 圧力： ５０Ｔｏｒｒ 成長速度： ０．１μｍ／ｍｉｎ 次に、このエピタキシャル層の表面を５０ｎｍ熱酸化し
た。該熱酸化膜上に光学研磨を施した溶融石英ガラス基
板を重ねあわせ、酸素雰囲気中で４５０℃，０．５時間
加熱することにより、両者の基板は、強固に接合され
た。

【０１１１】そののちに、シリコン基板の裏面から４９
０ミクロン研削により除去して多孔質層を表出させた。

【０１１２】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【０１１３】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。１５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ層は選択エッチングされ、完全に除去された。

【０１１４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数オングストローム）は実用上無
視できる膜厚減少である。Ｓｉ₃ Ｎ₄ 層を除去した後に
は、石英溶融ガラス基板上に０．５μｍの厚みを持った
単結晶Ｓｉ層が形成できた。

【０１１５】また、Ｓｉ₃ Ｎ₄ 層の代わりに、アピエゾ
ンワックス、或いは、エレクトロンワックスを被覆した
場合にも同様の効果があり、多孔質化されたＳｉ層のみ
を完全に除去しえる。

【０１１６】上記単結晶シリコン薄膜に電界効果トラン
ジスタを作製し、相互に接続することにより、相補性素
子、及びその集積回路を作製した。なお、各トランジス
タの製造方法については公知のＭＯＳ集積回路製造技術
が用いられる。 （実施例９）２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板上にＣＶＤ法により、Ｓｉエピタキシャル
層を１ミクロン成長させた。堆積条件は、以下のとおり
である。

【０１１７】 反応ガス流量：ＳｉＨ₂ Ｃｌ₂ １０００ ＳＣＣＭ Ｈ₂ ２３０ １／ｍｉｎ． 温度： １０８０℃ 圧力： ８０Ｔｏｒｒ 時間： ２ｍｉｎ この基板を５０％のＨＦ溶液中において陽極化成を行っ
た。この時の電流密度は、１００ｍＡ／ｃｍ² であっ
た。又、この時の多孔質化速度は、８．４μｍ／ｍｉ
ｎ．であり２００ミクロンの厚みを持ったＰ型（１０
０）Ｓｉ基板全体は、２４分で多孔質化された。前述し
たようにこの陽極化成では、Ｐ型（１００）Ｓｉ基板の
みが多孔質化され、Ｓｉエピタキシャル層には変化がな
かった。

【０１１８】次に、このエピタキシャル層の表面に光学
研磨を施した溶融石英ガラス基板を重ねあわせ、酸素雰
囲気中で８００℃，０．５時間加熱することにより、両
者の基板は、強固に接合された。

【０１１９】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ を
０．１μｍ堆積して、貼りあわせた２枚の基板を被覆し
て、多孔質基板上の窒化膜のみを反応性イオンエッチン
グによって除去する。

【０１２０】その後、該貼り合わせた基板を４９％弗酸
とアルコールと過酸化水素水との混合液（１０：６：５
０）で撹はんすることなく選択エッチングする。６５分
後には、単結晶Ｓｉ層だけがエッチングされずに残り、
単結晶Ｓｉをエッチ・ストップの材料として、多孔質Ｓ
ｉ基板は選択エッチングされ、完全に除去された。

【０１２１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも４０
オングストローム弱程度であり、多孔質層のエッチング
速度との選択比は十の五乗以上にも達し、非多孔質層に
おけるエッチング量（数十オングストローム）は実用上
無視できる膜厚減少である。すなわち、２００ミクロン
の厚みをもった多孔質化されたＳｉ基板は、除去され、
Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上に１
μｍの厚みを持った単結晶Ｓｉ層が形成できた。

【０１２２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。上記単結晶シ
リコン薄膜に電界効果トランジスタを作製し、相互に接
続することにより、相補性素子、及びその集積回路を作
製した。なお、各トランジスタの製造方法については公
知のＭＯＳ集積回路製造技術が用いられる。

【０１２３】

【発明の効果】以上詳述したように、本発明による絶縁
ゲート型電界効果トランジスタ及びそれを用いた半導体
装置によれば、光透過性基体上に形成された良質なる単
結晶層に、高性能の絶縁ゲート型電界効果トランジスタ
が作製される。そのため光透過性基体に浮遊容量が少な
く高速動作が可能なうえ、ラッチアップ現象等のない、
集積回路を低価格で提供することが可能となる。

【０１２４】なお、従来、ガラスに代表される光透過性
基体上には、一般には、基体の結晶構造が非晶質である
がゆえに、良質な単結晶層は得らなかったが、本発明に
よれば、元々良質な単結晶Ｓｉ基体を出発材料として、
単結晶層を光透過性基体（例えば、透明なＳｉＯ₂ を主
成分とするガラス基板）上に転移することができ、コン
タクトセンサーや、投影型液晶画像表示装置に必須であ
る光透過性基体上に高性能な駆動素子を作製することが
可能となり、また多数処理を短時間に行うことが可能と
なり、その生産性と経済性にも多大の進歩がある。

【図面の簡単な説明】

【図１】本発明による相補性絶縁ゲート型電界効果トラ
ンジスタの模式的断面図である。

【図２】本発明の基板作製工程を説明するための模式的
断面図である。

【図３】本発明の工程を説明するための模式的断面図で
ある。

【図４】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図５】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図６】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図７】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図８】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図９】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１０】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【図１１】多孔質と非多孔質Ｓｉのエッチング特性であ
る。

【符号の説明】

１ 光透過性酸化珪素基板、 ２ Ｎチャネル電界効果
トランジスタ、３ Ｐチャネル電界効果トランジスタ、
４ 島状単結晶層、５ 島状単結晶層、 ６ ゲート
酸化膜、 ７ ゲート酸化膜、８ ゲート電極、 ９
ゲート電極、 １０ ソース領域、１１ ドレイン領
域、 １２ ソース領域、 １３ ドレイン領域、１４
ソース電極、 １５ ドレイン電極、 １６ ソース
電極、１７ ドレイン電極、２１ 多孔質Ｓｉ基板、
２２ 非多孔質Ｓｉ単結晶層、２３ ガラス光透過性基
板、 ２４ 酸化シリコン層、２５ エッチング防止
膜、３１Ｐ型Ｓｉ単結晶基板、 ３２ Ｎ型Ｓｉ単結晶
層、３３ 多孔質Ｓｉ基板、 ３４ ガラス光透過性基
板、３５ エッチング防止膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 27/12 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/02 H01L 21/336 H01L 21/8238 H01L 27/092 H01L 27/12

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁ゲート型電界効果トランジスタの、
   少なくともチャネル領域を構成する単結晶層が、多孔質単結晶半導体層と非多孔質単結晶半導体層とを有
   する部材と、光透過性基体とを、前記非多孔質単結晶半
   導体層が内側に位置する多層構造体が得られるように貼
   り合わせ、該多層構造体から前記多孔質単結晶半導体層
   を除去して得られた、前記光透過性基体上の前記非多孔
   質単結晶層である 絶縁ゲート型電界効果トランジスタ。
2. 【請求項２】 絶縁ゲート型電界効果トランジスタの、
   少なくともチャネル領域を構成する単結晶層が、 多孔質単結晶半導体層と非多孔質単結晶半導体層とを有
   する部材と、光透過性基体とを絶縁層を介して、前記非
   多孔質単結晶半導体層が内側に位置する多層構造体が得
   られるように貼り合わせ、該多層構造体から前記多孔質
   単結晶半導体層を除去して得られた、前記光透過性基体
   上に前記絶縁層を介して設けられた前記非多孔質単結晶
   層である絶縁ゲート型電界効果トランジスタ。
3. 【請求項３】 請求項１または請求項２に記載の絶縁ゲ
   ート型電界効果トランジスタのチャネル領域がＮ型チャ
   ネルである絶縁ゲート型電界効果トランジスタ。
4. 【請求項４】 請求項１または請求項２に記載の絶縁ゲ
   ート型電界効果トランジスタのチャネル領域がＰ型チャ
   ネルである絶縁ゲート型電界効果トランジスタ。
5. 【請求項５】 請求項３に記載の絶縁ゲート型電界効果
   トランジスタと請求項４に記載の絶縁ゲート型電界効果
   トランジスタとを有する相補性絶縁ゲート型電界効果ト
   ランジスタ。
6. 【請求項６】 請求項３、請求項４又は請求項５に記載
   の絶縁ゲート型電界効果トランジスタを構成要素とする
   半導体装置。