JP3088033B2

JP3088033B2 - 半導体装置

Info

Publication number: JP3088033B2
Application number: JP03216574A
Authority: JP
Inventors: 信彦佐藤; 隆夫米原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1991-08-02
Filing date: 1991-08-02
Publication date: 2000-09-18
Anticipated expiration: 2015-09-18
Also published as: JPH0541489A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラトランジス
タと電界効果トランジスタとを有する半導体装置に関
し、特にバイポーラトランジスタと電界効果トランジス
タとが光透過性基体上に形成されている半導体装置に関
する。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、シリコンオンインシュレーター(SOI)技術とし
て広く知られ、通常の Si 集積回路を作製するバルクＳ
ｉ基板では到達しえない数々の優位点をＳＯＩ技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、ＳＯＩ技術を利用することで、１．誘
電体分離が容易で高集積化が可能、２．対放射線耐性に
優れている、３．浮遊容量が低減され高速化が可能、
４．ウエル工程が省略できる、５．ラッチアップを防止
できる、６．薄膜化による完全空乏型電界効果トランジ
スタが可能、等の優位点が得られる。

【０００３】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、ＳＯＩ構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Special Issue: "
Single-crystal silicon onnon-single-crystal insula
tors"; edited by G.W.Cullen, Journal of CrystalGro
wth, volume 63, no 3, pp 429〜590 (1983)。

【０００４】また、古くは単結晶サファイア基板上に、
ＳｉをＣＶＤ（化学気相法）で、ヘテロエピタキシ−さ
せて形成するＳＯＳ（シリコンオンサファイア）が
知られており、最も成熟したＳＯＩ技術として一応の成
功を収めはしたが、Ｓｉ層と下地サファイア基板界面の
格子不整合により大量の結晶欠陥、サファイア基板から
のアルミニュ−ムのＳｉ層への混入、そして何よりも基
板の高価格と大面積化への遅れにより、その応用の広が
りが妨げられている。比較的近年には、サファイア基板
を使用せずにＳＯＩ構造を実現しようという試みが行な
われている。この試みは、次の二つに大別される：１．Ｓｉ単結晶基板を表面酸化後に、窓を開けてＳｉ基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、ＳｉＯ₂ 上へＳｉ単結晶層
を形成する（この場合には、ＳｉＯ₂ 上にＳｉ層の堆積
をともなう。）；２．Ｓｉ単結晶基板そのものを活性層
として使用し、その下部にＳｉＯ₂ を形成する（この方
法は、Ｓｉ層の堆積をともなわない。）。

【０００５】これらの方法によって形成された絶縁物上
のシリコン層に種々の半導体素子及びそれらを含んでな
る集積回路が作成されてきている。

【０００６】

【発明が解決しようとする課題】上記１を実現する手段
として、ＣＶＤにより、直接、単結晶層Ｓｉを横方向エ
ピタキシャル成長させる方法、非晶質Ｓｉを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Ｓｉ層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をＳｉＯ₂ 上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
（Zone melting recrystallization) が知られている。
これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
ＣＶＤ法は平坦薄膜化するには、犠牲酸化が必要とな
り、固相成長法ではその結晶性が悪い。また、ビ−ムア
ニ−ル法では、収束ビ−ム走査による処理時間と、ビ−
ムの重なり具合、焦点調整などの制御性に問題がある。
このうち、Zone Melting Recrystallization法がもっと
も成熟しており、比較的大規模な集積回路も試作されて
はいるが、依然として、亜粒界等の結晶欠陥は、多数残
留しており、少数キャリヤ−デバイスを作成するにいた
っていない。また、いずれの方法もＳｉ基板を必要とす
るため、ガラスの様な透明な非晶質絶縁性基板上に良質
なＳｉ単結晶層は得られない。

【０００７】上記２の方法であるＳｉ基板をエピタキシ
ャル成長の種子として用いない方法としては、次の方法
が挙げられる：１．Ｖ型の溝が表面に異方性エッチングされたＳｉ単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Ｓｉ層を
Ｓｉ基板と同じ程厚く堆積した後、Ｓｉ基板の裏面から
研磨によって、厚い多結晶Ｓｉ層上にＶ溝に囲まれて誘
電分離されたＳｉ単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Ｓｉを数百ミクロ
ンも厚く堆積する工程、単結晶Ｓｉ基板を裏面より研磨
して分離したＳｉ活性層のみを残す工程に、制御性と生
産性の点から問題がある；２．サイモックス（ＳＩＭＯ
Ｘ：Separation by ion implanted oxygen) と称される
Ｓｉ単結晶基板中に酸素のイオン注入によりＳｉＯ₂ 層
を形成する方法であり、Ｓｉプロセスと整合性が良いた
め現在もっとも成熟した手法である。しかしながら、Ｓ
ｉＯ₂ 層形成をするためには、酸素イオンを１０¹⁸ ion
s/cm² 以上も注入する必要があるが、その注入時間は長
大であり、生産性は高いとはいえず、また、ウエハ−コ
ストは高い。更に、結晶欠陥は多く残存し、工業的に見
て、少数キャリヤ−デバイスを作製できる充分な品質に
至っていない；３．多孔質Ｓｉの酸化による誘電体分離
によりＳＯＩ構造を形成する方法。この方法は、Ｐ型Ｓ
ｉ単結晶基板表面にＮ型Ｓｉ層をプロトンイオン注入
（イマイ他, J.Crystal Growth,vol 63, 547(1983))、
もしくは、エピタキシャル成長とパタ−ニングによって
島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中
の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したの
ち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法で
ある。本方法では、分離されているＳｉ領域は、デバイ
ス工程のまえに決定されており、デバイス設計の自由度
を制限する場合があるという問題点がある。

【０００８】また、ガラスに代表される光透過性基板上
に堆積した薄膜Ｓｉ層は、一般に非晶質か良くて多結晶
にしかならず、高性能なデバイスは作製できない。それ
は、基板の結晶構造が非晶質であることに起因してお
り、単にＳｉ層に堆積しても良質な単結晶層は得られな
い。

【０００９】ところで、光透過性基板は受光素子たるコ
ンタクトセンサーや投影型液晶表示装置を構成する上で
重要である。そして、これらセンサーや表示装置を一層
高密度化、高解像度化及び高精細化するためには、高性
能な駆動素子が必要となる。また、画素を切換えるスイ
ッチング素子とその駆動回路及び周辺回路の端子数は膨
大なものとなり、両者を別々に作製して機械的に接続す
ることは極めて困難な密度となる。従って、上記半導体
素子及び周辺駆動回路等は同一の基板に共通のプロセス
で作製するのが好ましく、これらの間の接続は通常の集
積回路で行われている様に導電性薄膜のパターニングに
よってなされるべきであり、それによってはじめて高密
度実装が可能となる。

【００１０】更に、作製されるべき製品の高性能化とい
う必然的な工業的要請から、光透過性基板に設けられる
素子としても優れた結晶性を有する単結晶層を用いて作
製されることが必要となるが、非晶質Ｓｉや多結晶Ｓｉ
では、その欠陥の多い結晶構造ゆえに要求されている或
いは今後要求される十分な性能を持った回路を作製する
ことが難しい。

【００１１】しかし、Ｓｉ単結晶基板を用いる上記いず
れの方法を用いても、光透過性基板上に良質な単結晶層
を形成するという目的を達成することはできない。

【００１２】本発明は、上記したような問題点を解決し
上記したような要求に応え得る光透過性基体上にある良
質な単結晶半導体層にバイポーラトランジスタと電界効
果トランジスタとを構成要素として含む集積回路を提供
することを目的とする。

【００１３】更に、本発明は、ＳＯＩデバイスの利点を
実現した半導体集積回路を提供することを目的とする。

【００１４】また、本発明は、ＳＯＩ構造の大規模集積
回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの
代替足り得、且つより高品質な光透過性基体上の集積回
路を提供することをも目的とする。

【００１５】

【課題を解決するための手段及び作用】本発明の半導体
装置は、バイポーラトランジスタと電界効果トランジス
タとを有する半導体装置において、前記バイポーラトラ
ンジスタ及び電界効果トランジスタは少なくとも可視光
領域で光透過性を有する基体上に形成されており、且つ
これらバイポーラトランジスタ及び電界効果トランジス
タの活性領域を構成する単結晶層は、多孔質単結晶半導
体層と非多孔質単結晶半導体層とを有する第１の基体
と、少なくとも可視光領域で光透過性を有する第２の基
体とを前記非多孔質単結晶半導体層が内側に位置する多
層構造体が得られるように貼り合わせた後、前記多層構
造体から前記多孔質単結晶半導体層を除去して得られた
単結晶層であることを特徴とする。

【００１６】本発明において、前記少なくとも可視光領
域で光透過性を有する基体は絶縁性を有するのが好まし
く、また前記少なくとも可視光領域で光透過性を有する
基体はＳｉＯ₂ を主成分とするガラスであるのが好まし
い。

【００１７】本発明は、光透過可能な絶縁性ＳｉＯ₂ 基
体上において、経済性に優れて、大面積に渡り均一平坦
な、極めて優れた結晶性を有する、欠陥の著しく少ない
Ｓｉ単結晶層を含んで素子が形成されるために、基体及
びコレクタ間の容量の低減されたバイポーラトランジス
タ、及びソース、ドレインの浮遊容量の低減された絶縁
ゲート型電界効果トランジスタを作製でき、高速動作が
可能で、ラッチアップ現象がなく、α線によるソフトエ
ラー等のない耐放射線特性の優れた回路を提供すること
ができる。

【００１８】ここで、本発明の理解を容易にするため
に、多孔質シリコン及びその化学エッチングによる除去
に関する一般的技術説明をする。

【００１９】多孔質Ｓｉは、Uhlir 等によって１９５６
年に半導体の電解研磨の研究過程に於て発見された（A.
Uhlir, Bell Syst.Tech.J., vol 35,p.333(1956)) 。ま
た、ウナガミ等は、陽極化成におけるＳｉの溶解反応を
研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している（T.
ウナガミ: J. Electrochem.Soc., vol.127, p.476 (198
0) ）： Si + 2HF + (2-n)e⁺ → SiF₂ + 2H⁺ + ne^- SiF₂ + 2HF → SiF₄ + H₂ SiF₄ + 2HF → H₂SiF₆ 又は、 Si + 4HF + (4-λ)e⁺ → SiF₄ + 4H⁺+ λe^- SiF₄ + 2HF → H₂SiF₆ ここで、ｅ⁺ 及び、ｅ^- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλは夫々シリコン１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質シリコンが形成される
としている。

【００２０】以上のことから、正孔の存在するＰ型シリ
コンは、多孔質化されやすい。この多孔質化に於ける選
択性は長野ら、及び、イマイによって実証されている
（長野、中島、安野、大中、梶原; 電子通信学会技術研
究報告、vol 79,SSD 79-9549(1979)、及び、K.イマイ;S
olid-State Electronics vol 24,159 (1981)）。この様
に正孔の存在するＰ型シリコンは多孔質化されやすく、
選択的にＰ型シリコンを多孔質化することができる。

【００２１】一方、高濃度Ｎ型シリコンも多孔質化する
という報告（R.P.Holmstorm, I.J.Y.Chi Appl.Phys.Let
t. Vol.42, 386(1983)）もあり、Ｐ，Ｎにこだわらず、
多孔質化を実現できる基板を選ぶことが重要である。

【００２２】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度がもとのシリコンの半分以下
に減少する。その結果、体積に比べて表面積が飛躍的に
増大するため、その化学エッチング速度は、通常の単結
晶層のエッチング速度に比べて、著しく増速される。

【００２３】次に、多孔質層Ｓｉの化学エッチングによ
る除去について論じる。一般に、Ｐ＝（２. ３３−Ａ）／２. ３３ (１) をPorosityといい、陽極化成時に、この値を変化させる
ことが可能であり、次のように、表せる：Ｐ＝（ｍ₁ −ｍ₂ ）／（ｍ₁ −ｍ₃ ） (２) または、Ｐ＝（ｍ₁ −ｍ₂ ）／ρＡｔ (３) ここで、ｍ₁ ：陽極化成前の全重量ｍ₂ ：陽極化成後の全重量ｍ₃ ：多孔質Ｓｉを除去した後の全重量 ρ ：単結晶Ｓｉの密度Ａ：多孔質化した面積ｔ：多孔質Ｓｉの厚さ多孔質化する領域の面積を正確に算出できない場合も多
々ある。この場合は、式（２）が有効であるが、ｍ₃ を
測定するためには、多孔質Ｓｉをエッチングしなければ
ならない。

【００２４】また、上記した多孔質Ｓｉ上のエピタキシ
ャル成長において、多孔質Ｓｉはその構造的性質のた
め、ヘテロエピタキシャル成長の際に発生する歪みを緩
和して、欠陥の発生を抑制することが可能である。しか
しながら、この場合も、多孔質ＳｉのPorosityが非常に
重要なパラメ−タとなることは明らかである。したがっ
て、上記のPorosityの測定は、この場合も必要不可欠で
ある。

【００２５】本発明に於いては、結晶Ｓｉに対しては殆
どエッチング作用を持たず多孔質Ｓｉに対して優れたエ
ッチング作用を持つエッチング液を用いて選択エッチン
グする。

【００２６】多孔質Ｓｉ層には、透過電子顕微鏡による
観察によれば、平均約６００オングストロ−ム程度の径
の孔が形成されており、その密度は単結晶Ｓｉに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシ
ャル成長させることも可能である。ただし、１０００℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Ｓｉ層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマＣ
ＶＤ、減圧ＣＶＤ、光ＣＶＤ等のＣＶＤ法、バイアス・
スパッタ−法、液相成長法等の低温成長が好適とされ
る。

【００２７】以下、本発明の半導体装置の実施態様例を
その作製方法とともに図面を参照しながら詳述する。

【００２８】

【実施態様例１】図１は本発明による半導体装置の一構
成例を示す部分断面図である。図１において、２は光透
過性を有するＳｉＯ₂ ガラス基板である。該基板上には
３つの島状単結晶層６，８，１０が形成されている。

【００２９】島状単結晶層６内の導電型が図示される様
に適宜のパターンに形成され、更に該島状単結晶層６上
にＳｉ酸化膜１２、絶縁層１４、ベース電極１６、エミ
ッタ電極１８、及びコレクタ電極２０が形成されて、Ｎ
ＰＮ型バイポーラトランジスタＢＴが構成されている。
図１ではバイポーラトランジスタはプレーナ型である
が、横型その他であってもよい。

【００３０】島状単結晶層８内の導電型が適宜のパター
ンに形成されソース領域Ｓ及びドレイン領域Ｄが形成さ
れ、更に該島状単結晶層８上にゲート酸化膜２２、ゲー
ト２４、絶縁層１４、ソース電極２６、ドレイン電極２
８、及びゲート電極３０が形成されて、Ｎチャネル電界
効果トランジスタＮＦＥＴが構成されている。

【００３１】島状単結晶層１０内の導電型が適宜のパタ
ーンに形成されソース領域Ｓ及びドレイン領域Ｄが形成
され、更に該島状単結晶層１０上にゲート酸化膜３２、
ゲート３４、絶縁層１４、ソース電極３６、ドレイン電
極３８、及びゲート電極４０が形成されて、Ｐチャネル
電界効果トランジスタＰＦＥＴが構成されている。

【００３２】図２〜図１３に基づき、本構成例の半導体
装置の作製の第１の実施態様を説明する。

【００３３】ここでは、Ｐ型基板あるいは高濃度Ｎ型基
板の全てを多孔質化した後に単結晶層をエピタキシャル
成長させる方法が用いられている。図２（ａ）〜（ｃ）
は本発明の半導体基板の作製方法を説明するための工程
図で、夫々各工程に於ける模式的断面図として示されて
いる。尚、図２（ａ）〜（ｃ）において、Ｓｉ単結晶基
板５２の多孔質化した部分が本発明の多孔質単結晶半導
体層であり、薄膜単結晶Ｓｉ層５４が本発明の非多孔質
単結晶半導体層であり、これらが本発明の第１の基体を
構成し、光透過性基板５８が本発明の少なくとも可視光
領域で光透過性を有する第２の基体を構成し、酸化層５
６が本発明の絶縁層であり、図２（ｂ）に本発明の多層
構造体が示されている。

【００３４】図２（ａ）に示すように、先ず、Ｐ型（ま
たは高濃度Ｎ型）Ｓｉ単結晶基板５２を用意して、その
全部を多孔質化し、引続いて種々の成長法により、エピ
タキシャル成長を多孔質化した基板表面に行い、薄膜単
結晶Ｓｉ層５４を形成する。Ｐ型Ｓｉ基板は、ＨＦ溶液
を用いた陽極化成法によって、多孔質化させる。この多
孔質Ｓｉ層は、単結晶Ｓｉの密度２．３３ｇ/cm³に比べ
て、その密度をＨＦ溶液濃度を５０〜２０％に変化させ
ることで密度１．１〜０．６ｇ/cm³の範囲に変化させる
ことができる。

【００３５】図２（ｂ）に示すように、多孔質Ｓｉ基板
５２上の単結晶Ｓｉ層５４の表面を酸化して酸化層５６
を形成し、ガラスに代表される光透過性基板５８を用意
して、多孔質Ｓｉ基板上の単結晶Ｓｉ層５４の酸化層５
６の表面と該光透過性基板５８の表面とを貼り合わせ
る。酸化層５６は、作製されるデバイスの特性に重要な
役割を果す。即ち、Ｓｉ活性層の下地界面より発生する
界面準位は、酸化層５６なしで直接貼り合わせを行う場
合に比べて酸化膜界面の準位の方が低くでき、得られる
電子デバイスの特性は著しく向上する。図２（ｂ）に示
す様に、エッチング防止膜としてＳｉ₃ Ｎ₄ 層６２を堆
積して、貼り合わせた２枚の基板全体を被覆し、多孔質
Ｓｉ基板５２の表面上のＳｉ₃ Ｎ₄ 層のみを除去する。
エッチング防止膜としては、Ｓｉ₃ Ｎ₄ の代りにアピエ
ゾンワックスを用いてもよい。この後に、全体をエッチ
ング液に浸すことによって多孔質Ｓｉのみを無電解湿式
化学エッチングして、光透過性基板５８上に薄膜化した
非多孔質単結晶シリコン層５４を残存させ形成する。

【００３６】図２（ｃ）には本発明で得られる半導体基
板が示されている。即ち、光透過性基板５８上に結晶性
がシリコンウエハ−と同等な単結晶Ｓｉ層５４が平坦
に、しかも均一に薄層化されて、ウエハ−全域という大
面積に形成される。

【００３７】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。

【００３８】多孔質Ｓｉのみを無電解湿式化学エッチン
グする選択エッチング法について、以下に述べる。

【００３９】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、バッファード弗酸、過酸化水素水を
加えた弗酸又はバッファード弗酸の混合液、アルコール
を加えた弗酸又はバッファード弗酸の混合液、過酸化水
素水とアルコールとを加えた弗酸又はバッファード弗酸
の混合液が好適に用いられる。

【００４０】図３〜図１０は多孔質Ｓｉと単結晶Ｓｉを
上記種々のエッチング液に浸潤したときのエッチングさ
れた多孔質Ｓｉと単結晶Ｓｉの厚みのエッチング時間依
存性を示す特性図である。エッチング液は、それぞれ、
図３が４９％弗酸、図４が４９％弗酸と過酸化水素水と
の混合液（１：５）、図５が４９％弗酸とアルコールと
の混合液（１０：１）、図６が４９％弗酸とアルコール
と過酸化水素水との混合液（１０：６：５０）であり、
また図７がバッファード弗酸、図８がバッファード弗酸
と過酸化水素水との混合液（１：５）、図９がバッファ
ード弗酸とアルコールとの混合液（１０：１）、図１０
がバッファード弗酸とアルコールと過酸化水素水との混
合液（１０：６：５０）である。なお、アルコールを加
えたものについては、撹拌することなしに浸潤し、アル
コールを加えないものについては、撹拌しながら浸潤し
た。

【００４１】多孔質Ｓｉは非多孔質単結晶Ｓｉを陽極化
成によって作成し、その条件を以下にしめす。陽極化成
によって形成する多孔質Ｓｉの出発材料は、単結晶Ｓｉ
に限定されるものではなく、他の結晶構造のＳｉでも可
能である：印加電圧：２．６（Ｖ）電流密度：３０（ｍＡ・cm^-2 ）陽極化成溶液： HF:H₂O:C₂H₅OH=1:1:1 時間：２. ４（時間）多孔質Ｓｉの厚み：３００（μｍ）Ｐｏｒｏｓｉｔｙ：５６（％）上記条件により作成した多孔質Ｓｉを、室温において上
記種々のエッチング液に浸潤した。

【００４２】４９％弗酸（図３の白丸）に撹はんしなが
ら浸潤したものについて、該多孔質Ｓｉの厚みの減少を
測定したところ、多孔質Ｓｉは急速にエッチングされ、
４０分ほどで９０μｍ、更に、８０分経過させると２０
５μｍも、高度の表面性を有して、均一にエッチングさ
れた。

【００４３】４９％弗酸と過酸化水素水との混合液
（１：５）（図４の白丸）に撹はんしながら浸潤したも
のについて、該多孔質Ｓｉの厚みの減少を測定したとこ
ろ、多孔質Ｓｉは急速にエッチングされ、４０分ほどで
１１２μｍ、更に、８０分経過させると２５６μｍも、
高度の表面性を有して、均一にエッチングされた。

【００４４】４９％弗酸とアルコールとの混合液（１
０：１）（図５の白丸）に撹はんすることなしに浸潤し
たものについて、該多孔質Ｓｉの厚みの減少を測定した
ところ、多孔質Ｓｉは急速にエッチングされ、４０分ほ
どで８５μｍ、更に、８０分経過させると１９５μｍ
も、高度の表面性を有して、均一にエッチングされた。

【００４５】４９％弗酸とアルコールと過酸化水素水と
の混合液（１０：６：５０）（図６の白丸）に撹はんす
ることなしに浸潤したものについて、該多孔質Ｓｉの厚
みの減少を測定したところ、多孔質Ｓｉは急速にエッチ
ングされ、４０分ほどで１０７μｍ、更に、８０分経過
させると２４４μｍも、高度の表面性を有して、均一に
エッチングされた。

【００４６】バッファード弗酸（図７の白丸）に撹拌し
ながら浸潤したものについて、該多孔質Ｓｉの厚みの減
少を測定したところ、多孔質Ｓｉは急速にエッチングさ
れ、４０分ほどで７０μｍ、更に、１２０分経過させる
と１１８μｍも、高度の表面性を有して、均一にエッチ
ングされた。

【００４７】バッファード弗酸と過酸化水素水との混合
液（１：５）（図８の白丸）に撹拌しながら浸潤したも
のについて、該多孔質Ｓｉの厚みの減少を測定したとこ
ろ、多孔質Ｓｉは急速にエッチングされ、４０分ほどで
８８μｍ、更に、１２０分経過させると１４７μｍも、
高度の表面性を有して、均一にエッチングされた。

【００４８】バッファード弗酸とアルコールとの混合液
（１０：１）（図９の白丸）に撹はんすることなしに浸
潤したものについて、該多孔質Ｓｉの厚みの減少を測定
したところ、多孔質Ｓｉは急速にエッチングされ、４０
分ほどで６７μｍ、更に、１２０分経過させると１１２
μｍも、高度の表面性を有して、均一にエッチングされ
た。

【００４９】バッファード弗酸とアルコールと過酸化水
素水との混合液（１０：６：５０）（図１０の白丸）に
撹はんすることなしに浸潤したものについて、該多孔質
Ｓｉの厚みの減少を測定したところ、多孔質Ｓｉは急速
にエッチングされ、４０分ほどで８３μｍ、更に、１２
０分経過させると１４０μｍも、高度の表面性を有し
て、均一にエッチングされた。

【００５０】なお、過酸化水素水の溶液濃度は、ここで
は３０％であるが、下記の過酸化水素水の添加効果がそ
こなわれず、且つ製造工程等で実用上差し支えない濃度
で設定される。バッファード弗酸としては、弗化アンモ
ニウム（ＮＨ₄ Ｆ）３６．２％、弗化水素（ＨＦ）４．
４６％の水溶液が用いられる。

【００５１】エッチング液に用いられるアルコールとし
ては、エチルアルコールのほか、イソプロピルアルコー
ルなど製造工程等に実用上差し支えなく、さらに下記ア
ルコール添加効果を望むことのできるアルコールを用い
ることができる。

【００５２】なお、エッチング速度は弗酸，バッファー
ド弗酸，過酸化水素水の溶液濃度及び温度に依存する。
過酸化水素水を添加することによって、シリコンの酸化
を増速し、反応速度を無添加に比べて増速することが可
能となり、更に過酸化水素水の比率を変えることによ
り、その反応速度を制御することができる。また、アル
コールを添加することによって、エッチングによる反応
生成気体の気泡を、瞬時にエッチング表面から、撹拌す
ることなく、除去でき、均一にかつ効率よく多孔質Ｓｉ
をエッチングすることができる。

【００５３】溶液濃度及び温度の条件は、弗酸，バッフ
ァード弗酸及び上記過酸化水素水又は上記アルコールの
効果を奏し、エッチング速度が製造工程等で実用上差し
支えない範囲で設定される。ここでは、一例として、前
述した溶液濃度及び室温の場合について取り上げたが、
本発明はかかる条件に限定されるものではない。

【００５４】弗酸を用いる場合、エッチング液におい
て、ＨＦ濃度は好ましくは１〜９５％、より好ましくは
５〜９０％、さらに好ましくは５〜８０％の範囲で設定
される。

【００５５】バッファード弗酸を用いる場合、エッチン
グ液において、ＨＦ濃度は好ましくは１〜９５％、より
好ましくは１〜８５％、さらに好ましくは１〜７０％の
範囲で設定され、ＮＨ₄ Ｆ濃度は好ましくは１〜９５
％、より好ましくは５〜９０％、さらに好ましくは５〜
８０％の範囲で設定される。

【００５６】エッチング液において、Ｈ₂ Ｏ₂ 濃度は好
ましくは１〜９５％、より好ましくは５〜９０％、さら
に好ましくは１０〜８０％で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。

【００５７】エッチング液において、アルコール濃度は
好ましくは８０％以下、より好ましくは６０％以下、さ
らに好ましくは４０％以下で、且つ上記アルコールの効
果を奏する範囲で設定される。

【００５８】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。

【００５９】一方、５００μｍ厚の非多孔質Ｓｉを室温
において、上記各種エッチング液に浸潤した。のちに、
該非多孔質Ｓｉの厚みの減少を測定した（図３〜図１０
の黒丸）。非多孔質Ｓｉは、１２０分経過した後にも、
１００オングストローム以下しかエッチングされなかっ
た。

【００６０】エッチング後の多孔質Ｓｉと非多孔質Ｓｉ
を水洗し、その表面を二次イオン質量分析器により微量
分析したところ何等不純物は検出されなかった。

【００６１】以上の図２の工程で得られた半導体基板の
表面の単結晶層を部分酸化法により又はエッチングによ
り島状に分離し、図１の島状単結晶層６，８，１０を形
成する。尚、図１の光透過性基板２は、図２（ｃ）の光
透過性基板５８及び酸化物層５６からなるものである。

【００６２】図１のＮＰＮ型バイポーラトランジスタＢ
Ｔを形成する工程を、図１１を用いて説明する。

【００６３】先ず、図１１（ａ）に示す様に、島状単結
晶層６にＮ型不純物イオンを打ち込んでコレクタ領域と
する。次に、ドライ酸化またはパイロジェニックによる
ウェット酸化等により島状単結晶層６の表面に酸化膜１
２を形成し、該酸化膜をフォトリソグラフィー等を用い
て部分的に除去する。かくして形成された窓からイオン
注入法及び熱拡散法等を用いてＰ型不純物を拡散し、ベ
ース領域を形成する。次に、フォトレジストにより形成
したマスクパターンを用いてエミッタ領域及びコレクタ
コンタクト領域にＮ型不純物を高濃度にドープする。

【００６４】続いて、図１１（ｂ）に示す様に、絶縁層
１４をＣＶＤ法、バイアススパッタ法等を用いて堆積さ
せる。更に、コンタクトホールをフォトリソグラフィー
とエッチングにより形成した後、ベース領域、エミッタ
領域、コレクタコンタクト領域のそれぞれの電極１６，
１８，２０をＡｌ，Ａｌ−Ｓｉ，Ｗ，Ｍｏ，Ｗシリサイ
ド、Ｔｉ，Ｔｉシリサイド等により形成することによ
り、バイポーラトランジスタが得られる。

【００６５】尚、ＰＮＰ型バイポーラトランジスタも、
不純物の導電型を変えることにより同様にして形成する
ことができる。

【００６６】図１のＮチャネル電界効果トランジスタＮ
ＦＥＴ及びＰチャネル電界効果トランジスタＰＦＥＴを
形成する工程を、図１２を用いて説明する。

【００６７】先ず、図１２（ａ）に示す様に、島状単結
晶層８にＰ型不純物イオンを、島状単結晶層１０にＮ型
不純物イオンを、それぞれ独立に打ち込む。次に、それ
ぞれの島状単結晶層上にゲート絶縁膜２２，３２を形成
し、更に多結晶シリコンのゲート２４，３４をパターニ
ングして形成する。該多結晶シリコンゲートをマスクに
して、自己整合的に不純物をイオン注入することによ
り、ソース領域Ｓ及びドレイン領域Ｄを形成する。この
際、ＮＦＥＴに対してはＮ型不純物イオンを注入してソ
ース領域Ｓ及びドレイン領域Ｄとし、ＰＦＥＴに対して
はＰ型不純物イオンを注入してソース領域Ｓ及びドレイ
ン領域Ｄとする。

【００６８】続いて、図１２（ｂ）に示す様に、絶縁層
１４を形成し、コンタクトホールを形成した後、ソース
電極２６，３６、ドレイン電極２８，３８及びゲート電
極３０，４０を形成することにより、Ｎチャネル電界効
果トランジスタ及びＰチャネル電界効果トランジスタが
得られる。

【００６９】以上の様にして形成されたバイポーラトラ
ンジスタ及び電界効果トランジスタを用い、これらの電
極を例えば薄膜金属配線などで図１３に示す様な回路構
成になる様に接続するとにより、集積回路を製造するこ
とができる。

【００７０】

【実施態様例２】図１４に基づき、上記図１の構成例の
半導体装置の作製の第２の実施態様を説明する。

【００７１】ここでは、多孔質化を行う前にＮ型層を形
成し、その後、陽極化成により選択的に、Ｐ型基板ある
いは高濃度Ｎ型基板のみを多孔質化する方法について説
明する。図１４（ａ）〜（ｄ）は本発明による半導体基
板の作製方法を説明するための工程図で、夫々各工程に
於ける模式的断面図として示されている。尚、図１４
（ａ）〜（ｄ）において、多孔質Ｓｉ基板７３が本発明
の多孔質単結晶半導体層であり、単結晶Ｓｉ層７４が本
発明の非多孔質単結晶半導体層であり、これらが本発明
の第１の基体を構成し、光透過性基板７６が本発明の少
なくとも可視光領域で光透過性を有する第２の基体を構
成し、図１４（ｃ）に本発明の多層構造体が示されてい
る。

【００７２】図１４（ａ）に示すように、種々の薄膜成
長法によるエピタキシャル成長により高濃度Ｎ型Ｓｉ単
結晶基板７２の表面に低不純物濃度層７４を形成する。
或は、Ｐ型Ｓｉ単結晶基板７２の表面をプロトンをイオ
ン注入してＮ型単結晶層７４を形成する。

【００７３】次に、図１４（ｂ）に示すように、Ｐ型Ｓ
ｉ単結晶基板（または高濃度Ｎ型Ｓｉ単結晶基板）７２
を裏面よりＨＦ溶液を用いた陽極化成法によって、多孔
質Ｓｉ基板７３に変質させる。この多孔質Ｓｉ層は、単
結晶Ｓｉの密度２．３３ｇ/cm³に比べて、その密度をＨ
Ｆ溶液濃度を５０〜２０％に変化させることで密度１．
１〜０．６ｇ/cm³の範囲に変化させることができる。

【００７４】図１４（ｃ）に示すように、光透過性基板
７６を用意して、多孔質Ｓｉ基板上の単結晶Ｓｉ層７４
の表面と該光透過性基板７６の表面とを貼り合わせる。
この後に、全体をエッチング液に浸すことによって多孔
質Ｓｉのみを無電解湿式化学エッチングして、光透過性
基板７６上に薄膜化した非多孔質単結晶シリコン層７４
を残存させ形成する。

【００７５】図１４（ｄ）には本発明で得られる半導体
基板が示される。即ち、光透過性基板７６上に結晶性が
シリコンウエハ−と同等な単結晶Ｓｉ層７４が平坦に、
しかも均一に薄層化されて、ウエハ−全域という大面積
に形成される。

【００７６】こうして得られた半導体基板を用いて、上
記実施態様例１と同様にして、図１の半導体装置を作製
することができる。

【００７７】

【実施例】以下、具体的な実施例によって本発明を説明
する。

【００７８】（実施例１）２００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を５０％ＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１００ｍＡ
/cm²であった。又、この時の多孔質化速度は、８．４μ
ｍ／min.であり２００ミクロンの厚みを持ったＰ型（10
0)Ｓｉ基板全体は、２４分で多孔質化された。

【００７９】該Ｐ型（100)多孔質Ｓｉ基板上にＭＢＥ
（分子線エピタキシー：Molecular Beam Epitaxy) 法に
より、Ｓｉエピタキシャル層を０．５ミクロン低温成長
させた。堆積条件は、以下のとおりである：温度： 700 ℃ 圧力： 1 x 10^-9 Torr 成長速度： 0.1 nm/sec 。

【００８０】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した溶
融石英ガラス基板を重ね合わせ、酸素雰囲気中で800
℃，0.5 時間加熱することにより、両者の基板は、強固
に接合された。

【００８１】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ 層を０．
１μｍ堆積し、貼り合わせた２枚の基板を被覆して、多
孔質基板上のＳｉ₃Ｎ₄ 層のみを反応性イオンエッチン
グにより除去した。

【００８２】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【００８３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上
に0.5 μm の厚みを持った単結晶Ｓｉ層が形成できた。

【００８４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００８５】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【００８６】（実施例２）２００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を５０％ＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１００ｍＡ
/cm²であった。又、この時の多孔質化速度は、８．４μ
ｍ／min.であり２００ミクロンの厚みを持ったＰ型（10
0)Ｓｉ基板全体は、２４分で多孔質化された。

【００８７】該Ｐ型（100)多孔質Ｓｉ基板上にプラズマ
ＣＶＤ法により、Ｓｉエピタキシャル層を5 μｍ低温成
長させた。堆積条件は、以下のとおりである：ガス： SiH₄ 高周波電力： 100 W 温度： 800 ℃ 圧力： 1 x 10^-2 Torr 成長速度： 2.5 nm/sec 。

【００８８】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した５
００℃近辺に軟化点のあるガラス基板を重ね合わせ、酸
素雰囲気中で450 ℃，0.5 時間加熱することにより、両
者の基板は、強固に接合された。

【００８９】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ 層を
０．１μｍ堆積し、貼り合わせた２枚の基板を被覆し
て、多孔質基板上のＳｉ₃ Ｎ₄ 層のみを反応性イオンエ
ッチングにより除去した。

【００９０】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【００９１】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基
板上に5 μm の厚みを持った単結晶Ｓｉ層が形成でき
た。

【００９２】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【００９３】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【００９４】（実施例３）２００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を５０％ＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１００ｍＡ
/cm²であった。又、この時の多孔質化速度は、８．４μ
ｍ／min.であり２００ミクロンの厚みを持ったＰ型（10
0)Ｓｉ基板全体は、２４分で多孔質化された。

【００９５】該Ｐ型（100)多孔質Ｓｉ基板上に減圧ＣＶ
Ｄ法により、Ｓｉエピタキシャル層を5 ミクロン低温成
長させた。堆積条件は、以下のとおりである：ガス： SiH₂Cl₂ 0.6 リットル/min H₂ 100 リットル/min 温度： 850 ℃ 圧力： 50 Torr 成長速度： 0.1 μm/min 。

【００９６】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した５
００℃近辺に軟化点のあるガラス基板を重ね合わせ、酸
素雰囲気中で450 ℃，0.5 時間加熱することにより、両
者の基板は、強固に接合された。

【００９７】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ 層を
０．１μｍ堆積し、貼り合わせた２枚の基板を被覆し
て、多孔質基板上のＳｉ₃ Ｎ₄ 層のみを反応性イオンエ
ッチングにより除去した。

【００９８】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【００９９】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基
板上に5 μm の厚みを持った単結晶Ｓｉ層が形成でき
た。

【０１００】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１０１】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１０２】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１０３】（実施例４）２００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を５０％ＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１００ｍＡ
/cm²であった。又、この時の多孔質化速度は、８．４μ
ｍ／min.であり２００ミクロンの厚みを持ったＰ型（10
0)Ｓｉ基板全体は、２４分で多孔質化された。

【０１０４】該Ｐ型（100)多孔質Ｓｉ基板上にバイアス
スパッター法により、Ｓｉエピタキシャル層を１．０ミ
クロン低温成長させた。堆積条件は、以下のとおりであ
る： RF周波数： 100 MHz 高周波電力： 600 W 温度： 300 ℃ Arガス圧力： 8 x 10^-3 Torr 成長時間： 120 min ターゲット直流バイアス： -200 V 基板直流バイアス： +5 V 。

【０１０５】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した５
００℃近辺に軟化点のあるガラス基板を重ね合わせ、酸
素雰囲気中で450 ℃，0.5 時間加熱することにより、両
者の基板は、強固に接合された。

【０１０６】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ 層を
０．１μｍ堆積し、貼り合わせた２枚の基板を被覆し
て、多孔質基板上のＳｉ₃ Ｎ₄ 層のみを反応性イオンエ
ッチングにより除去した。

【０１０７】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１０８】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、低軟化点ガラス基
板上に1.0μm の厚みを持った単結晶Ｓｉ層が形成でき
た。

【０１０９】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１１０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１１１】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１１２】（実施例５）２００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を５０％ＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１００ｍＡ
/cm²であった。又、この時の多孔質化速度は、８．４μ
ｍ／min.であり２００ミクロンの厚みを持ったＰ型（10
0)Ｓｉ基板全体は、２４分で多孔質化された。

【０１１３】該Ｐ型（100)多孔質Ｓｉ基板上に液相成長
法により、Ｓｉエピタキシャル層を１０ミクロン低温成
長させた。堆積条件は、以下のとおりである：溶媒： Sn 成長温度： 900℃ 成長雰囲気： H₂ 成長時間： 20分。

【０１１４】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した８
００℃近辺に軟化点のあるガラス基板を重ね合わせ、酸
素雰囲気中で750 ℃，0.5 時間加熱することにより、両
者の基板は、強固に接合された。

【０１１５】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ 層を０．
１μｍ堆積し、貼り合わせた２枚の基板を被覆して、多
孔質基板上のＳｉ₃Ｎ₄ 層のみを反応性イオンエッチン
グにより除去した。

【０１１６】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１１７】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、ガラス基板上に１
０μm の厚みを持った単結晶Ｓｉ層が形成できた。

【０１１８】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１１９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１２０】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１２１】（実施例６）２００ミクロンの厚みを持っ
たＰ型（100)Ｓｉ基板上にＣＶＤ法により、Ｓｉエピタ
キシャル層を０．５ミクロン成長させた。堆積条件は、
以下のとおりである：反応ガス流量： SiH₂Cl₂ 1000 SCCM H₂ 230 リットル/min. 温度： 1080℃ 圧力： 80 Torr 時間： 1 min 。

【０１２２】この基板を50% のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ/cm²で
あった。又、この時の多孔質化速度は、８．４μｍ／mi
n.であり２００ミクロンの厚みを持ったＰ型（100)Ｓｉ
基板全体は、２４分で多孔質化された。前述したように
この陽極化成では、Ｐ型（100)Ｓｉ基板のみが多孔質化
され、Ｓｉエピタキシャル層には変化がなかった。

【０１２３】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した溶
融石英ガラス基板を重ね合わせ、酸素雰囲気中で800
℃，0.5 時間加熱することにより、両者の基板は、強固
に接合された。

【０１２４】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ 層を０．
１μｍ堆積し、貼り合わせた２枚の基板を被覆して、多
孔質基板上のＳｉ₃Ｎ₄ 層のみを反応性イオンエッチン
グにより除去した。

【０１２５】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１２６】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、２００ミクロ
ンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上
に０．５μmの厚みを持った単結晶Ｓｉ層が形成でき
た。

【０１２７】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１２８】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１２９】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１３０】（実施例７）２００ミクロンの厚みを持っ
たＰ型（100)Ｓｉ基板表面にプロトンのイオン注入によ
って、Ｎ型Ｓｉ層を１ミクロン形成した。Ｈ⁺ 注入量
は、5 X 10¹⁵(ions/cm²)であった。

【０１３１】この基板を50% のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ/cm²で
あった。又、この時の多孔質化速度は、８．４μｍ／mi
n.であり２００ミクロンの厚みを持ったＰ型（100)Ｓｉ
基板全体は、２４分で多孔質化された。前述したように
この陽極化成では、Ｐ型（100)Ｓｉ基板のみが多孔質化
され、Ｎ型Ｓｉ層には変化がなかった。

【０１３２】次に、このＮ型単結晶Ｓｉ層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した溶
融石英ガラス基板を重ね合わせ、酸素雰囲気中で800
℃，0.5 時間加熱することにより、両者の基板は、強固
に接合された。

【０１３３】減圧ＣＶＤ法によってＳｉ₃ Ｎ₄ 層を０．
１μｍ堆積し、貼り合わせた２枚の基板を被覆して、多
孔質基板上のＳｉ₃Ｎ₄ 層のみを反応性イオンエッチン
グにより除去した。

【０１３４】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１３５】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、約２００ミク
ロンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上
に１μm の厚みを持った単結晶Ｓｉ層が形成できた。

【０１３６】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１３７】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１３８】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１３９】（実施例８）５００ミクロンの厚みを持っ
たＰ型（100)単結晶Ｓｉ基板を50% のＨＦ溶液中におい
て陽極化成を行った。この時の電流密度は、１０ｍＡ/c
m²であった。１０分で、表面に２０ミクロンの厚みを持
った多孔質層が形成された。該Ｐ型（100)多孔質Ｓｉ基
板上に減圧ＣＶＤ法により、Ｓｉエピタキシャル層を
０．５ミクロン低温成長させた。堆積条件は、以下のと
おりである：反応ガス流量： SiH₂Cl₂ 0.6 リットル/min. H₂ 100 リットル/min. 温度： 850℃ 圧力： 50 Torr 成長速度： 0.1 μm/min 。

【０１４０】次に、このエピタキシャル層の表面を５０
ｎｍ熱酸化し、その酸化層表面に、光学研磨を施した溶
融石英ガラス基板を重ね合わせ、酸素雰囲気中で450
℃，0.5 時間加熱することにより、両者の基板は、強固
に接合された。

【０１４１】次いで、Ｓｉ基板の裏面から研磨を行い、
４９０μｍ除去して多孔質層を表出させた。

【０１４２】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ 層を
０．１μｍ堆積し、貼り合わせた２枚の基板を被覆し
て、多孔質基板上のＳｉ₃ Ｎ₄ 層のみを反応性イオンエ
ッチングにより除去した。

【０１４３】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。１
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１４４】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く１５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。Ｓｉ₃ Ｎ₄ 層を除去した
後には、石英ガラス基板上に０．５μm の厚みを持った
単結晶Ｓｉ層が形成できた。

【０１４５】また、Ｓｉ₃ Ｎ₄ 層の代りに、アピエゾン
ワックスあるいはエレクトロンワックスを被覆した場合
にも同様の効果があり、多孔質化したＳｉ基板のみを完
全に除去し得た。

【０１４６】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１４７】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１４８】（実施例９）２００ミクロンの厚みを持っ
たＰ型（100)Ｓｉ基板上にＣＶＤ法により、Ｓｉエピタ
キシャル層を１ミクロン成長させた。堆積条件は、以下
のとおりである：反応ガス流量： SiH₂Cl₂ 1000 SCCM H₂ 230 リットル/min. 温度： 1080℃ 圧力： 80 Torr 時間： 2 min 。

【０１４９】この基板を50% のＨＦ溶液中において陽極
化成を行った。この時の電流密度は、１００ｍＡ/cm²で
あった。又、このときの多孔質化速度は、８．４μｍ／
minであり、２００ミクロンの厚みを持ったＰ型（100)
Ｓｉ基板全体は、２４分で多孔質化された。前述したよ
うにこの陽極化成では、Ｐ型（100)Ｓｉ基板のみが多孔
質化され、Ｓｉエピタキシャル層には変化がなかった。

【０１５０】次に、このエピタキシャル層の表面に、光
学研磨を施した溶融石英ガラス基板を重ね合わせ、酸素
雰囲気中で800 ℃，0.5 時間加熱することにより、両者
の基板は、強固に接合された。

【０１５１】プラズマＣＶＤ法によってＳｉ₃ Ｎ₄ 層を
０．１μｍ堆積し、貼り合わせた２枚の基板を被覆し
て、多孔質基板上のＳｉ₃ Ｎ₄ 層のみを反応性イオンエ
ッチングにより除去した。

【０１５２】その後、該貼り合わせた基板を４９％弗酸
とアルコールと３０％過酸化水素水との混合液（１０：
６：５０）で撹拌することなく選択エッチングした。６
５分後には、単結晶Ｓｉ層だけがエッチングされずに残
り、単結晶Ｓｉをエッチ・ストップの材料として、多孔
質Ｓｉ基板は選択エッチングされ、完全に除去された。

【０１５３】非多孔質Ｓｉ単結晶の該エッチング液にた
いするエッチング速度は、極めて低く６５分後でも５０
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量（数十オングストローム）は実用
上無視できる膜厚減少である。すなわち、約２００ミク
ロンの厚みをもった多孔質化されたＳｉ基板は、除去さ
れ、Ｓｉ₃ Ｎ₄ 層を除去した後には、石英ガラス基板上
に１μm の厚みを持った単結晶Ｓｉ層が形成できた。

【０１５４】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１５５】上記単結晶シリコン層に、上記実施態様例
１に記載した様にして、常法によりＮＰＮ型バイポーラ
トランジスタ、Ｎチャネル電界効果トランジスタ及びＰ
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。

【０１５６】

【発明の効果】以上詳述したように、本発明による半導
体装置は、多孔質基体を選択的に除去することにより光
透過性基体上に形成された良質なる単結晶層に素子を作
製するので、高性能のパイポーラトランジスタと電界効
果トランジスタとにより構成される集積回路が得られ
る。即ち、基体とコレクタとの間の容量が少なくα線に
よるソフトエラー等のないバイポーラトランジスタと、
浮遊容量が少なくラッチアップ現象等のない電界効果ト
ランジスタとを作製でき、これらを適宜組み合わせるこ
とより、高速動作が可能となる等ＳＯＩとしての種々の
長所を発揮し得る集積回路を低価格で提供することが可
能となる。

【０１５７】更に、本発明においては、光透過性基体を
用いているので、コンタクトセンサーや投影型液晶表示
装置等に適用でき、これらの受光部や表示部の基板に駆
動回路や周辺回路をも形成することが可能となり、これ
ら素子や回路の間の電気的接続を導電性薄膜のパターニ
ングにより行うことができるので、画素の高密度化及び
高精細化ならびに高解像度化が可能になるとともに、多
数処理を短時間で行うことができ生産性及び経済性に優
れている。

【図面の簡単な説明】

【図１】本発明による半導体装置の一構成例を示す部分
断面図である。

【図２】図１の半導体装置の基板の作製方法を示す工程
図である。

【図３】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図４】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図５】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図６】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図７】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図８】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図９】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性を
示す図である。

【図１０】多孔質Ｓｉと非多孔質Ｓｉのエッチング特性
を示す図である。

【図１１】図１の半導体装置のバイポーラトランジスタ
の作製方法を示す工程図である。

【図１２】図１の半導体装置の電界効果トランジスタの
作製方法を示す工程図である。

【図１３】図１の半導体装置の回路構成を示す図であ
る。

【図１４】図１の半導体装置の基板の作製方法を示す工
程図である。

【符号の説明】

２ガラス基板６，８，１０島状単結晶層１２Ｓｉ酸化膜１４絶縁層１６ベース電極１８エミッタ電極２０コレクタ電極２２，３２ゲート酸化膜２４，３４ゲート２６，３６ソース電極２８，３８ドレイン電極３０，４０ゲート電極５２Ｓｉ基板５４単結晶Ｓｉ層５６酸化層５８ガラス基板６２エッチング防止膜７２Ｓｉ基板７３多孔質Ｓｉ基板７４単結晶Ｓｉ層７６ガラス基板８０エッチング防止膜ＢＴバイポーラトランジスタＮＦＥＴ，ＰＦＥＴ電界効果トランジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/8249 H01L 21/336 H01L 27/06 H01L 27/12 H01L 29/786

Claims

(57)【特許請求の範囲】

【請求項１】バイポーラトランジスタと電界効果トラ
ンジスタとを有する半導体装置において、前記バイポー
ラトランジスタ及び電界効果トランジスタは少なくとも
可視光領域で光透過性を有する基体上に形成されてお
り、且つこれらバイポーラトランジスタ及び電界効果ト
ランジスタの活性領域を構成する単結晶層は、多孔質単
結晶半導体層と非多孔質単結晶半導体層とを有する第１
の基体と、少なくとも可視光領域で光透過性を有する第
２の基体とを前記非多孔質単結晶半導体層が内側に位置
する多層構造体が得られるように貼り合わせた後、前記
多層構造体から前記多孔質単結晶半導体層を除去して得
られた単結晶層であることを特徴とする、半導体装置。
【請求項２】前記第２の基体は絶縁性を有する、請求
項１に記載の半導体装置。
【請求項３】前記第２の基体はＳｉＯ₂ を主成分とす
るガラスである、請求項１に記載の半導体装置。
【請求項４】前記第１の基体と前記第２の基体との貼
り合わせを絶縁層を介して行う、請求項１〜３のいずれ
かに記載の半導体装置。