JPH0541488A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0541488A
JPH0541488A JP21657391A JP21657391A JPH0541488A JP H0541488 A JPH0541488 A JP H0541488A JP 21657391 A JP21657391 A JP 21657391A JP 21657391 A JP21657391 A JP 21657391A JP H0541488 A JPH0541488 A JP H0541488A
Authority
JP
Japan
Prior art keywords
porous
substrate
layer
single crystal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21657391A
Other languages
English (en)
Other versions
JP3088032B2 (ja
Inventor
Nobuhiko Sato
信彦 佐藤
Takao Yonehara
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP03216573A priority Critical patent/JP3088032B2/ja
Publication of JPH0541488A publication Critical patent/JPH0541488A/ja
Priority to US08/755,356 priority patent/US5750000A/en
Application granted granted Critical
Publication of JP3088032B2 publication Critical patent/JP3088032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【構成】 バイポーラトランジスタBT及び電界効果ト
ランジスタNFET,PFETが、Si基板2の表面の
酸化Si絶縁物層4上に形成されており、且つこれらト
ランジスタの活性領域を構成する島状単結晶層6,8,
10は、多孔質化したシリコン基体上の非多孔質単結晶
層の表面またはその酸化表面を、シリコン基板2の表面
の絶縁物層に貼り合わせた後、前記多孔質化したシリコ
ン基体を湿式化学エッチングを含む工程により除去して
得られたものである。 【効果】 Si基板2とコレクタとの間の容量の低減さ
れたバイポーラトランジスタBT、及びソースS、ドレ
インDの浮遊容量の低減された絶縁ゲート型電界効果ト
ランジスタNFET,PFETを作製でき、これらを組
み合わせて高速動作が可能で、ラッチアップ現象がな
く、α線によるソフトエラー等のない耐放射線特性の優
れた回路を提供することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、バイポーラトランジス
タと電界効果トランジスタとを有する半導体装置に関
し、特にバイポーラトランジスタと電界効果トランジス
タとが絶縁性基体上に形成されている半導体装置に関す
る。
【0002】
【従来の技術】絶縁物上の単結晶Si半導体層の形成
は、シリコン オン インシュレーター(SOI)技術とし
て広く知られ、通常の Si 集積回路を作製するバルクS
i基板では到達しえない数々の優位点をSOI技術を利
用したデバイスが有することから多くの研究が成されて
きた。すなわち、SOI技術を利用することで、1.誘
電体分離が容易で高集積化が可能、2.対放射線耐性に
優れている、3.浮遊容量が低減され高速化が可能、
4.ウエル工程が省略できる、5.ラッチアップを防止
できる、6.薄膜化による完全空乏型電界効果トランジ
スタが可能、等の優位点が得られる。
【0003】上記したようなデバイス特性上の多くの利
点を実現するために、ここ数十年に渡り、SOI構造の
形成方法について研究されてきている。この内容は、例
えば以下の文献にまとめられている。Special Issue: "
Single-crystal silicon onnon-single-crystal insula
tors"; edited by G.W.Cullen, Journal of CrystalGro
wth, volume 63, no 3, pp 429〜590 (1983)。
【0004】また、古くは単結晶サファイア基板上に、
SiをCVD(化学気相法)で、ヘテロエピタキシ−さ
せて形成するSOS(シリコン オン サファイア)が
知られており、最も成熟したSOI技術として一応の成
功を収めはしたが、Si層と下地サファイア基板界面の
格子不整合により大量の結晶欠陥、サファイア基板から
のアルミニュ−ムのSi層への混入、そして何よりも基
板の高価格と大面積化への遅れにより、その応用の広が
りが妨げられている。比較的近年には、サファイア基板
を使用せずにSOI構造を実現しようという試みが行な
われている。この試みは、次の二つに大別される: 1.Si単結晶基板を表面酸化後に、窓を開けてSi基
板を部分的に表出させ、その部分をシ−ドとして横方向
へエピタキシャル成長させ、SiO2 上へSi単結晶層
を形成する(この場合には、SiO2 上にSi層の堆積
をともなう。);2.Si単結晶基板そのものを活性層
として使用し、その下部にSiO2 を形成する(この方
法は、Si層の堆積をともなわない。)。
【0005】これらの方法によって形成された絶縁物上
のシリコン層に種々の半導体素子及びそれらを含んでな
る集積回路が作成されてきている。
【0006】
【発明が解決しようとする課題】上記1を実現する手段
として、CVDにより、直接、単結晶層Siを横方向エ
ピタキシャル成長させる方法、非晶質Siを堆積して、
熱処理により固相横方向エピタキシャル成長させる方
法、非晶質あるいは、多結晶Si層に電子線、レ−ザ−
光等のエネルギ−ビ−ムを収束して照射し、溶融再結晶
により単結晶層をSiO2 上に成長させる方法、そし
て、棒状ヒ−タ−により帯状に溶融領域を走査する方法
(Zone melting recrystallization) が知られている。
これらの方法にはそれぞれ一長一短があるが、その制御
性、生産性、均一性、品質に多大の問題を残しており、
いまだに、工業的に実用化したものはない。たとえば、
CVD法は平坦薄膜化するには、犠牲酸化が必要とな
り、固相成長法ではその結晶性が悪い。また、ビ−ムア
ニ−ル法では、収束ビ−ム走査による処理時間と、ビ−
ムの重なり具合、焦点調整などの制御性に問題がある。
このうち、Zone Melting Recrystallization法がもっと
も成熟しており、比較的大規模な集積回路も試作されて
はいるが、依然として、亜粒界等の結晶欠陥は、多数残
留しており、少数キャリヤ−デバイスを作成するにいた
っていない。
【0007】上記2の方法であるSi基板をエピタキシ
ャル成長の種子として用いない方法としては、次の方法
が挙げられる: 1.V型の溝が表面に異方性エッチングされたSi単結
晶基板に酸化膜を形成し、該酸化膜上に多結晶Si層を
Si基板と同じ程厚く堆積した後、Si基板の裏面から
研磨によって、厚い多結晶Si層上にV溝に囲まれて誘
電分離されたSi単結晶領域を形成する。この手法に於
ては、結晶性は良好であるが、多結晶Siを数百ミクロ
ンも厚く堆積する工程、単結晶Si基板を裏面より研磨
して分離したSi活性層のみを残す工程に、制御性と生
産性の点から問題がある;2.サイモックス(SIMO
X:Separation by ion implanted oxygen) と称される
Si単結晶基板中に酸素のイオン注入によりSiO2
を形成する方法であり、Siプロセスと整合性が良いた
め現在もっとも成熟した手法である。しかしながら、S
iO2 層形成をするためには、酸素イオンを1018 ion
s/cm2 以上も注入する必要があるが、その注入時間は長
大であり、生産性は高いとはいえず、また、ウエハ−コ
ストは高い。更に、結晶欠陥は多く残存し、工業的に見
て、少数キャリヤ−デバイスを作製できる充分な品質に
至っていない;3.多孔質Siの酸化による誘電体分離
によりSOI構造を形成する方法。この方法は、P型S
i単結晶基板表面にN型Si層をプロトンイオン注入
(イマイ他, J.Crystal Growth,vol 63, 547(1983))、
もしくは、エピタキシャル成長とパタ−ニングによって
島状に形成し、表面よりSi島を囲むようにHF溶液中
の陽極化成法によりP型Si基板のみを多孔質化したの
ち、増速酸化によりN型Si島を誘電体分離する方法で
ある。本方法では、分離されているSi領域は、デバイ
ス工程のまえに決定されており、デバイス設計の自由度
を制限する場合があるという問題点があり、前述した種
々のSOI構造の半導体集積回路としての特長を十分に
は発揮するに至っていない。
【0008】本発明は、上記したような問題点を解決し
上記したような要求に応え得る絶縁性基体上にある良質
な単結晶半導体層にバイポーラトランジスタと電界効果
トランジスタとを構成要素として含む集積回路を提供す
ることを目的とする。
【0009】更に、本発明は、SOIデバイスの利点を
実現した半導体集積回路を提供することを目的とする。
【0010】また、本発明は、SOI構造の大規模集積
回路を作製する際にも、高価なSOSや、SIMOXの
代替足り得、且つより高品質な絶縁性基体上の集積回路
を提供することをも目的とする。
【0011】
【課題を解決するための手段及び作用】本発明の半導体
装置は、バイポーラトランジスタと電界効果トランジス
タとを有する半導体装置において、前記バイポーラトラ
ンジスタ及び電界効果トランジスタは絶縁性基体上に形
成されており、且つこれらバイポーラトランジスタ及び
電界効果トランジスタの活性領域を構成する単結晶層
は、多孔質化したシリコン基体上の非多孔質単結晶層の
表面またはその酸化表面を、表面に絶縁物層を有するも
う一方のシリコン基体の表面の該絶縁物層に貼り合わせ
た後、前記多孔質化したシリコン基体を少なくとも湿式
化学エッチングを含む工程により除去して得られた単結
晶層であることを特徴とする。
【0012】本発明において、上記もう一方のシリコン
基体の絶縁物層には、シリコン基体の表面酸化により形
成した酸化シリコン層の他に、堆積されたシリコンの酸
化物層、窒化物層及び酸化窒化物層や酸化タンタル層等
をも含むものとする。
【0013】本発明は、表面に酸化シリコン等の絶縁物
層を有する絶縁性基体上において、経済性に優れて、大
面積に渡り均一平坦な、極めて優れた結晶性を有する、
欠陥の著しく少ないSi単結晶層を含んで素子が形成さ
れるために、基体及びコレクタ間の容量の低減されたバ
イポーラトランジスタ、及びソース、ドレインの浮遊容
量の低減された絶縁ゲート型電界効果トランジスタを作
製でき、高速動作が可能で、ラッチアップ現象がなく、
α線によるソフトエラー等のない耐放射線特性の優れた
回路を提供することができる。
【0014】ここで、本発明の理解を容易にするため
に、多孔質シリコン及びその化学エッチングによる除去
に関する一般的技術説明をする。
【0015】多孔質Siは、Uhlir 等によって1956
年に半導体の電解研磨の研究過程に於て発見された(A.
Uhlir, Bell Syst.Tech.J., vol 35,p.333(1956)) 。ま
た、ウナガミ等は、陽極化成におけるSiの溶解反応を
研究し、HF溶液中のSiの陽極反応には正孔が必要で
あり、その反応は、次のようであると報告している(T.
ウナガミ: J. Electrochem.Soc., vol.127, p.476 (198
0) ): Si + 2HF + (2-n)e+ → SiF2 + 2H+ + ne- SiF2 + 2HF → SiF4 + H2 SiF4 + 2HF → H2SiF6 又は、 Si + 4HF + (4-λ)e+ → SiF4 + 4H++ λe- SiF4 + 2HF → H2SiF6 ここで、e+ 及び、e- はそれぞれ、正孔と電子を表し
ている。また、n及びλは夫々シリコン1原子が溶解す
るために必要な正孔の数であり、n>2又は、λ>4な
る条件が満たされた場合に多孔質シリコンが形成される
としている。
【0016】以上のことから、正孔の存在するP型シリ
コンは、多孔質化されやすい。この多孔質化に於ける選
択性は長野ら、及び、イマイによって実証されている
(長野、中島、安野、大中、梶原; 電子通信学会技術研
究報告、vol 79,SSD 79-9549(1979)、及び、K.イマイ;S
olid-State Electronics vol 24,159 (1981))。この様
に正孔の存在するP型シリコンは多孔質化されやすく、
選択的にP型シリコンを多孔質化することができる。
【0017】一方、高濃度N型シリコンも多孔質化する
という報告(R.P.Holmstorm, I.J.Y.Chi Appl.Phys.Let
t. Vol.42, 386(1983))もあり、P,Nにこだわらず、
多孔質化を実現できる基板を選ぶことが重要である。
【0018】また、多孔質層はその内部に大量の空隙が
形成されている為に、密度がもとのシリコンの半分以下
に減少する。その結果、体積に比べて表面積が飛躍的に
増大するため、その化学エッチング速度は、通常の単結
晶層のエッチング速度に比べて、著しく増速される。
【0019】次に、多孔質層Siの化学エッチングによ
る除去について論じる。一般に、 P=(2. 33−A)/2. 33 (1) をPorosityといい、陽極化成時に、この値を変化させる
ことが可能であり、次のように、表せる: P=(m1 −m2 )/(m1 −m3 ) (2) または、 P=(m1 −m2 )/ρAt (3) ここで、 m1 :陽極化成前の全重量 m2 :陽極化成後の全重量 m3 :多孔質Siを除去した後の全重量 ρ :単結晶Siの密度 A :多孔質化した面積 t :多孔質Siの厚さ 多孔質化する領域の面積を正確に算出できない場合も多
々ある。この場合は、式(2)が有効であるが、m3
測定するためには、多孔質Siをエッチングしなければ
ならない。
【0020】また、上記した多孔質Si上のエピタキシ
ャル成長において、多孔質Siはその構造的性質のた
め、ヘテロエピタキシャル成長の際に発生する歪みを緩
和して、欠陥の発生を抑制することが可能である。しか
しながら、この場合も、多孔質SiのPorosityが非常に
重要なパラメ−タとなることは明らかである。したがっ
て、上記のPorosityの測定は、この場合も必要不可欠で
ある。
【0021】本発明に於いては、結晶Siに対しては殆
どエッチング作用を持たず多孔質Siに対して優れたエ
ッチング作用を持つエッチング液を用いて選択エッチン
グする。
【0022】多孔質Si層には、透過電子顕微鏡による
観察によれば、平均約600オングストロ−ム程度の径
の孔が形成されており、その密度は単結晶Siに比べる
と、半分以下になるにもかかわらず、単結晶性は維持さ
れており、多孔質層の上部へ単結晶Si層をエピタキシ
ャル成長させることも可能である。ただし、1000℃
以上では、内部の孔の再配列が起こり、増速エッチング
の特性が損なわれる。このため、Si層のエピタキシャ
ル成長には、分子線エピタキシャル成長法、プラズマC
VD、減圧CVD、光CVD等のCVD法、バイアス・
スパッタ−法、液相成長法等の低温成長が好適とされ
る。
【0023】以下、本発明の半導体装置の実施態様例を
その作製方法とともに図面を参照しながら詳述する。
【0024】
【実施態様例1】図1は本発明による半導体装置の一構
成例を示す部分断面図である。図1において、2はSi
基板であり、4はその表面に形成されたSi酸化膜から
なる絶縁物層である。該絶縁物層上には3つの島状単結
晶層6,8,10が形成されている。
【0025】島状単結晶層6内の導電型が図示される様
に適宜のパターンに形成され、更に該島状単結晶層6上
にSi酸化膜12、絶縁層14、ベース電極16、エミ
ッタ電極18、及びコレクタ電極20が形成されて、N
PN型バイポーラトランジスタBTが構成されている。
図1ではバイポーラトランジスタはプレーナ型である
が、横型その他であってもよい。
【0026】島状単結晶層8内の導電型が適宜のパター
ンに形成されソース領域S及びドレイン領域Dが形成さ
れ、更に該島状単結晶層8上にゲート酸化膜22、ゲー
ト24、絶縁層14、ソース電極26、ドレイン電極2
8、及びゲート電極30が形成されて、Nチャネル電界
効果トランジスタNFETが構成されている。
【0027】島状単結晶層10内の導電型が適宜のパタ
ーンに形成されソース領域S及びドレイン領域Dが形成
され、更に該島状単結晶層10上にゲート酸化膜32、
ゲート34、絶縁層14、ソース電極36、ドレイン電
極38、及びゲート電極40が形成されて、Pチャネル
電界効果トランジスタPFETが構成されている。
【0028】図2〜図13に基づき、本構成例の半導体
装置の作製の第1の実施態様を説明する。
【0029】ここでは、P型基板あるいは高濃度N型基
板の全てを多孔質化した後に単結晶層をエピタキシャル
成長させる方法が用いられている。図2(a)〜(c)
は本発明の半導体基板の作製方法を説明するための工程
図で、夫々各工程に於ける模式的断面図として示されて
いる。
【0030】図2(a)に示すように、先ず、P型(ま
たは高濃度N型)Si単結晶基板52を用意して、その
全部を多孔質化し、引続いて種々の成長法により、エピ
タキシャル成長を多孔質化した基板表面に行い、薄膜単
結晶Si層54を形成する。P型Si基板は、HF溶液
を用いた陽極化成法によって、多孔質化させる。この多
孔質Si層は、単結晶Siの密度2.33g/cm3に比べ
て、その密度をHF溶液濃度を50〜20%に変化させ
ることで密度1.1〜0.6g/cm3の範囲に変化させる
ことができる。
【0031】図2(b)に示すように、多孔質Si基板
52上の単結晶Si層54の表面を酸化して酸化層56
を形成し、もう一方のSi基板58を用意して、その表
面に絶縁物層(酸化シリコン層)60を形成した後、多
孔質Si基板上の単結晶Si層54の酸化層56の表面
と該もう一方のSi基板58の絶縁物層60の表面とを
貼り合わせる。酸化層56は、作製されるデバイスの特
性に重要な役割を果す。即ち、Si活性層の下地界面よ
り発生する界面準位は、酸化層56なしで直接貼り合わ
せを行う場合に比べて酸化膜界面の準位の方が低くで
き、得られる電子デバイスの特性は著しく向上する。こ
の後に、全体をエッチング液に浸すことによって多孔質
Siのみを無電解湿式化学エッチングして、Si基板5
8の絶縁物層60上に薄膜化した非多孔質単結晶シリコ
ン層54を残存させ形成する。
【0032】図2(c)には本発明で得られる半導体基
板が示されている。即ち、絶縁性基板(絶縁物層60付
きのSi基板58)上に結晶性がシリコンウエハ−と同
等な単結晶Si層54が平坦に、しかも均一に薄層化さ
れて、ウエハ−全域という大面積に形成される。
【0033】こうして得られた半導体基板は、絶縁分離
された電子素子作製という点から見ても好適に使用する
ことができる。
【0034】多孔質Siのみを無電解湿式化学エッチン
グする選択エッチング法について、以下に述べる。
【0035】結晶Siに対してはエッチング作用を持た
ず、多孔質Siのみを選択エッチング可能なエッチング
液としては、弗酸、バッファード弗酸、過酸化水素水を
加えた弗酸又はバッファード弗酸の混合液、アルコール
を加えた弗酸又はバッファード弗酸の混合液、過酸化水
素水とアルコールとを加えた弗酸又はバッファード弗酸
の混合液が好適に用いられる。
【0036】図3〜図10は多孔質Siと単結晶Siを
上記種々のエッチング液に浸潤したときのエッチングさ
れた多孔質Siと単結晶Siの厚みのエッチング時間依
存性を示す特性図である。エッチング液は、それぞれ、
図3が49%弗酸、図4が49%弗酸と過酸化水素水と
の混合液(1:5)、図5が49%弗酸とアルコールと
の混合液(10:1)、図6が49%弗酸とアルコール
と過酸化水素水との混合液(10:6:50)であり、
また図7がバッファード弗酸、図8がバッファード弗酸
と過酸化水素水との混合液(1:5)、図9がバッファ
ード弗酸とアルコールとの混合液(10:1)、図10
がバッファード弗酸とアルコールと過酸化水素水との混
合液(10:6:50)である。なお、アルコールを加
えたものについては、撹拌することなしに浸潤し、アル
コールを加えないものについては、撹拌しながら浸潤し
た。
【0037】多孔質Siは非多孔質単結晶Siを陽極化
成によって作成し、その条件を以下にしめす。陽極化成
によって形成する多孔質Siの出発材料は、単結晶Si
に限定されるものではなく、他の結晶構造のSiでも可
能である: 印加電圧 : 2.6(V) 電流密度 : 30 (mA・cm-2 ) 陽極化成溶液 : HF:H2O:C2H5OH=1:1:1 時間 : 2. 4 (時間) 多孔質Siの厚み: 300(μm) Porosity: 56 (%) 上記条件により作成した多孔質Siを、室温において上
記種々のエッチング液に浸潤した。
【0038】49%弗酸(図3の白丸)に撹はんしなが
ら浸潤したものについて、該多孔質Siの厚みの減少を
測定したところ、多孔質Siは急速にエッチングされ、
40分ほどで90μm、更に、80分経過させると20
5μmも、高度の表面性を有して、均一にエッチングさ
れた。
【0039】49%弗酸と過酸化水素水との混合液
(1:5)(図4の白丸)に撹はんしながら浸潤したも
のについて、該多孔質Siの厚みの減少を測定したとこ
ろ、多孔質Siは急速にエッチングされ、40分ほどで
112μm、更に、80分経過させると256μmも、
高度の表面性を有して、均一にエッチングされた。
【0040】49%弗酸とアルコールとの混合液(1
0:1)(図5の白丸)に撹はんすることなしに浸潤し
たものについて、該多孔質Siの厚みの減少を測定した
ところ、多孔質Siは急速にエッチングされ、40分ほ
どで85μm、更に、80分経過させると195μm
も、高度の表面性を有して、均一にエッチングされた。
【0041】49%弗酸とアルコールと過酸化水素水と
の混合液(10:6:50)(図6の白丸)に撹はんす
ることなしに浸潤したものについて、該多孔質Siの厚
みの減少を測定したところ、多孔質Siは急速にエッチ
ングされ、40分ほどで107μm、更に、80分経過
させると244μmも、高度の表面性を有して、均一に
エッチングされた。
【0042】バッファード弗酸(図7の白丸)に撹拌し
ながら浸潤したものについて、該多孔質Siの厚みの減
少を測定したところ、多孔質Siは急速にエッチングさ
れ、40分ほどで70μm、更に、120分経過させる
と118μmも、高度の表面性を有して、均一にエッチ
ングされた。
【0043】バッファード弗酸と過酸化水素水との混合
液(1:5)(図8の白丸)に撹拌しながら浸潤したも
のについて、該多孔質Siの厚みの減少を測定したとこ
ろ、多孔質Siは急速にエッチングされ、40分ほどで
88μm、更に、120分経過させると147μmも、
高度の表面性を有して、均一にエッチングされた。
【0044】バッファード弗酸とアルコールとの混合液
(10:1)(図9の白丸)に撹はんすることなしに浸
潤したものについて、該多孔質Siの厚みの減少を測定
したところ、多孔質Siは急速にエッチングされ、40
分ほどで67μm、更に、120分経過させると112
μmも、高度の表面性を有して、均一にエッチングされ
た。
【0045】バッファード弗酸とアルコールと過酸化水
素水との混合液(10:6:50)(図10の白丸)に
撹はんすることなしに浸潤したものについて、該多孔質
Siの厚みの減少を測定したところ、多孔質Siは急速
にエッチングされ、40分ほどで83μm、更に、12
0分経過させると140μmも、高度の表面性を有し
て、均一にエッチングされた。
【0046】なお、過酸化水素水の溶液濃度は、ここで
は30%であるが、下記の過酸化水素水の添加効果がそ
こなわれず、且つ製造工程等で実用上差し支えない濃度
で設定される。バッファード弗酸としては、弗化アンモ
ニウム(NH4 F)36.2%、弗化水素(HF)4.
46%の水溶液が用いられる。
【0047】エッチング液に用いられるアルコールとし
ては、エチルアルコールのほか、イソプロピルアルコー
ルなど製造工程等に実用上差し支えなく、さらに下記ア
ルコール添加効果を望むことのできるアルコールを用い
ることができる。
【0048】なお、エッチング速度は弗酸,バッファー
ド弗酸,過酸化水素水の溶液濃度及び温度に依存する。
過酸化水素水を添加することによって、シリコンの酸化
を増速し、反応速度を無添加に比べて増速することが可
能となり、更に過酸化水素水の比率を変えることによ
り、その反応速度を制御することができる。また、アル
コールを添加することによって、エッチングによる反応
生成気体の気泡を、瞬時にエッチング表面から、撹拌す
ることなく、除去でき、均一にかつ効率よく多孔質Si
をエッチングすることができる。
【0049】溶液濃度及び温度の条件は、弗酸,バッフ
ァード弗酸及び上記過酸化水素水又は上記アルコールの
効果を奏し、エッチング速度が製造工程等で実用上差し
支えない範囲で設定される。ここでは、一例として、前
述した溶液濃度及び室温の場合について取り上げたが、
本発明はかかる条件に限定されるものではない。
【0050】弗酸を用いる場合、エッチング液におい
て、HF濃度は好ましくは1〜95%、より好ましくは
5〜90%、さらに好ましくは5〜80%の範囲で設定
される。
【0051】バッファード弗酸を用いる場合、エッチン
グ液において、HF濃度は好ましくは1〜95%、より
好ましくは1〜85%、さらに好ましくは1〜70%の
範囲で設定され、NH4 F濃度は好ましくは1〜95
%、より好ましくは5〜90%、さらに好ましくは5〜
80%の範囲で設定される。
【0052】エッチング液において、H22 濃度は好
ましくは1〜95%、より好ましくは5〜90%、さら
に好ましくは10〜80%で、且つ上記過酸化水素水の
効果を奏する範囲で設定される。
【0053】エッチング液において、アルコール濃度は
好ましくは80%以下、より好ましくは60%以下、さ
らに好ましくは40%以下で、且つ上記アルコールの効
果を奏する範囲で設定される。
【0054】温度は、好ましくは0〜100℃、より好
ましくは5〜80℃、さらに好ましくは5〜60℃の範
囲で設定される。
【0055】一方、500μm厚の非多孔質Siを室温
において、上記各種エッチング液に浸潤した。のちに、
該非多孔質Siの厚みの減少を測定した(図3〜図10
の黒丸)。非多孔質Siは、120分経過した後にも、
100オングストローム以下しかエッチングされなかっ
た。
【0056】エッチング後の多孔質Siと非多孔質Si
を水洗し、その表面を二次イオン質量分析器により微量
分析したところ何等不純物は検出されなかった。
【0057】以上の図2の工程で得られた半導体基板の
表面の単結晶層を部分酸化法により又はエッチングによ
り島状に分離し、図1の島状単結晶層6,8,10を形
成する。尚、図1の絶縁物層4は、図2(c)の酸化S
i層56,60からなるものである。
【0058】図1のNPN型バイポーラトランジスタB
Tを形成する工程を、図11を用いて説明する。
【0059】先ず、図11(a)に示す様に、島状単結
晶層6にN型不純物イオンを打ち込んでコレクタ領域と
する。次に、ドライ酸化またはパイロジェニックによる
ウェット酸化等により島状単結晶層6の表面に酸化膜1
2を形成し、該酸化膜をフォトリソグラフィー等を用い
て部分的に除去する。かくして形成された窓からイオン
注入法及び熱拡散法等を用いてP型不純物を拡散し、ベ
ース領域を形成する。次に、フォトレジストにより形成
したマスクパターンを用いてエミッタ領域及びコレクタ
コンタクト領域にN型不純物を高濃度にドープする。
【0060】続いて、図11(b)に示す様に、絶縁層
14をCVD法、バイアススパッタ法等を用いて堆積さ
せる。更に、コンタクトホールをフォトリソグラフィー
とエッチングにより形成した後、ベース領域、エミッタ
領域、コレクタコンタクト領域のそれぞれの電極16,
18,20をAl,Al−Si,W,Mo,Wシリサイ
ド、Ti,Tiシリサイド等により形成することによ
り、バイポーラトランジスタが得られる。
【0061】尚、PNP型バイポーラトランジスタも、
不純物の導電型を変えることにより同様にして形成する
ことができる。
【0062】図1のNチャネル電界効果トランジスタN
FET及びPチャネル電界効果トランジスタPFETを
形成する工程を、図12を用いて説明する。
【0063】先ず、図12(a)に示す様に、島状単結
晶層8にP型不純物イオンを、島状単結晶層10にN型
不純物イオンを、それぞれ独立に打ち込む。次に、それ
ぞれの島状単結晶層上にゲート絶縁膜22,32を形成
し、更に多結晶シリコンのゲート24,34をパターニ
ングして形成する。該多結晶シリコンゲートをマスクに
して、自己整合的に不純物をイオン注入することによ
り、ソース領域S及びドレイン領域Dを形成する。この
際、NFETに対してはN型不純物イオンを注入してソ
ース領域S及びドレイン領域Dとし、PFETに対して
はP型不純物イオンを注入してソース領域S及びドレイ
ン領域Dとする。
【0064】続いて、図12(b)に示す様に、絶縁層
14を形成し、コンタクトホールを形成した後、ソース
電極26,36、ドレイン電極28,38及びゲート電
極30,40を形成することにより、Nチャネル電界効
果トランジスタ及びPチャネル電界効果トランジスタが
得られる。
【0065】以上の様にして形成されたバイポーラトラ
ンジスタ及び電界効果トランジスタを用い、これらの電
極を例えば薄膜金属配線などで図13に示す様な回路構
成になる様に接続するとにより、集積回路を製造するこ
とができる。
【0066】
【実施態様例2】図14に基づき、上記図1の構成例の
半導体装置の作製の第2の実施態様を説明する。
【0067】ここでは、多孔質化を行う前にN型層を形
成し、その後、陽極化成により選択的に、P型基板ある
いは高濃度N型基板のみを多孔質化する方法について説
明する。図14(a)〜(d)は本発明による半導体基
板の作製方法を説明するための工程図で、夫々各工程に
於ける模式的断面図として示されている。
【0068】図14(a)に示すように、種々の薄膜成
長法によるエピタキシャル成長により高濃度N型Si単
結晶基板72の表面に低不純物濃度層74を形成する。
或は、P型Si単結晶基板72の表面をプロトンをイオ
ン注入してN型単結晶層74を形成する。
【0069】次に、図14(b)に示すように、P型S
i単結晶基板(または高濃度N型Si単結晶基板)72
を裏面よりHF溶液を用いた陽極化成法によって、多孔
質Si基板73に変質させる。この多孔質Si層は、単
結晶Siの密度2.33g/cm3に比べて、その密度をH
F溶液濃度を50〜20%に変化させることで密度1.
1〜0.6g/cm3の範囲に変化させることができる。
【0070】図14(c)に示すように、もう一方のS
i基板76を用意して、その表面に絶縁物層(酸化シリ
コン層)78を形成した後、多孔質Si基板上の単結晶
Si層74の表面と該もう一方のSi基板76の絶縁物
層78の表面とを貼り合わせる。この後に、全体をエッ
チング液に浸すことによって多孔質Siのみを無電解湿
式化学エッチングして、Si基板76の絶縁物層78上
に薄膜化した非多孔質単結晶シリコン層74を残存させ
形成する。
【0071】図14(d)には本発明で得られる半導体
基板が示される。即ち、絶縁性基板(絶縁物層78付き
のSi基板76)上に結晶性がシリコンウエハ−と同等
な単結晶Si層74が平坦に、しかも均一に薄層化され
て、ウエハ−全域という大面積に形成される。
【0072】こうして得られた半導体基板を用いて、上
記実施態様例1と同様にして、図1の半導体装置を作製
することができる。尚、図1の絶縁物層4は、図14
(d)の酸化Si層78に相当するものである。
【0073】
【実施例】以下、具体的な実施例によって本発明を説明
する。
【0074】(実施例1)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板をHF溶液中において陽極
化成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0075】該P型(100)多孔質Si基板上にMBE
(分子線エピタキシー:Molecular Beam Epitaxy) 法に
より、Siエピタキシャル層を0.5ミクロン低温成長
させた。堆積条件は、以下のとおりである: 温度: 700 ℃ 圧力: 1 x 10-9 Torr 成長速度: 0.1 nm/sec 。
【0076】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0077】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0078】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に0.5 μm の厚みを持った単結晶Si層
が形成できた。
【0079】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0080】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0081】(実施例2)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板をHF溶液中において陽極
化成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0082】該P型(100)多孔質Si基板上にプラズマ
CVD法により、Siエピタキシャル層を 0.5μm低温
成長させた。堆積条件は、以下のとおりである: ガス: SiH4 高周波電力: 100 W 温度: 800 ℃ 圧力: 1 x 10-2 Torr 成長速度: 2.5 nm/sec 。
【0083】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0084】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0085】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に0.5 μm の厚みを持った単結晶Si層
が形成できた。
【0086】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0087】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0088】(実施例3)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板をHF溶液中において陽極
化成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0089】該P型(100)多孔質Si基板上にバイアス
スパッタ−法により、Siエピタキシャル層を0.5 ミク
ロン低温成長させた。堆積条件は、以下のとおりであ
る: RF周波数: 100 MHz 高周波電力: 600 W 温度: 300 ℃ Arガス圧力: 8 x 10-3 Torr 成長時間: 60 分 タ−ゲット直流バイアス: -200 V 基板直流バイアス: +5 V 。
【0090】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0091】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0092】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に0.5 μm の厚みを持った単結晶Si層
が形成できた。
【0093】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0094】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0095】(実施例4)200ミクロンの厚みを持っ
たN型(100)単結晶Si基板をHF溶液中において陽極
化成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0096】該N型(100)多孔質Si基板上に液相成長
法により、Siエピタキシャル層を5ミクロン低温成長
させた。成長条件は、以下のとおりである: 溶媒: Sn 成長温度: 900℃ 成長雰囲気: H2 成長時間: 50分 。
【0097】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0098】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0099】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に5 μmの厚みを持った単結晶Si層が
形成できた。
【0100】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0101】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0102】(実施例5)200ミクロンの厚みを持っ
たP型(100)単結晶Si基板をHF溶液中において陽極
化成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0103】該P型(100)多孔質Si基板上に減圧CV
D法により、Siエピタキシャル層を1.0 ミクロン低温
成長させた。堆積条件は、以下のとおりである: ソ−スガス: SiH4 キャリヤ−ガス: H2 温度: 850 ℃ 圧力: 1 x 10-2 Torr 成長速度: 3.3 nm/sec 。
【0104】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0105】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0106】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に1.0 μm の厚みを持った単結晶Si層
が形成できた。
【0107】ソ−スガスとして、SiH2Cl2 をもちいた場
合には、成長温度を数十度上昇させる必要があるが、多
孔質基板に特有な増速エッチング特性は、維持された。
【0108】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0109】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0110】(実施例6)200ミクロンの厚みを持っ
たP型(100)Si基板上にCVD法により、Siエピタ
キシャル層を1ミクロン成長させた。堆積条件は、以下
のとおりである: 反応ガス流量: SiH2Cl2 1000 SCCM H2 230 リットル/min. 温度: 1080℃ 圧力: 80 Torr 時間: 2 min 。
【0111】この基板を50% のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm2
あった。又、この時の多孔質化速度は、8.4μm/mi
n.であり200ミクロンの厚みを持ったP型(100)Si
基板全体は、24分で多孔質化された。前述したように
この陽極化成では、P型(100)Si基板のみが多孔質化
され、Siエピタキシャル層には変化がなかった。
【0112】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0113】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0114】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に1μmの厚みを持った単結晶Si層が
形成できた。
【0115】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0116】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0117】(実施例7)200ミクロンの厚みを持っ
たP型(100)Si基板上にCVD法により、Siエピタキ
シャル層を5ミクロン成長させた。堆積条件は、以下の
とおりである: 反応ガス流量: SiH2Cl2 1000 SCCM H2 230 リットル/min. 温度: 1080℃ 圧力: 760 Torr 時間: 1 min 。
【0118】このSi基板をHF溶液中において陽極化
成を行った。陽極化成の条件は以下の通りであった: 印加電圧: 2.6 (V) 電流密度: 30 (mA・cm-2) 陽極化成溶液: HF : H2O : C2H5OH =1:1:1 時間: 1.6 (時間) 多孔質Siの厚み: 200 (μm) Porosity: 56 (%) 。
【0119】前述したようにこの陽極化成では、P型
(100)Si基板のみが多孔質化され、Siエピタキシャ
ル層には変化がなかった。
【0120】次に、このエピタキシャル層の表面に10
00Å厚の酸化層を形成し、その酸化表面に、表面に5
000Å厚の酸化層を形成したもう一方のSi基板を重
ね合わせ、酸素雰囲気中で800 ℃,0.5 時間加熱するこ
とにより、両者の基板は、強固に接合された。
【0121】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0122】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に5μmの厚みを持った単結晶Si層が
形成できた。
【0123】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0124】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0125】(実施例8)200ミクロンの厚みを持っ
たP型(100)Si基板表面にプロトンのイオン注入によ
って、N型Si層を1ミクロン形成した。H+ 注入量
は、5 X 1015(ions/cm2)であった。
【0126】この基板を50% のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm2
あった。又、この時の多孔質化速度は、8.4μm/mi
n.であり200ミクロンの厚みを持ったP型(100)Si
基板全体は、24分で多孔質化された。前述したように
この陽極化成では、P型(100)Si基板のみが多孔質化
され、N型Si層には変化がなかった。
【0127】次に、このN型Si層の表面に1000Å
厚の酸化層を形成し、その酸化表面に、表面に5000
Å厚の酸化層を形成したもう一方のSi基板を重ね合わ
せ、酸素雰囲気中で800 ℃,0.5 時間加熱することによ
り、両者の基板は、強固に接合された。
【0128】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0129】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、約200ミク
ロンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に1μm の厚みを持った単結晶Si層が
形成できた。
【0130】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0131】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0132】(実施例9)500ミクロンの厚みを持っ
たP型(100)単結晶Si基板を50% のHF溶液中におい
て陽極化成を行った。この時の電流密度は、10mA/c
m2であった。10分で、表面に20ミクロンの厚みを持
った多孔質層が形成された。該P型(100)多孔質Si基
板上に減圧CVD法により、Siエピタキシャル層を
0.5ミクロン低温成長させた。堆積条件は、以下のと
おりである: 反応ガス流量: SiH2Cl2 0.6 リットル/min. H2 100 リットル/min. 温度: 850℃ 圧力: 50 Torr 成長速度: 0.1 μm/min 。
【0133】次に、このエピタキシャル層の表面を50
nm熱酸化した。該熱酸化膜の表面に、表面に0.8μ
m厚の酸化層を形成したもう一方のSi基板を重ね合わ
せ、酸素雰囲気中で900 ℃,1.5 時間加熱することによ
り、両者の基板は、強固に接合された。
【0134】次いで、Si基板の裏面から研磨により4
90μm除去して多孔質層を表出させた。
【0135】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。1
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0136】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く15分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。
【0137】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0138】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0139】(実施例10)200ミクロンの厚みを持
ったP型(100)Si基板上にCVD法により、Siエピ
タキシャル層を1ミクロン成長させた。堆積条件は、以
下のとおりである: 反応ガス流量: SiH2Cl2 1000 SCCM H2 230 リットル/min. 温度: 1080℃ 圧力: 80 Torr 時間: 2 min 。
【0140】この基板を50% のHF溶液中において陽極
化成を行った。この時の電流密度は、100mA/cm2
あった。又、このときの多孔質化速度は、8.4μm/
minであり、200ミクロンの厚みを持ったP型(100)
Si基板全体は、24分で多孔質化された。前述したよ
うにこの陽極化成では、P型(100)Si基板のみが多孔
質化され、Siエピタキシャル層には変化がなかった。
【0141】次に、このエピタキシャル層の表面に、表
面に0.8μm厚の酸化層を形成したもう一方のSi基
板を重ね合わせ、酸素雰囲気中で900 ℃,1.5 時間加熱
することにより、両者の基板は、強固に接合された。
【0142】その後、該貼り合わせた基板を49%弗酸
とアルコールと30%過酸化水素水との混合液(10:
6:50)で撹拌することなく選択エッチングした。6
5分後には、単結晶Si層だけがエッチングされずに残
り、単結晶Siをエッチ・ストップの材料として、多孔
質Si基板は選択エッチングされ、完全に除去された。
【0143】非多孔質Si単結晶の該エッチング液にた
いするエッチング速度は、極めて低く65分後でも50
オングストローム以下程度であり、多孔質層のエッチン
グ速度との選択比は十の五乗以上にも達し、非多孔質層
におけるエッチング量(数十オングストローム)は実用
上無視できる膜厚減少である。すなわち、200ミクロ
ンの厚みをもった多孔質化されたSi基板は、除去さ
れ、SiO2 上に1μmの厚みを持った単結晶Si層が
形成できた。
【0144】透過電子顕微鏡による断面観察の結果、S
i層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。
【0145】上記単結晶シリコン層に、上記実施態様例
1に記載した様にして、常法によりNPN型バイポーラ
トランジスタ、Nチャネル電界効果トランジスタ及びP
チャネル電界効果トランジスタを作製し、相互接続する
ことにより、集積回路を作製した。
【0146】
【発明の効果】以上詳述したように、本発明による半導
体装置は、多孔質基体を選択的に除去することにより絶
縁性基体上に形成された良質なる単結晶層に素子を作製
するので、高性能のパイポーラトランジスタと電界効果
トランジスタとにより構成される集積回路が得られる。
即ち、基体とコレクタとの間の容量が少なくα線による
ソフトエラー等のないバイポーラトランジスタと、浮遊
容量が少なくラッチアップ現象等のない電界効果トラン
ジスタとを作製でき、これらを適宜組み合わせることよ
り、高速動作が可能となる等SOIとしての種々の長所
を発揮し得る集積回路を低価格で提供することが可能と
なる。
【図面の簡単な説明】
【図1】本発明による半導体装置の一構成例を示す部分
断面図である。
【図2】図1の半導体装置の基板の作製方法を示す工程
図である。
【図3】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図4】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図5】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図6】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図7】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図8】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図9】多孔質Siと非多孔質Siのエッチング特性を
示す図である。
【図10】多孔質Siと非多孔質Siのエッチング特性
を示す図である。
【図11】図1の半導体装置のバイポーラトランジスタ
の作製方法を示す工程図である。
【図12】図1の半導体装置の電界効果トランジスタの
作製方法を示す工程図である。
【図13】図1の半導体装置の回路構成を示す図であ
る。
【図14】図1の半導体装置の基板の作製方法を示す工
程図である。
【符号の説明】
2 Si基板 4 絶縁物層 6,8,10 島状単結晶層 12 Si酸化膜 14 絶縁層 16 ベース電極 18 エミッタ電極 20 コレクタ電極 22,32 ゲート酸化膜 24,34 ゲート 26,36 ソース電極 28,38 ドレイン電極 30,40 ゲート電極 52 Si基板 54 単結晶Si層 56 酸化層 58 Si基板 60 絶縁物層 72 Si基板 73 多孔質Si基板 74 単結晶Si層 76 Si基板 78 絶縁物層 BT バイポーラトランジスタ NFET,PFET 電界効果トランジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 バイポーラトランジスタと電界効果トラ
    ンジスタとを有する半導体装置において、前記バイポー
    ラトランジスタ及び電界効果トランジスタは絶縁性基体
    上に形成されており、且つこれらバイポーラトランジス
    タ及び電界効果トランジスタの活性領域を構成する単結
    晶層は、多孔質化したシリコン基体上の非多孔質単結晶
    層の表面またはその酸化表面を、表面に絶縁物層を有す
    るもう一方のシリコン基体の表面の該絶縁物層に貼り合
    わせた後、前記多孔質化したシリコン基体を少なくとも
    湿式化学エッチングを含む工程により除去して得られた
    単結晶層であることを特徴とする、半導体装置。
JP03216573A 1990-08-03 1991-08-02 半導体装置 Expired - Fee Related JP3088032B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03216573A JP3088032B2 (ja) 1991-08-02 1991-08-02 半導体装置
US08/755,356 US5750000A (en) 1990-08-03 1996-11-25 Semiconductor member, and process for preparing same and semiconductor device formed by use of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03216573A JP3088032B2 (ja) 1991-08-02 1991-08-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH0541488A true JPH0541488A (ja) 1993-02-19
JP3088032B2 JP3088032B2 (ja) 2000-09-18

Family

ID=16690541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03216573A Expired - Fee Related JP3088032B2 (ja) 1990-08-03 1991-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JP3088032B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693329B2 (en) 2001-01-19 2004-02-17 Seiko Epson Corporation Semiconductor devices having a field effect transistor and a bi-polar transistor
US6734500B2 (en) 2000-12-15 2004-05-11 Seiko Epson Corporation Semiconductor devices including a bi-polar transistor and a field effect transistor
US6762465B2 (en) 2001-01-19 2004-07-13 Seiko Epson Corporation BiCMOS inverter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734500B2 (en) 2000-12-15 2004-05-11 Seiko Epson Corporation Semiconductor devices including a bi-polar transistor and a field effect transistor
US6693329B2 (en) 2001-01-19 2004-02-17 Seiko Epson Corporation Semiconductor devices having a field effect transistor and a bi-polar transistor
US6762465B2 (en) 2001-01-19 2004-07-13 Seiko Epson Corporation BiCMOS inverter

Also Published As

Publication number Publication date
JP3088032B2 (ja) 2000-09-18

Similar Documents

Publication Publication Date Title
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
JP3214631B2 (ja) 半導体基体及びその作製方法
US5750000A (en) Semiconductor member, and process for preparing same and semiconductor device formed by use of same
US5374581A (en) Method for preparing semiconductor member
JP3250673B2 (ja) 半導体素子基体とその作製方法
JP3112126B2 (ja) 半導体物品の製造方法
JPH0521338A (ja) 半導体部材及び半導体部材の製造方法
JPH05275663A (ja) 半導体素子基体及びその作製方法
JP2994837B2 (ja) 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP2901031B2 (ja) 半導体基材及びその作製方法
JP2910001B2 (ja) 半導体基材及びその作製方法
JPH05206422A (ja) 半導体装置及びその作製方法
JP3088032B2 (ja) 半導体装置
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JPH04346418A (ja) 半導体基材の作製方法
JP3112100B2 (ja) 半導体基材の作製方法
JP3128077B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JP3098811B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JP3128076B2 (ja) バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法
JP3112102B2 (ja) 半導体装置
JP3088033B2 (ja) 半導体装置
JP3112101B2 (ja) 半導体基材の作製方法
JP3342442B2 (ja) 半導体基板の作製方法及び半導体基板
JPH05217994A (ja) 半導体基板の作製方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees