FR3085538A1 - Tranche soi et son procede de production - Google Patents

Tranche soi et son procede de production Download PDF

Info

Publication number
FR3085538A1
FR3085538A1 FR1909701A FR1909701A FR3085538A1 FR 3085538 A1 FR3085538 A1 FR 3085538A1 FR 1909701 A FR1909701 A FR 1909701A FR 1909701 A FR1909701 A FR 1909701A FR 3085538 A1 FR3085538 A1 FR 3085538A1
Authority
FR
France
Prior art keywords
silicon wafer
insulating layer
support substrate
forming
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1909701A
Other languages
English (en)
Other versions
FR3085538B1 (fr
Inventor
Yoshihiro Koga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of FR3085538A1 publication Critical patent/FR3085538A1/fr
Application granted granted Critical
Publication of FR3085538B1 publication Critical patent/FR3085538B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

L’invention concerne une tranche SOI 1 présentant une forte conductivité thermique. La tranche SOI 1 comporte une tranche de silicium formant substrat support 10, une couche active 21 composée de silicium monocristallin sur la tranche de silicium formant substrat support 10, et une couche isolante enterrée 30 placée entre la tranche de silicium formant substrat support 10 et la couche active 21 ; et la couche isolante enterrée 30 comporte une couche isolante 31 composée soit de SiC monocristallin, soit de SiC amorphe, et une couche d’assemblage amorphe 35.

Description

Description
Titre de l’invention : TRANCHE SOI ET SON PROCEDE DE
PRODUCTION
Domaine technique [0001] Cette divulgation concerne une tranche SOI et un procédé de production de la tranche SOI.
Technique antérieure [0002] Au cours des dernières années, les tranches SOI possédant une structure de silicium sur isolant (SOI - de l’anglais Silicon On Insulator) ont retenu l’attention pour une utilisation dans des dispositifs haute tension. Les tranches SOI typiques conventionnelles possèdent une structure dans laquelle une couche isolante enterrée composée de dioxyde de silicium (SiO2) présentant de fortes propriétés d’isolation, et une couche active composée d’un monocristal de silicium sont formées successivement sur un substrat support composé d’un monocristal de silicium (par exemple, voir JP H05-021338 A (Document Brevet 1)). La couche isolante enterrée est appelée couche BOX (de l’anglais Buried Oxide (oxyde enterré)), et celle-ci est produite à partir de dioxyde de silicium.
[0003] Etant donné qu’une couche isolante enterrée est formée à partir de dioxyde de silicium, sa conductivité thermique est inférieure à celle du silicium. Par conséquent, l’auto-échauffement dans un dispositif haute tension serait problématique, et il existe une demande relative à l’amélioration des propriétés de rayonnement thermique d’un tel dispositif. Par exemple, JP 2016-063099 A (Document Brevet 2) tente d’améliorer les propriétés de rayonnement thermique par la conception de la structure d’un dispositif à semiconducteur formé sur une tranche SOI.
Liste des documents cités
Documents brevets [0004] [Document Brevet 1] JP H05-021338 A [Document Brevet 2] JP 2016-063099 A
Résumé de l’invention [0005] Si la conductivité thermique d’une tranche SOI elle-même peut être améliorée, la structure d’un dispositif à semiconducteur formé sur la tranche SOI n’est pas limitée. Il pourrait, par conséquent, être utile de concevoir une tranche SOI présentant une forte conductivité thermique et un procédé de production de celle-ci.
[0006] Les inventeurs de cette divulgation ont fait des recherches dans l’optique de résoudre les problèmes ci-dessus, et ont songé à utiliser, au lieu du dioxyde de silicium employé couramment pour une couche isolante enterrée, du carbure de silicium (SiC) présentant une conductivité thermique relativement plus élevée que celle du dioxyde de silicium. Toutefois, il s’est avéré difficile d’assembler une tranche de silicium pourvue de SiC en tant que couche isolante enterrée et une autre tranche de silicium devant être fixée à celle-ci. Les inventeurs ont assidûment mené des études approfondies et ont résolu le problème d’assemblage décrit ci-dessus en incluant une couche isolante composée soit de SiC monocristallin, soit de SiC amorphe, et une couche d’assemblage amorphe dans une couche isolante enterrée. En outre, les inventeurs ont découvert que la tranche SOI ainsi obtenue présentait une forte conductivité thermique. Cette divulgation repose sur les découvertes ci-dessus et nous proposons les éléments qui suivent.
[0007] (1) Une tranche SOI comprenant :
une tranche de silicium formant substrat support ;
une couche active composée de silicium monocristallin sur la tranche de silicium formant substrat support ; et une couche isolante enterrée placée entre la tranche de silicium formant substrat support et la couche active composée de silicium monocristallin, dans laquelle la couche isolante enterrée comporte une couche isolante composée de SiC monocristallin ou de SiC amorphe et une couche d’assemblage amorphe.
[0008] (2) La tranche SOI selon (1) ci-dessus, dans laquelle la couche isolante est composée de SiC monocristallin et est placée sur une surface du côté de l’une de la tranche de silicium formant substrat support et de la couche active, et la couche d’assemblage amorphe contient du SiC amorphe et est placée sur une surface du côté de l’autre de la tranche de silicium formant substrat support et de la couche active.
[0009] (3) La tranche SOI selon (1) ci-dessus, dans laquelle la couche isolante est composée de SiC monocristallin et comporte une première couche isolante placée sur une surface du côté de la tranche de silicium formant substrat support et une seconde couche isolante placée sur une surface du côté de la couche active, et la couche d’assemblage amorphe est composée de SiC amorphe et est placée entre la première couche isolante et la seconde couche isolante.
[0010] (4) La tranche SOI selon (1) ci-dessus, dans laquelle la couche isolante est composée de SiC amorphe et est placée sur la surface du côté de l’une de la tranche de silicium formant substrat support et de la couche active, et la couche d’assemblage amorphe est composée de Si amorphe et est placée sur la surface du côté de l’autre de la tranche de silicium et de la couche active.
[0011] (5) La tranche SOI selon (1) ci-dessus, dans laquelle la couche isolante est composée de SiC amorphe et comporte une première couche isolante placée sur une surface du côté de la tranche de silicium formant substrat support et une seconde couche isolante placée sur une surface du côté de la couche active, et la couche d’assemblage amorphe est composée de Si amorphe et est placée entre la première couche isolante et la seconde couche isolante.
[0012] (6) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant substrat support ;
une étape d’activation consistant à effectuer une activation en exposant à un rayonnement une surface de la couche isolante de la tranche de silicium formant substrat support et une surface d’une tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0013] Un procédé de formation de surfaces activées respectives sur la tranche de silicium formant substrat support et la tranche de silicium formant couche active mentionnées ci-dessus et d’assemblage des surfaces activées des tranches de silicium, sous vide, à température ambiante, est appelé « procédé d’assemblage sous vide à température normale ».
[0014] (7) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant couche active ;
une étape d’activation consistant à effectuer une activation en exposant à un rayonnement une surface d’une tranche de silicium formant substrat support et une surface de la couche isolante de la tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0015] (8) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une première couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant substrat support et une seconde couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant couche active ;
une étape d’activation consistant à effectuer une activation en exposant à un rayonnement des surfaces de la première couche isolante et de la seconde couche isolante au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la première couche isolante et la seconde couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0016] (9) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant substrat support ;
une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur une couche amorphe composée de Si amorphe sur une surface de la couche isolante de la tranche de silicium formant substrat support par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement d’une surface d’une tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, de façon continue, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0017] (10) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant couche active ;
une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur une couche amorphe composée de Si amorphe sur une surface de la couche isolante de la tranche de silicium formant couche active par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement d’une surface d’une tranche de silicium formant substrat support au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, également sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0018] (11) Un procédé de production de la tranche SOI selon (1) ci-dessus, comprenant :
une étape de formation de couche isolante consistant à former une première couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant substrat support et une seconde couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant couche active ;
une étape d’activation consistant à effectuer une activation en déposant en phase vapeur des couches amorphes composées de Si amorphe sur des surfaces de la première couche isolante et la seconde couche isolante par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la première couche isolante et la seconde couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
[0019] (12) Le procédé de production d’une tranche SOI, selon l’une quelconque des caractéristiques (6), (7), (9) et (10) ci-dessus, comprenant en outre, avant l’étape d’activation, une étape de planarisation de la couche isolante.
[0020] (13) Le procédé de production d’une tranche SOI, selon (8) ou (11) ci-dessus, comprenant en outre, avant l’étape d’activation, une étape de planarisation de la première couche isolante et de la seconde couche isolante.
[0021] Cette divulgation peut procurer une tranche SOI présentant une forte conductivité thermique et un procédé de production de celle-ci.
Brève description des dessins [0022] Dans les dessins annexés :
Fig.l [0023] [fig.l] est une vue en coupe transversale schématique illustrant une tranche SOI selon cette divulgation ;
Fig.2 [0024] [Lig. 2A] est une vue en coupe transversale schématique illustrant un premier aspect d’une couche isolante enterrée de la tranche SOI selon cette divulgation ;
[0025] [Lig. 2B] est une vue en coupe transversale schématique illustrant un deuxième aspect de la couche isolante enterrée dans la tranche SOI selon cette divulgation ;
[0026] [Lig. 2C] est une vue en coupe transversale schématique illustrant un troisième aspect de la couche isolante enterrée dans la tranche SOI selon cette divulgation ;
Fig. 3 [0027] [fig.3] est une vue en coupe transversale schématique illustrant un premier mode de réalisation d’un procédé de production d’une tranche SOI selon cette divulgation ;
Fig. 4 [0028] [fig.4] est une vue en coupe transversale schématique illustrant un deuxième mode de réalisation du procédé de production d’une tranche SOI selon cette divulgation ;
Fig. 5 [0029] [fig.5] est une vue en coupe transversale schématique illustrant un troisième mode de réalisation du procédé de production d’une tranche SOI selon cette divulgation ;
Fig. 6 [0030] [fig-6] est une vue en coupe transversale schématique illustrant un quatrième mode de réalisation du procédé de production d’une tranche SOI selon cette divulgation ;
Fig. 7 [0031] [fig.7] est un schéma conceptuel représentant un exemple d’un appareil utilisé pour effectuer un assemblage sous vide à température normale dans un mode de réalisation du procédé de production d’une tranche SOI selon cette divulgation ; et
Fig. 8 [0032] [fig.8] est un schéma conceptuel représentant un exemple d’un appareil utilisé pour déposer en phase vapeur du Si sur une couche isolante composée de SiC amorphe par pulvérisation cathodique d’une cible en Si dans un mode de réalisation du procédé de production d’une tranche SOI selon cette divulgation.
Exposé de l’invention [0033] (1. Aperçu)
Avant de décrire des modes de réalisation de cette divulgation, les correspondances entre les dessins vont être décrites. La Eig. 1 est une vue en coupe transversale schématique d’une tranche SOI 1 selon cette divulgation. Les Eig. 2A à 2C illustrent trois aspects d’une couche isolante enterrée dans la tranche SOI représentée sur la Eig. 1, et les aspects respectifs sont appelés premier aspect, deuxième aspect et troisième aspect.
[0034] La Fig. 3 est une vue en coupe transversale schématique illustrant un mode de réalisation d’un procédé de production d’une tranche SOI comportant une couche isolante enterrée selon le premier aspect, la couche isolante enterrée comportant une couche isolante composée de SiC monocristallin (désigné ci-après premier mode de réalisation). Dans le premier mode de réalisation illustré sur la Fig. 3, une couche isolante 131 est formée sur une tranche de silicium formant substrat support 110 ; cependant, lorsqu’au lieu de cela une couche isolante est formée sur une tranche de silicium formant couche active 120, une tranche SOI comportant la couche isolante enterrée selon le deuxième aspect peut être produite.
[0035] La Fig. 4 est une vue en coupe transversale schématique illustrant un mode de réalisation d’un procédé de production d’une tranche SOI comportant une couche isolante enterrée selon le troisième aspect, la couche isolante enterrée comportant une couche isolante composée de SiC monocristallin (désigné ci-après deuxième mode de réalisation).
[0036] La Fig. 5 est une vue en coupe transversale schématique illustrant un mode de réalisation d’un procédé de production d’une tranche SOI comportant une couche isolante enterrée selon le premier aspect, la couche isolante enterrée comportant une couche isolante composée de SiC amorphe (désigné ci-après troisième mode de réalisation). Dans le troisième mode de réalisation illustré sur la Fig. 5, une couche isolante 331 est formée sur une tranche de silicium formant substrat support 310 ; cependant, lorsqu’au lieu de cela la couche isolante 331 est formée sur une tranche de silicium formant couche active 320, une tranche SOI comportant la couche isolante enterrée selon le deuxième aspect peut être produite.
[0037] La Fig. 6 est une vue en coupe transversale schématique illustrant un mode de réalisation d’un procédé de production d’une tranche SOI comportant une couche isolante enterrée selon le troisième aspect, la couche isolante enterrée comportant une couche isolante composée de SiC amorphe (désigné ci-après quatrième mode de réalisation).
[0038] Des modes de réalisation de cette divulgation vont maintenant être décrits en référence aux dessins. Tout d’abord, une description sommaire de la tranche SOI 1 selon cette divulgation est donnée en référence aux Fig. 1 et 2A à 2C. Ensuite, des procédés de production d’une tranche SOI selon les premier à quatrième modes de réalisation permettant d’obtenir la tranche SOI 1 sont décrits avec la description des éléments. Après cela, des aspects spécifiques applicables à cette divulgation seront décrits. Il est à noter que les épaisseurs des éléments sont exagérées dans les dessins afin de faciliter la description. Les épaisseurs des éléments dans les dessins ne sont donc pas à l’échelle.
[0039] (2. Tranche SOI)
On fait référence à la Fig. 1. La tranche SOI 1 de cette divulgation comporte une tranche de silicium formant substrat support 10, une couche active 21 composée de silicium monocristallin sur la tranche de silicium formant substrat support 10, et une couche isolante enterrée 30 placée entre la tranche de silicium formant substrat support 10 et la couche active 21. La couche isolante enterrée 30 comporte une couche isolante 31 composée soit de SiC monocristallin, soit de SiC amorphe, et une couche d’assemblage amorphe 35.
[0040] Les Fig. 2A à 2C illustrent respectivement, de manière schématique, les premier à troisième aspects de la couche isolante enterrée 30.
[0041] Dans la couche isolante enterrée 30 du premier aspect représentée sur la Fig. 2A, la couche isolante 31 est placée sur la surface du côté de la tranche de silicium formant substrat support 10, et la couche d’assemblage amorphe 35 est placée sur la surface du côté de la couche active 21.
[0042] Dans la couche isolante enterrée 30 du deuxième aspect représentée sur la Fig. 2B, la couche isolante 31 est placée sur la surface du côté de la couche active 21, et la couche d’assemblage amorphe 35 est placée sur la surface du côté de la tranche de silicium formant substrat support 10.
[0043] Dans la couche isolante enterrée 30 du troisième aspect représentée sur la Fig. 2C, la couche isolante 31 comporte une première couche isolante 31a placée sur la surface du côté de la tranche de silicium formant substrat support 10 et une seconde couche isolante 31b placée sur la surface du côté de la couche active 21. La couche d’assemblage amorphe 35 est placée entre la première couche isolante 31a et la seconde couche isolante 31b.
[0044] Dans les premier à troisième aspects, le fait que la couche isolante dans la couche isolante enterrée 30 soit composée de SiC monocristallin ou de SiC amorphe et le fait que la couche d’assemblage amorphe soit composée de SiC amorphe ou de Si amorphe dépendent des modes de réalisation du procédé de production. Dans chaque cas, dans la tranche SOI 1 de cette divulgation, la conductivité thermique du SiC présent dans la couche isolante est plus élevée que celle du Si, comme il a été démontré dans les Exemples décrits ci-dessous. Par conséquent, la tranche SOI 1 de cette divulgation présente une conductivité thermique supérieure à celle des tranches SOI conventionnelles employant une couche BOX composée de dioxyde de silicium, et possède d’excellentes propriétés de rayonnement thermique. Des modes de réalisation pour produire la tranche SOI 1 vont maintenant être décrits successivement.
Description des modes de réalisation [0045] (3. Premier mode de réalisation d’un procédé de production d’une tranche SOI)
Un procédé de production d’une tranche SOI 100 selon le premier mode de réalisation est décrit en référence à la Fig. 3. Ce mode de réalisation est un procédé de production d’une tranche SOI selon le premier aspect de la Fig. 2A. En outre, la couche isolante de ce mode de réalisation est composée de SiC monocristallin.
[0046] Le procédé de production de la tranche SOI 100 comprend : une étape de formation de couche isolante consistant à former la couche isolante 131 composée de SiC monocristallin sur la surface de la tranche de silicium formant substrat support 110 (voir SI 10 et S120 sur la Fig. 3) ; une étape d’activation consistant à effectuer une activation en exposant à un rayonnement la surface de la couche isolante 131 de la tranche de silicium formant substrat support 110 et une surface de la tranche de silicium formant couche active 120 au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres 910, sous vide, à température ambiante, afin de former des surfaces activées 110A et 120A respectivement dans la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 (voir S130 et S140 sur la Fig. 3) ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées 110A et 120A en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 avec la couche isolante 131 entre celles-ci (voir S150 sur la Fig. 3) ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 120 depuis le côté opposé à la surface d’assemblage afin d’obtenir une couche active 121 composée de silicium monocristallin (voir S160 sur la Fig. 3). Ces étapes vont être décrites successivement en détail ci-dessous.
[0047] < Etape de formation de couche isolante >
Dans l’étape de formation de couche isolante (voir SI 10 et S120 sur la Fig. 3), la couche isolante 131 composée de SiC monocristallin est formée sur la surface de la tranche de silicium formant substrat support 110. Le SiC monocristallin peut être formé au moyen d’une technique classique. L’épaisseur de la couche isolante 131 formée ici n’est pas particulièrement limitée tant que l’isolation est assurée ; toutefois, l’épaisseur est, de préférence, d’au moins 1 pm, plus préférablement d’au moins 10 pm afin de garantir l’obtention d’un champ électrique de claquage de la tranche SOI suffisant. Bien que la limite supérieure de l’épaisseur ne soit pas particulièrement limitée, la limite supérieure de l’épaisseur est d’approximativement 50 pm compte tenu de la productivité de fabrication.
[0048] « Formation de SiC monocristallin par carbonisation »
Par exemple, la surface de la tranche de silicium formant substrat support 110 peut être carbonisée afin de former la couche isolante 131 composée de SiC monocristallin. Lors de la carbonisation, par exemple, un gaz à base de carbone tel que le gaz propane, le gaz méthane ou le gaz éthane et de l’hydrogène gazeux en tant que gaz porteur sont introduits dans un four de traitement thermique. En outre, la carbonisation est réalisée dans une atmosphère riche en carbone avec la tranche de silicium formant substrat support 110 à une température de 900 °C à 1300 °C pendant 1 min à 60 min, plus préférablement pendant au moins 30 min. Ainsi, du SiC monocristallin peut être formé sur une partie de surface de la tranche de silicium formant substrat support 110.
[0049] « Formation de SiC monocristallin par procédé CVD »
En variante, la couche isolante 131 composée de SiC monocristallin peut être formée sur la surface de la tranche de silicium formant substrat support 110 au moyen d’un procédé CVD (de l’anglais Chemical Vapour Deposition - Dépôt chimique en phase vapeur) tel que le CVD assisté par plasma. Lorsque le dépôt est effectué avec la tranche de silicium formant substrat support 110 à une température d’au moins 900 °C et d’au plus 1400 °C, une couche de SiC monocristallin peut être épitaxiée sur la tranche de silicium formant substrat support 110.
[0050] < Etape d’activation >
Ensuite, dans l’étape d’activation (voir S130 et S140 sur la Fig. 3), une activation est effectuée afin de réaliser un procédé d’assemblage sous vide à température normale. Spécifiquement, la surface de la couche isolante 131 de la tranche de silicium formant substrat support 110 et la surface de la tranche de silicium formant couche active 120 sont soumises à une activation par exposition à un rayonnement au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres 910, sous vide, à température ambiante, de façon à former ainsi les surfaces activées 110A et 120A respectivement sur la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120.
[0051] < Etape d’assemblage >
Dans l’étape d’assemblage (voir S150 sur la Fig. 3), à la suite de l’étape d’activation, les surfaces activées 110A et 120A sont mises en contact l’une avec l’autre, sous vide, à température ambiante, de façon à assembler ainsi la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 avec la couche isolante 131 entre celles-ci.
[0052] « Assemblage par assemblage sous vide à température normale »
En faisant référence aux Fig. 3 et 7, un procédé d’assemblage employant le procédé d’assemblage sous vide à température normale afin de réaliser l’étape d’activation cidessus et l’étape d’assemblage est décrit. Le procédé d’assemblage sous vide à température normale est un procédé d’assemblage de la tranche de silicium formant substrat support 110 et de la tranche de silicium formant couche active 120 à température ambiante sans chauffage. Dans ce mode de réalisation, la surface de la couche isolante 131 de la tranche de silicium formant substrat support 110 et la surface de la tranche de silicium formant couche active 120 sont soumises à une activation par exposition à un rayonnement au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, de façon à former ainsi les surfaces activées 110A et 120A mentionnées ci-dessus (voir également S130 et S140 sur la Fig. 3). Ainsi, des liaisons pendantes apparaissent sur les surfaces activées 110A et 120A. Par conséquent, lorsque les surfaces activées sont mises en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, la force de liaison fonctionne instantanément, de telle sorte que la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 sont solidement assemblées avec les surfaces activées 110A et 120A ci-dessus servant de surfaces d’assemblage (voir également S150 sur la Fig. 3).
[0053] Des exemples du procédé d’activation comprennent un procédé dans lequel un élément ionisé dans une atmosphère de plasma est accéléré en direction d’une surface de substrat et un procédé dans lequel un élément ionisé est accéléré en direction d’une surface de substrat depuis un appareil à faisceau ionique. En faisant référence à la Fig. 7, un procédé d’activation est décrit à l’aide d’un schéma conceptuel illustrant un appareil pour la réalisation de ce procédé. Un appareil d’assemblage sous vide à température normale 930 comporte une chambre à plasma 931, une entrée de gaz 932, une pompe à vide 933, une unité d’application de tension pulsée 934 et des supports de tranches 935a, 935b.
[0054] Tout d’abord, la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 sont respectivement placées et fixées sur les supports de tranches 935A, 935B dans la chambre à plasma 931. On procède ensuite à une décompression de la chambre à plasma 931 au moyen de la pompe à vide 933, et un gaz source est alors introduit dans la chambre à plasma 931 par l’entrée de gaz 932. A la suite de cela, une tension négative est appliquée sous forme pulsée aux supports de tranches 935A, 935B (et à la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120) au moyen de l’unité d’application de tension pulsée 934. Ainsi, tandis qu’un plasma du gaz source est généré, les ions du gaz source présents dans le plasma généré peuvent être accélérés en direction de la couche isolante 131 formée sur la tranche de silicium formant substrat support 110 et la surface de la tranche de silicium formant couche active 120 afin d’exposer les surfaces à un rayonnement.
[0055] Il est à noter que l’élément utilisé pour l’exposition à un rayonnement peut être au moins un élément sélectionné parmi Ar, Ne, Xe, H, He et Si.
[0056] On fait référence à S140 sur la Fig. 3. Au moyen de l’activation par assemblage sous vide à température normale, une couche amorphe est formée et des liaisons pendantes sont formées à une profondeur de 1 nm à 5 nm à partir de chaque surface de la couche isolante 131 et la tranche de silicium formant couche active 120, qui a été exposée à un rayonnement au moyen d’un faisceau. Dans ce mode de réalisation, étant donné que la couche isolante 131 est composée de SiC monocristallin, une couche amorphe 135a composée de SiC amorphe est formée sur la tranche de silicium formant substrat support 110, et la surface de la couche amorphe fait fonction de surface activée 110A. En outre, étant donné que la tranche de silicium formant couche active 120 est composée de silicium monocristallin, une couche amorphe 135b composée de Si amorphe est formée sur la tranche de silicium formant couche active, et la surface de la couche amorphe fait fonction de surface activée 120A. Les deux couches amorphes font également fonction de couches de sorption. Par exemple, la couche amorphe 135a est utile en ce qu’elle peut empêcher l’oxygène et les impuretés présents dans la tranche de silicium formant substrat support 110 d’être diffusés extérieurement vers la tranche de silicium formant couche active 120.
[0057] - Aspects spécifiques du procédé d’assemblage sous vide à température normale La pression de la chambre à plasma 931 peut être établie à 1 x 105 Pa ou moins. Lorsque la pression de la chambre est inférieure ou égale à 1 x 105 Pa, l’élément projeté par la pulvérisation cathodique se fixe de nouveau aux surfaces des tranches de silicium, ce qui empêche une réduction du taux de formation de liaisons pendantes.
[0058] La tension pulsée appliquée à la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 peut être établie de telle sorte que l’énergie d’accélération de l’élément projeté sur les surfaces des substrats puisse être d’au moins 100 eV et d’au plus 10 keV. Lorsque la tension pulsée est supérieure ou égale à 100 eV, il est possible d’éviter que l’élément d’exposition à un rayonnement se dépose sur la surface des substrats ; d’un autre côté, lorsque la tension pulsée est inférieure ou égale à 10 keV, l’élément d’exposition à un rayonnement ne serait pas introduit dans les tranches de silicium, ce qui se traduirait par la formation stable de liaisons pendantes.
[0059] La fréquence de la tension pulsée détermine le nombre de fois que la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active
120 sont exposées à un rayonnement au moyen d’ions ou d’atomes neutres. La fréquence de la tension pulsée peut être d’au moins 10 Hz et d’au plus 10 kHz. Une fréquence de tension pulsée supérieure ou égale à 10 Hz peut admettre une variation de l’exposition à un rayonnement au moyen d’ions ou d’atomes neutres, ce qui donne une dose stable d’exposition à un rayonnement au moyen des ions ou des atomes neutres. Une fréquence de tension pulsée inférieure ou égale à 10 kHz permet la formation stable d’un plasma par décharge luminescente.
[0060] La durée de l’impulsion de la tension pulsée détermine le temps pendant lequel la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 sont exposées à un rayonnement au moyen d’ions ou d’atomes neutres. La durée de l’impulsion est, de préférence, d’au moins 1 ps et d’au plus 10 ms. Une durée de l’impulsion d’au moins 1 ps permet à la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 d’être exposées à un rayonnement de manière stable au moyen d’ions ou d’atomes neutres. Une durée de l’impulsion inférieure ou égale à 10 ms permet la formation stable d’un plasma par décharge luminescente.
[0061] Il est à noter que, comme décrit ci-dessus, la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 ne sont pas chauffées. Par conséquent, la température de chaque tranche est une température normale (typiquement 30 °C à 90 °C).
[0062] < Etape d’amincissement de la tranche de silicium formant couche active >
Après avoir été soumise à l’étape d’activation et à l’étape d’assemblage par le procédé d’assemblage sous vide à température normale, la tranche de silicium formant couche active 120 est soumise à l’étape d’amincissement (voir S160 sur la Lig. 3). Dans cette étape, l’épaisseur de la tranche de silicium formant couche active 120 est réduite depuis le côté opposé à la surface d’assemblage, de sorte que la couche active
121 soit composée de silicium monocristallin. Afin de réduire l’épaisseur, par exemple, la tranche de silicium formant couche active 120 peut être meulée et polie. On peut ainsi obtenir la tranche SOI 100 comportant la couche active 121 avec une épaisseur souhaitée. L’épaisseur de la couche active 121 peut être déterminée en fonction du dispositif à former à partir de la couche et peut être établie, de manière appropriée, dans une plage de 100 nm à 1 mm. Il est à noter que, pour le meulage et le polissage, tout procédé connu de meulage ou de polissage peut être utilisé de manière appropriée. Des exemples spécifiques comprennent le surfaçage et le polissage miroir.
[0063] La tranche SOI 100 ainsi obtenue comporte la tranche de silicium formant substrat support 110, la couche active 121 sur la tranche de silicium formant substrat support 110, et une couche isolante enterrée 130 placée entre la tranche de silicium formant substrat support 110 et la couche active 121. La couche isolante enterrée 130 comporte la couche isolante 131 composée de SiC monocristallin et une couche d’assemblage amorphe 135. En outre, dans la tranche SOI 100, la couche isolante 131 est composée de SiC monocristallin et est placée sur la surface du côté de la tranche de silicium formant substrat support 110, tandis que la couche d’assemblage amorphe 135 comprend la couche amorphe 135a composée de SiC amorphe et est placée sur la surface du côté de la couche active 121. Il est à noter que la couche d’assemblage amorphe 135 peut comprendre en outre la couche amorphe 135b composée de Si amorphe.
[0064] Dans ce qui précède, le premier mode de réalisation du procédé de production d’une tranche SOI selon le premier aspect décrit ci-dessus est décrit en référence à la Lig. 3. Dans le premier mode de réalisation, la couche isolante 131 est formée sur la tranche de silicium formant substrat support 110 ; cependant, dans une variante au premier mode de réalisation, la tranche SOI selon le deuxième aspect illustré sur la Lig. 2B peut être produite par les mêmes étapes que dans le premier mode de réalisation cidessus, si ce n’est que la couche isolante 131 est formée sur la tranche de silicium formant couche active 120. Spécifiquement, la tranche SOI selon le deuxième aspect peut être produite par une étape de formation de couche isolante consistant à former la couche isolante 131 composée de SiC monocristallin sur la surface de la tranche de silicium formant couche active 120 ; une étape d’activation consistant à effectuer une activation en exposant à un rayonnement la surface de la tranche de silicium formant substrat support 110 et la surface de la couche isolante 131 de la tranche de silicium formant couche active 120 au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres 910, sous vide, à température ambiante, de façon à former ainsi les surfaces activées 110A et 120A respectivement sur la tranche de silicium formant substrat support 110 et la tranche de silicium formant couche active 120 ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées 110A et 120A en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, de façon à assembler ainsi la tranche de silicium formant substrat support
110 et la tranche de silicium formant couche active 120 avec la couche isolante 131 entre celles-ci ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 120 depuis le côté opposé à la surface d’assemblage, de façon à obtenir ainsi la couche active 121. La formation de la couche isolante 131, l’assemblage sous vide à température normale et le meulage et le polissage pour l’amincissement peuvent être réalisés à l’aide des mêmes techniques que celles décrites ci-dessus dans le premier mode de réalisation, et on n’en refera donc pas la description.
[0065] (4. Deuxième mode de réalisation d’un procédé de production d’une tranche SOI)
Un procédé de production d’une tranche SOI 200 selon le deuxième mode de réalisation est décrit en référence à la Fig. 4. Ce mode de réalisation est un procédé de production d’une tranche SOI selon le troisième aspect illustré sur la Fig. 2C. En outre, une couche isolante de ce mode de réalisation est également composée de SiC monocristallin comme dans le premier mode de réalisation. Pour faciliter le repérage, les éléments et les étapes identiques dans le premier mode de réalisation et le deuxième mode de réalisation sont indiqués par des numéros de référence dont les deux derniers chiffres sont, en principe, identiques, et on n’en refera pas la description. Ceci s’applique également à ce qui suit.
[0066] Le procédé de production de la tranche SOI 200 comprend : une étape de formation de couche isolante consistant à former une première couche isolante 231a et une seconde couche isolante 231b, toutes deux composées de SiC monocristallin, sur les surfaces respectives d’une tranche de silicium formant substrat support 210 et d’une tranche de silicium formant couche active 220 (voir S210 et S220 sur la Fig. 4) ; une étape d’activation consistant à effectuer une activation en exposant à un rayonnement les surfaces de la première couche isolante 231a et de la seconde couche isolante 231b au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres 910, sous vide, à température ambiante, de façon à former ainsi des surfaces activées 210A et 220A respectivement sur la tranche de silicium formant substrat support 210 et la tranche de silicium formant couche active 220 (voir S230 et S240 sur la Fig. 4) ; à la suite de l’étape d’activation, la mise en contact des surfaces activées 210A et 220A l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support 210 et la tranche de silicium formant couche active 220 avec la première couche isolante 231a et la seconde couche isolante 231b entre celles-ci (voir S250 sur la Fig. 4) ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 220 depuis le côté opposé à la surface d’assemblage, de façon à obtenir ainsi une couche active 221 composée de silicium monocristallin (voir S260 sur la Fig. 4).
[0067] < Etape de formation de couche isolante >
À la différence du premier mode de réalisation, dans lequel la couche isolante 131 est formée uniquement sur la tranche de silicium formant substrat support 110, dans le deuxième mode de réalisation, les couches isolantes 231a et 231b sont formées, respectivement, sur la tranche de silicium formant substrat support 210 et la tranche de silicium formant couche active 220. Les couches isolantes 231a et 231b composées de SiC monocristallin sont formées par la même technique que dans le premier mode de réalisation, et il est possible d’utiliser la carbonisation, le CVD, etc. En outre, afin de garantir un champ électrique de claquage suffisant, l’épaisseur totale des couches isolantes 231a et 231b est, de préférence, comparable à l’épaisseur mentionnée dans le premier mode de réalisation.
[0068] < Etape d’activation et étape d’assemblage >
Dans le deuxième mode de réalisation, étant donné que les couches isolantes 231a et 231b sont soumises à une activation, les couches amorphes 235a et 235b formées par l’étape d’activation sont toutes deux composées de SiC amorphe. Dans l’étape d’assemblage, comme dans le premier mode de réalisation, les surfaces activées 210A et 220A sont assemblées sous vide, à température ambiante.
[0069] < Etape d’amincissement >
L’étape d’amincissement peut également être réalisée de la même manière que dans le premier mode de réalisation.
[0070] La tranche SOI 200 ainsi obtenue comporte la tranche de silicium formant substrat support 210, la couche active 221 sur la tranche de silicium formant substrat support 210, et une couche isolante enterrée 230 placée entre la tranche de silicium formant substrat support 210 et la couche active 221. La couche isolante enterrée 230 comporte la couche isolante 231 composée de SiC monocristallin et une couche d’assemblage amorphe 235. En outre, dans la tranche SOI 200, la couche isolante 231 est composée de SiC monocristallin et comporte la première couche isolante 231a et la seconde couche isolante 231b placées respectivement sur la surface du côté de la tranche de silicium formant substrat support 210 et la surface du côté de la couche active 221, tandis que la couche d’assemblage amorphe 235 est composée de SiC amorphe et est placée entre la première couche isolante 231a et la seconde couche isolante 231b. Il est à noter que la couche d’assemblage amorphe 235 est issue des couches amorphes 235a et 235b composées de SiC amorphe qui sont formées lors de l’activation.
[0071] (5. Troisième mode de réalisation d’un procédé de production d’une tranche SOI)
Un procédé de production d’une tranche SOI 300 selon le troisième mode de réalisation est décrit en référence à la Eig. 5. Ce mode de réalisation fait appel à un procédé de production d’une tranche SOI du premier aspect de la Eig. 2A, et une couche isolante de ce mode de réalisation est composée de SiC amorphe, à la différence des premier et deuxième modes de réalisation.
[0072] Le procédé de production de la tranche SOI 300 comprend : une étape de formation de couche isolante consistant à former la couche isolante 331 composée de SiC amorphe sur la surface de la tranche de silicium formant substrat support 310 (voir S310 et S320 sur la Fig. 5) ; une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur une couche amorphe 335a composée de Si amorphe sur la surface de la couche isolante 331 de la tranche de silicium formant substrat support 310 par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement de la surface de la tranche de silicium formant couche active 320 au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres 910, de façon continue, également sous vide, à température ambiante, afin de former des surfaces activées 310A et 320A respectivement dans la tranche de silicium formant substrat support 310 et la tranche de silicium formant couche active 320 (voir S330 et S340 sur la Fig. 5) ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées 310A et 320A en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support 310 et la tranche de silicium formant couche active 320 avec la couche isolante 331 entre celles-ci (voir S350 sur la Fig. 5) ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 320 depuis le côté opposé à la surface d’assemblage afin d’obtenir une couche active 321 composée de silicium monocristallin (voir S360 sur la Fig. 5).
[0073] < Etape de formation de couche isolante >
Dans l’étape de formation de couche isolante (voir S310 et S320 sur la Fig. 5), la couche isolante 331 composée de SiC amorphe est formée sur la surface de la tranche de silicium formant substrat support 310. Le SiC amorphe peut être formé au moyen d’une technique classique. Comme avec la couche isolante 131 du premier mode de réalisation, l’épaisseur de la couche isolante 331 n’est pas particulièrement limitée tant que l’isolation est assurée, et peut être comparable à l’épaisseur de la couche isolante 131.
[0074] « Formation de SiC amorphe par carbonisation »
Par exemple, la surface de la tranche de silicium formant substrat support 310 peut être carbonisée afin de former la couche isolante 331 composée de SiC amorphe. Par exemple, un gaz à base de carbone tel que le gaz propane, le gaz méthane ou le gaz éthane et de l’hydrogène gazeux en tant que gaz porteur sont introduits dans un four de traitement thermique. La carbonisation est réalisée dans une atmosphère riche en carbone avec la tranche de silicium formant substrat support 310 à une température de 250 °C à 890 °C pendant 1 min à 60 min, plus préférablement pendant au moins 30 min, et du SiC amorphe peut ainsi être formé sur une partie de surface de la tranche de silicium formant substrat support 310.
[0075] « Formation de SiC amorphe par CVD »
En variante, la couche isolante 331 composée de SiC amorphe peut être formée sur la surface de la tranche de silicium formant substrat support 310 au moyen d’un procédé CVD (de l’anglais Chemical Vapour Deposition - Dépôt chimique en phase vapeur) tel que le CVD assisté par plasma. Lorsque le dépôt est effectué avec la tranche de silicium formant substrat support 310 maintenue à une température inférieure à la température du premier mode de réalisation, spécifiquement, maintenue à au moins 250 °C et au plus 890 °C, du SiC amorphe peut être généré sur la tranche de silicium formant substrat support 310.
[0076] < Etape d’activation >
On fait référence à S330 et S340 sur la Fig. 5. Tout d’abord, l’activation de la tranche de silicium formant couche active 320, sur laquelle la couche isolante 331 n’est pas formée, peut être réalisée comme dans les premier et deuxième modes de réalisation décrits ci-dessus, et une couche amorphe 335b composée de Si amorphe est formée. La surface de la couche amorphe 335b fait fonction de surface activée 320A.
[0077] Une technique pour la formation de la surface activée 310A par activation de la couche isolante 331 formée sur la tranche de silicium formant substrat support 310 est décrite en référence à la Fig. 8. Afin de former la surface activée 310A, comme illustré de manière schématique sur la Fig. 8, la couche amorphe 335a composée de Si amorphe est déposée sur la surface de la couche isolante 331 de la tranche de silicium formant substrat support 310, sous vide, à température ambiante par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion 921, également sous vide, à température ambiante.
[0078] La cible en silicium de formation de couche d’adhésion 921 servant de cible de pulvérisation cathodique est exposée à un rayonnement au moyen d’un faisceau ionique 941 obtenu en ionisant un élément inerte tel que de l’Ar à partir d’un canon ionique 940. La pulvérisation cathodique de la cible en silicium de formation de couche d’adhésion 921 donne des particules projetées 920 composées de Si, et les particules projetées 920 sont déposées en phase vapeur sur la surface de la couche isolante 331. Ainsi, du Si provenant des particules projetées 920 est déposé et forme ainsi la couche amorphe 335a. L’épaisseur de la couche amorphe 335a déposée est d’environ 1 nm à 5 nm. Il est à noter que des techniques pour la déposition en phase vapeur de la couche amorphe 335a illustrée sur la Fig. 8 sont exposées dans les documents JP 2018-018996 A et JP 2018-018997 A, entre autres.
[0079] Dans l’étape d’activation, à la différence des premier et deuxième modes de réalisation, dans lesquels la couche isolante 331 est activée en formant une couche amorphe composée de SiC amorphe par exposition à un rayonnement au moyen, par exemple, d’un faisceau ionique, une surface activée est formée en formant la couche amorphe 335a composée de Si amorphe. On procède ainsi en raison du fait que, même si la couche isolante composée de SiC amorphe est exposée à un rayonnement au moyen, par exemple, d’un faisceau ionique, il ne se forme guère, dans la surface de la couche isolante, de liaisons pendantes suffisant pour assembler la surface de la couche isolante et la surface activée 320A de la tranche de silicium formant couche active 320. Par conséquent, dans ce mode de réalisation, les particules projetées 920 sont utilisées pour former la couche amorphe 335a. La surface de la couche amorphe 335a fait fonction de surface activée 310A de la tranche de silicium formant substrat support 310, et des liaisons pendantes suffisant pour assembler la surface activée 310A et la surface activée 320A sont formées dans la surface activée 310A.
[0080] En tant que cible en silicium de formation de couche d’adhésion 921, on peut utiliser un monocristal de silicium, d’une troisième tranche de silicium différente de la tranche de silicium formant substrat support et de la tranche de silicium formant couche active. En variante, du silicium polycristallin peut être utilisé comme cible en silicium de formation de couche d’adhésion 921.
[0081] < Etape d’assemblage >
Dans l’étape d’assemblage (voir S350 sur la Fig. 5), à la suite de l’étape d’activation, les surfaces activées 310A et 320A sont mises en contact l’une avec l’autre, sous vide, à température ambiante, de façon à assembler ainsi la tranche de silicium formant substrat support 310 et la tranche de silicium formant couche active 320 avec la couche isolante 331 entre celles-ci. L’assemblage peut être réalisé comme l’assemblage réalisé dans le procédé d’assemblage sous vide à température normale décrit ci-dessus.
[0082] < Etape d’amincissement >
L’étape d’amincissement réalisée ensuite peut être réalisée de la même manière que dans les premier et deuxième modes de réalisation.
[0083] La tranche SOI 300 ainsi obtenue comporte la tranche de silicium formant substrat support 310, la couche active 321 sur la tranche de silicium formant substrat support 310, et une couche isolante enterrée 330 placée entre la tranche de silicium formant substrat support 310 et la couche active 321. La couche isolante enterrée 330 comporte la couche isolante 331 composée de SiC amorphe et une couche d’assemblage amorphe 335. En outre, dans la tranche SOI 300, la couche isolante 331 est composée de SiC amorphe et est placée sur la surface du côté de la tranche de silicium formant substrat support 310, tandis que la couche d’assemblage amorphe 335 est composée de Si amorphe et est placée sur la surface du côté de la couche active 321. Il est à noter que la couche d’assemblage amorphe 335 est issue de la couche amorphe 335a et la couche amorphe 335b décrites ci-dessus toutes deux composées de Si amorphe.
[0084] Dans ce qui précède, le troisième mode de réalisation du procédé de production d’une tranche SOI selon le premier aspect décrit ci-dessus est décrit en référence à la Fig. 5. Dans le troisième mode de réalisation, la couche isolante 331 est formée sur la tranche de silicium formant substrat support ; cependant, dans une variante au troisième mode de réalisation, la tranche SOI selon le deuxième aspect représenté sur la Fig. 2B peut être produite par le biais des mêmes étapes que dans le troisième mode de réalisation ci-dessus si ce n’est que la couche isolante 331 est formée sur la tranche de silicium formant couche active 320. Spécifiquement, la tranche SOI selon le deuxième aspect peut être produite par une étape de formation de couche isolante consistant à former la couche isolante 331 composée de SiC amorphe sur la surface de la tranche de silicium formant couche active 320 ; une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur la couche amorphe 335b composée de Si amorphe sur la surface de la couche isolante 331 de la tranche de silicium formant couche active 320 par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement de la surface de la tranche de silicium formant substrat support 310 au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, également sous vide, à température ambiante, afin de former les surfaces activées 310A, 320A respectivement dans la tranche de silicium formant substrat support 310 et la tranche de silicium formant couche active 320 ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées 310A, 320A en contact l’une avec l’autre de façon continue, sous vide, à température ambiante afin d’assembler la tranche de silicium formant substrat support 310 et la tranche de silicium formant couche active 320 avec la couche isolante 331 entre celles-ci ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 320 depuis le côté opposé à la surface d’assemblage afin d’obtenir la couche active 321 composée de silicium monocristallin. La formation de la couche isolante 331, l’assemblage sous vide à température normale et le meulage et le polissage pour l’amincissement peuvent être réalisés à l’aide des mêmes techniques que celles décrites ci-dessus dans le troisième mode de réalisation, et on n’en refera donc pas la description.
[0085] (6. Quatrième mode de réalisation d’un procédé de production d’une tranche SOI)
Un procédé de production d’une tranche SOI 400 selon le quatrième mode de réalisation est décrit en référence à la Fig. 6. Ce mode de réalisation est un procédé de production d’une tranche SOI selon le troisième aspect de la Fig. 2C. En outre, une couche isolante de ce mode de réalisation est également composée de SiC amorphe comme dans le troisième mode de réalisation.
[0086] Le procédé de production de la tranche SOI 400 comprend : une étape de formation de couche isolante consistant à former une première couche isolante 431a composée de
SiC amorphe sur la surface d’une tranche de silicium formant substrat support 410 et une seconde couche isolante 431b composée de SiC amorphe sur la surface d’une tranche de silicium formant couche active 420 (voir S410, S420 sur la Fig. 6) ; une étape d’activation consistant à effectuer une activation en déposant en phase vapeur des couches amorphes 435a, 435b composées de Si amorphe sur les surfaces de la première couche isolante 431a et la seconde couche isolante 431b par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, afin de former des surfaces activées 410A, 420A respectivement dans la tranche de silicium formant substrat support 410 et la tranche de silicium formant couche active 420 (voir S430, S440 sur la Fig. 6) ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées 410A, 420A en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support 410 et la tranche de silicium formant couche active 420 avec la première couche isolante 431a et la seconde couche isolante 431b entre celles-ci ; et une étape d’amincissement consistant à réduire l’épaisseur de la tranche de silicium formant couche active 420 depuis le côté opposé à la surface d’assemblage afin d’obtenir une couche active 421 composée de silicium monocristallin (voir S460 sur la Fig. 4).
[0087] < Etape de formation de couche isolante >
A la différence du troisième mode de réalisation, dans lequel la couche isolante 331 est formée uniquement sur la tranche de silicium formant substrat support 310, dans le quatrième mode de réalisation, les couches isolantes 431a et 431b sont formées, respectivement, sur la tranche de silicium formant substrat support 410 et la tranche de silicium formant couche active 420. Les couches isolantes 431a et 431b composées de SiC amorphe sont formées par la même technique que dans le troisième mode de réalisation, et il est possible d’utiliser la carbonisation, le CVD, etc. En outre, afin de garantir un champ électrique de claquage suffisant, l’épaisseur totale des couches isolantes 431a et 431b est, de préférence, comparable à l’épaisseur mentionnée dans le premier mode de réalisation auquel on fait référence dans le troisième mode de réalisation.
[0088] < Etape d’activation et étape d’assemblage >
Dans le quatrième mode de réalisation, étant donné que les couches isolantes 431a, 431b sont composées de SiC amorphe, afin d’activer ces couches isolantes, les couches amorphes 435a et 435b composées de Si amorphe sont formées sur les surfaces respectives comme dans ractivation de la couche isolante 331 du troisième mode de réalisation. Dans l’étape d’assemblage, comme dans le troisième mode de réalisation, les surfaces activées 410A et 420A sont assemblées sous vide, à température ambiante. [0089] < Etape d’amincissement >
L’étape d’amincissement peut également être réalisée de la même manière que dans le premier mode de réalisation auquel on fait référence dans le troisième mode de réalisation.
[0090] La tranche SOI 400 ainsi obtenue comporte la tranche de silicium formant substrat support 410, la couche active 421 sur la tranche de silicium formant substrat support 410, et une couche isolante enterrée 430 placée entre la tranche de silicium formant substrat support 410 et la couche active 421. La couche isolante enterrée 430 comporte la couche isolante 431 composée de SiC amorphe et une couche d’assemblage amorphe 435. En outre, dans la tranche SOI 400, la couche isolante 431 est composée de SiC amorphe et comporte la première couche isolante 431a et la seconde couche isolante 431b placées respectivement sur les surfaces de la tranche de silicium formant substrat support 410 et de la couche active 421, tandis que la couche d’assemblage amorphe 435 est composée de Si amorphe et est placée entre la première couche isolante 431a et la seconde couche isolante 431b. Il est à noter que la couche d’assemblage amorphe 435 est issue des couches amorphes 435a et 435b composées de Si amorphe qui sont formées lors de l’activation.
[0091] Dans les premier à quatrième modes de réalisation, avant l’activation, il est également préférable d’effectuer une planarisation de la ou des couche(s) isolante(s). Spécifiquement, les couches isolantes 131 et 331 sont, de préférence, aplanies respectivement dans le premier mode de réalisation et le troisième mode de réalisation, tandis que les couches isolantes (231a, 231b), (431a, 431b) sont, de préférence, aplanies respectivement dans le deuxième mode de réalisation et le quatrième mode de réalisation.
[0092] Les conditions de la planarisation ne sont pas particulièrement limitées ; toutefois, la planarisation est, de préférence, effectuée de telle sorte que la rugosité de surface Ra de la couche isolante puisse être d’au plus 3 nm. Plus préférablement, au plus 30 nm de la couche isolante sont ôtés par polissage. La planarisation permet que l’assemblage, après l’activation, soit effectué de manière plus fiable. Par exemple, un procédé de polissage mécanochimique connu peut être utilisé de manière appropriée pour la planarisation. En outre, la rugosité de surface Ra est ici conforme à la définition de l’écart moyen arithmétique de rugosité Ra donnée dans JIS B 0601 (2001).
[0093] Une tranche SOI de cette divulgation peut être produite à l’aide du procédé de production des premier à quatrième modes de réalisation ci-dessus.
[0094] (7. Aspects spécifiques)
Des aspects spécifiques d’une tranche de silicium pouvant s’appliquer à la tranche de silicium formant substrat support 10 et à la tranche de silicium formant couche active 20 (couche active 21) que l’on peut utiliser dans cette divulgation vont maintenant être décrits.
[0095] Les tranches de silicium peuvent posséder un plan cristallographique donné ; par exemple, une tranche (100) peut être utilisée, ou une tranche (110) peut être utilisée. [0096] L’épaisseur des tranches de silicium peut être déterminée en fonction de l’application, et peut être de 300 pm à 1,5 mm. L’épaisseur de la couche active composée de silicium monocristallin obtenue à partir de la tranche de silicium formant couche active peut être déterminée, de manière appropriée, de sorte qu’elle se situe dans une plage de 100 nm à 1 mm, comme décrit ci-dessus.
[0097] En outre, les tranches de silicium peuvent être dopées avec un dopant tel que le bore (B), le phosphore (P), l’arsenic (As), l’antimoine (Sb), et peuvent être dopées avec du carbone (C), de l’azote (N), etc. afin d’obtenir les caractéristiques souhaitées.
[0098] Le diamètre des tranches de silicium n’est absolument pas limité. Cette divulgation peut être appliquée à des tranches de silicium présentant un diamètre typique, par exemple, un diamètre de 300 mm ou 200 mm. Bien entendu, cette divulgation peut être appliquée à des tranches de silicium présentant un diamètre supérieur à 300 mm et à des tranches de silicium présentant un diamètre inférieur à 200 mm.
[0099] Il est à noter que, pour la « tranche de silicium » de cette description, on peut utiliser une tranche de silicium dite « massive », ne comportant pas de couche, par exemple, une couche épitaxiale ou une couche isolante composée, par exemple, de dioxyde de silicium, formée sur sa surface, ou on peut utiliser une tranche de silicium épitaxiée obtenue en formant séparément une couche, par exemple une couche épitaxiale, sur une tranche de silicium. Une couche d’oxyde naturel présentant une épaisseur de plusieurs angstroms (plusieurs dizaines de nanomètres) peut être formée sur la surface d’une tranche de silicium, et une telle couche d’oxyde naturel peut être laissée telle quelle, ou peut être ôtée par un procédé de nettoyage connu selon le besoin.
Exemples [0100] (Aperçu des essais)
Des tranches de silicium CZ de type N (dopant : phosphore) présentant un diamètre de 2 pouces (50,8 mm) et une épaisseur de 500 pm ont été préparées sous la forme d’une tranche de silicium formant substrat support et d’une tranche de silicium formant couche active. Dans l’Essai d’évaluation 1, dans le but d’évaluer la conductivité thermique d’une tranche SOI selon cette divulgation, une couche isolante a été formée sur une tranche de silicium, et la conductivité thermique a été évaluée avec la couche isolante exposée. Ensuite, dans l’Essai d’évaluation 2, dans le but d’évaluer le champ électrique de claquage d’une tranche SOI, une tranche SOI dans laquelle une couche isolante relativement fine était formée a été fabriquée et soumise à une évaluation de champ électrique de claquage.
[0101] < Essai d’évaluation 1 >
- Echantillon 1 24
Une couche isolante composée de SiC amorphe a été formée à une épaisseur de 5 pm sur une surface de la tranche de silicium formant substrat support par CVD assisté par plasma dans lequel du gaz CH4a été introduit à 130 sccm et du CH3SiH3 a été introduit à 25 sccm en maintenant la température du substrat à 300 °C.
[0102] - Échantillon 2 Une couche isolante composée de SiC monocristallin a été formée à une épaisseur de 5 pm sur une surface de la tranche de silicium formant substrat support en transformant la surface de la tranche en SiC dans une atmosphère de CH4à 1050 °C tout en introduisant en outre du gaz CH4à 130 sccm et du CH3SiH3 à 25 sccm.
[0103] - Échantillon 3 Une couche isolante composée de SiO2 a été formée à une épaisseur de 5 pm sur une surface de la tranche de silicium formant substrat support par oxydation thermique. [0104] - Évaluation 1 De la chaleur a été appliquée à la surface de chacun des Échantillons 1 à 3, et la résistance a été mesurée après l'application de chaleur, de façon à évaluer ainsi la conductivité thermique de la couche isolante. Les résultats sont indiqués dans le Tableau 1. Le Tableau 1 indique les valeurs mesurées relativisées en fonction de la conductivité thermique du substrat support constitué par une tranche de silicium massive sur laquelle aucune couche isolante n’était formée. La conductivité thermique de Γ Échantillon 1 (SiC amorphe) était de 81 % et la conductivité thermique de rÉchantillon 2 (SiC monocristallin) était de 109 %, tandis que la conductivité thermique de rÉchantillon 3 (SiO2) était de 40 %. Il a donc été confirmé qu’en utilisant du SiC monocristallin ou du SiC amorphe comme couche isolante, le rayonnement thermique pouvait être amélioré, à savoir au moins doublé, par comparaison avec une tranche SOI typique conventionnelle utilisant du dioxyde de silicium en tant que couche BOX (équivalent à rÉchantillon 3).
[0105] [Tableaux 1]
Échantillon 1 Échantillon 2 Échantillon 3
Matériau de la couche isolante SiC amorphe SiC monocristallin SiO2
Procédé de formation PECVD Carbonisation Oxydation thermique
Épaisseur 5 qm 5 qm 5 qm
Évaluation de la conductivité thermique 81 % 109% 40%
[0106] < Essai d’évaluation 2 >
Les tranches SOI des Échantillons 4 à 7 ont été préparées conformément aux vues en coupe transversale schématiques représentées sur la Lig. 3.
[0107] - Échantillon 4 Une couche isolante composée de SiC amorphe a été formée à une épaisseur de 100 nm sur une surface d’une tranche de silicium formant substrat support par CVD assisté par plasma dans lequel du gaz CH4 a été introduit à 130 sccm et du CH3SiH3 a été introduit à 25 sccm en maintenant la température du substrat support à 300 °C.
[0108] L’échantillon a été soumis à une planarisation de surface par polissage mécanochimique de telle sorte que la quantité ôtée par polissage puisse être d’au plus 30 nm, et la planarisation a ainsi été effectuée de telle sorte que la rugosité de surface Ra de la couche isolante puisse être d’au plus 3 nm. Il est à noter que la quantité ôtée par polissage était de 23 nm, que Ra après la planarisation était de 2,2 nm, et que Ra avant la planarisation était de 12 nm.
[0109] La tranche de silicium formant substrat support et la tranche de silicium formant couche active ont été introduites dans une chambre, et le degré de vide dans la chambre a été maintenu à 1 x 105 Pa ou moins. Une couche de Si amorphe a été formée sur la couche isolante sur la tranche de silicium formant substrat support par pulvérisation cathodique d’une cible en silicium, et une surface activée a ainsi été formée. En outre, la surface de la tranche de silicium formant couche active a été exposée à un rayonnement au moyen d’ions d’argon à 1,4 keV, et une surface activée (Si amorphe) a ainsi également été formée sur la tranche de silicium formant couche active. Les substrats ont été assemblés dans un environnement sous vide à température normale.
[0110] Un meulage et un polissage ont été effectués sur la tranche de silicium formant couche active depuis le côté opposé à la surface d’assemblage de telle sorte qu’une partie de la tranche de silicium du côté de la couche active présentant une épaisseur de 20 μιη reste, et une couche active a ainsi été obtenue.
[0111] - Échantillon 5 Au lieu de la formation de la couche isolante composée de SiC amorphe dans ΓÉchantillon 4, la surface de la tranche de silicium formant substrat support a été transformée en SiC dans une atmosphère de CH4 à 950 °C et, à la suite de cela, du gaz CH4 a été introduit à 130 sccm et du CH3SiH3 a été introduit à 25 sccm, de façon à former ainsi une couche isolante composée de SiC monocristallin présentant une épaisseur de 100 nm. En outre, lors de l’assemblage sous vide à température normale, tout comme lors de la formation de la surface activée dans la tranche de silicium formant couche active, la couche isolante a également été exposée à un rayonnement au moyen d’ions d’argon à 1,4 keV afin de former du SiC amorphe sur la surface de la couche isolante, et une surface activée a ainsi été obtenue. Les autres étapes étaient similaires à celles correspondant à l’Échantillon 4, et les substrats ont été assemblés dans un environnement sous vide à température normale. Il est à noter que la quantité ôtée par polissage était de 21 nm, que Ra après la planarisation était de 2,1 nm, et que Ra avant la planarisation était de 11 nm.
[0112] - Échantillon 6 Au lieu de la formation de la couche isolante composée de SiC amorphe dans ΓÉchantillon 4, la surface de la tranche de silicium formant substrat support a été transformée en SiC dans une atmosphère de CH4à 950 °C et, après avoir baissé la température à 800 °C, du gaz CH4 a été introduit à 130 sccm et du CH3SiH3 a été introduit à 25 sccm, de façon à former ainsi une couche isolante composée de SiC polycristallin présentant une épaisseur de 100 nm. En outre, lors de l’assemblage sous vide à température normale, tout comme lors de la formation de la surface activée dans la tranche de silicium formant couche active, la couche isolante a également été exposée à un rayonnement au moyen d’ions d’argon à 1,4 keV afin de former du SiC amorphe sur la surface de la couche isolante, et une surface activée a ainsi été obtenue. Les autres étapes étaient similaires à celles correspondant à l’Échantillon 4, et les substrats ont été assemblés dans un environnement sous vide à température normale. Il est à noter que la quantité ôtée par polissage était de 30 nm, que Ra après la planarisation était de 2,9 nm, et que Ra avant la planarisation était de 21 nm.
[0113] - Échantillon 7 Au lieu de la formation de la couche isolante composée de SiC amorphe dans l’Échantillon 4, une couche isolante composée de SiO2 a été formée à une épaisseur de 100 nm par le procédé d’oxydation thermique. Lors de l’assemblage sous vide à température normale, tout comme lors de la formation de la surface activée dans la tranche de silicium formant couche active, la couche isolante a également été exposée à un rayonnement au moyen d’ions d’argon à 1,4 keV afin de former du SiC amorphe sur la surface de la couche isolante, et une surface activée a ainsi été obtenue. Les autres étapes étaient similaires à celles correspondant à l’Échantillon 4, et les substrats ont été assemblés dans un environnement sous vide à température normale. Il est à noter que la quantité ôtée par polissage était de 19 nm, que Ra après la planarisation était de 1,1 nm, et que Ra avant la planarisation était de 5 nm.
[0114] - Évaluation Une électrode a été formée sur chaque couche active, et une mesure du claquage diélectrique instantané (TZDB, de l’anglais Time-Zero Dielectric Breakdown) a été effectuée. Lors de l’évaluation, lorsque le courant par unité de surface dépassait 1 x 10 4 A/cm2, il était déterminé qu’un claquage électrique s’était produit, et le champ électrique de claquage avait été trouvé. Les résultats sont indiqués dans le Tableau 2.
[0115] [Tableaux!]
Échantillon 4 Échantillon 5 Échantillon 6 Échantillon 7
Matériau de la couche isolante SiC amorphe SiC monocristallin SiC polycristallin SiO2
Procédé de formation PECVD Carbonisation Carbonisation Oxydation thermique
Epaisseur de dépôt 100 nm 100 nm 100 nm 100 nm
Epaisseur finale 77 nm 79 nm 70 nm 81 nm
Evaluation du champ électrique de claquage 10,4 MV/cm 10,7 MV/cm 0,7 MV/cm 10,8 MV/cm
[0116] Le champ électrique de claquage d’une tranche SOI, utilisant une couche isolante composée de SiC monocristallin ou de SiC amorphe selon cette divulgation en tant que couche isolante enterrée, est d’approximativement 11 MV/cm et est équivalent au champ électrique de claquage de Γ Echantillon 7. Par conséquent, il a été confirmé qu’une tranche SOI selon cette divulgation peut constituer une tranche SOI présentant une conductivité thermique plus élevée au vu de l’Essai d’évaluation 1 ci-dessus. Lorsque du SiC polycristallin est formé en tant que couche isolante, on considère qu’une conductivité thermique plus élevée que dans le cas de Γutilisation de Si est obtenue, mais le champ électrique de claquage est cependant légèrement plus faible, comme indiqué dans les résultats de ΓEchantillon 6 ci-dessus. Dans le cas du SiC polycristallin, l’épaisseur doit être établie à une valeur élevée.
Application industrielle [0117] Cette divulgation procure une tranche SOI présentant une forte conductivité thermique et un procédé de production de celle-ci.

Claims (1)

  1. Revendications [Revendication 1] Tranche SOI comprenant : une tranche de silicium formant substrat support ; une couche active composée de silicium monocristallin sur la tranche de silicium formant substrat support ; et une couche isolante enterrée placée entre la tranche de silicium formant substrat support et la couche active composée de silicium monocristallin, dans laquelle la couche isolante enterrée comporte une couche isolante composée de SiC monocristallin ou de SiC amorphe et une couche d’assemblage amorphe. [Revendication 2] Tranche SOI selon la revendication 1, dans laquelle la couche isolante est composée de SiC monocristallin et est placée sur une surface du côté de l’une de la tranche de silicium formant substrat support et de la couche active, et la couche d’assemblage amorphe contient du SiC amorphe et est placée sur une surface du côté de l’autre de la tranche de silicium formant substrat support et de la couche active. [Revendication 3] Tranche SOI selon la revendication 1, dans laquelle la couche isolante est composée de SiC monocristallin et comporte une première couche isolante placée sur une surface du côté de la tranche de silicium formant substrat support et une seconde couche isolante placée sur une surface du côté de la couche active, et la couche d’assemblage amorphe est composée de SiC amorphe et est placée entre la première couche isolante et la seconde couche isolante. [Revendication 4] Tranche SOI selon la revendication 1, dans laquelle la couche isolante est composée de SiC amorphe et est placée sur la surface du côté de l’une de la tranche de silicium formant substrat support et de la couche active, et la couche d’assemblage amorphe est composée de Si amorphe et est placée sur la surface du côté de l’autre de la tranche de silicium et de la couche active. [Revendication 5] Tranche SOI selon la revendication 1, dans laquelle la couche isolante est composée de SiC amorphe et comporte une première couche isolante placée sur une surface du côté de la tranche de silicium formant substrat support et une seconde couche isolante placée sur une surface du côté de la couche active, et
    [Revendication 6] [Revendication 7] la couche d’assemblage amorphe est composée de Si amorphe et est placée entre la première couche isolante et la seconde couche isolante. Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant substrat support ;
    une étape d’activation consistant à effectuer une activation en exposant à un rayonnement une surface de la couche isolante de la tranche de silicium formant substrat support et une surface d’une tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
    à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
    Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant couche active ;
    une étape d’activation consistant à effectuer une activation en exposant à un rayonnement une surface d’une tranche de silicium formant substrat support et une surface de la couche isolante de la tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
    à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche [Revendication 8] [Revendication 9] de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
    Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une première couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant substrat support et une seconde couche isolante composée de SiC monocristallin sur une surface d’une tranche de silicium formant couche active ;
    une étape d’activation consistant à effectuer une activation en exposant à un rayonnement des surfaces de la première couche isolante et de la seconde couche isolante au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
    à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la première couche isolante et la seconde couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
    Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant substrat support ;
    une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur une couche amorphe composée de Si amorphe sur une surface de la couche isolante de la tranche de silicium formant substrat support par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement d’une surface d’une tranche de silicium formant couche active au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, de façon continue, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
    [Revendication 10] Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant couche active ;
    une étape d’activation consistant à effectuer une activation, tout en déposant en phase vapeur une couche amorphe composée de Si amorphe sur une surface de la couche isolante de la tranche de silicium formant couche active par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, par exposition à un rayonnement d’une surface d’une tranche de silicium formant substrat support au moyen d’un faisceau ionique ou d’un faisceau d’atomes neutres, également sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ; à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de [Revendication 11] [Revendication 12] [Revendication 13] silicium monocristallin.
    Procédé de production de la tranche SOI selon la revendication 1, comprenant :
    une étape de formation de couche isolante consistant à former une première couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant substrat support et une seconde couche isolante composée de SiC amorphe sur une surface d’une tranche de silicium formant couche active ;
    une étape d’activation consistant à effectuer une activation en déposant en phase vapeur des couches amorphes composées de Si amorphe sur des surfaces de la première couche isolante et la seconde couche isolante par pulvérisation cathodique d’une cible en silicium de formation de couche d’adhésion, sous vide, à température ambiante, afin de former des surfaces activées dans la tranche de silicium formant substrat support et la tranche de silicium formant couche active ;
    à la suite de l’étape d’activation, une étape d’assemblage consistant à mettre les surfaces activées en contact l’une avec l’autre de façon continue, sous vide, à température ambiante, afin d’assembler la tranche de silicium formant substrat support et la tranche de silicium formant couche active avec la première couche isolante et la seconde couche isolante entre celles-ci ; et une étape d’amincissement consistant à réduire une épaisseur de la tranche de silicium formant couche active depuis un côté opposé à la surface d’assemblage afin d’obtenir une couche active composée de silicium monocristallin.
    Procédé de production d’une tranche SOI, selon l’une quelconque des revendications 6, 7, 9 et 10, comprenant en outre, avant l’étape d’activation, une étape de planarisation de la couche isolante.
    Procédé de production d’une tranche SOI, selon la revendication 8 ou 11, comprenant en outre, avant l’étape d’activation, une étape de planarisation de la première couche isolante et de la seconde couche isolante.
FR1909701A 2018-09-05 2019-09-03 Tranche soi et son procede de production Active FR3085538B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-165749 2018-09-05
JP2018165749A JP7024668B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
FR3085538A1 true FR3085538A1 (fr) 2020-03-06
FR3085538B1 FR3085538B1 (fr) 2021-10-22

Family

ID=69684248

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1909701A Active FR3085538B1 (fr) 2018-09-05 2019-09-03 Tranche soi et son procede de production

Country Status (2)

Country Link
JP (1) JP7024668B2 (fr)
FR (1) FR3085538B1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487659B2 (ja) * 2020-12-25 2024-05-21 株式会社Sumco Ｓｏｉウェーハの製造方法
FR3141557A1 (fr) * 2022-10-27 2024-05-03 Soitec Procédé de formation d’une couche de carbure de silicium

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521338A (ja) 1990-08-03 1993-01-29 Canon Inc 半導体部材及び半導体部材の製造方法
DE102015218218A1 (de) * 2014-09-22 2016-03-24 Sumco Corporation Verfahren zur Herstellung eines gebondeten SiC-Wafers und gebondeter SiC-Wafer
JP2016063099A (ja) 2014-09-19 2016-04-25 株式会社 日立パワーデバイス 半導体装置
EP3018696A1 (fr) * 2013-07-05 2016-05-11 Kabushiki Kaisha Toyota Jidoshokki Procédé de fabrication d'un substrat semi-conducteur
JP2018018996A (ja) 2016-07-29 2018-02-01 三菱重工工作機械株式会社 基材接合方法
JP2018018997A (ja) 2016-07-29 2018-02-01 三菱重工工作機械株式会社 基材接合装置及びこれを使用する基材接合方法
CN107958839A (zh) * 2016-10-18 2018-04-24 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
JP5532527B2 (ja) * 2006-08-03 2014-06-25 株式会社デンソー Ｓｏｉ基板およびその製造方法
US8536629B2 (en) * 2009-02-24 2013-09-17 Nec Corporation Semiconductor device and method for manufacturing the same
JP5644096B2 (ja) * 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
WO2015156381A1 (fr) * 2014-04-10 2015-10-15 富士電機株式会社 Procédé de traitement de substrat semi-conducteur et procédé de fabrication de dispositif à semi-conducteur mettant en œuvre ledit procédé de traitement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521338A (ja) 1990-08-03 1993-01-29 Canon Inc 半導体部材及び半導体部材の製造方法
EP3018696A1 (fr) * 2013-07-05 2016-05-11 Kabushiki Kaisha Toyota Jidoshokki Procédé de fabrication d'un substrat semi-conducteur
JP2016063099A (ja) 2014-09-19 2016-04-25 株式会社 日立パワーデバイス 半導体装置
DE102015218218A1 (de) * 2014-09-22 2016-03-24 Sumco Corporation Verfahren zur Herstellung eines gebondeten SiC-Wafers und gebondeter SiC-Wafer
JP2018018996A (ja) 2016-07-29 2018-02-01 三菱重工工作機械株式会社 基材接合方法
JP2018018997A (ja) 2016-07-29 2018-02-01 三菱重工工作機械株式会社 基材接合装置及びこれを使用する基材接合方法
CN107958839A (zh) * 2016-10-18 2018-04-24 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置

Also Published As

Publication number Publication date
JP7024668B2 (ja) 2022-02-24
FR3085538B1 (fr) 2021-10-22
JP2020038916A (ja) 2020-03-12

Similar Documents

Publication Publication Date Title
EP4128328B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
EP2989656B1 (fr) Procédé de fabrication d&#39;une diode schottky sur un substrat en diamant
FR3103961A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
WO2021191512A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3085538A1 (fr) Tranche soi et son procede de production
FR3040529B1 (fr) Procede de fabrication d&#39;une tranche soi et tranche soi
EP4008020B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2011048308A1 (fr) Procede de fabrication d&#39;un film multicouche comprenant au moins une couche ultra mince de silicium cristallin et dispositifs obtenus par ce procede
FR3040530B1 (fr) Procede de fabrication d&#39;une tranche soi et tranche soi
EP4162522B1 (fr) Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d&#39;une couche utile a partir dudit substrat
EP4066275B1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3068506A1 (fr) Procede pour preparer un support pour une structure semi-conductrice
FR3085537A1 (fr) Tranche soi et son procede de production
WO2014207346A1 (fr) Procede de fabrication d&#39;une structure composite
FR3071663A1 (fr) Procede de fabrication de plaque soi, et plaque soi
WO2024170751A1 (fr) Procédé de formation d&#39;une zone de fragilisation dans un substrat semi-conducteur
EP3134923B1 (fr) Procédé et équipement de traitement d&#39;un précurseur d&#39;une cellule photovoltaïque a hétérojonction et procédé associé de fabrication d&#39;une cellule photovoltaïque
FR3043406B1 (fr) Procede d&#39;assemblage de substrats par collage de surfaces de phosphure d&#39;indium
WO2023052704A1 (fr) Procédé de fabrication d&#39;une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
EP4315396A1 (fr) Procede de fabrication d&#39;une structure composite comprenant une couche mince en semi-conducteur monocristallin sur un substrat support
WO2024200627A1 (fr) Procede de fabrication d&#39;un substrat en carbure de silicium
EP3764390A1 (fr) Procédé de formation d&#39;espaceurs d&#39;un transistor
FR3114442A1 (fr) Procédé de fabrication d’une cellule photovoltaïque à contacts passivés

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20201127

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6