JP7024668B2 - Ｓｏｉウェーハ及びその製造方法 - Google Patents

Ｓｏｉウェーハ及びその製造方法 Download PDF

Info

Publication number
JP7024668B2
JP7024668B2 JP2018165749A JP2018165749A JP7024668B2 JP 7024668 B2 JP7024668 B2 JP 7024668B2 JP 2018165749 A JP2018165749 A JP 2018165749A JP 2018165749 A JP2018165749 A JP 2018165749A JP 7024668 B2 JP7024668 B2 JP 7024668B2
Authority
JP
Japan
Prior art keywords
insulating layer
silicon wafer
support substrate
active layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018165749A
Other languages
English (en)
Other versions
JP2020038916A (ja
Inventor
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018165749A priority Critical patent/JP7024668B2/ja
Priority to FR1909701A priority patent/FR3085538B1/fr
Publication of JP2020038916A publication Critical patent/JP2020038916A/ja
Application granted granted Critical
Publication of JP7024668B2 publication Critical patent/JP7024668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩウェーハ及びその製造方法に関する。
近年、高耐圧素子として、ＳＯＩ（Silicon On Insulator）構造を有するＳＯＩウェーハが注目されている。従来知られる一般的なＳＯＩウェーハは、シリコン単結晶からなる支持基板上に、絶縁性の高い酸化シリコン（ＳｉＯ２）からなる埋め込み絶縁層およびシリコン単結晶からなる活性層が順次形成された構造を有する（例えば特許文献１を参照）。この埋め込み絶縁層は、酸化シリコンに由来してＢＯＸ（Buried Oxide）層と呼ばれる。
ところで、埋め込み絶縁層は酸化シリコンにより形成されるため、その熱伝導率がシリコンに比べて小さい。そのため、高耐圧デバイスにおける自己発熱が問題となり、放熱性を改善する取り組みが求められている。例えば特許文献２では、ＳＯＩウェーハに形成される半導体デバイス構造により放熱性を改善することが試みられている。
特開平５－２１３３８号公報 特開２０１６－６３０９９号公報
ＳＯＩウェーハの熱伝導率そのものを改善することができれば、ＳＯＩウェーハに形成される半導体デバイス構造に制約はない。そこで本発明は、高い熱伝導率を有するＳＯＩウェーハ及びその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決すべく検討し、埋め込み絶縁層として一般的に用いられてきた酸化シリコンに替えて、酸化シリコンよりも熱伝導率が比較的高い炭化ケイ素（ＳｉＣ）を用いることを検討した。しかしながら、埋め込み絶縁層としてのＳｉＣを設けたシリコンウェーハと、それに貼り合わせるシリコンウェーハとの接合は困難であった。本発明者はさらに鋭意検討し、埋め込み絶縁層に単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、アモルファス接合層とを設けることで、上記接合の課題を解決した。そして、こうして得られるＳＯＩウェーハが高い熱伝導率を有することを本発明者は知見した。本発明は、上記知見に基づいて完成されたものであり、その要旨構成は以下のとおりである。
（１）支持基板シリコンウェーハと、
該支持基板シリコンウェーハ上の単結晶シリコンからなる活性層と、
前記支持基板シリコンウェーハ及び前記単結晶シリコンからなる活性層との間に設けられた埋め込み絶縁層と、を有するＳＯＩウェーハであって、
前記埋め込み絶縁層は、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、アモルファス接合層とを有することを特徴とするＳＯＩウェーハ。
（２）前記絶縁層は単結晶ＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層のいずれか一方の表面側に設けられ、
前記アモルファス接合層はアモルファスＳｉＣを含み、前記いずれか他方の表面側に設けられる、前記（１）に記載のＳＯＩウェーハ。
（３）前記絶縁層は単結晶ＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層の両方の表面側にそれぞれ設けられた第１絶縁層及び第２絶縁層を有し、
前記アモルファス接合層はアモルファスＳｉＣからなり、前記第１絶縁層及び第２絶縁層の間に設けられる、前記（１）に記載のＳＯＩウェーハ。
（４）前記絶縁層はアモルファスＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層のいずれか一方の表面側に設けられ、
前記アモルファス接合層はアモルファスＳｉからなり、前記いずれか他方の表面側に設けられる、前記（１）に記載のＳＯＩウェーハ。
（５）前記絶縁層はアモルファスＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層の両方の表面側にそれぞれ設けられた第１絶縁層及び第２絶縁層を有し、
前記アモルファス接合層はアモルファスＳｉからなり、前記第１絶縁層及び第２絶縁層の間に設けられる、前記（１）に記載のＳＯＩウェーハ。
（６）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハの表面上に、単結晶ＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
前記支持基板シリコンウェーハの前記絶縁層の表面及び活性層用シリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
以下では、上述の支持基板シリコンウェーハ及び活性層用シリコンウェーハのそれぞれに活性化面を形成して、真空常温下で両者の活性化面同士で貼り合せる方法を「真空常温接合法」と称する。
（７）前記（１）に記載のＳＯＩウェーハの製造方法であって、
活性層用シリコンウェーハの表面上に、単結晶ＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
支持基板シリコンウェーハの表面及び前記活性層用シリコンウェーハの前記絶縁層の表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（８）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハ及び活性層用シリコンウェーハの各表面上に、単結晶ＳｉＣからなる第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
前記第１絶縁層及び前記第２絶縁層の各表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記第１絶縁層及び第２絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（９）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハの表面上に、アモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
真空常温下で、密着層形成用シリコンターゲットをスパッタリングして前記支持基板シリコンウェーハの前記絶縁層の表面にアモルファスＳｉからなるアモルファス層を蒸着させつつ、活性層用シリコンウェーハの表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（１０）前記（１）に記載のＳＯＩウェーハの製造方法であって、
活性層用シリコンウェーハの表面上に、アモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
真空常温下で、密着層形成用シリコンターゲットをスパッタリングして前記活性層用シリコンウェーハの前記絶縁層の表面にアモルファスＳｉからなるアモルファス層を蒸着させつつ、支持基板シリコンウェーハの表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれ形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（１１）前記（１）に記載のＳＯＩウェーハの製造方法であって、
支持基板シリコンウェーハ及び活性層用シリコンウェーハの各表面上に、アモルファスＳｉＣからなる第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
真空常温下で、密着層形成用シリコンターゲットをスパッタリングして、前記第１絶縁層及び前記第２絶縁層の各表面にアモルファスＳｉからなるアモルファス層を蒸着させて、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記第１絶縁層及び前記第２絶縁層を介して貼り合わせる接合工程と、
前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
を含む、ＳＯＩウェーハの製造方法。
（１２）前記活性化処理工程に先立ち、前記絶縁層の平坦化処理を行う工程をさらに含む、前記（６），（７），（９），（１０）のいずれかに記載のＳＯＩウェーハの製造方法。
（１３）前記活性化処理工程に先立ち、前記第１絶縁層及び前記第２絶縁層の平坦化処理を行う工程をさらに含む、前記（８）又は前記（１１）に記載のＳＯＩウェーハの製造方法。
本発明によれば、高い熱伝導率を有するＳＯＩウェーハ及びその製造方法を提供することができる。
本発明によるＳＯＩウェーハを説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第１の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第２の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの埋め込み絶縁層の第３の態様を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第１実施形態を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第２実施形態を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第３実施形態を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の第４実施形態を説明する模式断面図である。 本発明によるＳＯＩウェーハの製造方法の一実施形態において、真空常温接合を行う際に用いる装置の一例を示す概念図である。 本発明によるＳＯＩウェーハの製造方法の一実施形態において、アモルファスＳｉＣからなる絶縁層に、ＳｉターゲットからＳｉをスパッタさせて蒸着させる際に用いる装置の一例を示す概念図である。
（１．概要）
本発明に従う実施形態の説明に先立ち、各図面の対応関係について説明する。図１は本発明に従うＳＯＩウェーハ１の模式断面図である。図２Ａ～図２Ｃは、図１に示したＳＯＩウェーハにおける埋め込み絶縁層の３つの態様を示し、以下ではそれぞれ第１態様、第２態様及び第３態様と称する。
図３は、埋め込み絶縁層における絶縁層が単結晶ＳｉＣからなる場合であり、かつ、第１態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第１実施形態）を説明する模式断面図である。なお、図３に示す第１実施形態では、支持基板シリコンウェーハ１１０に絶縁層１３１を形成しているが、これに替えて、活性層用シリコンウェーハ１２０に絶縁層を形成すれば第２態様による埋め込み絶縁層を有するＳＯＩウェーハを製造することができる。
図４は、埋め込み絶縁層における絶縁層が単結晶ＳｉＣからなる場合であり、かつ、第３態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第２実施形態）を説明する模式断面図である。
図５は、埋め込み絶縁層における絶縁層がアモルファスＳｉＣからなる場合であり、かつ、第１態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第３実施形態）を説明する模式断面図である。なお、図５に示す第３実施形態では、支持基板シリコンウェーハ３１０に絶縁層３３１を形成しているが、これに替えて、活性層用シリコンウェーハ３２０に絶縁層３３１を形成すれば第２態様による埋め込み絶縁層を有するＳＯＩウェーハを製造することができる。
図６は、埋め込み絶縁層における絶縁層がアモルファスＳｉＣからなる場合であり、かつ、第３態様による埋め込み絶縁層を有するＳＯＩウェーハの製造方法の実施形態（以下、第４実施形態）を説明する模式断面図である。
以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。まず、図１及び図２Ａ～図２Ｃを参照して本発明によるＳＯＩウェーハ１の概要を説明する。次に、ＳＯＩウェーハ１を得るための第１～第４実施形態によるＳＯＩウェーハの製造方法を説明しつつ、併せて各構成の詳細を説明する。その後、本発明に適用可能な具体的態様を説明する。なお、各図面では説明の便宜上、各構成の厚さを誇張して示す。そのため、各構成の厚さは、実際の厚さの割合とは異なる。
（２．ＳＯＩウェーハ）
図１を参照する。本発明によるＳＯＩウェーハ１は、支持基板シリコンウェーハ１０と、支持基板シリコンウェーハ１０上の単結晶シリコンからなる活性層２１と、支持基板シリコンウェーハ１０及び活性層２１との間に設けられた埋め込み絶縁層３０と、を有する。そして、埋め込み絶縁層３０は、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層３１と、アモルファス接合層３５とを有する。
図２Ａ～図２Ｃのそれぞれに、埋め込み絶縁層３０の第１態様～第３態様を模式的に示す。
図２Ａに示す第１態様の埋め込み絶縁層３０において、絶縁層３１が支持基板シリコンウェーハ１０の表面側に設けられ、アモルファス接合層３５が活性層２１の表面側に設けられる。
図２Ｂに示す第２態様の埋め込み絶縁層３０において、絶縁層３１が活性層２１の表面側に設けられ、アモルファス接合層３５が支持基板シリコンウェーハ１０の表面側に設けられる。
図２Ｃに示す第３態様の埋め込み絶縁層３０において、絶縁層３１は支持基板シリコンウェーハ１０及び活性層２１の両方の表面側にそれぞれ設けられた第１絶縁層３１ａ及び第２絶縁層３１ｂを有する。そして、アモルファス接合層３５は第１絶縁層３１ａ及び第２絶縁層３１ｂの間に設けられる。
第１態様～第３態様において、埋め込み絶縁層３０における絶縁層が単結晶ＳｉＣ及びアモルファスＳｉＣのいずれからなるかと、アモルファス接合層がアモルファスＳｉＣ及びアモルファスＳｉのいずれからなるかとは、製造方法の実施形態に由来して定まる。いずれの場合であっても、本発明によるＳＯＩウェーハ１であれば、後述の実施例により実証されたとおり、絶縁層に含まれるＳｉＣの熱伝導率がＳｉよりも高い。そのため、本発明によるＳＯＩウェーハ１は、酸化シリコンからなるＢＯＸ層を用いた従来公知のＳＯＩウェーハに比べて熱伝導率が高く、放熱性に優れる。以下、ＳＯＩウェーハ１を製造するための実施形態を順次説明する。
（３．ＳＯＩウェーハの製造方法の第１実施形態）
図３を参照して、第１実施形態によるＳＯＩウェーハ１００の製造方法を説明する。本実施形態は、図２Ａの第１態様のＳＯＩウェーハを製造する方法である。また、本実施形態の絶縁層は単結晶ＳｉＣからなる。
ＳＯＩウェーハ１００の製造方法は、支持基板シリコンウェーハ１１０の表面上に、単結晶ＳｉＣからなる絶縁層１３１を形成する絶縁層形成工程（図３のＳ１１０、Ｓ１２０参照）と、支持基板シリコンウェーハ１１０の絶縁層１３１の表面及び活性層用シリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化面１１０Ａ，１２０Ａを支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０のそれぞれに形成する活性化処理工程（図３のＳ１３０、Ｓ１４０参照）と、この活性化処理工程に引き続き、真空常温下で、両方の活性化面１１０Ａ，１２０Ａを接触させることで、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を、絶縁層１３１を介して貼り合わせる接合工程（図３のＳ１５０参照）と、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層１２１とする減厚工程（図３のＳ１６０参照）と、を含む。以下、各工程の詳細を順次説明する。
＜絶縁層形成工程＞
絶縁層形成工程（図３のＳ１１０、Ｓ１２０参照）では支持基板シリコンウェーハ１１０の表面上に、単結晶ＳｉＣからなる絶縁層１３１を形成する。単結晶ＳｉＣは一般的な手法により形成することができる。ここで形成する絶縁層１３１の膜厚は、絶縁性が確保される限りは特に制限されないが、ＳＯＩウェーハとしての耐圧性を確保するため１μｍ以上とすることが好ましく、１０μｍ以上とすることが好ましい。膜厚の上限は特に制限されないが、工業的な生産性を考慮すれば膜厚の上限は５０μｍ程度である。
＜＜炭化処理法による単結晶ＳｉＣの形成＞＞
例えば、支持基板シリコンウェーハ１１０の表面を炭化処理することにより、単結晶ＳｉＣからなる絶縁層１３１を形成することができる。炭化処理は、例えば、熱処理炉内にプロパンガス、メタンガス、エタンガス等の炭素系ガスと、キャリアガスとしての水素ガスを導入する。そして、炭素雰囲気で、支持基板シリコンウェーハ１１０の温度を９００～１３００℃として、１～６０分、より好ましくは３０分以上の炭化処理を行う。こうすることで、単結晶ＳｉＣを支持基板シリコンウェーハ１１０の表面部に形成することができる。
＜＜ＣＶＤ法による単結晶ＳｉＣの形成＞＞
また、プラズマＣＶＤ法などのＣＶＤ法を用いて、支持基板シリコンウェーハ１１０の表面上に単結晶ＳｉＣからなる絶縁層１３１を成膜することもできる。支持基板シリコンウェーハ１１０の温度を９００℃以上１４００℃以下にした状態で成膜すれば、単結晶ＳｉＣ層をエピタキシャル成長させることができる。
＜活性化処理工程＞
次に、活性化処理工程（図３のＳ１３０、Ｓ１４０参照）では、真空常温接合法を行うための活性化処理を行う。すなわち、支持基板シリコンウェーハ１１０の絶縁層１３１の表面及び活性層用シリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化面１１０Ａ，１２０Ａを支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０のそれぞれに形成する。
＜接合工程＞
そして、接合工程（図３のＳ１５０参照）により、この活性化処理工程に引き続き、真空常温下で、両方の活性化面１１０Ａ，１２０Ａを接触させることで、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を、絶縁層１３１を介して貼り合わせる。
＜＜真空常温接合法による貼り合わせ＞＞
図３及び図７を参照しつつ、上記活性化処理工程及び接合工程を行うための、真空常温接合法による貼合せ方法を説明する。真空常温接合法とは、支持基板シリコンウェーハ１１０と、活性層用シリコンウェーハ１２０を加熱することなく、両者を常温で貼り合わせる方法である。本実施形態においては、支持基板シリコンウェーハ１１０の絶縁層１３１の表面と、活性層用シリコンウェーハ１２０の表面とのそれぞれに、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、上記両方の表面をそれぞれ活性化面１１０Ａ，１２０Ａとする（図３のＳ１３０，Ｓ１４０も参照）。これにより、活性化面１１０Ａ，１２０Ａにはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化面を接触させると、瞬時に接合力が働き、上記活性化面１１０Ａ，１２０Ａを貼合せ面として、支持基板シリコンウェーハ１１０と活性層用シリコンウェーハ１２０とが強固に貼り合い、両者を接合できる（図３のＳ１５０も参照）。
活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。図７を参照しつつ、この方法を実現する装置の一例を示す概念図を用いて活性化処理方法を説明する。真空常温接合装置９３０は、プラズマチャンバー９３１と、ガス導入口９３２と、真空ポンプ９３３と、パルス電圧印加装置９３４と、ウェーハ固定台９３５ａ，９３５ｂと、を有する。
まず、プラズマチャンバー９３１内のウェーハ固定台９３５ａ，９３５ｂにそれぞれ支持基板シリコンウェーハ１１０および活性層用シリコンウェーハ１２０を載置して、固定する。次に、真空ポンプ９３３によりプラズマチャンバー９３１内を減圧し、ついで、ガス導入口９３２からプラズマチャンバー９３１内に原料ガスを導入する。続いて、パルス電圧印加装置９３４によりウェーハ固定台９３５ａ，９３５ｂ（併せて支持基板シリコンウェーハ１１０，活性層用シリコンウェーハ１２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板シリコンウェーハ１１０に形成された絶縁層１３１及び活性層用シリコンウェーハ１２０の表面に向けて加速、照射することができる。
なお、照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種から選択すればよい。
図３のＳ１４０を参照する。真空常温接合法における活性化処理によって、絶縁層１３１及び活性層用シリコンウェーハ１２０のそれぞれにおいて、ビームを照射した側の表面から１～５ｎｍの深さ位置にわたって、アモルファス層が形成されるとともに、ダングリングボンドが形成される。本実施形態では絶縁層１３１が単結晶ＳｉＣからなるため、支持基板シリコンウェーハ１１０には、アモルファスＳｉＣからなるアモルファス層１３５ａが形成され、その表面が活性化面１１０Ａとなる。また、活性層用シリコンウェーハ１２０は単結晶シリコンからなるため、活性化層用シリコンウェーハにはアモルファスＳｉからなるアモルファス層１３５ｂが形成され、その表面が活性化面１２０Ａとなる。なお、両アモルファス層は、ゲッタリング層としても機能する。例えば、アモルファス層１３５ａは、支持基板シリコンウェーハ１１０中の酸素や不純物が活性層用シリコンウェーハ１２０に外方拡散するのを抑制することができる点で有用である。
―真空常温接合法の具体的態様―
プラズマチャンバー９３１内のチャンバー圧力は１×１０－５Ｐａ以下とすることができる。１×１０－５Ｐａ以下であれば、スパッタされた元素が基板表面に再付着することによってダングリングボンドの形成率が低下する、おそれがないからである。
支持基板シリコンウェーハ１１０および活性層用シリコンウェーハ１２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定すればよい。１００ｅＶ以上であれば、照射した元素が基板表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が基板内部へ注入するおそれがないので、ダングリングボンドを安定的に形成することができる。
パルス電圧の周波数は、支持基板シリコンウェーハ１１０および活性層用シリコンウェーハ１２０にイオンまたは中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすればよい。パルス電圧の周波数が１０Ｈｚ以上であれば、イオンまたは中性原子の照射ばらつきを吸収することができるので、イオンまたは中性原子の照射量が安定する。パルス電圧の周波数が１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定する。
パルス電圧のパルス幅は、支持基板シリコンウェーハ１１０および活性層用シリコンウェーハ１２０にイオンまたは中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。パルス幅が１μ秒以上であれば、イオンまたは中性原子を支持基板および活性層用基板に安定的に照射することができる。パルス幅が１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定する。
なお、前述のとおり、支持基板シリコンウェーハ１１０および活性層用シリコンウェーハ１２０は加熱されない。そのため、各ウェーハの温度は常温（通常、３０℃～９０℃）となる。
＜活性層用シリコンウェーハの減厚工程＞
上述した真空常温接合法による活性化処理工程及び接合工程を経た後、活性層用シリコンウェーハ１２０の減厚工程（図３のＳ１６０参照）を行う。本工程では、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層１２１を得る。減厚するためには、例えば活性層用シリコンウェーハ１２０を研削及び研磨すればよい。これにより、所望厚さの活性層１２１を有するＳＯＩウェーハ１００を得ることができる。活性層１２１の厚さは、そこに形成するデバイスに応じて適宜決定することができ、１００ｎｍ～１ｍｍの範囲で適宜定めればよい。なお、この研削および研磨には、公知の研削法および研磨法を好適に用いることができ、具体的には平面研削法および鏡面研磨法を用いることができる。
こうして得られるＳＯＩウェーハ１００は、支持基板シリコンウェーハ１１０と、支持基板シリコンウェーハ１１０上の活性層１２１と、支持基板シリコンウェーハ１１０及び活性層１２１との間に設けられた埋め込み絶縁層１３０と、を有する。そして、埋め込み絶縁層１３０は、単結晶ＳｉＣからなる絶縁層１３１と、アモルファス接合層１３５とを有する。さらに、ＳＯＩウェーハ１００において、絶縁層１３１は単結晶ＳｉＣからなり、支持基板シリコンウェーハ１１０の表面側に設けられ、アモルファス接合層１３５はアモルファスＳｉＣからなるアモルファス層１３５ａを含み、活性層１２１の表面側に設けられる。なお、アモルファス接合層１３５はさらにアモルファスＳｉからなるアモルファス層１３５ｂを含んでもよい。
以上、図３を参照して前述の第１態様によるＳＯＩウェーハの製造方法の第１実施形態を説明した。この第１実施形態では支持基板シリコンウェーハに絶縁層１３１を形成したものの、これに替わる第１実施形態の変形態様として、活性層用シリコンウェーハ１２０に絶縁層１３１を形成する以外は、上記第１実施形態と同様の工程を経ることにより、図２Ｂに示す第２態様のＳＯＩウェーハを製造することができる。すなわち、活性層用シリコンウェーハ１２０の表面上に、単結晶ＳｉＣからなる絶縁層１３１を形成する絶縁層形成工程と、支持基板シリコンウェーハ１１０の表面及び活性層用シリコンウェーハ１２０の絶縁層１３１の表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化面１１０Ａ，１２０Ａを支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０のそれぞれに形成する活性化処理工程と、活性化処理工程に引き続き、真空常温下で、両方の活性化面１１０Ａ，１２０Ａを接触させることで、支持基板シリコンウェーハ１１０及び活性層用シリコンウェーハ１２０を、絶縁層１３１を介して貼り合わせる接合工程と、活性層用シリコンウェーハ１２０を、貼り合わせた面とは反対側から減厚することで活性層１２１とする減厚工程と、により、第２態様によるＳＯＩウェーハを製造することができる。絶縁層１３１の形成、真空常温接合法、減厚のための研削及び研磨手法等については第１実施形態において上述したのと同様の手法を用いることができるため、重複する説明を省略する。
（４．ＳＯＩウェーハの製造方法の第２実施形態）
図４を参照して、第２実施形態によるＳＯＩウェーハ２００の製造方法を説明する。本実施形態は、図２Ｃの第３態様のＳＯＩウェーハを製造する方法である。また、本実施形態の絶縁層は第１実施形態と同じく単結晶ＳｉＣからなる。なお、簡潔な説明のため、第１実施形態と同一の構成要素及び同一ステップには原則として一及び十の位が同一の参照番号を付して構成の詳細な説明を省略し、以降も同様とする。
ＳＯＩウェーハ２００の製造方法は、支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０の各表面上に、単結晶ＳｉＣからなる第１絶縁層２３１ａ及び第２絶縁層２３１ｂをそれぞれ形成する絶縁層形成工程（図４のＳ２１０、Ｓ２２０参照）と、第１絶縁層２３１ａ及び第２絶縁層２３１ｂの各表面に、真空常温下で、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化面２１０Ａ，２２０Ａを支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０のそれぞれに形成する活性化処理工程（図４のＳ２３０、Ｓ２４０参照）と、活性化処理工程に引き続き、真空常温下で、両方の活性化面２１０Ａ，２２０Ａを接触させることで、支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０を、第１絶縁層２３１ａ及び第２絶縁層２３１ｂを介して貼り合わせる接合工程（図４のＳ２５０参照）と、活性層用シリコンウェーハ２２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層２２１とする減厚工程（図４のＳ２６０参照）と、を含む。
＜絶縁層形成工程＞
第１実施形態では絶縁層１３１を支持基板シリコンウェーハ１１０にのみ形成していたところ、第２実施形態では支持基板シリコンウェーハ２１０及び活性層用シリコンウェーハ２２０のそれぞれに絶縁層２３１ａ，２３１ｂを形成する点で異なる。単結晶ＳｉＣからなる絶縁層２３１ａ，２３１ｂの形成手法は第１実施形態と同様であり、炭化処理法及びＣＶＤ法などを適用することができる。また、耐圧性を確保するためには、絶縁層２３１ａ，２３１ｂの合計の膜厚を第１実施形態で述べた膜厚とすることが好ましい。
＜活性化処理工程及び接合工程＞
第２実施形態では絶縁層２３１ａ，２３１ｂを活性化処理するため、活性化処理工程により形成されるアモルファス層２３５ａ，２３５ｂはいずれもアモルファスＳｉＣである。接合工程では、第１実施形態と同様に、活性化面２１０Ａ，２２０Ａを真空常温下で貼り合わせる。
＜減厚工程＞
減厚工程も、第１実施形態と同様にして行うことができる。
こうして得られるＳＯＩウェーハ２００は、支持基板シリコンウェーハ２１０と、支持基板シリコンウェーハ２１０上の活性層２２１と、支持基板シリコンウェーハ２１０及び活性層２２１との間に設けられた埋め込み絶縁層２３０と、を有する。そして、埋め込み絶縁層２３０は、単結晶ＳｉＣからなる絶縁層２３１と、アモルファス接合層２３５とを有する。さらに、ＳＯＩウェーハ２００において、絶縁層２３１は単結晶ＳｉＣからなり、支持基板シリコンウェーハ２１０及び活性層２２１の両方の表面側にそれぞれ設けられた第１絶縁層２３１ａ及び第２絶縁層２３１ｂを有し、アモルファス接合層２３５はアモルファスＳｉＣからなり、第１絶縁層２３１ａ及び第２絶縁層２３１ｂの間に設けられる。なお、アモルファス接合層２３５は、活性化処理の際に形成されるアモルファスＳｉＣからなるアモルファス層２３５ａ，２３５ｂに由来する。
（５．ＳＯＩウェーハの製造方法の第３実施形態）
図５を参照して、第３実施形態によるＳＯＩウェーハ３００の製造方法を説明する。本実施形態は、図２Ａの第１態様のＳＯＩウェーハを製造する方法であり、本実施形態の絶縁層は第１，第２実施形態と異なり、アモルファスＳｉＣからなる。
ＳＯＩウェーハ３００の製造方法は、支持基板シリコンウェーハ３１０の表面上に、アモルファスＳｉＣからなる絶縁層３３１を形成する絶縁層形成工程（図５のＳ３１０、Ｓ３２０参照）と、真空常温下で、密着層形成用シリコンターゲットをスパッタリングして支持基板シリコンウェーハ３１０の絶縁層３３１の表面にアモルファスＳｉからなるアモルファス層３３５ａを蒸着させつつ、活性層用シリコンウェーハ３２０の表面に、イオンビーム又は中性原子ビーム９１０を照射する活性化処理を施して、活性化面３１０Ａ，３２０Ａを支持基板シリコンウェーハ３１０及び活性層用シリコンウェーハ３２０のそれぞれ形成する活性化処理工程（図５のＳ３３０、Ｓ３４０参照）と、活性化処理工程に引き続き、真空常温下で、両方の活性化面３１０Ａ，３２０Ａを接触させることで、支持基板シリコンウェーハ３１０及び活性層用シリコンウェーハ３２０を、絶縁層３３１を介して貼り合わせる接合工程（図５のＳ３５０参照）と、活性層用シリコンウェーハ３２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層３２１とする減厚工程（図５のＳ３６０参照）と、を含む。
＜絶縁層形成工程＞
絶縁層形成工程（図５のＳ３１０、Ｓ３２０参照）では支持基板シリコンウェーハ３１０の表面上に、アモルファスＳｉＣからなる絶縁層３３１を形成する。アモルファスＳｉＣは一般的な手法により形成することができる。第１実施形態の絶縁層１３１と同様、絶縁層３３１の膜厚は、絶縁性が確保される限りは特に制限されず、絶縁層１３１の膜厚と同様とすることができる。
＜＜炭化処理によるアモルファスＳｉＣの形成＞＞
例えば、支持基板シリコンウェーハ３１０の表面を炭化処理することにより、アモルファスＳｉＣからなる絶縁層３３１を形成することができる。例えば、熱処理炉内にプロパンガス、メタンガス、エタンガス等の炭素系ガスと、キャリアガスとしての水素ガスを導入し、炭素雰囲気で、支持基板シリコンウェーハ３１０の温度を２５０～８９０℃として、１～６０分、より好ましくは３０分以上の炭化処理を行うことで、アモルファスＳｉＣを支持基板シリコンウェーハ３１０の表面部に形成することができる。
＜＜ＣＶＤ法によるアモルファスＳｉＣの形成＞＞
プラズマＣＶＤ法などのＣＶＤ法を用いて、支持基板シリコンウェーハ３１０の表面上にアモルファスＳｉＣからなる絶縁層３３１を成膜することもできる。支持基板シリコンウェーハ３１０の温度を、第１実施形態のときよりも低温に、具体的には２５０℃以上８９０℃以下にした状態で成膜すれば、アモルファスＳｉＣ層を成長させることができる。
＜活性化処理工程＞
図５のＳ３３０，Ｓ３４０を参照する。まず、絶縁層３３１を形成していない活性層用シリコンウェーハ３２０の活性化処理は、上述の第１，第２実施工程と同様にして行えばよく、アモルファスＳｉからなるアモルファス層３３５ｂが形成される。そして、アモルファス層３３５ｂの表面が活性化面３２０Ａとなる。
一方、支持基板３１０に形成した絶縁層３３１を活性化して活性化面３２０Ａを形成するためには、図８に模式的に示すように真空常温下で、密着層形成用シリコンターゲット９２１をスパッタリングして支持基板シリコンウェーハ３１０の絶縁層３３１の表面にアモルファスＳｉからなるアモルファス層３３５ａを蒸着させる。
イオンガン９４０から、Ａｒなどの不活性元素をイオン化させたイオンビーム９４１をスパッタリングターゲットとなる密着層形成用シリコンターゲット９２１に照射する。密着層形成用シリコンターゲット９２１から、Ｓｉからなるスパッタ粒子９２０がスパッタリングされ、スパッタ粒子９２０が絶縁層３３１の表面に蒸着する。こうして、スパッタ粒子９２０に由来するＳｉを成膜して、アモルファス層３３５ａを成膜することができる。成膜されたアモルファス層３３５ａの膜厚は１～５ｎｍ程度である。なお、図８に例示したアモルファス層３３５ａを蒸着させる手法は特開２０１８－１８９９６号公報及び特開２０１８－１８９９７号公報などにより知られる。
活性化処理工程において、第１，第２実施形態と異なり絶縁層３３１をイオンビーム等の照射によりアモルファスＳｉＣからなるアモルファス層を形成して活性化するのではなく、アモルファスＳｉからなるアモルファス層３３５ａの形成により活性化面を形成する。これは、アモルファスＳｉＣからなる絶縁層をイオンビーム等で照射しても、活性層用シリコンウェーハ３２０の活性化面３２０Ａと接合するのに十分なダングリングボンドが形成され難いためである。そこで本実施形態の場合、スパッタ粒子９２０を用いてアモルファス層３３５ａを成膜する。アモルファス層３３５ａの表面は支持基板シリコンウェーハ３１０の活性化面３１０Ａとなり、活性化面３２０Ａと接合するために十分なダングリングボンドが形成される。
密着層形成用シリコンターゲット９２１としてはシリコン単結晶を用いればよく、支持基板シリコンウェーハ及び活性層用シリコンウェーハと異なる第３のシリコンウェーハを用いてもよい。また、密着層形成用シリコンターゲット９２１として多結晶シリコンを用いても構わない。
＜接合工程＞
接合工程（図５のＳ３５０参照）では、活性化処理工程に引き続き、真空常温下で、両方の活性化面３１０Ａ，３２０Ａを接触させることで、支持基板シリコンウェーハ３１０及び活性層用シリコンウェーハ３２０を、絶縁層３３１を介して貼り合わせることができる。上述した真空常温接合法における接合手法と同様にして行えばよい。
＜減厚工程＞
続く減厚工程は、第１，第２実施形態と同様にして行うことができる。
こうして得られるＳＯＩウェーハ３００は、支持基板シリコンウェーハ３１０と、支持基板シリコンウェーハ３１０上の活性層３２１と、支持基板シリコンウェーハ３１０及び活性層３２１との間に設けられた埋め込み絶縁層３３０と、を有する。そして、埋め込み絶縁層３３０は、アモルファスＳｉＣからなる絶縁層３３１と、アモルファス接合層３３５とを有する。さらに、ＳＯＩウェーハ３００において、絶縁層３３１はアモルファスＳｉＣからなり、支持基板シリコンウェーハ３１０の表面側に設けられ、アモルファス接合層３３５はアモルファスＳｉからなり、活性層３２１の表面側に設けられる。なお、アモルファス接合層３３５は、上述したアモルファスＳｉからなるアモルファス層３３５ａ及びアモルファス層３３５ｂに由来するものである。
以上、図５を参照して前述の第１態様によるＳＯＩウェーハの製造方法の第３実施形態を説明した。この第１実施形態では支持基板シリコンウェーハに絶縁層３３１を形成したものの、これに替わる第３実施形態の変形態様として、活性層用シリコンウェーハ３２０に絶縁層３３１を形成する以外は、上記第３実施形態と同様の工程を経ることにより、図２Ｂに示す第２態様のＳＯＩウェーハを製造することができる。すなわち、活性層用シリコンウェーハ３２０の表面上に、アモルファスＳｉＣからなる絶縁層３３１を形成する絶縁層形成工程と、真空常温下で、密着層形成用シリコンターゲットをスパッタリングして活性層用シリコンウェーハ３２０の絶縁層３３１の表面にアモルファスＳｉからなるアモルファス層３３５ｂを蒸着させつつ、支持基板シリコンウェーハ３１０の表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面３１０Ａ，３２０Ａを支持基板シリコンウェーハ３１０及び活性層用シリコンウェーハ３２０のそれぞれ形成する活性化処理工程と、活性化処理工程に引き続き、真空常温下で、両方の活性化面３１０Ａ，３２０Ａを接触させることで、支持基板シリコンウェーハ３１０及び活性層用シリコンウェーハ３２０を、絶縁層３３１を介して貼り合わせる接合工程と、活性層用シリコンウェーハ３２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層３２１とする減厚工程と、により、第２態様によるＳＯＩウェーハを製造することができる。絶縁層３３１の形成、真空常温接合法、減厚のための研削及び研磨手法等については第３実施形態において上述したのと同様の手法を用いることができるため、重複する説明を省略する。
（６．ＳＯＩウェーハの製造方法の第４実施形態）
図６を参照して、第４実施形態によるＳＯＩウェーハ４００の製造方法を説明する。本実施形態は、図２Ｃの第３態様のＳＯＩウェーハを製造する方法である。また、本実施形態の絶縁層は第３実施形態と同じくアモルファスＳｉＣからなる。
ＳＯＩウェーハ４００の製造方法は、支持基板シリコンウェーハ４１０及び活性層用シリコンウェーハ４２０の各表面上に、アモルファスＳｉＣからなる第１絶縁層４３１ａ及び第２絶縁層４３１ｂをそれぞれ形成する絶縁層形成工程（図６のＳ４１０、Ｓ４２０参照）と、真空常温下で、密着層形成用シリコンターゲットをスパッタリングして、第１絶縁層４３１ａ及び第２絶縁層４３１ｂの各表面にアモルファスＳｉからなるアモルファス層４３５ａ，４３５ｂを蒸着させて、活性化面４１０Ａ，４２０Ａを支持基板シリコンウェーハ４１０及び活性層用シリコンウェーハ４２０のそれぞれに形成する活性化処理工程（図６のＳ４３０、Ｓ４４０参照）と、活性化処理工程に引き続き、真空常温下で、両方の活性化面４１０Ａ，４２０Ａを接触させることで、支持基板シリコンウェーハ４１０及び活性層用シリコンウェーハ４２０を、第１絶縁層４３１ａ及び第２絶縁層４３１ｂを介して貼り合わせる接合工程と、活性層用シリコンウェーハ４２０を、貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層４２１とする減厚工程（図４のＳ４６０参照）と、を含む。
＜絶縁層形成工程＞
第３実施形態では絶縁層３３１を支持基板シリコンウェーハ３１０にのみ形成していたところ、第４実施形態では支持基板シリコンウェーハ４１０及び活性層用シリコンウェーハ４２０のそれぞれに絶縁層４３１ａ，４３１ｂを形成する点で異なる。アモルファスＳｉＣからなる絶縁層４３１ａ，４３１ｂの形成手法は第３実施形態と同様であり、炭化処理法及びＣＶＤ法などを適用することができる。また、耐圧性を確保するためには、絶縁層４３１ａ，４３１ｂの合計の膜厚を、第３実施形態により参照される第１実施形態で述べた膜厚とすることが好ましい。
＜活性化処理工程及び接合工程＞
第４実施形態では絶縁層４３１ａ，４３１ｂがアモルファスＳｉＣからなるため、これらを活性化処理するためには、第３実施形態の絶縁層３３１を活性化するのと同様、各表面にアモルファスＳｉからなるアモルファス層４３５ａ，４３５ｂを蒸着させる。そして、接合工程では、第３実施形態と同様に、活性化面４１０Ａ，４２０Ａを真空常温下で貼り合わせる。
＜減厚工程＞
減厚工程も、第３実施形態により参照される第１実施形態において述べたのと同様にして行うことができる。
こうして得られるＳＯＩウェーハ４００は、支持基板シリコンウェーハ４１０と、支持基板シリコンウェーハ４１０上の活性層４２１と、支持基板シリコンウェーハ４１０及び活性層４２１との間に設けられた埋め込み絶縁層４３０と、を有する。そして、埋め込み絶縁層４３０は、アモルファスＳｉＣからなる絶縁層４３１と、アモルファス接合層４３５とを有する。さらに、ＳＯＩウェーハ４００において、絶縁層４３１はモアルファスＳｉＣからなり、支持基板シリコンウェーハ４１０及び活性層４２１の両方の表面側にそれぞれ設けられた第１絶縁層４３１ａ及び第２絶縁層４３１ｂを有し、アモルファス接合層４３５はアモルファスＳｉからなり、第１絶縁層４３１ａ及び第２絶縁層４３１ｂの間に設けられる。なお、アモルファス接合層４３５は、活性化処理の際に形成されるアモルファスＳｉからなるアモルファス層４３５ａ，４３５ｂに由来する。
なお、第１実施形態～第４実施形態において、活性化処理に先立ち、絶縁層の平坦化処理を行うことも好ましい。すなわち、第１実施形態及び第３実施形態ではそれぞれ絶縁層１３１，３３１の平坦化を行うことが好ましく、第２実施形態及び第４実施形態ではそれぞれ絶縁層（２３１ａ，２３１ｂ）、（４３１ａ，４３１ｂ）の平坦化を行うことが好ましい。
平坦化の条件は特に制限されないが、絶縁層の表面粗さＲａが３ｎｍ以下となるように平坦化することが好ましく、研磨代を３０ｎｍ以内とすることがより好ましい。平坦化を行うことにより、活性化後の接合をより確実に行うことができるためである。なお、平坦化には、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法等を好適に用いることができる。また、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａの定義に従う。
以上の第１実施形態～第４実施形態の製造方法により、本発明によるＳＯＩウェーハを製造することができる。
（７．具体的態様）
以下では、本発明において用いることができる支持基板シリコンウェーハ１０、活性層用シリコンウェーハ２０（活性層２１）に適用可能なシリコンウェーハの具体的態様を説明する。
シリコンウェーハの面方位は任意であり、（１００）面のウェーハを用いてもよいし、（１１０）面のウェーハなどを用いてもよい。
シリコンウェーハの厚さは、用いる用途に応じて適宜決定することができ、３００μｍ～１．５ｍｍとすることができる。活性層用シリコンウェーハから得られる単結晶シリコンからなる活性層の膜厚を１００ｎｍ～１ｍｍの範囲で適宜定めることは既に述べたとおりである。
また、シリコンウェーハにボロン（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドーパントがドープされていてもよいし、所望の特性を得るため炭素（Ｃ）又は窒素（Ｎ）などがドープされていてもよい。
シリコンウェーハの直径は何ら制限されない。一般的な直径３００ｍｍ又は２００ｍｍなどのシリコンウェーハに本発明を適用することができる。もちろん、直径３００ｍｍよりも直径の大きいシリコンウェーハに対しても、直径の小さいシリコンウェーハに対しても本発明を適用することができる。
なお、本明細書における「シリコンウェーハ」とは、表面にエピタキシャル層又は酸化シリコンなどからなる絶縁層などの別の層が形成されていない、いわゆる「バルク」のシリコンウェーハを用いてもよいし、エピタキシャル層などの別の層を別途形成したエピタキシャルシリコンウェーハを用いても構わない。なお、シリコンウェーハの表面には数Å程度の膜厚の自然酸化膜が形成されうるが、こうした自然酸化膜があってもよいし、必要に応じて公知の洗浄方法等を用いて除去してもよい。
（実験概要）
支持基板シリコンウェーハ及び活性層用シリコンウェーハとして、直径：２インチ（５０．８ｍｍ）、厚み：５００μｍのｎ型ＣＺシリコンウェーハ（ドーパント：リン）を用意した。評価用実験１として、本発明に従うＳＯＩウェーハの熱伝導率を評価するため、絶縁層をシリコンウェーハ上に成膜し、絶縁層を露出させた状態での熱伝導率を評価した。次に、評価用実験２として、ＳＯＩウェーハの耐圧評価を行うために絶縁層の膜厚を比較的薄く成膜したＳＯＩウェーハを作製し、耐圧評価を行った。
＜評価用実験１＞
－サンプル１－
支持基板シリコンウェーハの表面に、プラズマＣＶＤ法により、基板温度を３００℃に維持した状態で、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３を２５ｓｃｃｍ流して、アモルファスＳｉＣからなる絶縁層を膜厚５μｍで形成した。
－サンプル２－
支持基板シリコンウェーハの表面に、ＣＨ４雰囲気下で、１０５０℃にてウェーハ表面をＳｉＣ化しつつ、さらにＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３を２５ｓｃｃｍ流すことで、単結晶ＳｉＣからなる絶縁層を膜厚５μｍで形成した。
－サンプル３－
支持基板シリコンウェーハの表面に、熱酸化法を用いてＳｉＯ２からなる絶縁層を膜厚５μｍで形成した。
－評価１－
サンプル１～３のそれぞれの表面に対して、熱印加して熱印加前後の抵抗を測定することにより、絶縁層の熱伝導率を評価した。結果を表１に示す。なお、表１では絶縁層を形成しないバルクのシリコンウェーハからなる支持基板の熱伝導率を基準として相対化した測定値を示す。サンプル１（アモルファスＳｉＣ）の熱伝導率は８１％、サンプル２（単結晶ＳｉＣ）の熱伝導率は１０９％であるのに対して、サンプル３（ＳｉＯ２）では熱伝導率が４０％であった。したがって、絶縁層として単結晶ＳｉＣ又はアモルファスＳｉＣを用いることで、酸化シリコンをＢＯＸ層として用いる従来一般的なＳＯＩウェーハ（サンプル３相当）に比べて、放熱性を２倍以上向上できることが確認できた。
Figure 0007024668000001
＜評価用実験２＞
図３に示す製造方法の模式断面図に従い、サンプル４～サンプル７に係るＳＯＩウェーハを作製した。
－サンプル４－
支持基板シリコンウェーハの表面に、プラズマＣＶＤ法により、支持基板の温度を３００℃に維持した状態で、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３を２５ｓｃｃｍ流して、アモルファスＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。
研磨代を３０ｎｍ以内に設定して化学機械研磨により表面平坦化処理を行い、絶縁層の表面粗さＲａが３ｎｍ以下となるよう、平坦化を行った。なお、平坦化による研磨代は２３ｎｍ、平坦化後のＲａは２．２ｎｍ、平坦化前のＲａは１２ｎｍであった。
支持基板シリコンウェーハ及び活性層用シリコンウェーハをチャンバ内に導入し、真空度を１×１０－５Ｐａ以下に保持した。シリコンターゲットをスパッタリングして、支持基板シリコンウェーハの絶縁層上にアモルファスＳｉ層を成膜し、活性化面を形成した。また、活性層用ウェーハの表面に対し、アルゴンイオンを１．４ｋｅＶで照射して、活性層シリコンウェーハにも活性化面（アモルファスＳｉ）を形成した。そして、両基板を真空常温環境下で接合した。
活性層側シリコンウェーハの厚みを２０μｍ残すよう、貼り合せ面とは反対側から、研削及び研磨を行い、活性層を得た。
－サンプル５－
サンプル４におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＣＨ４雰囲気下で９５０℃にてウェーハ表面をＳｉＣ化し、引き続きＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３を２５ｓｃｃｍ流して、単結晶ＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。また、真空常温接合にあたり、活性層シリコンウェーハへの活性化面の形成と同様、絶縁層に対してもアルゴンイオンを１．４ｋｅＶで照射して、絶縁層表面にアモルファスＳｉＣを形成し、活性化面とした。その他の工程はサンプル４と同様とし、両基板を真空常温環境下で接合した。なお、平坦化による研磨代は２１ｎｍ、平坦化後のＲａは２．１ｎｍ、平坦化前のＲａは１１ｎｍであった。
－サンプル６－
サンプル４におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＣＨ４雰囲気下で９５０℃にてウェーハ表面をＳｉＣ化し、さらに８００℃に降温後、ＣＨ４ガスを１３０ｓｃｃｍ、ＣＨ３ＳｉＨ３を２５ｓｃｃｍ流して、多結晶ＳｉＣからなる絶縁層を膜厚１００ｎｍで形成した。また、真空常温接合にあたり、活性層シリコンウェーハへの活性化面の形成と同様、絶縁層に対してもアルゴンイオンを１．４ｋｅＶで照射して、絶縁層表面にアモルファスＳｉＣを形成し、活性化面とした。その他の工程はサンプル４と同様とし、両基板を真空常温環境下で接合した。なお、平坦化による研磨代は３０ｎｍ、平坦化後のＲａは２．９ｎｍ、平坦化前のＲａは２１ｎｍであった。
－サンプル７－
サンプル４におけるアモルファスＳｉＣからなる絶縁層の形成に替えて、ＳｉＯ２からなる絶縁層を熱酸化法を用いて膜厚１００ｎｍで形成した。真空常温接合にあたり、活性層シリコンウェーハへの活性化面の形成と同様、絶縁層に対してもアルゴンイオンを１．４ｋｅＶで照射して、絶縁層表面にアモルファスＳｉＣを形成し、活性化面とした。その他の工程はサンプル４と同様とし、両基板を真空常温環境下で接合した。なお、平坦化による研磨代は１９ｎｍ、平坦化後のＲａは１．１ｎｍ、平坦化前のＲａは５ｎｍであった。
－評価－
活性層へ電極を形成し、ＴＺＤＢ（タイムゼロ絶縁破壊：Time Zero Dielectric Breakdown）測定を行った。評価にあたり、単位面積当たりの電流が１×１０－４Ａ／ｃｍ２を超えた場合に、絶縁破壊したと判断し、そのときの絶縁耐圧を求めた。結果を表２に示す。
Figure 0007024668000002
本発明に従う単結晶ＳｉＣ又はアモルファスＳｉＣからなる絶縁層を埋め込み絶縁層として用いたＳＯＩウェーハの絶縁耐圧は約１１ＭＶ／ｃｍであり、サンプル７の耐圧性と同等である。したがって、本発明によるＳＯＩウェーハは、先の評価用実験１と照らし合わせて、高い熱伝導率を有するＳＯＩウェーハとして機能することが確認できた。なお、絶縁層として多結晶ＳｉＣを形成する場合、熱伝導率はＳｉより優れると考えられるものの、上記サンプル６の結果に示されるように耐圧性に若干劣る。多結晶ＳｉＣの場合、膜厚を厚く設定する必要がある。
本発明によれば、高い熱伝導率を有するＳＯＩウェーハを得ることができる。
１，１００，２００，３００，４００ ＳＯＩウェーハ
２１，１２１，２２１，３２１，４２１ 活性層
３０，１３０，２３０，３３０，４３０ 埋め込み絶縁層
３１，１３１，２３１，３３１，４３１ 絶縁層
３５，１３５，２３５，３３５，４３５ アモルファス接合層
１０，１１０，２１０，３１０，４１０ 支持基板シリコンウェーハ
１２０，２２０，３２０，４２０ 活性層用シリコンウェーハ

Claims (13)

  1. 支持基板シリコンウェーハと、
    該支持基板シリコンウェーハ上の単結晶シリコンからなる活性層と、
    前記支持基板シリコンウェーハ及び前記単結晶シリコンからなる活性層との間に設けられた埋め込み絶縁層と、を有するＳＯＩウェーハであって、
    前記埋め込み絶縁層は、単結晶ＳｉＣ及びアモルファスＳｉＣのいずれかからなる絶縁層と、アモルファス接合層とを有することを特徴とするＳＯＩウェーハ。
  2. 前記絶縁層は単結晶ＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層のいずれか一方の表面側に設けられ、
    前記アモルファス接合層はアモルファスＳｉＣを含み、前記いずれか他方の表面側に設けられる、請求項１に記載のＳＯＩウェーハ。
  3. 前記絶縁層は単結晶ＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層の両方の表面側にそれぞれ設けられた第１絶縁層及び第２絶縁層を有し、
    前記アモルファス接合層はアモルファスＳｉＣからなり、前記第１絶縁層及び第２絶縁層の間に設けられる、請求項１に記載のＳＯＩウェーハ。
  4. 前記絶縁層はアモルファスＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層のいずれか一方の表面側に設けられ、
    前記アモルファス接合層はアモルファスＳｉからなり、前記いずれか他方の表面側に設けられる、請求項１に記載のＳＯＩウェーハ。
  5. 前記絶縁層はアモルファスＳｉＣからなり、前記支持基板シリコンウェーハ及び前記活性層の両方の表面側にそれぞれ設けられた第１絶縁層及び第２絶縁層を有し、
    前記アモルファス接合層はアモルファスＳｉからなり、前記第１絶縁層及び第２絶縁層の間に設けられる、請求項１に記載のＳＯＩウェーハ。
  6. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    支持基板シリコンウェーハの表面上に、単結晶ＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
    前記支持基板シリコンウェーハの前記絶縁層の表面及び活性層用シリコンウェーハの表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記接合工程において前記絶縁層を介して貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  7. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    活性層用シリコンウェーハの表面上に、単結晶ＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
    支持基板シリコンウェーハの表面及び前記活性層用シリコンウェーハの前記絶縁層の表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  8. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    支持基板シリコンウェーハ及び活性層用シリコンウェーハの各表面上に、単結晶ＳｉＣからなる第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
    前記第１絶縁層及び前記第２絶縁層の各表面に、真空常温下で、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記第１絶縁層及び第２絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  9. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    支持基板シリコンウェーハの表面上に、アモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
    真空常温下で、密着層形成用シリコンターゲットをスパッタリングして前記支持基板シリコンウェーハの前記絶縁層の表面にアモルファスＳｉからなるアモルファス層を蒸着させつつ、活性層用シリコンウェーハの表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  10. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    活性層用シリコンウェーハの表面上に、アモルファスＳｉＣからなる絶縁層を形成する絶縁層形成工程と、
    真空常温下で、密着層形成用シリコンターゲットをスパッタリングして前記活性層用シリコンウェーハの前記絶縁層の表面にアモルファスＳｉからなるアモルファス層を蒸着させつつ、支持基板シリコンウェーハの表面に、イオンビーム又は中性原子ビームを照射する活性化処理を施して、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれ形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  11. 請求項１に記載のＳＯＩウェーハの製造方法であって、
    支持基板シリコンウェーハ及び活性層用シリコンウェーハの各表面上に、アモルファスＳｉＣからなる第１絶縁層及び第２絶縁層をそれぞれ形成する絶縁層形成工程と、
    真空常温下で、密着層形成用シリコンターゲットをスパッタリングして、前記第１絶縁層及び前記第２絶縁層の各表面にアモルファスＳｉからなるアモルファス層を蒸着させて、活性化面を前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハのそれぞれに形成する活性化処理工程と、
    前記活性化処理工程に引き続き、前記真空常温下で、両方の前記活性化面を接触させることで、前記支持基板シリコンウェーハ及び前記活性層用シリコンウェーハを、前記第１絶縁層及び前記第２絶縁層を介して貼り合わせる接合工程と、
    前記活性層用シリコンウェーハを、前記貼り合わせた面とは反対側から減厚することで単結晶シリコンからなる活性層とする減厚工程と、
    を含む、ＳＯＩウェーハの製造方法。
  12. 前記活性化処理工程に先立ち、前記絶縁層の平坦化処理を行う工程をさらに含む、請求項６，７，９，１０のいずれか１項に記載のＳＯＩウェーハの製造方法。
  13. 前記活性化処理工程に先立ち、前記第１絶縁層及び前記第２絶縁層の平坦化処理を行う工程をさらに含む、請求項８又は１１に記載のＳＯＩウェーハの製造方法。
JP2018165749A 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法 Active JP7024668B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018165749A JP7024668B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法
FR1909701A FR3085538B1 (fr) 2018-09-05 2019-09-03 Tranche soi et son procede de production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018165749A JP7024668B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020038916A JP2020038916A (ja) 2020-03-12
JP7024668B2 true JP7024668B2 (ja) 2022-02-24

Family

ID=69684248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018165749A Active JP7024668B2 (ja) 2018-09-05 2018-09-05 Ｓｏｉウェーハ及びその製造方法

Country Status (2)

Country Link
JP (1) JP7024668B2 (ja)
FR (1) FR3085538B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7487659B2 (ja) * 2020-12-25 2024-05-21 株式会社Sumco Ｓｏｉウェーハの製造方法
FR3141557A1 (fr) * 2022-10-27 2024-05-03 Soitec Procédé de formation d’une couche de carbure de silicium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041830A (ja) 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
WO2010098151A1 (ja) 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
JP2011114326A (ja) 2009-11-30 2011-06-09 Sony Corp 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ
WO2015156381A1 (ja) 2014-04-10 2015-10-15 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206118A (ja) * 1989-02-06 1990-08-15 Hitachi Ltd 半導体素子
JP2608351B2 (ja) 1990-08-03 1997-05-07 キヤノン株式会社 半導体部材及び半導体部材の製造方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法
JP2016063099A (ja) 2014-09-19 2016-04-25 株式会社 日立パワーデバイス 半導体装置
JP6500378B2 (ja) * 2014-09-22 2019-04-17 株式会社Sumco 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
JP2018018997A (ja) 2016-07-29 2018-02-01 三菱重工工作機械株式会社 基材接合装置及びこれを使用する基材接合方法
JP6344622B2 (ja) 2016-07-29 2018-06-20 三菱重工工作機械株式会社 基材接合方法
CN107958839B (zh) * 2016-10-18 2020-09-29 上海新昇半导体科技有限公司 晶圆键合方法及其键合装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041830A (ja) 2006-08-03 2008-02-21 Denso Corp Ｓｏｉ基板およびその製造方法
WO2010098151A1 (ja) 2009-02-24 2010-09-02 日本電気株式会社 半導体装置およびその製造方法
JP2011114326A (ja) 2009-11-30 2011-06-09 Sony Corp 接合基板の製造方法、接合基板、固体撮像装置の製造方法、固体撮像装置並びにカメラ
WO2015156381A1 (ja) 2014-04-10 2015-10-15 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020038916A (ja) 2020-03-12
FR3085538B1 (fr) 2021-10-22
FR3085538A1 (fr) 2020-03-06

Similar Documents

Publication Publication Date Title
JP6454411B2 (ja) 高抵抗率シリコンオンインシュレータ基板の製造方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
CN102640278B (zh) 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
TW465101B (en) Semiconductor substrate and method for producing the same
JPH09223782A (ja) Ｓｏｉ基板の製造方法
JP7115297B2 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
JPH10275905A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2002280531A (ja) 半導体基板及びその製造方法
US8906786B2 (en) Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7024668B2 (ja) Ｓｏｉウェーハ及びその製造方法
JP2023519162A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
WO2015093550A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
JP4035862B2 (ja) 半導体基板の製造方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
CN111033719B (zh) 绝缘体上半导体结构的制造方法
JP7487659B2 (ja) Ｓｏｉウェーハの製造方法
JP2008251579A (ja) 静電チャックおよび半導体装置の製造方法
JP4690734B2 (ja) 単結晶ＳｉＣ基板の製造方法
JP7006544B2 (ja) Ｓｏｉウェーハ及びその製造方法
WO2024202590A1 (ja) 半導体基板の製造方法、半導体基板、及び半導体装置
TW202408802A (zh) 3C-SiC積層基板的製造方法、3C-SiC積層基板及3C-SiC自立基板
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220124

R150 Certificate of patent or registration of utility model

Ref document number: 7024668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150