JP2023502572A - 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス - Google Patents

結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス Download PDF

Info

Publication number
JP2023502572A
JP2023502572A JP2022523652A JP2022523652A JP2023502572A JP 2023502572 A JP2023502572 A JP 2023502572A JP 2022523652 A JP2022523652 A JP 2022523652A JP 2022523652 A JP2022523652 A JP 2022523652A JP 2023502572 A JP2023502572 A JP 2023502572A
Authority
JP
Japan
Prior art keywords
substrate
donor
layer
deposition
composite structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022523652A
Other languages
English (en)
Inventor
イオヌット ラドゥ，
ヒューゴ ビアード，
クリストフ マルヴィル，
エリック ギオ，
ディティエ ランドル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023502572A publication Critical patent/JP2023502572A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、シリコンカーバイドのキャリア基材（２０）上の単結晶シリコンカーバイドの薄層（１０）を備える複合構造（１）を作成するプロセスに関する。プロセスは、ａ）単結晶シリコンカーバイドの初期基材（１１）を用意するステップと、ｂ）初期基材（１１）上に単結晶シリコンカーバイドのドナー層（１１０）をエピタキシャル成長させて、ドナー基材（１１１）を形成するステップと、ｃ）ドナー層（１１０）内に埋め込み脆性平面（１２）を形成するステップと、ｄ）ドナー層（１１０）の自由表面上にシリコンカーバイドのキャリア基材（２０）を形成するステップであって、４００℃～１１００℃での堆積を含むステップと、ｅ）埋め込み脆性平面（１２）に沿って分離して、一方で複合構造（１）を、他方でドナー基材の残余物（１１１’）を形成するステップと、ｆ）複合構造（１）を機械的及び／又は化学的処理するステップと、を含む。【選択図】 図２ｅ

Description

本発明は、微小電子部品用の半導体材料の分野に関する。本発明は、より詳細には、結晶、そして特に多結晶のシリコンカーバイドのキャリア基材上に単結晶シリコンカーバイドの薄層を備える複合構造を作成するプロセスに関する。
シリコンカーバイド（ＳｉＣ）における関心は、ここ数年にわたってかなり増加してきた。その理由は、この半導体材料が、エネルギーを処理する能力を増加することができるからである。ＳｉＣは、革新的なパワーデバイスの作成のために益々広範囲に使用されて、特に、電気自動車等の電子機器の新興分野の要件を満たす。
単結晶シリコンカーバイドに基づくパワーデバイス及び統合給電システムは、それらの伝統的なシリコン相対物と比べてずっと高いパワー密度を管理し、また、より小さい活性領域寸法を用いてそうすることができる。ＳｉＣパワーデバイスの寸法をなおさらに制限するために、横方向部品ではなく垂直方向部品を作成することが有利である。これが事実であるためには、ＳｉＣ構造の前面に配置された電極と背面に配置された電極との間で、垂直電気伝導がＳｉＣ構造によって許容されなければならない。
それでも、微小電子機器産業のために意図される単結晶ＳｉＣ基材は、高価であり、大きいサイズで供給することが難しいままである。したがって、高価でないキャリア基材上に単結晶ＳｉＣの薄層を典型的には備える複合構造を作成するために、薄層移し換え解決策を利用することが有利である。よく知られている薄層移し換え解決策は、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスであり、軽いイオンの注入及び直接ボンディングによる組織化に基づく。この種のプロセスは、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）のキャリア基材と直接接触状態にある、単結晶ＳｉＣ（ｃ－ＳｉＣ）ドナー基材から採取したｃ－ＳｉＣの薄層を備える複合構造の作成を可能にし、その複合構造は垂直電気伝導を可能にする。それでも、ｃ－ＳｉＣとｐ－ＳｉＣの２つの基材間の分子付着によって高品質直接ボンディングを達成することは難しいままである。その理由は、前記基材の粗さ及び表面状態の管理が複雑であるからである。
このプロセスに由来する種々の方法も、従来技術から知られている。例えば、Ｆ．Ｍｕ等（ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ，８６（５）３－２１，２０１８）は、アルゴンによる照射によって接合される表面を活性化した後、直接ボンディングを実施する（「表面活性化ボンディング」すなわちＳＡＢ）：ボンディングに先立つそのような処理は、非常に高い密度のダングリングボンドを生成し、そのダングリングボンドは、組織化界面における共有結合、したがって、高いボンディングエネルギーの形成を促進する。しかしながら、この方法は、単結晶ＳｉＣドナー基材の表面においてアモルファス層を生成するという欠点を有し、そのアモルファス層は、ｃ－ＳｉＣの薄層とｐ－ＳｉＣのキャリア基材との間の垂直電気伝導に悪い影響を及ぼす。
この問題を解決する解決策が、より詳細には、文書、欧州特許第３１６８８６２号に提案されており、欧州特許第３１６８８６２号は、前記アモルファス層の電気特性を回復させるために、前記アモルファス層内へのドーパント種の注入を使用する。この手法の主要な欠点は、その複雑さ、したがって、そのコストである。
文書、米国特許第８４３６３６３号も知られており、米国特許第８４３６３６３号は、金属キャリア基材上に配置されたｃ－ＳｉＣの薄層を備える複合構造を作成するプロセスを説明しており、金属キャリア基材の熱膨張係数は、薄層の熱膨張係数に一致する。この作成プロセスは、
ｃ－ＳｉＣドナー基材内に埋め込み脆性平面を形成するステップであって、前記埋め込み脆性平面は、前記埋め込み脆性平面とドナー基材の前表面との間で薄層の境界を定める、形成するステップと、
金属、例えば、タングステン又はモリブデンの層をドナー基材の前表面上に堆積させて、補剛材の役割を果たすのに十分な厚さを有するキャリア基材を形成するステップと、
埋め込み脆性平面に沿って分離して、一方で金属キャリア基材及びｃ－ＳｉＣの薄層を備える複合構造を、他方でｃ－ＳｉＣドナー基材の残余物を形成するステップと
を含む。
しかしながら、この種の作成プロセスは、キャリア基材を形成する材料がｐ－ＳｉＣであるときに不適合であり、１２００℃（ｐ－ＳｉＣの作成用の通常温度）より高い温度での堆積を必要とする。より詳細には、これらの高温では、埋め込み脆性平面内に存在するキャビティの成長速度がｐ－ＳｉＣ層の成長速度より速く、ブリスタリングが起こり始める前に、補剛効果のために必要とされる厚さに達せず、それは、キャビティと垂直に整列した層の変形に関連する。
使用される層移し換え技法によらず、生じるさらなる問題は、複合構造であって、非常に高い品質の薄いｃ－ＳｉＣ層を備え、より詳細には、拡張欠陥がない（又は、非常に低い密度のそのような欠陥を有する）、複合構造を設けるという問題であり、拡張欠陥は、前記薄層上で作成されるパワーデバイスの性能及び信頼性に悪い影響を及ぼす傾向がある。
本発明は、従来技術の解決策に対する代替の解決策に関しており、全体的に又は部分的に上記欠点を克服することを目指す。本発明は、より詳細には、結晶ＳｉＣキャリア基材上に配置された高品質の薄いｃ－ＳｉＣ層を備える複合構造を作成するプロセスに関する。
本発明は、シリコンカーバイドのキャリア基材上に配置された単結晶シリコンカーバイドの薄層を備える複合構造を作成するプロセスに関する。プロセスは、
ａ）単結晶シリコンカーバイドの初期基材を用意するステップと、
ｂ）初期基材上に単結晶シリコンカーバイドのドナー層をエピタキシャル成長させて、ドナー基材を形成するステップであって、ドナー層は初期基材より低い結晶欠陥密度を有する、形成するステップと
ｃ）ドナー層内に軽い種をイオン注入して、埋め込み脆性平面を形成するステップであって、前記埋め込み脆性平面は、前記埋め込み脆性平面と前記ドナー層の自由表面との間で薄層の境界を定める、形成するステップと、
ｄ）ドナー層の自由表面上にシリコンカーバイドのキャリア基材を形成するステップであって、４００℃と１１００℃との間の温度での堆積及びドナー層とキャリア基材との間に非絶縁界面を画定することを含む、形成するステップと、
ｅ）埋め込み脆性平面に沿って分離して、一方で複合構造を、他方でドナー基材の残余物を形成するステップと、
ｆ）複合構造を機械的処理及び／又は化学的処理して、薄層の自由表面を平滑化し、複合構造の膜厚均一性を補正するステップと
を含む。
単独で又は技術的に実行可能な任意の組み合わせに従って採用された（ｔａｋｅ）本発明の有利で且つ非制限的な他の特徴によれば、
ステップｄ）の堆積は、６００℃と９００℃との間、そしてさらに好ましくは、７００℃と８００℃との間の温度で実施され、化学気相堆積技法又は焼結技法又はセラミック粉末の溶液を使用する液相堆積技法に基づく；
ステップｄ）の堆積は、直接液体注入によって支援された化学気相堆積である。
ステップｄ）の堆積は、プラズマ増強又は低圧化学気相堆積である；
ステップｄ）の堆積は、１０ミクロン／時より速い、そしてさらに好ましくは、５０ミクロン／時より速いレートで実施される；
ステップｄ）の堆積の終了時に、キャリア基材は、５０ミクロン以上の厚さ、そしてさらに１００ミクロン以上の厚さを有する；
ステップａ）は、初期基材の基底平面転位欠陥を貫通刃状転移欠陥に変換するために、初期基材上での単結晶変換層の形成を含む；
エピタキシャル成長ステップｂ）は、１２００℃より高い、好ましくは１５００℃と１６５０℃との間の温度で実施される；
ステップｃ）の間に注入される軽い種は、水素及び／又はヘリウムから選択される；
分離ステップｅ）は、ステップｄ）の堆積の温度以上の温度で作用する；
分離ステップｅ）は、ドナー基材と接合したキャリア基材を備える積層体に機械的応力を加えることによって作用する；
ステップｆ）は、複合構造の前面及び背面の化学的－機械的同時研磨を含む；
プロセスは、ステップｆ）の前又は後で、１０００℃と１８００℃との間の温度で熱処理するステップを含む；
プロセスは、複合構造の薄層上にさらなる単結晶シリコンカーバイドをエピタキシャル成長させる第２のステップｇ）を含む；
プロセスは、ドナー基材の残余物を初期基材として又はドナー基材として再使用するために、ドナー基材の残余物を再調節するステップを含む；
ドナー基材の残余物は、新しいドナー基材として少なくとも２回、再使用される。
本発明の他の特徴及び利点は、添付図を参照して、本発明の以下の詳細な説明から明らかになる。
本発明による作成プロセスによって作成される複合構造を示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。
本説明では、図の同じ参照符号は、同じタイプの要素のために使用されてもよい。図は、読みやすさのために一定比例尺に従っていない概略表現である。より詳細には、ｚ軸に沿う層の厚さは、ｘ軸及びｙ軸に沿う横方向寸法に対して一定比例尺に従っておらず、互いに対する層の相対的厚さは、図において必ずしも尊重されない。
本発明は、シリコンカーバイドのキャリア基材２０上に配置された単結晶シリコンカーバイドの薄層１０を備える複合構造１を作成するプロセスに関する（図１）。キャリア基材２０は、結晶、そして有利には、多結晶である（「ｐ－ＳｉＣ」は、多結晶ＳｉＣを指すために、以降で使用される）。
プロセスは、単結晶シリコンカーバイドの初期基材１１を用意するステップａ）を最初に含む（図２ａ）。説明の残りの部分全体を通して、「ｃ－ＳｉＣ」は、単結晶シリコンカーバイドを指すために使用される。
初期基材１１は、１００ｍｍ又は１５０ｍｍ、又はさらに２００ｍｍの直径、及び、典型的には３００ミクロンと８００ミクロンとの間の厚さを有するウェハの形態をとるのが好ましい。初期基材１１は前面１１ａ及び背面１１ｂを有する。前面１１ａについて選択される表面粗さは、２０ミクロン×２０ミクロンのスキャンに関する原子間力顕微鏡（ＡＦＭ：ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって測定された、１ｎｍ Ｒａ、平均粗さより小さいのが有利である。
プロセスは、その後、初期基材１１上に単結晶シリコンカーバイドドナー層１１０をエピタキシャル成長させて、ドナー基材１１１を形成するステップｂ）を含む（図２ｂ）。エピタキシャル成長ステップは、ドナー層１１０が初期基材１１より低い結晶欠陥密度を有するように実施される。
ｃ－ＳｉＣの初期基材１１は、典型的には、４Ｈ又は６Ｈポリタイプであり、＜１１－２０＞結晶軸±０．５°に対して４．０°より小さい配向度減少（「オフカット」）、及び、５／ｃｍ２以下、又はさらに１／ｃｍ２より小さい貫通転位（「マイクロパイプ」）密度を示す。Ｎ（窒素）ドープされると、初期基材１１は、好ましくは、０．０１５ｏｈｍ．ｃｍと０．０３０ｏｈｍ．ｃｍとの間の抵抗率を示す。選択される初期基材１１は、典型的には、３０００／ｃｍ２以下の低い基底平面転位（ＢＰＤ：ｂａｓａｌ ｐｌａｎｅ ｄｉｓｌｏｃａｔｉｏｎ）欠陥密度を有してもよい。１５００／ｃｍ２のオーダーのＢＰＤ密度を有するｃ－ＳｉＣの基材は、合理的に入手可能であるため、それらを供給することをより容易にする。
本発明のプロセスの終了時に、複合構造１のｃ－ＳｉＣ薄層１０がそこから形成されることになるドナー層１１０が、前記薄層１０上に作成されることを意図される垂直部品についての必要とされる仕様を満たすために、初期基材１１の結晶品質より高い結晶品質を有することが望ましい。種々のタイプの拡張欠陥は、ｃ－ＳｉＣの層又は基材に存在する。これらの拡張欠陥は、部品の性能及び信頼性に悪い影響を及ぼす場合がある。より詳細には、ＢＰＤ欠陥はバイポーラ部品にとって致命的である：その理由は、電子－正孔対の再結合エネルギーが利用可能であるときに、ショックレー型積層欠陥（ＳＳＦ：Ｓｈｏｃｋｌｅｙ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）が転位から拡張するからである。部品の活性領域内でのＳＳＦ積層欠陥の拡張は、オン状態での部品の抵抗の増加をもたらす。
したがって、ｃ－ＳｉＣドナー層１１０は、１／ｃｍ２以下のＢＰＤ欠陥密度を有するように作成される。
このため、エピタキシャル成長ステップｂ）は、１２００℃より高い、好ましくは１５００℃と１６５０℃との間の温度で実施される。使用される前駆物質は、モノシラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）、又はエチレン（Ｃ２Ｈ４）である；キャリアガスは、アルゴンがあるか又はアルゴンがない水素であってもよい。
ドナー層１１０における低いＢＰＤ欠陥率は、初期基材１１内に存在するＢＰＤ欠陥の貫通刃状転位すなわちＴＥＤへの変換を促進することによって得られる。
１つの特定の実施形態によれば、ステップａ）は、初期基材１１内のＢＰＤ欠陥のＴＥＤ欠陥への変換を最大にするために、好ましくはｃ－ＳｉＣの単結晶変換層１３の形成を含む（図３ａ）。このため、ｃ－ＳｉＣの初期基材１１について、ほぼ４°の低いオフカット角度を選択し、エピタキシャル成長の前に実現されるその場エッチングを増大させ、高い成長レート（典型的には、５μｍ／時より高い）を目標とし、最後に、ほぼ１の前駆物質流におけるＣ／Ｓｉ比を有する単結晶変換層１３の成長条件を選択することが有利である。
ステップｂ）は、その後、前記変換層１３上でのドナー層１１０のエピタキシャル成長を実施することを伴う（図３ｂ）。この特定の実施形態によれば、１／ｃｍ２以下の、又はさらに０．１／ｃｍ２より小さいＢＰＤ欠陥密度を有するｃ－ＳｉＣのドナー層１１０を得ることも可能である。さらに、本発明によるプロセスの終了時に、バイポーラ劣化の確率（正孔がＢＰＤ／ＴＥＤ変換点を下回って到達する確率）は無視できる（＜０．１％）。その理由は、単結晶変換層１３が、複合構造１内への移し換えのために意図されないからである。バイポーラ劣化を低減する目標を有する先行技術は、変換層と活性層との間に（１Ｅ１８ａｔ／ｃｍ３を超える窒素をドープした）再結合層を集積化することを含む。１０μｍの厚さ及び５Ｅ１８／ｃｍ３より高い濃度を犠牲にして、この再結合層は、正孔が存在する確率を、この再結合層を含まない基底構造に対して０．１％まで低減することができる。本発明において、単結晶変換層１３が移し換えられないため、正孔がバイポーラ劣化の核形成点（ＢＰＤ－ＴＥＤ変換点又は任意のＢＰＤ点）に達する確率は、最小でも０．１％より小さい、又はさらに、ほぼ０％である。
前面１１ａにおそらくは存在する、粒子状物質、金属又は有機汚染物質、或いは自然酸化物層の一部又は全てを削除することを目指した、初期基材１１の洗浄又はエッチングの従来のシーケンスは、エピタキシャル成長ステップｂ）に先立って実現されてもよい。
本発明による作成プロセスは、ドナー層１１０内への軽い種のイオン注入であって、薄層１０の所望の厚さを示す予め定められた深さに至るまでであり、いずれにしても、初期基材１１（及び／又は、変換層１３が存在するときには、変換層１３）に達しない、イオン注入のステップｃ）をさらに含む。この注入は、ドナー層１１０内に埋め込み脆性平面１２を生成し、前記埋め込み脆性平面１２は、前記埋め込み脆性平面１２と前記ドナー層１１０の自由表面１１ａとの間で薄層１０の境界を定める（図２ｃ）。
注入される軽い種は、水素、ヘリウム、又は同時注入されるこれらの２つの種であるのが好ましい。スマートカット（商標）プロセスに関してよく知られているように、これらの軽い種は、ドナー層１１０の自由表面１１ａに平行な、すなわち、図の平面（ｘ，ｙ）に平行な薄層内に分布したマイクロキャビティを、所与の深さの周りに形成することになる。この薄層は、簡単にするために、埋め込み脆性平面１２と呼ばれる。
軽い種の注入エネルギーは、ドナー層１１０内の定められた深さに達するように選択される。
典型的には、水素イオンは、１００ｎｍ～１５００ｎｍオーダーの厚さを有する薄層１０の境界を定めるために、１０ｋｅＶと２５０ｋｅＶとの間のエネルギーで且つ５Ｅ１６／ｃｍ２と１Ｅ１７／ｃｍ２との間のドーズで注入されることになる。
保護層は、イオン注入ステップに先立ってドナー層１１０の自由面に堆積されることができる。この保護層は、例えば、シリコン酸化物又はシリコン窒化物等の材料からなってもよい。
本発明によるプロセスは、その後、ドナー層１１０の自由表面上に結晶シリコンカーバイドのキャリア基材２０を形成するステップｄ）を含む（図２ｄ）。このステップｄ）は、４００℃と１１００℃との間の温度での堆積を含む。ステップｄ）の堆積は、６００℃と９００℃との間、そして好ましくは７００℃と８００℃との間の温度で実施されるのが有利である。
さらに、ステップｄ）は、ドナー層１１０とキャリア基材２０との間に非絶縁界面を画定する。換言すれば、ステップｄ）は、ドナー層１１０とキャリア基材２０との間の界面が電気伝導性であるように実施される：その目標は、典型的には１ｍｏｈｍ．ｃｍ２より小さい、又はさらに０．１ｍｏｈｍ．ｃｍ２より小さい界面の固有抵抗のためであることになる。有利には、界面の電気伝導率を確保するために、ドナー層１１０の自由面に存在する自然酸化物は、ＨＦ（：ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ、フッ化水素酸）脱酸素によって、湿式又は乾式法によって除去される。代替的に、キャリア基材２０上に堆積される最初の数ナノメートルの過量投与は、ドナー層１１０とキャリア基材２０との間の界面の電気伝導率を上げることができる。
同様に有利には、脱酸素及び／又はキャリア基材２０の形成に先立って、前記基材の前面におそらくは存在する、粒子状物質、金属又は有機汚染物質の一部又は全てを除去するために、洗浄シーケンスがドナー基材１１１に適用される。
ステップｄ）の堆積は、種々の技法によって実施されてもよい。
第１のオプションによれば、キャリア基材２０は、焼結技法によって成形されてもよい。この技法によれば、ＳｉＣ粉末は、高温で高圧下で圧縮される。こうして、中実セラミック層を得ることが可能である。本発明の文脈で、焼結は、注入されたドナー基材１１１に対して直接行われるため、焼結直後に、肉厚であり且つドナー層１１０に付着するキャリア基材２０が得られる。焼結された材料（キャリア基材２０）が、後で以下で説明する後続の分離ステップｅ）を可能にするのに十分な凝集力を獲得することが不可欠である。したがって、ＳｉＣ粉末の焼結温度をこの分離温度より下げることが必要である。そのため、ホウ素、炭素、又はＡＩＮ等の従来の添加剤が使用されるか又はＳｉＣナノ粉末が使用される。
第２のオプションによれば、キャリア基材２０は、セラミック粉末の溶液を使用する液相堆積技法によって成形されてもよい。この場合、プレセラミックポリマー材料（「ポリマー由来セラミック（ｐｏｌｙｍｅｒ ｄｅｒｉｖｅｄ ｃｅｒａｍｉｃｓ）」についてＰＤＣ）がセラミック粉末（例えば、ＳｉＣ）と混合される。粘性溶液が得られ、粘性溶液は、スプレッディング、スピンコーティング、又はモールディングによって、層形態で堆積されてもよい。低温（約２００℃）ベークは、材料の重合及び架橋結合を引き起こし、堆積された層の凝固をもたらす。したがって、キャリア基材２０の成形は低温で実施される。その後、高温（＞６００℃）でのベーク作業は、ポリマーの熱分解を可能にする。そして、結果として得られる材料は純粋なセラミックである。本発明の文脈で、目標は、ＳｉＣ又はＳｉＣＮ材料を得ることであることになる。セラミック原料は粉末形態のＳｉＣであり、ＰＤＣは、ポリカルボシラン又はポリオルガノシリコーン（ＳｉＣを得るため）及びポリオルガノシラザン（ＳｉＣＮを得るため）のクラスからの分子である。
第３のオプションによれば、ステップｄ）の堆積は、化学気相堆積（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）技法によって実施されてもよい。
例えば、堆積は、大気圧堆積（ＡＰＣＶＤ：ａｔｍｏｓｐｈｅｒｉｃ－ｐｒｅｓｓｕｒｅ ｄｅｐｏｓｉｔｉｏｎ）又は低圧堆積（ＬＰＣＶＤ：ｌｏｗ－ｐｒｅｓｓｕｒｅ ｄｅｐｏｓｉｔｉｏｎ）等の熱ＣＶＤ技法によって実施されてもよい。前駆物質は、メチルシラン、ジメチルジクロロシラン、又はそうでなければ、ジクロロシラン＋イソブタンから選択されてもよい。
堆積は、例えば、前駆物質として四塩化ケイ素及びメタンを用いるプラズマ増強ＣＶＤ（ＰＥＣＶＤ：ｐｌａｓｍａ－ｅｎｈａｎｓｅｄ ＣＶＤ）技法であってもよい。プラズマ作成用放電を発生するために使用される供給源（ｓｏｕｒｃｅ）の周波数は、３．３ＭＨｚ、そしてより一般的には１０ｋＨｚと１００ＧＨｚとの間のオーダーであるのが好ましい。
ステップｄ）の堆積は、さらに、直接液体注入支援化学気相堆積（ＤＬＩ－ＣＶＤ：ｄｉｒｅｃｔ ｌｉｑｕｉｄ ｉｎｊｅｃｔｉｏｎ－ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）技法に基づいてもよい。この種の技法は、塩素含有前駆物質を使用する必要性なしで、供給される物質（前駆物質）と得られる堆積厚さとの間の高い歩留まりを提供するため、コスト及び環境的制約を制限する。ＤＬＩ－ＣＶＤ堆積は、ジシラブタン前駆物質又はポリシリルエチレン前駆物質を使用し、前記前駆物質は純粋であるか又は希釈される。この種の技法は、部品、例えば、鋼又は合金でできた金属部品上にセラミックコーティングを堆積させて、非常に高い温度での処理中に、それらの部品を保護する用途のために、Ｇｕｉｌｈａｕｍｅ Ｂｏｉｓｓｅｌｉｅｒ（２０１３，“Ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ ｏｆ ｃｈｒｏｍｉｕｍ，ｓｉｌｉｃｏｎ ａｎｄ ｈａｆｎｉｕｍ ｃａｒｂｉｄｅｓ，ａｓｓｉｓｔｅｄ ｂｙ ｐｕｌｓｅｄ ｌｉｑｕｉｄ ｉｎｊｅｃｔｉｏｎ”）による論文に説明されている。
出願人は、全く異なる用途、すなわち、微小電子機器分野のために意図される複合基材を作成するための、ｃ－ＳｉＣのドナー層１１０上へのＳｉＣのキャリア基材２０の形成のために、ＤＬＩ－ＣＶＤの技法に基づく堆積ステップｄ）を開発した。堆積のパラメータ（例えば、６．７ｋＰａの圧力、７００℃と８５０℃との間の温度）は、キャリア基材２０が、０．０１５ｏｈｍ．ｃｍと０．０３ｏｈｍ．ｃｍとの間の良好な電気伝導率、２００Ｗ．ｍ－１．Ｋ－１以上の高い熱伝導率、及び、周囲温度において典型的には３．８Ｅ－６／Ｋと４．２Ｅ－６／Ｋとの間の、薄層１０の熱膨張係数に等しい熱膨張係数を示すように決定される。
これらの特性を得るために、キャリア基材２０は、例えば、以下の構造的特徴：多結晶構造、３Ｃ ＳｉＣ粒子、１１１配向、１μｍ～１０μｍ平均サイズ、０．０３ｏｈｍ．ｃｍ以下の最終抵抗率のためのＮタイプドーピングを示してもよい。
使用される技法によらず、ＣＶＤ堆積は、１０ミクロン／時より速い、そしてさらに５０ミクロン／時より速い、そしてなおさらに１００ミクロン／時より速いレートで実施されるのが有利である。明らかな経済的意味と同じくらい、埋め込み脆性平面１２であって、その平面１２内で、キャビティが熱的活性化成長に従う、埋め込み脆性平面１２に対する補剛効果を確保するために、キャリア基材２０の有意の厚さに迅速に達することが重要である。
ステップｄ）の終了時に、キャリア層２０は、５０ミクロン以上の厚さ、又はさらに１００ミクロン以上の厚さを有する。ステップｄ）によって得られる積層体２１１は、ドナー層１１０上に配置されたキャリア基材２０を備え、ドナー層１１０は、次に、初期基材１１上に配置される。
本発明によるプロセスは、その後、埋め込み脆性平面１２に沿って分離して、一方で複合構造１を、他方でドナー基材の残余物１１１’を形成するステップｅ）を含む（図２ｅ）。
１つの有利な実施形態によれば、分離ステップｅ）は、ステップｄ）の堆積の温度以上の分離温度で積層体２１１に熱処理を適用することによって作用する。より詳細には、埋め込み脆性平面１２内に存在するマイクロキャビティは、破砕波が始動するまで成長速度に従い、破砕波は、埋め込み脆性平面１２の全範囲にわたって伝搬し、複合構造１と初期基材の残余物１１１’との間の分離をもたらすことになる。実際には、その温度は、ステップｃ）の注入条件に応じて、９５０℃と１２００℃との間であってもよい。
代替の実施形態によれば、分離ステップｅ）は、積層体２１１に機械的応力を加えることによって作用する。応力は、例えば、ツール（例えば、レーザーブレード）を埋め込み脆性平面１２に接して挿入することによって行われてもよい。一例として、分離応力は、数ＧＰａのオーダー、好ましくは２ＧＰａより大きくてもよい。
さらに別の実施形態によれば、埋め込み脆性平面１２に沿う分離ステップｅ）は、ステップｄ）におけるキャリア基材２０の形成中に又は形成が終了するとすぐに、より詳細には、そのステップにおける堆積温度が８００℃～１１００℃の範囲内にあるときに実施される。
それ自体知られているように、分離ステップｅ）の終了時に、複合構造１の薄層１０の自由面１０ａは、５ｎｍ ＲＭＳと１００ｎｍ ＲＭＳとの間の表面粗さ（２０ミクロン×２０ミクロンのスキャンに関する原子間力顕微鏡（ＡＦＭ）を用いた測定による）を有する。
したがって、本発明によるプロセスは、複合構造１を機械的処理及び／又は化学的処理（複数処理可）して、薄層１０の自由表面１０ａを平滑化し、複合構造１の膜厚均一性を補正するステップｆ）を含む（図２ｆ）。
したがって、ステップｆ）は、０．５ｎｍ ＲＭＳより小さい（２０μｍ×２０μｍのＡＦＭ視野上で）、又はさらに０．３ｎｍより小さい最終粗さを得るために、５０ｎｍ～１０００ｎｍのオーダーの材料の除去を典型的には伴う、薄層１０の自由面１０ａの化学的－機械的研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ－ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を含んでもよい。ステップｆ）は、薄層１０の自由面１０ａの品質をさらに増大させるために、化学的又はプラズマ処理（洗浄又はエッチング）、例えば、ＳＣ（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ）１／ＳＣ２（標準洗浄１／標準洗浄２）洗浄及び／又はＨＦ（フッ化水素酸）洗浄又はＮ２、Ａｒ、ＣＦ４プラズマ等を含んでもよい。
さらに、ステップｆ）は、キャリア基材２０の厚さ均一性及び同様にその背面２０ｂ粗さを改善するために、前記キャリア基材２０の背面２０ｂの化学的－機械的研磨（ＣＭＰ）及び／又は化学的処理（エッチング又は洗浄）及び／又は機械的処理（研削）を含んでもよい。０．５ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの視野に関する原子間力顕微鏡（ＡＦＭ）を用いた測定による）より小さい粗さは、垂直部品を作成するために所望され、その垂直部品について、少なくとも１つの金属電極が、複合構造１の背面２０ｂに存在することになる。
このステップｆ）の間、複合構造１の縁部の研磨又は研削を実施して、その円形輪郭の形状及び縁部丸み付けを、微小電子作製プロセスの要件に適合させることも可能である。
１つの有利な実施形態によれば、化学的－機械的処理ステップｆ）は、複合構造１を平滑化し、前記複合構造１の厚さ均一性を改善するための、前記構造１の前面１０ａ及び背面２０ｂの同時研磨（ＣＭＰ）を含む。研磨パラメータは、前面と背面との間で異なってもよく、ｃ－ＳｉＣ表面の平滑化及びｐ－ＳｉＣ表面の平滑化は、異なる消耗品を一般に必要とする。強調は、より詳細には、研磨の化学成分による結晶粒界の周辺攻撃を制限するために、キャリア基材２０がｐ－ＳｉＣでできているときの、背面２０ｂについての研磨の機械成分に置かれる。例として、回転速度（研磨ヘッド及びプレート）、圧力、濃度、及び研磨剤の物理的特性（すなわち、約１０ｎｍと１μｍとの間のダイヤモンドナノ粒子の直径）は、機械成分を強調するために修正されてもよい。
やはり１つの有利な実施形態によれば、ステップｆ）は、約１時間、そして最大数時間の間の１０００℃と１８００℃との間の温度での熱処理のステップｆ）によって先行されるか又は続かれる。このステップの目的は、高温での後続の熱処理に構造１が適合するように、キャリア基材２０の結晶構造を必要に応じて開発することによって、複合構造１を安定化させることであり、後続の熱処理は、薄層１０上での部品の作製のために必要とされる。
本発明によるプロセスは、複合構造１の薄層１０上での単結晶シリコンカーバイドのさらなる層１０’のエピタキシャル成長の第２のステップｇ）を含んでもよい（図２ｇ）。この種のステップは、典型的には５ミクロン～５０ミクロンのオーダーの部品の作製のために、かなり実質的な有用層厚１００が必要であるときに適用される。エピタキシ条件は、複合構造１のため、有用層１００（薄層１０及びさらなる層１０’の組み立て体に対応する）において誘発される応力を制限するために、ステップｂ）の条件と同様に好ましくは低温に、任意選択で選択されてもよい。
最後に、作成プロセスは、ドナー基材の残余物１１１’を初期基材１として又はドナー基材１１１として再使用するために、ドナー基材の残余物１１１’を再調節するステップを含んでもよい。この種の再調節ステップは、縁部又は表面の化学的－機械的研磨によって及び／又は機械的研削によって及び／又は湿式又は乾式化学的エッチングによる、面１１０’ａの１回又は複数回の処理に基づく（図２ｅ）。ステップｂ）にて形成されるドナー層１１０の厚さは、ドナー基材１１１の残余物１１１’がドナー基材１１１として少なくとも２回再使用されることができるように規定されることが好ましい。好ましくは、変換層１３が存在するとき、前記層を未処理のまま維持するよう、換言すれば、ドナー基材の残余物１１１’上にドナー層１０の一部を常に維持するように、配慮がされることになる。したがって、ドナー層１０の一部が複合構造１を作成するのに不十分であるとき、ドナー層１０のエピタキシャル成長のステップのみが必要であり、変換層１３の成長の事前ステップは必要ない。
実施例１：
１つの非制限的で例示的な実施態様によれば、作成プロセスのステップａ）で用意される初期基材１１は、４Ｈポリタイプのｃ－ＳｉＣでできたウェハであり、＜１１－２０＞軸±０．５°に対して４．０°の配向、１５０ｍｍの直径、及び３５０μｍの厚さを有する。
カロ酸（硫酸と過酸化水素の混合物）によって続かれる従来のＲＣＡ洗浄シーケンス（標準洗浄１＋標準洗浄２）そしてその後のＨＦ（フッ化水素酸）は、ｃ－ＳｉＣドナー層１１０のエピタキシャル成長のステップｂ）に先立って初期基材１１上で実施される。
成長は、１６５０℃の温度で、モノシラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）等の前駆物質を用いてエピタキシチャンバ内で実施され、３０ミクロンの厚さを有するｃ－ＳｉＣドナー層１１０を生成する（成長レート：１０ミクロン／時）。ドナー層は１／ｃｍ２のオーダーのＢＰＤ欠陥密度を有する。
水素イオンは、ドナー層１１０の自由表面を通して１５０ｋｅＶのエネルギー及び６Ｅ１６ Ｈ＋／ｃｍ２のドーズで注入される。埋め込み脆性平面１２は、こうして、初期基材１１内で約８００ｎｍの深さに作成される。
ＲＣＡ＋カロ酸の洗浄シーケンスは、ドナー基材１１１に対して実施されて、ドナー層１１０の自由面から、考えられる汚染物質を除去する。
ＤＬＩ－ＣＶＤ堆積は、キャリア基材２０について少なくとも１０ミクロンの厚さに達するために、ドナー層１１０に対して、８５０℃の温度で、前駆物質ジシラブタン（ＤＳＢ：ｄｉｓｉｌａｎｅｂｕｔａｎｅ）を用いて、６．７ｋＰａの圧力下で、７分の間、実施される。これらの条件下で、キャリア基材２０は多結晶である。
１０００℃ベークが、その後、５０分の間、積層体２１１に適用され、前記ベーク中に、分離が埋め込み脆性平面１２で起こる。
この分離ステップｅ）の終了時に、薄層１０及びキャリア基材２０で形成された複合構造１が、ドナー基材の残余物１１１’から分離される。
薄層１０及びキャリア基材２０の背面の表面粗さを回復するために、両面研磨が実施される。
実施例２：
１つの非制限的で例示的な実施態様によれば、作成プロセスのステップａ）で用意される初期基材１１は、４Ｈポリタイプのｃ－ＳｉＣでできたウェハであり、＜１１－２０＞軸±０．５°に対して４．０°の配向、１５０ｍｍの直径、及び３５０μｍの厚さを有する。
カロ酸（硫酸と過酸化水素の混合物）によって続かれる従来のＲＣＡ洗浄シーケンス（標準洗浄１＋標準洗浄２）そしてその後のＨＦ（フッ化水素酸）は、ｃ－ＳｉＣドナー層１１０のエピタキシャル成長のステップｂ）に先立って初期基材１１上で実施される。
変換層１３はエピタキシチャンバ内で形成される。初期基材１１上でこの層１３のエピタキシャル成長を開始する前に、水素ベークが、チャンバ内で、１７００℃の温度で、１０分～２０分の時間の間、実施される。ｃ－ＳｉＣの変換層１３のエピタキシャル成長は、その後、１６５０℃の温度で、モノシラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）等の前駆物質を用いて、そして約６ミクロン／時の成長レートで、エピタキシチャンバ内で実施されて、１ミクロンの厚さに達する。気体前駆物質から得られるＣ／Ｓｉ比は、ほぼ１、典型的には、０．９５と１．０５との間の値の近くに維持される。
同じエピタキシチャンバ内で、ｃ－ＳｉＣドナー層１１０は、１６５０℃の温度で、同じ前駆物質を用いて、しかし、Ｃ／Ｓｉ比が１．２又はそれより実質的に大きい値の近くに調整された状態で成長する。前駆物質の総流量は、変換層１３の成長のために使用される流量に比べて増加する－例えば、流量は２倍になる。３０ミクロンの厚さを有するドナー層１０が、約１８０分後に得られる（成長レート：１０ミクロン／時）。ドナー層１０は、１／ｃｍ２オーダーの又はさらに１／ｃｍ２より小さいＢＰＤ欠陥密度を有する。
水素イオンは、ドナー層１１０の自由表面を通して１５０ｋｅＶのエネルギーで且つ６Ｅ１６Ｈ＋／ｃｍ２のドーズで注入される。埋め込み脆性平面１２は、こうして、初期基材１１内の約８００ｎｍの深さに作成される。
ＲＣＡ＋カロ酸の洗浄シーケンスは、ドナー基材１１１に対して適用されて、ドナー層１１０の自由面から、考えられる汚染物質を除去する。
ＰＥＣＶＤ堆積は、ドナー層１１０に対して、８００℃の温度で、ＳｉＣｌ４／ＣＨ４／Ａｒ雰囲気において、３．３．ＭＨｚのプラズマ発生周波数を用いて実施される；堆積区画内の圧力は、キャリア基材２０について３００ミクロン／時オーダーの堆積レートに達するように調整される。堆積レートは、キャリア基材２０の自由表面の堆積後に、粗さを制限するために、高過ぎてはならない。これらの条件下で、キャリア基材２０は多結晶である。
１１００℃ベークが、その後、５０分の間、積層体２１１に適用され、前記ベークの過程で、分離が埋め込み脆性平面１２内で起こる。
この分離ステップｅ）の終了時に、薄層１０及びキャリア基材２０で形成された複合構造１が、ドナー基材の残余物１１１’から分離される。
薄層１０及びキャリア基材２０の背面２０ｂの表面粗さを回復するために、両面研磨が実施される。
本発明は、もちろん、説明した実施形態及び実施例に限定されず、変形実施形態が、特許請求項によって規定される本発明の範囲から逸脱することなく、本発明に導入されてもよい。

Claims (11)

  1. シリコンカーバイドのキャリア基材（２０）上に配置された単結晶シリコンカーバイドの薄層（１０）を備える複合構造（１）を作成するプロセスであって、
    ａ）単結晶シリコンカーバイドの初期基材（１１）を用意するステップと、
    ｂ）１２００℃より大きい、好ましくは１５００℃と１６５０℃との間の温度で実行される、前記初期基材（１１）上への単結晶シリコンカーバイドのドナー層（１１０）のエピタキシャル成長のステップであって、それにより、ドナー基材（１１１）を形成し、前記ドナー層（１１０）は前記初期基材（１１）より低い結晶欠陥密度を有する、エピタキシャル成長のステップと、
    ｃ）前記ドナー層（１１０）内に軽い種をイオン注入して、埋め込み脆性平面（１２）を形成するステップであって、前記埋め込み脆性平面（１２）は、前記埋め込み脆性平面（１２）と前記ドナー層（１１０）の自由表面との間で前記薄層（１０）の境界を定める、形成するステップと、
    ｄ）前記ドナー層（１１０）の前記自由表面上にシリコンカーバイドのキャリア基材（２０）を形成するステップであって、４００℃と１１００℃との間の温度での堆積及び前記ドナー層（１１０）と前記キャリア基材（２０）との間に非絶縁界面を画定することを含む、形成するステップと、
    ｅ）前記埋め込み脆性平面（１２）に沿って分離して、一方で前記複合構造（１）を、他方で前記ドナー基材の残余物（１１１’）を形成するステップと、
    ｆ）前記複合構造（１）を機械的処理及び／又は化学的処理して、前記薄層（１０）の前記自由表面を平滑化し、前記複合構造（１）の膜厚均一性を補正するステップと、
    を含む、作成するプロセス。
  2. ステップｄ）の前記堆積が、６００℃と９００℃との間、そしてさらに好ましくは７００℃と８００℃との間の温度で実施され、化学気相堆積技法又は焼結技法又がセラミック粉末の溶液を使用する液相堆積技法に基づく、請求項１に記載の作成するプロセス。
  3. ステップｄ）の前記堆積が、直接液体注入によって支援された化学気相堆積である、請求項２に記載の作成するプロセス。
  4. ステップｄ）の前記堆積が、プラズマ増強又は低圧化学気相堆積である、請求項２に記載の作成するプロセス。
  5. ステップｄ）の前記堆積が、１０ミクロン／時より速い、そしてさらに好ましくは５０ミクロン／時より速いレートで実施される、請求項１～４のいずれか一項に記載の作成するプロセス。
  6. ステップｄ）の前記堆積の終了時に、前記キャリア基材（２０）が、５０ミクロン以上の厚さ、そしてさらに１００ミクロン以上の厚さを有する、請求項１～５のいずれか一項に記載の作成するプロセス。
  7. ステップａ）が、前記初期基材（１１）の基底平面転位欠陥を貫通刃状転移欠陥に変換するために、前記初期基材（１１）上での単結晶変換層（１３）の形成を含む、請求項１～６のいずれか一項に記載の作成するプロセス。
  8. 前記分離ステップｅ）が、ステップｄ）の前記堆積の温度以上の温度で作用する、請求項１～７のいずれか一項に記載の作成するプロセス。
  9. ステップｆ）が、前記複合構造（１）の前面及び背面の化学的－機械的同時研磨を含む、請求項１～８のいずれか一項に記載の作成するプロセス。
  10. ステップｆ）の前又は後で、１０００℃と１８００℃との間の温度で熱処理するステップを含む、請求項１～９のいずれか一項に記載の作成するプロセス。
  11. 前記ドナー基材の前記残余物（１１１’）を初期基材として又はドナー基材として再使用するために、前記ドナー基材の前記残余物（１１１’）を再調節するステップを含む、請求項１～１０のいずれか一項に記載の作成するプロセス。
JP2022523652A 2019-11-29 2020-10-26 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス Pending JP2023502572A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1913553 2019-11-29
FR1913553A FR3103962B1 (fr) 2019-11-29 2019-11-29 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
PCT/FR2020/051928 WO2021105575A1 (fr) 2019-11-29 2020-10-26 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin

Publications (1)

Publication Number Publication Date
JP2023502572A true JP2023502572A (ja) 2023-01-25

Family

ID=69630512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523652A Pending JP2023502572A (ja) 2019-11-29 2020-10-26 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス

Country Status (8)

Country Link
US (1) US20230260841A1 (ja)
EP (1) EP4066274A1 (ja)
JP (1) JP2023502572A (ja)
KR (1) KR20220107173A (ja)
CN (1) CN114746980A (ja)
FR (2) FR3103962B1 (ja)
TW (1) TW202137284A (ja)
WO (1) WO2021105575A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3127627A1 (fr) * 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN114075699B (zh) * 2021-11-21 2024-04-12 苏州晶瓴半导体有限公司 一种双层复合碳化硅衬底及其制备方法
CN115058765A (zh) * 2022-05-18 2022-09-16 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板的制造方法
CN115910755A (zh) * 2023-01-09 2023-04-04 宁波合盛新材料有限公司 一种碳化硅外延片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
FR3103961B1 (fr) 2021-10-29
WO2021105575A1 (fr) 2021-06-03
US20230260841A1 (en) 2023-08-17
FR3103961A1 (fr) 2021-06-04
TW202137284A (zh) 2021-10-01
KR20220107173A (ko) 2022-08-02
FR3103962A1 (fr) 2021-06-04
EP4066274A1 (fr) 2022-10-05
FR3103962B1 (fr) 2021-11-05
CN114746980A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
CN108028183B (zh) SiC复合基板及其制造方法
CN108140540B (zh) SiC复合基板的制造方法和半导体基板的制造方法
JP7115297B2 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20230197435A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
JP2024509679A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230828