JP7115297B2 - 多結晶ダイヤモンド自立基板及びその製造方法 - Google Patents

多結晶ダイヤモンド自立基板及びその製造方法 Download PDF

Info

Publication number
JP7115297B2
JP7115297B2 JP2018241750A JP2018241750A JP7115297B2 JP 7115297 B2 JP7115297 B2 JP 7115297B2 JP 2018241750 A JP2018241750 A JP 2018241750A JP 2018241750 A JP2018241750 A JP 2018241750A JP 7115297 B2 JP7115297 B2 JP 7115297B2
Authority
JP
Japan
Prior art keywords
polycrystalline diamond
substrate
layer
compound semiconductor
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018241750A
Other languages
English (en)
Other versions
JP2020102598A (ja
Inventor
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2018241750A priority Critical patent/JP7115297B2/ja
Priority to DE112019006396.0T priority patent/DE112019006396B4/de
Priority to PCT/JP2019/037652 priority patent/WO2020137052A1/ja
Priority to CN201980086235.8A priority patent/CN113557588B/zh
Publication of JP2020102598A publication Critical patent/JP2020102598A/ja
Application granted granted Critical
Publication of JP7115297B2 publication Critical patent/JP7115297B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/25—Diamond
    • C01B32/26—Preparation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、支持基板としての多結晶ダイヤモンド層上に化合物半導体層が形成されてなる多結晶ダイヤモンド自立基板及びその製造方法に関する。
高周波デバイスやパワーデバイス等の高耐圧の半導体デバイスにおいては、デバイスの自己発熱が問題となる。この対策として、デバイス形成領域の下に熱伝導率が大きい材料を配置する技術が知られている。
例えば、半導体デバイスを形成するためのデバイス層となる窒化ガリウム（ＧａＮ）層等の化合物半導体層の直下に、放熱性の高いダイヤモンド層を配置する技術が知られている。特許文献１には、ダイヤモンド上の窒化ガリウム型ウェーハの製造方法が開示されている。この方法は、支持基板上に位置するＧａＮ層上に６０ｎｍ以下の薄い窒化珪素膜を形成した後に、当該窒化珪素膜の表面に乾式スクラッチによりダイヤモンド粒子を埋め込み固定する工程と、前記表面に固定されたダイヤモンド粒子を核として、化学気相成長法によりＧａＮ層上に前記窒化ケイ素膜を介してダイヤモンド層を成長させる工程と、前記支持基板を除去する工程と、を含み、ダイヤモンド上に窒化ガリウム層が形成されたウェーハを製造するものである。
また、特許文献２には、表面からイオンを注入して内部にイオン注入層を有する窒化物半導体基板を得る工程と、前記窒化物半導体基板の前記イオン注入した表面と、前記窒化物半導体基板と貼り合わせる支持基板の表面との少なくとも一方に表面活性化処理を施す工程と、前記窒化物半導体基板の前記イオン注入した表面と前記支持基板の前記表面とを対向して重ね合わせ、０．５～５．０ＭＰａの圧力下で貼り合わせる工程と、前記窒化物半導体基板を前記イオン注入層に沿って剥離し、前記支持基板上に窒化物半導体薄膜を転写する工程とを少なくとも含む、窒化物半導体薄膜を支持基板に備えた複合基板の製造方法（請求項１）が記載されている。特許文献２では、前記窒化物半導体基板が、ＧａＮ基板またはＡｌＮ基板であるものとされており（請求項６）、前記支持基板が、シリコン、サファイア、アルミナ、ＳｉＣ、ＡｌＮ、ＳｉＮ及びダイヤモンドからなる群から選択されるものとされている（請求項７）。
特表２０１５－５０９４７９号公報 特開２０１５－４６４８６号公報
本発明者の検討によると、特許文献１に記載の方法では、前記埋め込みに起因してＧａＮ層にクラックが入り、その後の化学気相成長法による高温長時間の熱処理の過程でＧａＮ層内をクラックが進展し、転位が発生することが判明した。このようなＧａＮ層に半導体デバイスを形成すると、リーク電流が増加して、デバイス特性が悪化するおそれがある。
そこで本発明者は、化合物半導体層上にダイヤモンド層を成長させるのではなく、別の基板（すなわち単結晶シリコン基板）上に予め成長させた多結晶ダイヤモンド層に、真空常温接合法又はプラズマ接合法を用いて化合物半導体基板を貼り合わせることを着想した。しかしながら、本発明者の検討によると、単結晶シリコン基板上に成長させた多結晶ダイヤモンド層と化合物半導体基板とを貼り合わせることができないことが判明した。
特許文献２には、シリコン、サファイア、アルミナ、ＳｉＣ、ＡｌＮ、ＳｉＮ及びダイヤモンドからなる群から選択される支持基板と窒化物半導体基板とを接合することが記載されている。しかしながら、実施例において接合できたことが確認されているのは、サファイア基板とＧａＮ基板、及びシリコン基板とＧａＮ基板のみであり、ダイヤモンド基板と窒化物半導体基板との接合は確認されていない。また、特許文献２では、単結晶シリコン基板上に成長させた多結晶ダイヤモンド層と窒化物半導体基板との接合を可能とする条件については、何ら示唆されていない。
上記課題に鑑み、本発明は、真空常温接合法又はプラズマ接合法を用いて高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能な、多結晶ダイヤモンド自立基板の製造方法を提供することを目的とする。また、本発明は、高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を提供することを目的とする。
上記課題を解決すべく、本発明者は鋭意研究を進め、以下の知見を得た。すなわち、単結晶シリコン基板上に成長させた多結晶ダイヤモンド層と化合物半導体基板との接合の可否は、多結晶ダイヤモンド層の表面における結晶粒の最大粒径と密接に関連しており、単に多結晶ダイヤモンド層の表面を研磨して平坦化しただけでは、貼り合わせることはできないことが分かった。そして、本発明者がさらに検討を進めたところ、多結晶ダイヤモンド層の表面に関して、成膜した多結晶ダイヤモンド層が厚くなるにつれて、多結晶ダイヤモンド層の表面における結晶粒が大きくなり、表面の凹凸も大きくなった。詳細な評価解析の結果、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっていれば、多結晶ダイヤモンド層と化合物半導体基板とを貼り合わせ接合できることが分かった。
上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
（１）単結晶シリコン基板上にダイヤモンド粒子を付着させる付着工程と、
前記ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上に厚さが１００μｍ以上の多結晶ダイヤモンド層を成長させ、その際、該多結晶ダイヤモンド層の表面における結晶粒の最大粒径を前記多結晶ダイヤモンド層の厚さで割った値を０．２０以下とする工程と、
前記多結晶ダイヤモンド層の表面を平坦化する平坦化工程と、
その後、真空常温接合法又はプラズマ接合法により、前記多結晶ダイヤモンド層に化合物半導体基板を貼り合わせて、貼り合わせ基板を得る工程と、
その後、前記化合物半導体基板を減厚して、化合物半導体層とする工程と、
前記貼り合わせ基板から前記単結晶シリコン基板を除去して、前記多結晶ダイヤモンド層が、前記化合物半導体層の支持基板として機能する多結晶ダイヤモンド自立基板を得る工程と、
を有することを特徴とする多結晶ダイヤモンド自立基板の製造方法。
（２）前記真空常温接合法は、
前記多結晶ダイヤモンド層の表面及び前記化合物半導体基板の表面に、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
引き続き真空常温下で、前記両方の活性化面を接触させることで、前記多結晶ダイヤモンド層と前記化合物半導体基板とを貼り合わせる工程と、
を有する、上記（１）に記載の多結晶ダイヤモンド自立基板の製造方法。
（３）前記プラズマ接合法は、
（ｉ）前記多結晶ダイヤモンド層の表面に厚さ１００ｎｍ以上１μｍ以下のシリコン酸化膜を形成すること、及び、（ｉｉ）前記化合物半導体基板の表面に厚さ１００ｎｍ以上１μｍ以下のシリコン酸化膜を形成する、又は、前記化合物半導体基板を熱酸化して、その表層部に厚さ１００ｎｍ以上１μｍ以下の酸化膜を形成すること、の少なくとも一方を行う工程と、
酸素、窒素、水素及びアルゴンの１種類以上からなる雰囲気下で、前記シリコン酸化膜及び前記酸化膜の表面と、前記多結晶ダイヤモンド層の表面及び前記化合物半導体基板の表面のうち前記シリコン酸化膜及び前記酸化膜が形成されていない表面をプラズマ処理する工程と、
前記シリコン酸化膜及び前記酸化膜を介して、前記多結晶ダイヤモンド層と前記化合物半導体基板とを重ね合わせて、雰囲気温度が３００℃以上１０００℃以下の熱処理を行うことで、前記多結晶ダイヤモンド層と前記化合物半導体基板とを貼り合わせる工程と、
を有する、上記（１）に記載の多結晶ダイヤモンド自立基板の製造方法。
（４）前記単結晶シリコン基板の酸素濃度が５×１０17ａｔｏｍｓ／ｃｍ3以下である、上記（１）～（３）のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
（５）前記付着工程は、前記単結晶シリコン基板上に平均粒径が５０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布し、その後、前記単結晶シリコン基板に熱処理を施すことにより行う、上記（１）～（４）のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
（６）前記溶液中の前記ダイヤモンド粒子が負電荷に帯電している、上記（５）に記載の多結晶ダイヤモンド自立基板の製造方法。
（７）前記熱処理では、前記単結晶シリコン基板の温度を１００℃未満に１分以上３０分以下保持する、上記（５）又は（６）に記載の多結晶ダイヤモンド自立基板の製造方法。
（８）前記平坦化工程では、前記多結晶ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、上記（１）～（７）のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
（９）前記化合物半導体基板は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなる、上記（１）～（８）のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
（１０）前記化合物半導体層の厚さを１μｍ以上５００μｍ以下とする、上記（１）～（９）のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
（１１）厚さが１００μｍ以上の多結晶ダイヤモンド層からなる支持基板と、
前記多結晶ダイヤモンド層の表面上に形成された化合物半導体層と、
を有し、前記多結晶ダイヤモンド層の表面における結晶粒の最大粒径を前記多結晶ダイヤモンド層の厚さで割った値を０．２０以下であることを特徴とする多結晶ダイヤモンド自立基板。
（１２）前記多結晶ダイヤモンド層の表面と前記化合物半導体層との間に、合計厚さが２ｎｍ以上１０ｎｍ以下の、ダイヤモンドのアモルファス層及び前記化合物半導体層を構成する化合物半導体のアモルファス層を有する、上記（１１）に記載の多結晶ダイヤモンド自立基板。
（１３）前記多結晶ダイヤモンド層の表面と前記化合物半導体層との間に、合計厚さが２００ｎｍ以上２μｍ以下の、シリコン酸化膜及び前記化合物半導体層を構成する化合物半導体の酸化膜の少なくとも一方を有する、上記（１１）に記載の多結晶ダイヤモンド自立基板。
（１４）前記化合物半導体層は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなる、上記（１１）～（１３）のいずれか一項に記載の多結晶ダイヤモンド自立基板。
（１５）前記化合物半導体層の厚さが１μｍ以上５００μｍ以下である、上記（１１）～（１４）のいずれか一項に記載の多結晶ダイヤモンド自立基板。
本発明の多結晶ダイヤモンド自立基板の製造方法によれば、真空常温接合法又はプラズマ接合法を用いて高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能である。また、本発明の多結晶ダイヤモンド自立基板は、高品質な化合物半導体層が積層されたものである。
（Ａ）～（Ｌ）は、本発明の第１の実施形態による、真空常温接合法を用いた多結晶ダイヤモンド自立基板１００の製造方法を説明する模式断面図である。 （Ａ）～（Ｋ）は、本発明の第２の実施形態による、プラズマ接合法を用いた多結晶ダイヤモンド自立基板２００の製造方法を説明する模式断面図である。 本発明の一実施形態において用いる真空常温接合装置５０の模式断面図である。
（多結晶ダイヤモンド自立基板の製造方法）
図１を参照して、本発明の第１の実施形態による、真空常温接合法を用いた多結晶ダイヤモンド自立基板１００の製造方法を説明する。まず、図１（Ａ），（Ｂ）に示すように、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布する。これにより、単結晶シリコン基板１０上にダイヤモンド粒子含有液膜１２が形成される。その後、図１（Ｂ），（Ｃ）に示すように、単結晶シリコン基板１０に熱処理を施すことによって、ダイヤモンド粒子含有液膜１２中の溶媒を蒸発させ、かつ単結晶シリコン基板１０の表面とダイヤモンド粒子１４との結合力を強化して、単結晶シリコン基板１０上にダイヤモンド粒子１４を付着させる。その後、図１（Ｃ），（Ｄ）に示すように、ダイヤモンド粒子１４を核として、化学気相成長法（ＣＶＤ法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、単結晶シリコン基板１０上に厚さが１００μｍ以上の多結晶ダイヤモンド層１６を成長させる。その後、図１（Ｄ），（Ｅ）に示すように、多結晶ダイヤモンド層の表面１６Ａを平坦化する。
その後、図１（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示すように、多結晶ダイヤモンド層の表面１６Ａ及び化合物半導体基板２０の表面２０Ａに、真空常温下でイオンビーム又は中性原子ビームを照射して、両方の表面１６Ａ，２０Ａを活性化面とする。この時、図１（Ｇ）に示すように、多結晶ダイヤモンド層１６の表層部には、ダイヤモンド（ｓｐ3）粒子の一部がｓｐ2化された領域１８（以下、「ｓｐ2領域」と称する）が形成される。また、図１（Ｉ）に示すように、化合物半導体基板２０の表層部には、化合物半導体のアモルファス層２２が形成される。その後、図１（Ｇ），（Ｉ），（Ｊ）に示すように、引き続き真空常温下で、両方の活性化面を接触させることで、当該活性化面を貼り合わせ面（接合面）として、多結晶ダイヤモンド層１６と化合物半導体基板２０とを貼り合わせて、貼り合わせ基板３０を得る。その後、図１（Ｊ），（Ｋ）に示すように、化合物半導体基板２０を減厚して、化合物半導体層２６とする。その後、図１（Ｋ），（Ｌ）に示すように、貼り合わせ基板３０から単結晶シリコン基板１０を除去する。
本実施形態では、以上の工程を経て、多結晶ダイヤモンド層１６が化合物半導体層２６の支持基板として機能する多結晶ダイヤモンド自立基板１００を製造することができる。ここで、化合物半導体層２６は、半導体デバイスを形成するためのデバイス層となる。多結晶ダイヤモンド自立基板１００において、多結晶ダイヤモンド層１６の表面と化合物半導体層２６との間には、ダイヤモンドのアモルファス層（ｓｐ2領域）１８及び化合物半導体のアモルファス層２２が存在する。
図２を参照して、本発明の第２の実施形態による、プラズマ接合法を用いた多結晶ダイヤモンド自立基板２００の製造方法を説明する。図２（Ａ）～（Ｅ）の工程は、図１（Ａ）～（Ｅ）の工程と同様であるため、説明を省略する。
その後、図２（Ｅ），（Ｆ），（Ｇ），（Ｈ）に示すように、多結晶ダイヤモンド層の表面１６Ａ及び化合物半導体基板２０の表面２０Ａに、それぞれ密着層として機能する酸化膜２４Ａ及び酸化膜２４Ｂを形成する。その後、図２（Ｆ），（Ｈ），（Ｉ）に示すように、プラズマ接合法により、多結晶ダイヤモンド層１６に化合物半導体基板２０を貼り合わせて、貼り合わせ基板４０を得る。具体的には、酸素、窒素、水素及びアルゴンの１種類以上からなる雰囲気下で、酸化膜２４Ａ及び酸化膜２４Ｂの表面をプラズマ処理し、その後、酸化膜２４Ａ，２４Ｂを介して、多結晶ダイヤモンド層１６と化合物半導体基板２０と重ね合わせて熱処理を行うことで、多結晶ダイヤモンド層１６と化合物半導体基板２０とを貼り合わせる。その後、図２（Ｉ），（Ｊ）に示すように、化合物半導体基板２０を減厚して、化合物半導体層２６とする。その後、図１（Ｊ），（Ｋ）に示すように、貼り合わせ基板４０から単結晶シリコン基板１０を除去する。
本実施形態では、以上の工程を経て、多結晶ダイヤモンド層１６が化合物半導体層２６の支持基板として機能する多結晶ダイヤモンド自立基板２００を製造することができる。ここで、化合物半導体層２６は、半導体デバイスを形成するためのデバイス層となる。多結晶ダイヤモンド自立基板２００において、多結晶ダイヤモンド層１６の表面と化合物半導体層２６との間には、酸化膜２４が存在する。
上記第１及び第２の実施形態では、図１（Ｄ）及び図２（Ｄ）の段階で、多結晶ダイヤモンド層の表面１６Ａにおける結晶粒の最大粒径を成膜した多結晶ダイヤモンド層１６の厚さで割った値を０．２０以下とすることが肝要であり、その技術的意義については後述する。以下、上記第１及び第２の実施形態における各工程を詳細に説明する。
［ダイヤモンド粒子の付着工程］
単結晶シリコン基板１０上にダイヤモンド粒子１４を付着させる付着工程は、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布し、その後、単結晶シリコン基板１０に熱処理を施すことにより行うことが好ましい。
［［ダイヤモンド粒子含有溶液の塗布］］
図１（Ａ），（Ｂ）及び図２（Ａ），（Ｂ）に示すように、単結晶シリコン基板１０上にダイヤモンド粒子を含有する溶液を塗布して、単結晶シリコン基板１０上にダイヤモンド粒子含有液膜１２を形成する。塗布方法としては、スピンコート法、スプレー法、及び浸漬法を挙げることができ、スピンコート法が特に好ましい。スピンコート法によれば、単結晶シリコン基板１０の両面のうちダイヤモンド粒子１４を付着させたい片側の表面のみに、ダイヤモンド粒子含有溶液を均一に塗布することができる。
ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径は１ｎｍ以上５０ｎｍ以下とすることが好ましく、１０ｎｍ以下とすることがより好ましい。１ｎｍ以上であれば、多結晶ダイヤモンド層１６を成長させる初期段階において、ダイヤモンド粒子１４がスパッタリング作用により単結晶シリコン基板１０の表面から弾き飛ばされる現象を抑制することができ、５０ｎｍ以下であれば、多結晶ダイヤモンド層１６を１００μｍ以上の厚さで形成しても、多結晶ダイヤモンドを異常成長なく緻密に成長でき、その表面１６Ａにおける結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値を０．２０以下にすることができるからである。このことにより、後述する平坦化処理において、ウェーハ接合可能な平坦性を実現できる。このようなサイズのダイヤモンド粒子は、公知の爆轟法や爆縮法や粉砕法によりグラファイトから好適に作製することができる。なお、「ダイヤモンド粒子含有溶液に含まれるダイヤモンド粒子の平均粒径」は、ＪＩＳ ８８１９－２に従って算出されるものであり、公知のレーザー回折式粒度分布測定装置によって測定された粒度分布が正規分布に従うと仮定して算出された平均粒径を意味する。
ここで、ダイヤモンド粒子含有溶液を塗布する前の単結晶シリコン基板１０は、その表面に付着した金属不純物を除去するために、一般的にフッ酸などを用いて酸洗浄される。酸洗浄された単結晶シリコン基板１０の表面は活性な撥水面であるので、その表面にはパーティクルが付着しやすい。このため、酸洗浄した単結晶シリコン基板１０を純水などで洗浄して、単結晶シリコン基板１０の表面を自然酸化膜が形成された親水性面とすることが好ましい。あるいは、酸洗浄した単結晶シリコン基板１０をクリーンルーム内に長時間放置して、単結晶シリコン基板１０の表面に自然酸化膜を形成することが好ましい。これにより、単結晶シリコン基板１０の表面にパーティクルが付着するのを抑制することができる。この時、自然酸化膜中には正電荷を有する固定電荷が発生する。そのため、正電荷に帯電した自然酸化膜上に、負電荷に帯電させたダイヤモンド粒子を含有するダイヤモンド粒子含有溶液を塗布すれば、単結晶シリコン基板１０とダイヤモンド粒子１４とがクーロン引力により強固に結合する。その結果、多結晶ダイヤモンド層１６の単結晶シリコン基板１０に対する密着性が向上する。このように負電荷に帯電させたダイヤモンド粒子は、ダイヤモンド粒子に酸化処理を施すことによって、カルボキシル基やケトン基でダイヤモンド粒子を終端することで得られる。例えば、酸化処理としては、ダイヤモンド粒子を酸化熱する方法や、オゾン溶液、硝酸溶液、過酸化水素水溶液、又は過塩素酸溶液にダイヤモンド粒子を浸漬する方法などが挙げられる。
ダイヤモンド粒子含有溶液の溶媒としては、水の他、メタノール、エタノール、２－プロパノ－ル、及びトルエン等の有機溶媒が挙げられ、これらの溶媒を単独で用いてもよく、２種以上組み合わせて用いてもよい。
ダイヤモンド粒子含有溶液におけるダイヤモンド粒子の含有量は、ダイヤモンド粒子含有溶液全体に対して０．０３質量％以上１０質量％以下とすることが好ましい。０．０３質量％以上であれば、ダイヤモンド粒子１４を単結晶シリコン基板１０上に均一に付着させることができ、１０質量％以下であれば、付着したダイヤモンド粒子１４がダイヤモンド層１６の成長過程で異常成長するのを抑制することができるからである。
ダイヤモンド粒子１４と単結晶シリコン基板１０との密着性を向上させる観点から、ダイヤモンド粒子含有溶液をジェル状のものとすることが好ましく、ダイヤモンド粒子含有溶液に増粘剤を含有させてもよい。増粘剤としては、寒天、カラギーナン、キサンタンガム、ジェランガム、グアーガム、ポリビニルアルコール、ポリアクリル酸塩系増粘剤、水溶性セルロース類、ポリエチレンオキサイドなどが挙げられ、これらの一種又は二種以上を用いることができる。増粘剤を含有させる場合、ダイヤモンド粒子含有溶液のｐＨを６以上８以下の範囲とすることが好ましい。
ダイヤモンド粒子含有溶液の調製は、上記の溶媒にダイヤモンド粒子を混合して撹拌することにより、溶媒中にダイヤモンド粒子を分散させるようにして行えばよい。撹拌速度は５００ｒｐｍ以上３０００ｒｐｍ以下とすることが好ましく、撹拌時間は１０分以上１時間以下とすることが好ましい。
［［熱処理］］
次に、図１（Ｂ），（Ｃ）及び図２（Ｂ），（Ｃ）に示すように、単結晶シリコン基板１０に熱処理を施す。これにより、ダイヤモンド粒子含有液膜１２中の溶媒が蒸発し、かつ単結晶シリコン基板１０の表面とダイヤモンド粒子１４との結合力が強化されて、単結晶シリコン基板１０上にダイヤモンド粒子１４が付着する。熱処理中の単結晶シリコン基板１０の温度は、１００℃未満とすることが好ましく、３０℃以上８０℃以下とすることがより好ましい。１００℃未満であれば、ダイヤモンド粒子含有溶液の沸騰に伴う泡の発生を抑制することができるので、単結晶シリコン基板１０上にダイヤモンド粒子１４が部分的に存在しない部位が発生することがなく、この部位を起点として多結晶ダイヤモンド層１６が剥離するおそれもない。３０℃以上であれば、単結晶シリコン基板１０とダイヤモンド粒子１４とが十分に結合するので、ＣＶＤ法によって多結晶ダイヤモンド層１６を成長させる過程で、スパッタリング作用によりダイヤモンド粒子１４が弾き飛ばされるのを抑制することができ、多結晶ダイヤモンド層１６を均一に成長させることができる。また、熱処理時間は１分以上３０分以下とすることが好ましい。なお、熱処理装置としては、公知の熱処理装置を用いればよく、例えば、加熱したホットプレート上に単結晶シリコン基板１０を載置することにより行うことができる。
なお、単結晶シリコン基板上にダイヤモンド粒子を付着させる方法は、ダイヤモンド粒子を含有する溶液を塗布する塗布法に限定されず、公知の傷付け法であってもよい。傷付け法による場合は、単結晶シリコン基板の表面にダイヤモンド粒子を埋め込むことにより、単結晶シリコン基板上にダイヤモンド粒子を付着させる。ダイヤモンド粒子を埋め込む方法としては、（１）乾燥した状態のダイヤモンド粉末を単結晶シリコン基板の表面に分布させて、基板表面に押圧力を印加する方法、（２）ダイヤモンド粒子を含む高速ガスを単結晶シリコン基板の表面に噴射する方法、（３）ダイヤモンド粒子の流動床中に単結晶シリコン基板を置く方法、（４）ダイヤモンド粒子を分散させた溶液中で単結晶シリコン基板を超音波洗浄する方法などが挙げられる。なお、傷付け法では、ダイヤモンド粒子の埋め込み深さにばらつきが生じることで、多結晶ダイヤモンド層の厚さが不均一になったり、ダイヤモンド粒子の埋め込みの際に単結晶シリコン基板の表面に生じる傷が大きいと、多結晶ダイヤモンド層の表面の平滑性が悪くなったりする傾向があるので、塗布法を用いることが好ましい。
［多結晶ダイヤモンド層の成長］
次に、図１（Ｃ），（Ｄ）及び図２（Ｃ），（Ｄ）に示すように、ダイヤモンド粒子１４を核として、ＣＶＤ法により、単結晶シリコン基板１０上に厚さが１００μｍ以上の多結晶ダイヤモンド層１６を成長させる。この際、多結晶ダイヤモンド層の表面１６Ａにおける結晶粒の最大粒径を多結晶ダイヤモンド層１６の厚さで割った値を０．２０以下とすることが肝要である。ＣＶＤ法としては、プラズマＣＶＤ法および熱フィラメントＣＶＤ法等を好適に用いることができる。
本明細書において、「多結晶ダイヤモンド層の表面における結晶粒の最大粒径」及び「多結晶ダイヤモンド層の厚さ」は、以下の定義に従う。すなわち、多結晶ダイヤモンド層の表面１６Ａの中心点（すなわち、ウェーハの中心点）、及び多結晶ダイヤモンド層の表面１６Ａの半径９５％の円周と多結晶ダイヤモンド層の表面１６Ａの直径との２つの交点の合計３点をそれぞれ中心とする１０μｍ×１０μｍの３つの領域を光学顕微鏡にて平面観測する。ここで、当該円周の中心は、多結晶ダイヤモンド層の表面１６Ａの中心点と一致する。そして、これら３つの領域における全ての結晶粒の長径のうち最大のものを「結晶粒の最大粒径」と定義する。「多結晶ダイヤモンド層の厚さ」については、上記３つの領域を光学顕微鏡にて断面観察して測定した厚さの平均値を採用する。
プラズマＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン等のソースガスをチャンバー内に導入して、単結晶シリコン基板１０の温度を７００℃以上１３００℃以下として、多結晶ダイヤモンド層１６を成長させる。多結晶ダイヤモンド層１６の厚さの均一性を向上させる観点から、マイクロ波プラズマＣＶＤ法を用いることが好ましい。マイクロ波プラズマＣＶＤ法とは、プラズマチャンバー内でメタン等のソースガスをマイクロ波によって分解してプラズマ化し、プラズマ化したソースガスを加熱した単結晶シリコン基板１０上に導くことにより、多結晶ダイヤモンド層１６を成長させる方法である。ここで、プラズマチャンバー内の圧力、マイクロ波の出力、及び単結晶シリコン基板１０の温度は、以下のように設定することが好ましい。プラズマチャンバー内の圧力は、１．３×１０3Ｐａ以上１．３×１０5Ｐａ以下とすることが好ましく、１．１×１０4Ｐａ以上４．０×１０4Ｐａ以下とすることがより好ましい。マイクロ波の出力は、０．１ｋＷ以上１００ｋＷ以下とすることが好ましく、１ｋＷ以上１０ｋＷ以下とすることがより好ましい。単結晶シリコン基板１０の温度は、７００℃以上１３００℃以下とすることが好ましく、９００℃以上１２００℃以下とすることがより好ましい。
熱フィラメントＣＶＤ法を用いる場合、タングステン、タンタル、レニウム、モリブデン、イリジウム等からなるフィラメントを用いて、フィラメント温度を１９００℃以上２３００℃以下程度とし、メタン等の炭化水素系のソースガスから炭素ラジカルを生成する。この炭素ラジカルを加熱した単結晶シリコン基板１０上に導くことにより、多結晶ダイヤモンド層１６を成長させる。熱フィラメントＣＶＤ法によれば、ウェーハの大口径化に容易に対応することができる。ここで、チャンバー内の圧力、フィラメントと単結晶シリコン基板１０との距離、及び単結晶シリコン基板１０の温度は、以下のように設定することが好ましい。チャンバー内の圧力は１．３×１０3Ｐａ以上１．３×１０5Ｐａ以下とすることが好ましい。フィラメントと単結晶シリコン基板１０との距離は５ｍｍ以上２０ｍｍ以下とすることが好ましい。単結晶シリコン基板１０の温度は７００℃以上１３００℃以下とすることが好ましい。
多結晶ダイヤモンド層１６は化合物半導体層２６の支持基板として機能するものであるため、その厚さは１００μｍ以上とし、５００μｍ以上とすることがより好ましい。また、多結晶ダイヤモンド層１６の厚さについて、上限は特に限定されないが、ＣＶＤ法による成長時のプロセスタイムを過大としない観点から、３ｍｍ以下とすることが好ましい。
［多結晶ダイヤモンド層の平坦化］
次に、図１（Ｄ），（Ｅ）及び図２（Ｄ），（Ｅ）に示すように、多結晶ダイヤモンド層の表面１６Ａを平坦化する。平坦化方法は特に限定されないが、例えば公知の化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を好適に用いることができる。なお、平坦化後も、多結晶ダイヤモンド層１６の厚さは１００μｍ以上とし、５００μｍ以上とすることがより好ましい。
ここで、第１及び第２の実施形態では、結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっている表面１６Ａを有する多結晶ダイヤモンド層１６を平坦化処理に供することが重要である。単結晶シリコン基板１０上にＣＶＤ法で形成されるダイヤモンド層の結晶性は多結晶となっている。ここで、ダイヤモンドの結晶粒の粒径が大きいと、多結晶ダイヤモンド層の表面では、結晶粒は稠密に存在することができず、ある結晶粒とその周りに存在する結晶粒とでは深さ位置が異なっており、結晶粒の周りには隙間が形成されてしまう。そのため、ある結晶粒の表面を研磨しても、より深い位置に存在する結晶粒が研磨されていない状態で表面に露出してしまう。このような現象が多結晶ダイヤモンド層の表面のあらゆる箇所で生じるので、表面を研磨しても多結晶ダイヤモンド層の表面粗さＲａは小さくならない。これに対して、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっていれば、多結晶ダイヤモンド層の表面１６Ａを研磨した際に、その表面粗さＲａを３ｎｍ以下に調整することができる。そして、平坦化後に多結晶ダイヤモンド層の表面１６ＡのＲａが３ｎｍ以下となっていれば、後述する真空常温接合法又はプラズマ接合法によって、多結晶ダイヤモンド層１６と化合物半導体基板２０とを貼り合わせ接合できる。なお、本明細書における表面粗さＲａとは、ＪＩＳ Ｂ ０６０１（２００１）に規定の算術平均粗さＲａを意味する。
［真空常温接合法による貼り合わせ］
第１の実施形態では、図１（Ｆ），（Ｇ），（Ｈ），（Ｉ）に示すように、真空常温接合法により、多結晶ダイヤモンド層１６に化合物半導体基板２０を貼り合わせて、貼り合わせ基板３０を得る。真空常温接合法とは、単結晶シリコン基板１０と化合物半導体基板２０を加熱することなく、常温で貼り合わせる方法である。本実施形態では、多結晶ダイヤモンド層の表面１６Ａ及び化合物半導体基板の表面２０Ａに、真空常温下でイオンビーム又は中性原子ビームを照射する活性化処理して、両方の表面１６Ａ，２０Ａを活性化面とする。これにより、活性化面にはダングリングボンドが現れる。そのため、引き続き真空常温下で上記両方の活性化面を接触させると、瞬時に接合力が働き、上記活性化面を貼り合わせ面として、多結晶ダイヤモンド層１６と化合物半導体基板２０とが強固に貼り合う。
活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を各基板の表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を各基板の表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図３を参照して説明する。真空常温接合装置５０は、プラズマチャンバー５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ，５５Ｂと、を有する。
まず、プラズマチャンバー５１内のウェーハ固定台５５Ａ，５５Ｂにそれぞれ単結晶シリコン基板１０及び化合物半導体基板２０を載置して、固定する。次に、真空ポンプ５３によりプラズマチャンバー５１内を減圧し、ついで、ガス導入口５２からプラズマチャンバー５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ，５５Ｂ（および単結晶シリコン基板１０、化合物半導体基板２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを単結晶シリコン基板１０上に形成された多結晶ダイヤモンド層１６及び化合物半導体基板２０の表面に向けて加速、照射することができる。
照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。
プラズマチャンバー５１内のチャンバー圧力は１×１０-5Ｐａ以下とすることが好ましい。１×１０-5Ｐａ以下であれば、スパッタされた元素が各基板の表面に再付着し、ダングリングボンドの形成率が低下するおそれがないからである。
単結晶シリコン基板１０及び化合物半導体基板２０に印加するパルス電圧は、各基板の表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定することがこのましい。１００ｅＶ以上であれば、照射した元素が各基板の表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が各基板の内部へ注入されるおそれがないので、ダングリングボンドを安定的に形成することができるからである。
パルス電圧の周波数は、単結晶シリコン基板１０及び化合物半導体基板２０にイオン又は中性原子が照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオン又は中性原子の照射ばらつきを吸収することができるので、イオン又は中性原子の照射量が安定し、１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定するからである。
パルス電圧のパルス幅は、単結晶シリコン基板１０及び化合物半導体基板２０にイオン又は中性原子が照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、イオン又は中性原子を各基板に安定的に照射することができ、１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定するからである。
単結晶シリコン基板１０及び化合物半導体基板２０は加熱されないため、その温度は常温（通常、３０℃～９０℃）となる。
このように真空常温接合法を用いることによって、以下の作用効果が得られる。真空常温接合法では、単結晶シリコン基板１０と化合物半導体基板２０が加熱されない。そのため、単結晶シリコン基板１０中の不純物が化合物半導体基板２０に外方拡散するのを抑制することができる。加えて、瞬時かつ強固に、両基板を接合することができるため、スリップ及び転位の発生を防止することができる。また、多結晶ダイヤモンド層１６には、高温熱処理に起因する熱応力が導入されない。さらに、真空常温接合法における活性化処理によって、化合物半導体基板２０の表層部に、厚さとして１ｎｍ以上５ｎｍ以下のアモルファス層２２が形成される（図１（Ｉ））。アモルファス層２２は、ゲッタリング層として機能し、単結晶シリコン基板１０中の酸素や不純物が化合物半導体基板２０に外方拡散するのを抑制することができる。さらに、アモルファス層２２は、熱伝導性が良いので、最終品である多結晶ダイヤモンド自立基板１００の放熱性の向上に寄与する。
［プラズマ接合法による貼り合わせ］
第２の実施形態では、図２（Ｅ），（Ｆ），（Ｇ），（Ｈ）に示すように、プラズマ接合法により、多結晶ダイヤモンド層１６に化合物半導体基板２０を貼り合わせて、貼り合わせ基板４０を得る。プラズマ接合法とは、多結晶ダイヤモンド層の表面と化合物半導体基板の表面をプラズマ雰囲気に曝すことにより、各表面にダングリングボンドを形成し、このダングリングボンド同士を結合させるウェーハ接合方法である。一般的に、プラズマ活性処理とウェーハ接合処理とを別装置にて実施するため、活性化したダングリングボンドが一旦大気中に暴露されダングリングボンド密度が減少し、ウェーハ接合強度が低下してしまう。よって、ウェーハ接合強度を確保するために、ウェーハ接合後に熱処理が必要になる。
［［酸化膜の形成］］
まず、多結晶ダイヤモンド層の表面１６Ａ及び化合物半導体基板２０の表面２０Ａに、それぞれ密着層として機能する酸化膜２４Ａ及び酸化膜２４Ｂを形成する。なお、図２に示す本実施形態では、酸化膜２４Ａ及び酸化膜２４Ｂの両方を形成しているが、本発明では、その少なくとも一方を形成することでもよい。
酸化膜２４Ａは、以下の方法で形成することが好ましい。すなわち、熱酸化法では多結晶ダイヤモンドがＣＯ2ガス化するため、熱酸化によって酸化膜を形成することは困難である。よって、堆積法（例えば、ＣＶＤ法、スパッタ法）により、多結晶ダイヤモンド層の表面に厚さ１００ｎｍ以上１μｍ以下の、好ましくは厚さ１００ｎｍ以上５００ｎｍ以下のシリコン酸化膜２４Ａを形成する。
酸化膜２４Ｂは、熱酸化法及び堆積法のいずれでも形成できる。すなわち、堆積法（例えば、ＣＶＤ法、スパッタ法）により、化合物半導体基板の表面に厚さ１００ｎｍ以上１μｍ以下の、好ましくは厚さ１００ｎｍ以上５００ｎｍ以下のシリコン酸化膜２４Ｂを形成してもよい。あるいは、化合物半導体基板を熱酸化して、その表層部に厚さ１００ｎｍ以上１μｍ以下の、好ましくは厚さ１００ｎｍ以上５００ｎｍ以下の酸化膜２４Ｂを形成してもよい。
［［プラズマ処理］］
次に、酸素、窒素、水素及びアルゴンの１種類以上からなる雰囲気下で、酸化膜２４Ａの表面及び酸化膜２４Ｂの表面をプラズマ処理する。酸化膜２４Ａ又は酸化膜２４Ｂを形成していない場合には、それぞれ、多結晶ダイヤモンド層の表面１６Ａ又は化合物半導体基板の表面２０Ａをプラズマ処理する。
プラズマ雰囲気を形成するため、プラズマチャンバー内に５０Ｗ以上２００Ｗ以下を印加することが好ましい。５０Ｗ以上であれば、プラズマ雰囲気を安定的に形成でき、２００Ｗ以下であれば、均一にプラズマ形成できる。
プラズマチャンバー内のチャンバー圧力は１０Ｐａ以上１００Ｐａ以下の範囲に設定することが好ましい。１００Ｐａ以下であれば、スパッタされた元素が各基板の表面に再付着し、ダングリングボンドの形成率が低下するおそれがないからである。
プラズマ形成のための印加パルス電圧の周波数は、０．５ＭＨｚ以上２ＭＨｚ以下とすることが好ましい。０．５ＭＨｚ以上であれば、プラズマを安定的に形成でき、２ＭＨｚ以下であれば、プラズマ処理する表面に安定的にダングリングボンドを形成することができるからである。
単結晶シリコン基板１０及び化合物半導体基板２０に対するプラズマ条件は、各基板の表面に対する照射元素（酸素、窒素、水素及びアルゴン）の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定することが好ましい。１００ｅＶ以上であれば、照射した元素が各基板の表面に堆積するおそれがなく、１０ｋｅＶ以下であれば、照射した元素が各基板の内部へ注入されるおそれがないので、ダングリングボンドを安定的に形成することができるからである。
［［熱処理］］
その後、酸化膜２４Ａ，２４Ｂを介して、多結晶ダイヤモンド層１６と化合物半導体基板２０とを重ね合わせて熱処理を行うことにより、多結晶ダイヤモンド層１６と化合物半導体基板２０とを貼り合わせる。熱処理は、酸素、窒素、水素及びアルゴンの１種類以上からなる雰囲気下で、雰囲気温度が３００℃以上１０００℃以下で１０分以上２時間以下の条件で実施することが好ましい。なお、基板温度は熱処理チャンバーの雰囲気温度と同等になると考えてよい。
このようにプラズマ接合法を用いることによって、以下の作用効果が得られる。プラズマ接合法では、酸化膜を介して多結晶ダイヤモンド層１６と化合物半導体基板２０とを接合するため、多結晶ダイヤモンド層から化合物半導体基板へ拡散していく不純物を酸化膜中にて捕獲することができ、化合物半導体基板への不純物拡散を抑制する効果がある。
［化合物半導体基板の減厚］
次に、図１（Ｊ），（Ｋ）及び図２（Ｉ），（Ｊ）に示すように、化合物半導体基板２０を減厚して、化合物半導体層２６とする。具体的には、化合物半導体基板２０を、接合面とは反対側の表面から研削及び研磨することにより減厚する。化合物半導体層２６の厚さは、そこに形成する半導体デバイスの種類や構造に応じて適宜決定することができ、１μｍ以上５００μｍ以下とすることが好ましい。なお、この研削及び研磨には、公知又は任意の研削法及び研磨法を好適に用いることができ、具体的には平面研削法及び鏡面研磨法を用いることができる。
［単結晶シリコン基板の除去］
次に、図１（Ｋ），（Ｌ）及び図２（Ｊ），（Ｋ）に示すように、貼り合わせ基板３０，４０から単結晶シリコン基板１０を除去する。これにより、所望厚さの化合物半導体層２６が支持基板としての多結晶ダイヤモンド層１６上に積層された多結晶ダイヤモンド自立基板１００，２００を得ることができる。除去方法は特に限定されず、例えば、公知又は任意の研削法及び研磨法を好適に用いることができ、具体的には平面研削法及び鏡面研磨法を用いることができる。また、ウェットエッチングやドライエッチング等の化学エッチン法を用いることもできる。
［単結晶シリコン基板］
単結晶シリコン基板１０は、チョクラルスキー法（ＣＺ法）やＣＺ法に磁場をかけるＭＣＺ法（Ｍａｇｎｅｔｉｃ ｆｉｅｌｄ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ法）や浮遊帯域溶融法（ＦＺ法）により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。
単結晶シリコン基板１０の酸素濃度は、５×１０17ａｔｏｍ／ｃｍ3以下とすることが好ましい。なお、本明細書における「酸素濃度」とは、ＦＴ－ＩＲ法（Ｏｌｄ ＡＳＴＭ Ｆ１２１－１９７９）により測定した場合における、基板の厚さ方向にわたる酸素濃度の平均値を意味する。本発明者の検討によると、単結晶シリコン基板１０の酸素濃度と多結晶ダイヤモンド層の表面１６Ａにおける結晶粒の最大粒径との間に相関関係があることが分かった。そして、上記のような低酸素濃度の単結晶シリコン基板１０を用いると、ＣＶＤ法による成膜時に特段の工夫をすることなく、多結晶ダイヤモンド層１６を１００μｍ以上の厚さで形成しても、その表面１６Ａにおける結晶粒の最大粒径を多結晶ダイヤモンド層１６の厚さで割った値を０．２０以下に制御することができることが分かった。
これは、以下の理由によると推測される。単結晶シリコン基板の酸素濃度が高い場合、多結晶ダイヤモンド層の成長過程で熱によって単結晶シリコン基板から外方拡散した酸素が、成長するダイヤモンド結晶粒を構成する結合力の弱いグラファイト（ｓｐ2軌道）領域を優先的にエッチングし、結合力の強いダイヤモンド（ｓｐ3軌道）領域のみが急成長するものと推測される。これに対して、単結晶シリコン基板の酸素濃度が低い場合、酸素の外方拡散が抑制されるので、グラファイト領域のエッチングが抑制される。そのため、グラファイト領域をプラズマでエッチングしながらダイヤモンド領域の成長が行われることにより、ダイヤモンド領域の急成長が緩和されるものと推測される。
単結晶シリコン基板１０の厚さは、多結晶ダイヤモンド層１６の厚さに応じて設定すればよく、多結晶ダイヤモンド層１６が厚くなるほど反りが大きくなるため、反りを発生させないように単結晶シリコン基板１０を厚くすることが好ましい。具体的には、単結晶シリコン基板１０の厚さは、１ｍｍ以上５ｍｍ以下とすることが好ましい。
［化合物半導体基板］
化合物半導体基板２０を構成する化合物半導体は、特に限定されず、化合物半導体層２６に形成する半導体デバイスの種類等に応じて適宜選定すればよく、例えば、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなるものとすることが好ましい。また、化合物半導体基板２０の厚さは、２００μｍ以上３ｍｍ以下とすることが好ましい。２００μｍ未満の場合、化合物半導体基板が反ることにより多結晶ダイヤモンドの剥がれが発生したり、化合物半導体基板の割れを発生する。また、３ｍｍ超えの場合、後述の化合物半導体基板２０の減厚の工程におけるプロセスタイムや材料コストの観点から好ましくない。
以上説明した本実施形態による多結晶ダイヤモンド自立基板の製造方法によれば、真空常温接合法又はプラズマ接合法を用いて高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能である。
（多結晶ダイヤモンド自立基板）
図１（Ｌ）を参照して、本発明の第１の実施形態により製造される多結晶ダイヤモンド自立基板１００は、厚さが１００μｍ以上の多結晶ダイヤモンド層１６からなる支持基板と、多結晶ダイヤモンド層１６の表面上に形成された化合物半導体層２６と、を有し、多結晶ダイヤモンド層１６の表面と化合物半導体層２６との間には、合計厚さが２ｎｍ以上１０ｎｍ以下のダイヤモンドのアモルファス層１８及び化合物半導体層を構成する化合物半導体のアモルファス層２２が存在する。各層１８，２２の厚さは１ｎｍ以上５ｎｍ以下となる。
また、図２（Ｋ）を参照して、本発明の第２の実施形態により製造される多結晶ダイヤモンド自立基板２００は、厚さが１００μｍ以上の多結晶ダイヤモンド層１６からなる支持基板と、多結晶ダイヤモンド層１６の表面上に形成された化合物半導体層２６と、を有し、多結晶ダイヤモンド層１６の表面と化合物半導体層２６との間には、合計厚さが２００ｎｍ以上２μｍ以下のシリコン酸化膜及び化合物半導体層を構成する化合物半導体の酸化膜の少なくとも一方（酸化膜２４）が存在する。
いずれの多結晶ダイヤモンド自立基板１００，２００も、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値を０．２０以下であることを特徴とする。多結晶ダイヤモンド自立基板１００，２００は、高品質な化合物半導体層２６が積層されたものであり、熱伝導性が高い多結晶ダイヤモンド層１６を有するので、放熱性が高い。また、多結晶ダイヤモンド自立基板１００については、アモルファス層２２も高い熱伝導性を有するため、より高い放熱性を得ることができる。
化合物半導体層２６は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ2Ｏ3、Ｇａ2Ｏ3、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなるものとすることが好ましく、その厚さは既述のとおり１μｍ以上５００μｍ以下とすることが好ましい。
（実施例１：真空常温接合法）
図１（Ａ）～（Ｌ）に示す工程を経て、発明例又は比較例に係る多結晶ダイヤモンド自立基板を製造した。
ＣＺ法により育成した単結晶シリコンインゴットから切り出し加工した、直径が２インチ、厚さが３ｍｍ、抵抗率が１０Ω・ｃｍで、表１に示す酸素濃度を有する単結晶シリコン基板を用意した。また、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法により作製した窒化ガリウム（ＧａＮ）単結晶から切り出し加工した、直径が２インチ、厚さが６００μｍのＧａＮ基板を用意した。
次に、爆轟法によって、平均粒径が６ｎｍのダイヤモンド粒子を用意した。このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基（ＣＯＯＨ）で終端して、負電荷に帯電させた。次に、ダイヤモンド粒子を溶媒（Ｈ2Ｏ）に混合し、撹拌して、ダイヤモンド粒子の含有量が６質量％のダイヤモンド粒子含有溶液を調製した。なお、撹拌速度は１１００ｒｐｍ、撹拌時間は５０分とし、撹拌中のダイヤモンド粒子含有溶液の温度は２５℃とした。続いて、単結晶シリコン基板を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によって単結晶シリコン基板上にダイヤモンド粒子含有溶液を塗布し、ダイヤモンド粒子含有液膜を形成した。
次に、８０℃に設定したホットプレート上に単結晶シリコン基板を５分間置くことにより、単結晶シリコン基板とダイヤモンド粒子との結合を強化する熱処理を施し、単結晶シリコン基板上にダイヤモンド粒子を付着させた。
次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、単結晶シリコン基板上に付着したダイヤモンド粒子を核として、厚さ３００μｍの多結晶ダイヤモンド層を成長させた。なお、プラズマチャンバー内の圧力を１．５×１０4Ｐａ、マイクロ波の出力を５ｋＷ、単結晶シリコン基板の温度を１０５０℃とした。ここで、既述の方法により、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を測定した。結果を表１に示す。
次に、ＣＭＰ法により多結晶ダイヤモンド層の表面を平坦化した。平坦化後の多結晶ダイヤモンド層の厚さは２９０μｍとした。既述の方法により、多結晶ダイヤモンド層の表面の表面粗さＲａを測定した。測定結果を表１に示す。
次に、２５℃、１×１０-5Ｐａの真空チャンバー内にＡｒを流してプラズマを発生させ、多結晶ダイヤモンド層の表面及びＧａＮ基板の表面に、加速エネルギー：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、上記両方の表面を活性化面とした。引き続き、真空常温下で上記両方の活性化面を接触させることで、活性化面を貼合せ面として、多結晶ダイヤモンド層とＧａＮ基板との貼り合わせを試みた。この際の接合可否を表１に示す。なお、この活性化処理により、多結晶ダイヤモンド層の表面には厚さ１ｎｍのアモルファス層が形成され、ＧａＮ基板の表層部には、厚さが１ｎｍのアモルファス層が形成された。
接合可の発明例に関しては、ＧａＮ基板を研削及び研磨して、厚さが１０μｍのＧａＮ層とした。さらに、単結晶シリコン基板を研削及び研磨して除去した。このようにして、厚さ２９０μｍの多結晶ダイヤモンド層上に厚さが１０μｍのＧａＮ層が積層された多結晶ダイヤモンド自立基板を得た。ＧａＮ層の断面をＴＥＭにて観察したところ、表１に示すように、転位は観察されなかった。
Figure 0007115297000001
Ｎｏ．１～５の結果から明らかなとおり、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっていれば、真空常温接合法によって多結晶ダイヤモンド層とＧａＮ基板とを貼り合わせ接合できた。
（実施例２：プラズマ接合法）
図２（Ａ）～（Ｋ）に示す工程を経て、発明例又は比較例に係る多結晶ダイヤモンド自立基板を製造した。
ＣＺ法により育成した単結晶シリコンインゴットから切り出し加工した、直径が２インチ、厚さが３ｍｍ、抵抗率が１０Ω・ｃｍで、表２に示す酸素濃度を有する単結晶シリコン基板を用意した。また、ＨＶＰＥ（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法により作製した窒化ガリウム（ＧａＮ）単結晶から切り出し加工した、直径が２インチ、厚さが６００μｍのＧａＮ基板を用意した。
次に、爆轟法によって、平均粒径が６ｎｍのダイヤモンド粒子を用意した。このダイヤモンド粒子を、過酸化水素水溶液に浸漬することによりカルボキシル基（ＣＯＯＨ）で終端して、負電荷に帯電させた。次に、ダイヤモンド粒子を溶媒（Ｈ2Ｏ）に混合し、撹拌して、ダイヤモンド粒子の含有量が３質量％のダイヤモンド粒子含有溶液を調製した。なお、撹拌速度は１１００ｒｐｍ、撹拌時間は５０分とし、撹拌中のダイヤモンド粒子含有溶液の温度は２５℃とした。続いて、単結晶シリコン基板を純水により洗浄して、表面に自然酸化膜を形成した後、スピンコート法によって単結晶シリコン基板上にダイヤモンド粒子含有溶液を塗布し、ダイヤモンド粒子含有液膜を形成した。
次に、８０℃に設定したホットプレート上に単結晶シリコン基板を５分間置くことにより、単結晶シリコン基板とダイヤモンド粒子との結合を強化する熱処理を施し、単結晶シリコン基板上にダイヤモンド粒子を付着させた。
次に、水素をキャリアガス、メタンをソースガスとして、既述のマイクロ波プラズマＣＶＤ法を用いて、単結晶シリコン基板上に付着したダイヤモンド粒子を核として、厚さ３００μｍの多結晶ダイヤモンド層を成長させた。なお、プラズマチャンバー内の圧力を１．５×１０4Ｐａ、マイクロ波の出力を５ｋＷ、単結晶シリコン基板の温度を１０５０℃とした。ここで、既述の方法により、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を測定した。結果を表２に示す。
次に、ＣＭＰ法により多結晶ダイヤモンド層の表面を平坦化した。平坦化後の多結晶ダイヤモンド層の厚さは２９０μｍとした。既述の方法により、多結晶ダイヤモンド層の表面の表面粗さＲａを測定した。測定結果を表２に示す。
次に、多結晶ダイヤモンド層の表面及びＧａＮ基板の表面に、ＣＶＤ法を用いて、それぞれ厚さ１００ｎｍのシリコン酸化膜を形成した。その後、チャンバー内を圧力４０Ｐａの酸素雰囲気下にて、１ＭＨｚで１００Ｗを印加して、加速エネルギー３００ｅＶにて両シリコン酸化膜の表面をプラズマ処理した。その後、シリコン酸化膜を介して、多結晶ダイヤモンド層とＧａＮ層を重ね合わせて、窒素雰囲気下にて５００℃で１時間の熱処理を実施し、多結晶ダイヤモンド層とＧａＮ基板との貼り合わせを試みた。この際の接合可否を表２に示す。
接合可の発明例に関しては、ＧａＮ基板を研削及び研磨して、厚さが１０μｍのＧａＮ層とした。さらに、単結晶シリコン基板を研削及び研磨して除去した。このようにして、厚さ２９０μｍの多結晶ダイヤモンド層上に厚さが１０μｍのＧａＮ層が積層された多結晶ダイヤモンド自立基板を得た。ＧａＮ層の断面をＴＥＭにて観察したところ、表２に示すように、転位は観察されなかった。
Figure 0007115297000002
Ｎｏ．１～５の結果から明らかなとおり、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっていれば、プラズマ接合法によって多結晶ダイヤモンド層とＧａＮ基板とを貼り合わせ接合できた。
（実施例３：プラズマ接合法）
多結晶ダイヤモンド層の表面にはシリコン酸化膜を形成せず、ＧａＮ基板の表面にのみ、ＣＶＤ法を用いて厚さ１００ｎｍのシリコン酸化膜を形成したこと以外は、実施例２と同様の実験を行った。この際の接合可否を表３に示す。
接合可の発明例に関しては、ＧａＮ基板を研削及び研磨して、厚さが１０μｍのＧａＮ層とした。さらに、単結晶シリコン基板を研削及び研磨して除去した。このようにして、厚さ２９０μｍの多結晶ダイヤモンド層上に厚さが１０μｍのＧａＮ層が積層された多結晶ダイヤモンド自立基板を得た。ＧａＮ層の断面をＴＥＭにて観察したところ、表３に示すように、転位は観察されなかった。
Figure 0007115297000003
Ｎｏ．１～５の結果から明らかなとおり、多結晶ダイヤモンド層の表面における結晶粒の最大粒径を多結晶ダイヤモンド層の厚さで割った値が０．２０以下になっていれば、プラズマ接合法によって多結晶ダイヤモンド層とＧａＮ基板とを貼り合わせ接合できた。
（実施例４）
直径が２インチ、厚さが３ｍｍ、抵抗率が１０Ω・ｃｍで、酸素濃度が３．０×１０17ａｔｏｍｓ／ｃｍ3の単結晶シリコン基板を用意した。単結晶シリコン基板上に、ＭＯＣＶＤ法を用いてトリメチルガリウムガスとアンモニアガスを流し、１１００℃にて、厚さ１０μｍのＧａＮ層を形成した。次に、公知の傷付け法によって、ＧａＮ層の表面にダイヤモンド粒子を埋め込んだ。すなわち、平均粒径１μｍのダイヤモンド粒子を含有する溶液中で、単結晶シリコン基板を超音波洗浄することによって、ＧａＮ層の表面にダイヤモンド粒子を埋め込んだ。次に、実施例１，２と同様の条件で、マイクロ波プラズマＣＶＤ法を用いて、ＧａＮ層上に埋め込んだダイヤモンド粒子を核として、厚さ３００μｍの多結晶ダイヤモンド層を成長させた。
さらに、単結晶シリコン基板を研削及び研磨して除去した。このようにして、厚さ３００μｍの多結晶ダイヤモンド層上に厚さが１０μｍのＧａＮ層が積層された多結晶ダイヤモンド自立基板を得た。しかしながら、ＧａＮ層の断面をＴＥＭにて観察したところ、転位が観察された。
本発明の多結晶ダイヤモンド自立基板の製造方法によれば、真空常温接合法又はプラズマ接合法を用いて高品質な化合物半導体層が積層された多結晶ダイヤモンド自立基板を製造することが可能である。
１００，２００ 多結晶ダイヤモンド自立基板
１０ 単結晶シリコン基板
１２ ダイヤモンド粒子含有液膜
１４ ダイヤモンド粒子
１６ 多結晶ダイヤモンド層
１６Ａ 多結晶ダイヤモンド層の表面
１８ ＳＰ2領域
２０ 化合物半導体基板
２０Ａ 化合物半導体基板の表面
２２ アモルファス層
２４，２４Ａ，２４Ｂ 酸化膜
２６ 化合物半導体層
３０ 貼り合わせ基板
４０ 貼り合わせ基板
５０ 真空常温接合装置
５１ プラズマチャンバー
５２ ガス導入口
５３ 真空ポンプ
５４ パルス電圧印加装置
５５Ａ，５５Ｂ ウェーハ固定台

Claims (12)

  1. 酸素濃度が５×１０ １７ ａｔｏｍｓ／ｃｍ ３ 以下である単結晶シリコン基板上にダイヤモンド粒子を付着させる付着工程と、
    前記ダイヤモンド粒子を核として、化学気相成長法により、前記単結晶シリコン基板上に厚さが１００μｍ以上の多結晶ダイヤモンド層を成長させ、その際、該多結晶ダイヤモンド層の表面における結晶粒の最大粒径を前記多結晶ダイヤモンド層の厚さで割った値を０．２０以下とする工程と、
    前記多結晶ダイヤモンド層の表面を平坦化する平坦化工程と、
    その後、真空常温接合法又はプラズマ接合法により、前記多結晶ダイヤモンド層に化合物半導体基板を貼り合わせて、貼り合わせ基板を得る工程と、
    その後、前記化合物半導体基板を減厚して、化合物半導体層とする工程と、
    前記貼り合わせ基板から前記単結晶シリコン基板を除去して、前記多結晶ダイヤモンド層が、前記化合物半導体層の支持基板として機能する多結晶ダイヤモンド自立基板を得る工程と、
    を有することを特徴とする多結晶ダイヤモンド自立基板の製造方法。
  2. 前記真空常温接合法は、
    前記多結晶ダイヤモンド層の表面及び前記化合物半導体基板の表面に、真空常温下でイオンビーム又は中性原子ビームを照射して、前記両方の表面を活性化面とする工程と、
    引き続き真空常温下で、前記両方の活性化面を接触させることで、前記多結晶ダイヤモンド層と前記化合物半導体基板とを貼り合わせる工程と、
    を有する、請求項１に記載の多結晶ダイヤモンド自立基板の製造方法。
  3. 前記プラズマ接合法は、
    （ｉ）前記多結晶ダイヤモンド層の表面に厚さ１００ｎｍ以上１μｍ以下のシリコン酸化膜を形成すること、及び、（ｉｉ）前記化合物半導体基板の表面に厚さ１００ｎｍ以上１μｍ以下のシリコン酸化膜を形成する、又は、前記化合物半導体基板を熱酸化して、その表層部に厚さ１００ｎｍ以上１μｍ以下の酸化膜を形成すること、の少なくとも一方を行う工程と、
    酸素、窒素、水素及びアルゴンの１種類以上からなる雰囲気下で、前記シリコン酸化膜及び前記酸化膜の表面と、前記多結晶ダイヤモンド層の表面及び前記化合物半導体基板の表面のうち前記シリコン酸化膜及び前記酸化膜が形成されていない表面をプラズマ処理する工程と、
    前記シリコン酸化膜及び前記酸化膜を介して、前記多結晶ダイヤモンド層と前記化合物半導体基板とを重ね合わせて、雰囲気温度が３００℃以上１０００℃以下の熱処理を行うことで、前記多結晶ダイヤモンド層と前記化合物半導体基板とを貼り合わせる工程と、
    を有する、請求項１に記載の多結晶ダイヤモンド自立基板の製造方法。
  4. 前記付着工程は、前記単結晶シリコン基板上に平均粒径が５０ｎｍ以下のダイヤモンド粒子を含有する溶液を塗布し、その後、前記単結晶シリコン基板に熱処理を施すことにより行う、請求項１～３のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  5. 前記溶液中の前記ダイヤモンド粒子が負電荷に帯電している、請求項４に記載の多結晶ダイヤモンド自立基板の製造方法。
  6. 前記熱処理では、前記単結晶シリコン基板の温度を１００℃未満に１分以上３０分以下保持する、請求項４又は５に記載の多結晶ダイヤモンド自立基板の製造方法。
  7. 前記平坦化工程では、前記多結晶ダイヤモンド層の表面粗さＲａを３ｎｍ以下とする、請求項１～６のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  8. 前記化合物半導体基板は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなる、請求項１～７のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  9. 前記化合物半導体層の厚さを１μｍ以上５００μｍ以下とする、請求項１～８のいずれか一項に記載の多結晶ダイヤモンド自立基板の製造方法。
  10. 厚さが１００μｍ以上の多結晶ダイヤモンド層からなる支持基板と、
    前記多結晶ダイヤモンド層の表面上に形成された化合物半導体層と、
    を有し、前記多結晶ダイヤモンド層の表面における結晶粒の最大粒径を前記多結晶ダイヤモンド層の厚さで割った値が０．２０以下であり、
    前記多結晶ダイヤモンド層の表面と前記化合物半導体層との間に、合計厚さが２ｎｍ以上１０ｎｍ以下の、ダイヤモンドのアモルファス層及び前記化合物半導体層を構成する化合物半導体のアモルファス層を有することを特徴とする多結晶ダイヤモンド自立基板。
  11. 前記化合物半導体層は、ＧａＮ、ＡｌＮ、ＩｎＮ、ＳｉＣ、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＭｇＯ、ＺｎＯ、ＣｄＯ、ＧａＡｓ、ＧａＰ、ＧａＳｂ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、又はＳｉＧｅからなる、請求項１０に記載の多結晶ダイヤモンド自立基板。
  12. 前記化合物半導体層の厚さが１μｍ以上５００μｍ以下である、請求項１０又は１１に記載の多結晶ダイヤモンド自立基板。
JP2018241750A 2018-12-25 2018-12-25 多結晶ダイヤモンド自立基板及びその製造方法 Active JP7115297B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018241750A JP7115297B2 (ja) 2018-12-25 2018-12-25 多結晶ダイヤモンド自立基板及びその製造方法
DE112019006396.0T DE112019006396B4 (de) 2018-12-25 2019-09-25 Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
PCT/JP2019/037652 WO2020137052A1 (ja) 2018-12-25 2019-09-25 多結晶ダイヤモンド自立基板及びその製造方法
CN201980086235.8A CN113557588B (zh) 2018-12-25 2019-09-25 多晶金刚石自立基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018241750A JP7115297B2 (ja) 2018-12-25 2018-12-25 多結晶ダイヤモンド自立基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020102598A JP2020102598A (ja) 2020-07-02
JP7115297B2 true JP7115297B2 (ja) 2022-08-09

Family

ID=71127916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018241750A Active JP7115297B2 (ja) 2018-12-25 2018-12-25 多結晶ダイヤモンド自立基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP7115297B2 (ja)
CN (1) CN113557588B (ja)
DE (1) DE112019006396B4 (ja)
WO (1) WO2020137052A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111850334B (zh) * 2020-07-17 2022-03-08 苏州思珀利尔工业技术有限公司 聚晶金刚石微粉的制备方法、聚晶金刚石微粉及应用
CN112376034B (zh) * 2020-10-26 2021-09-07 北京科技大学 一种带光学增透膜的金刚石制备方法
JP7424274B2 (ja) * 2020-11-11 2024-01-30 株式会社Sumco 貼り合わせウェーハ及び貼り合わせウェーハの製造方法
JP7480699B2 (ja) * 2020-12-24 2024-05-10 株式会社Sumco 多結晶ダイヤモンド自立基板を用いた積層基板及びその製造方法
CN112760612B (zh) * 2020-12-28 2022-07-01 吉林工程技术师范学院 一种自支撑纳米针多孔金刚石的制备方法
CN113113306B (zh) * 2021-04-08 2024-05-28 绍兴同芯成集成电路有限公司 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺
WO2024004314A1 (ja) * 2022-06-30 2024-01-04 日本碍子株式会社 複合基板および１３族元素窒化物エピタキシャル成長用基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049868A (ja) 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
JP2018074172A (ja) 2013-09-02 2018-05-10 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体
WO2018143344A1 (ja) 2017-02-02 2018-08-09 三菱電機株式会社 半導体製造方法および半導体製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140131549A (ko) 2012-02-29 2014-11-13 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 다이아몬드상의 질화갈륨 웨이퍼 및 제조 장치 및 제조 방법
JP6049571B2 (ja) 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
WO2015199180A1 (ja) * 2014-06-25 2015-12-30 住友電気工業株式会社 ダイヤモンド基板の製造方法、ダイヤモンド基板、及び、ダイヤモンド複合基板
JP6257575B2 (ja) * 2015-11-25 2018-01-10 株式会社アライドマテリアル 半導体パッケージ、及び半導体装置
JP2019153603A (ja) * 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法
JP6604300B2 (ja) * 2016-10-14 2019-11-13 株式会社Ｓｕｍｃｏ シリコン接合ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074172A (ja) 2013-09-02 2018-05-10 アールエフエイチアイシー コーポレイション 基板近傍の熱伝導性が改善された多結晶性ｃｖｄダイヤモンドを含む半導体デバイス構造体
JP2018049868A (ja) 2016-09-20 2018-03-29 住友電気工業株式会社 半導体積層構造体および半導体デバイス
WO2018143344A1 (ja) 2017-02-02 2018-08-09 三菱電機株式会社 半導体製造方法および半導体製造装置

Also Published As

Publication number Publication date
CN113557588A (zh) 2021-10-26
DE112019006396T5 (de) 2021-09-02
WO2020137052A1 (ja) 2020-07-02
DE112019006396B4 (de) 2022-11-24
CN113557588B (zh) 2024-05-31
JP2020102598A (ja) 2020-07-02

Similar Documents

Publication Publication Date Title
JP7115297B2 (ja) 多結晶ダイヤモンド自立基板及びその製造方法
US10658227B2 (en) Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
TWI721223B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
US10312134B2 (en) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
EP3352198A1 (en) SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
WO2016036792A1 (en) Method of manufacturing high resistivity silicon-on-insulator substrate
KR20150070161A (ko) 나노카본막의 제작 방법 및 나노카본막
JP2023519165A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
WO2020129371A1 (ja) 多結晶ダイヤモンド自立基板の製造方法
JP6772995B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
EP3656896A1 (en) Method for producing diamond laminated silicon wafer, and diamond laminated silicon wafer
JP2023502571A (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
TW201909289A (zh) 絕緣體上半導體結構的製造方法
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JP2023085098A (ja) 積層ウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R150 Certificate of patent or registration of utility model

Ref document number: 7115297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150