JP2023519165A - ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 - Google Patents

ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 Download PDF

Info

Publication number
JP2023519165A
JP2023519165A JP2022554314A JP2022554314A JP2023519165A JP 2023519165 A JP2023519165 A JP 2023519165A JP 2022554314 A JP2022554314 A JP 2022554314A JP 2022554314 A JP2022554314 A JP 2022554314A JP 2023519165 A JP2023519165 A JP 2023519165A
Authority
JP
Japan
Prior art keywords
substrate
carrier
layer
manufacturing
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022554314A
Other languages
English (en)
Inventor
ヒューゴ ビアード，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023519165A publication Critical patent/JP2023519165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、ＳｉＣでできたキャリア基板の上に配置された、単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法に関し、方法は、ａ）単結晶ＳｉＣでできたドナー基板を用意するステップと、ｂ）埋め込まれた脆い平面をドナー基板に形成するステップと、ｃ）複数の結晶性キャリア層を形成するための連続するｎ個のステップであり、ｎ個の結晶性キャリア層がドナー基板のおもて面に互いに連続的に配置されてキャリア基板を形成し、個々の形成ステップが、アモルファスＳｉＣ基質によって形成されるキャリア層を形成するために、直接液体注入化学気相堆積を施すステップと、結晶性キャリア層を形成するために、キャリア層に結晶化熱処理を施すステップとを含む、ステップと、ｄ）キャリア基板上の薄層を備える複合構造とドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップとを含む。【選択図】 図２ｄ

Description

本発明は、超小型電子コンポーネントのための半導体材料の分野に関する。本発明は、特に、炭化ケイ素でできたキャリア基板の上に単結晶炭化ケイ素でできた薄層を備える複合構造を製造するための方法に関する。
ここ数年、炭化ケイ素（ＳｉＣ）に対する関心が著しく高まっているが、それは、この半導体材料がエネルギーを処理する能力を高めることができることによるものである。ＳｉＣは、特に電気車両などの電子工学における上昇分野のニーズに合致する革新的電力デバイスを製造するためにますます広範囲に使用されている。
単結晶炭化ケイ素に基づく電力デバイス及び統合電力供給システムは、ケイ素でできた従来の電力デバイス及び統合電力供給システムと比較すると、はるかに高い電力密度を管理することができ、その管理は、より小さい能動ゾーン寸法で実施することができる。ＳｉＣ上の電力デバイスの寸法をさらに制限するためには、横方向の構成要素の代わりに垂直方向の構成要素を製造することが有利である。そのためには、ＳｉＣ構造は、前記ＳｉＣ構造のおもて面に配置された電極と裏面に配置された電極との間の垂直方向の電気伝導を可能にしなければならない。
しかしながら超小型電子工学産業のために意図された単結晶ＳｉＣ基板は依然として高価であり、大きいサイズで供給することが困難である。したがって薄層転写解決法を利用して、単結晶ＳｉＣの薄層を典型的に備える複合構造をそれほどには高価ではないキャリア基板の上に製造することが有利である。よく知られている薄層転写解決法の１つは、軽いイオンの注入に基づき、直接接合による組立てに基づくスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスである。このようなプロセスにより、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）でできたキャリア基板との直接接触でｃ－ＳｉＣドナー基板から取り出された、単結晶ＳｉＣ（ｃ－ＳｉＣ）でできた薄層を備える複合構造を製造することができ、また、垂直方向の電気伝導を可能にすることができる。しかしながらｃ－ＳｉＣ及びｐ－ＳｉＣでできた２つの基板の間の分子接着によって高品質の直接接合を達成することは、前記基板の表面状態及び粗さの管理が複雑であるため、依然として困難である。
このプロセスに由来する様々な方法もまた、先行技術から知られている。例えばＦ． Ｍｕらの（ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ、８６（５）、３－２１、２０１８）は、アルゴンを使用したボンバードメントによって組み立てられる表面を活性化した後の直接接合を実現しており（ＳＡＢ：「表面活性化接合（Ｓｕｒｆａｃｅ Ａｃｔｉｖａｔｉｏｎ Ｂｏｎｄｉｎｇ）」）、接合に先立つこのような処理は、極めて高い密度のサイド結合を生成し、この極めて高い密度のサイド結合は組立て界面に共有結合の形成を促進し、したがって高い接合エネルギーの形成を促進する。しかしながらこの方法には、単結晶ＳｉＣドナー基板の表面にアモルファス層を生成する欠点があり、このアモルファス層は、ｃ－ＳｉＣでできた薄層とｐ－ＳｉＣでできたキャリア基板との間の垂直方向の電気伝導に負の影響を及ぼす。
この問題を解決するための解決法が提案されており、特に欧州特許第３１６８８６２号では、アモルファス層の電気特性を回復するために、前記アモルファス層へのドーパント種の注入を包含している。この手法の主な欠点は、この手法の複雑性であり、したがってそのコストである。
また、米国特許第８４３６３６３号が知られており、この特許は、金属キャリア基板の上に配置された、ｃ－ＳｉＣでできた薄層を備えた複合構造を製造するための方法を記述しており、この複合構造の熱膨張係数は薄層の熱膨張係数に一致している。この製造方法は、
埋め込まれた脆い平面をｃ－ＳｉＣドナー基板の中に形成するステップであり、前記埋め込まれた脆い平面とドナー基板の前方表面との間の薄層の範囲を定める、ステップと、
補強体として作用するよう、十分な厚さを有するキャリア基板を形成するために、例えばタングステン又はモリブデンの金属の層をドナー基板の前方表面に堆積させるステップと、
一方では、金属キャリア基板と、ｃ－ＳｉＣでできた薄層とを備える複合構造を形成し、他方ではｃ－ＳｉＣでできたドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップと
を含む。
しかしながらこのような製造方法は、キャリア基板を形成している材料がｐ－ＳｉＣであって、１２００℃（ｐ－ＳｉＣを製造するための通常の温度）より高い温度での堆積を必要とする場合は両立しない。とりわけ、これらの高い温度では、埋め込まれた脆い平面に存在する空洞の成長動力学がｐ－ＳｉＣ層の成長動力学よりも速く、空洞と垂直方向に整列した層の変形に関連するふくれが出現し始めるまで、補強効果のために必要な厚さに達しない。
使用される層転写技法に無関係に、極めて高い品質の薄いｃ－ＳｉＣ層を備える複合構造を提供する問題、特に、拡張された欠陥がない（又は極めて低い密度の欠陥を有する）追加問題が生じ、これらは、前記薄層の上に製造されることが意図された電力デバイスの性能品質及び信頼性に影響を及ぼす原因になっている。
本発明は、先行技術の解決法に対する代替解決法に関し、上で言及した欠点を完全に、又は部分的に克服することを対象としている。本発明は、特に、ＳｉＣでできた、より低品質のキャリア基板の上に、ｃ－ＳｉＣでできた高品質の薄層を備える複合構造を製造するための方法に関する。
本発明は、炭化ケイ素でできたキャリア基板の上に配置された、単結晶炭化ケイ素でできた薄層を備える複合構造を製造するための方法に関し、方法は、
ａ）単結晶炭化ケイ素でできたドナー基板を用意するステップと、
ｂ）埋め込まれた脆い平面を形成するためにドナー基板に軽い種をイオン注入するステップであり、埋め込まれた脆い平面が前記埋め込まれた脆い平面と前記ドナー基板の自由表面との間の薄層の範囲を定める、ステップと、
ｃ）複数の結晶性キャリア層を形成するための連続するｎ個のステップであり、ｎは２以上であり、ｎ個の結晶性キャリア層がドナー基板のおもて面に互いに連続的に配置されてキャリア基板を形成し、個々の形成するステップが、
キャリア層を形成するために、９００℃未満の温度で直接液体注入化学気相堆積を施すステップであって、前記キャリア層が少なくとも部分的にアモルファスＳｉＣ基質によって形成され、２００ミクロン以下の厚さを有する、ステップと、
結晶性キャリア層を形成するために、１０００℃以下の温度でキャリア層に結晶化熱処理を施すステップと
を含む、ステップと、
ｄ）一方では、薄層を備える複合構造をキャリア基板の上に形成し、他方ではドナー基板の残りの部分を形成するために、埋め込まれた脆い平面に沿って分離するステップと
を含む。
単独で捉えた本発明の他の有利な非制限の特徴によれば、又は技術的に達成可能な任意の組合せによれば、
方法は、複合構造に（１つ又は複数の）機械的及び／又は化学的処理を施すステップｅ）であり、キャリア基板の自由面、複合構造の裏面及び／又は薄層の自由面、複合構造のおもて面に（１つ又は複数の）処理が施される、ステップｅ）を含み、
ステップｅ）が、複合構造のおもて面及び裏面を同時にメカノケミカル研磨するステップを含み、
ステップｃ）とステップｄ）との間で、キャリア基板の自由面に化学エッチング、機械研削及び／又はメカノケミカル研磨が施され、
堆積される個々のキャリア層の厚さは１００ミクロン以下、さらには５０ミクロン未満、或いはさらには１０ミクロン未満であり、
ステップｃ）の堆積が１００℃と８００℃との間の温度で実施され、さらには２００℃と６００℃との間の温度で実施されることが好ましく、
ステップｃ）の堆積が１トルと５００トルとの間の圧力で実施され、
ステップｃ）の堆積中に使用される先駆体が、ポリシリルエチレン及びジシラブタンから選択され、
ステップｃ）が、複数の結晶性キャリア層を形成するための連続するｎ個のステップを含み、ｎは３と数十との間であり、
ステップａ）は、単結晶炭化ケイ素でできた初期基板を用意するステップａ’）、及びドナー基板を形成するために、初期基板の上に単結晶炭化ケイ素ドナー層をエピタキシャル成長させるステップａ’’）を含み、ドナー層は、初期基板の結晶欠陥の密度より低い結晶欠陥の密度を有し、
ステップａ’）が、初期基板の基底面転位欠陥を貫通刃状転位欠陥に変換するために、初期基板の上に単結晶変換層を形成するステップを含み、
エピタキシャル成長ステップａ’’）が、１５００℃と１６５０℃との間であることが好ましい１２００℃より高い温度で実施され、
分離するステップｄ）が、ステップｃ）の結晶化熱処理の温度以上の温度で実施され、
方法は、初期基板として、又はドナー基板として再使用するために、ドナー基板の残りの部分を再生するステップを含む。
本発明の他の特徴及び利点は、添付の図を参照して与えられる、本発明についての以下の詳細な説明から明らかになるであろう。
本発明による製造方法に従って製造される複合構造を示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。 本発明による製造方法のステップを示す図である。
説明においては、同じタイプの要素に対しては図の同じ参照数表示を使用することができる。図は略図であり、読みやすくするためにスケール通りではない。特に、ｚ軸線に沿った層の厚さは、ｘ軸線及びｙ軸線に沿った横方向の寸法に対してスケール通りではなく、互いに対する層の相対厚さも図ではスケール通りではない。
発明は、炭化ケイ素でできたキャリア基板２０の上に配置された、単結晶炭化ケイ素でできた薄層１０を備える複合構造１（図１）を製造するための方法に関する。キャリア基板２０は多結晶であることが有利である（「ｐ－ＳｉＣ」を使用して多結晶ＳｉＣが参照される）。
方法は、最初に、単結晶炭化ケイ素でできたドナー基板１１１を用意するステップａ）を含む。説明の残りの部分全体を通して、「ｃ－ＳｉＣ」を使用して単結晶炭化ケイ素が参照される。
ドナー基板１１１は、直径が１００ｍｍ、１５０ｍｍ又は２００ｍｍ、さらには３００ｍｍ、さらには４５０ｍｍであり、典型的な厚さが３００ミクロンと８００ミクロンとの間であるウェーハの形態であることが好ましい。ドナー基板１１１は、おもて面１１ａ及び裏面１１ｂを有している。おもて面１１ａの表面粗さは、２０ミクロン×２０ミクロンの走査で原子間力顕微鏡法（ＡＦＭ）で測定して、１ｎｍ Ｒａ（平均粗さ）未満になるように選択されることが有利である。
有利な実施形態によれば、ステップａ）は、単結晶炭化ケイ素でできた初期基板１１を用意するステップａ’）を含む。方法は、次に、ドナー基板１１１を形成するために、初期基板１１の上に単結晶炭化ケイ素ドナー層１１０をエピタキシャル成長させるステップａ’’）を含む（図２ａ）。エピタキシャル成長ステップは、ドナー層１１０が初期基板１１の結晶欠陥密度未満の結晶欠陥密度を有するように実施される。
例えばｃ－ＳｉＣでできた初期基板１１は、４Ｈ又は６Ｈポリタイプの初期基板１１であってもよく、オフカット角は、＜１１－２０＞結晶軸線に対して４．０°±０．５°未満であり、貫通転位（マイクロパイプ）密度は５／ｃｍ２以下、さらには１／ｃｍ２未満である。ドープされたＮ（窒素）型では、初期基板１１は、０．０１５オームｃｍと０．０３０オームｃｍとの間の抵抗率を有していることが好ましい。言うまでもなく、ドーパントは窒素以外のドーパントであってもよく、ドーピングは、任意選択でＰ型のドーピングであってもよい。低い密度、典型的には３０００／ｃｍ２以下の基底面転位（ＢＰＤ）欠陥を有する初期基板１１を選択することができる。１５００／ｃｍ２程度のＢＰＤ密度を有するｃ－ＳｉＣ基板を合理的に利用可能であり、ｃ－ＳｉＣ基板の供給を容易にすることができる。
本発明の方法の結果として、複合構造１のｃ－ＳｉＣ薄層１０が形成されることになるドナー層１１０の場合、前記薄層１０の上に製造されることが意図された垂直方向の構成要素に対して要求される仕様に合致するために、優れた結晶品質を有することが有利である。これは、様々なタイプの拡張された欠陥がｃ－ＳｉＣでできた層又は基板に存在することによるものである。これらの拡張された欠陥は、構成要素の性能品質及び信頼性に影響を及ぼし得る。特に、Ｓｈｏｃｋｌｅｙ積層欠陥（即ちＳＳＦ）は、電子－正孔対を再結合するためのエネルギーを利用することができる場合、転位から拡張されるため、バイポーラ構成要素の場合、ＢＰＤタイプの欠陥は致命的である。構成要素の能動領域の内側のＳＳＦ積層欠陥の拡大は、構成要素の通過状態抵抗の増加をもたらす。
したがって１／ｃｍ２以下のＢＰ欠陥密度を有するためにｃ－ＳｉＣドナー層１１０が製造される。
そのために、エピタキシャル成長ステップａ’’）は、１５００℃と１６５０℃との間であることが好ましい１２００℃より高い温度で実施される。使用される先駆体は、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）であり、キャリアガスは、アルゴンを有する、又はアルゴンを有さない水素であってもよい。
ＢＰＤ欠陥の含有量が少ないドナー層１１０は、初期基板１１に存在するＢＰＤ欠陥の貫通刃状転位（ＴＥＤ）への変換を支持することによって得られる。
特定の実施形態によれば、ステップａ’’）は、初期基板１１のＢＰＤ欠陥のＴＥＤ欠陥への変換を最大化するために、ｃ－ＳｉＣでできていることが好ましい単結晶変換層１３を形成するステップを含む（図３ａ）。そのためには、速い成長速度（典型的には５μｍ／ｈより速い成長速度）を達成するために、初期ｃ－ＳｉＣ基板１１に対しては４°に近い小さい切断角を選択して、エピタキシャル成長の前に実施されるｉｎ ｓｉｔｕエッチングを多くすることが有利であり、最後に、先駆体ストリームにおけるＣ／Ｓｉ比率が１に近い単結晶変換層１３のための成長条件を選択することが有利である。
次に、前記変換層１３の上のドナー層１１０のエピタキシャル成長を実施することができる（図３ｂ）。この特定の実施形態によれば、１／ｃｍ２以下、さらには０．１／ｃｍ２未満のＢＰＤ欠陥密度を有するｃ－ＳｉＣドナー層１１０を得ることも可能である。さらに、本発明による方法の結果として、バイポーラ劣化の確率（ＢＰＤ／ＴＥＤ変換点の下で正孔が到達する確率）は無視することができ（０．１％未満）、単結晶変換層１３は、複合構造１に転写されることは意図されていない。バイポーラ劣化の低減を目的としている先行技術は、変換層と能動層の間に再結合層（１Ｅ１８ａｔ／ｃｍ３を超える窒素ドープ層）を組み込むことからなっている。この層は、１０μｍの厚さ及び５Ｅ１８／ｃｍ３を超える濃度と引き換えに、この再結合層を含んでいない基本構造に対して、正孔が存在する確率を０．１％まで小さくすることができる。本発明では単結晶変換層１３は転写されないため、バイポーラ劣化の核化点（ＢＰＤ－ＴＥＤ変換点又は任意のＢＰＤ点）に正孔が到達する確率は、少なくとも０．１％未満、さらには０％に近い。
初期基板１１のおもて面１１ａに潜在的に存在する、微粒子、金属又は有機汚染物質、或いは固有酸化物層のすべて又は一部を除去することを目的とした、初期基板１１の従来の浄化シーケンス又はエッチングシーケンスは、エピタキシャル成長ステップａ’’）に先立って実施することができ、及び／又はエピタキシャル成長ステップａ’’）に引き続いて実施することができることに留意されたい。
別法としては、ドナー基板１１１は、欠陥密度が低い初期基板１１のみから形成することも可能であり、これは今後の薄層１０の仕様と両立し、この層は、次に、方法の後続するステップの中で以下で説明されるドナー基板１１１から獲得される。
本発明による製造方法は、薄層１０の所望の厚さを表す予め定められた深さまで、ドナー基板１１１に（及び、特に、ドナー層１１０が存在する場合はドナー層１１０に）軽い種をイオン注入するステップｂ）をも含む。この深さは、常に、ドナー層１１０が存在する場合はドナー層１１０の厚さ未満に維持されることに留意されたい。この注入により、埋め込まれた脆い平面１２がドナー基板１１１の中に生成され、埋め込まれた脆い平面１２は、前記埋め込まれた脆い平面１２と前記ドナー基板１１１の自由表面１１ａとの間の薄層１０の範囲を定める（図２ｂ）。
注入される軽い種は、水素、ヘリウム又はこれらの２つの種の共注入であることが好ましい。スマートカット（商標）プロセスを参照して、よく知られているように、これらの軽い種は、ほぼ予め定められた深さに、ドナー基板１１１の自由表面１１ａに対して平行な、即ち図の平面（ｘ，ｙ）に対して平行な薄層中に分散した微小空洞を形成する。この薄層は、簡潔にするために、埋め込まれた脆い平面１２として参照される。
軽い種を注入するためのエネルギーは、ドナー基板１１１中の予め定められた深さに到達するように選択される。
典型的には、水素イオンは、約１００～１５００ｎｍの厚さを有する薄層１０の範囲を定めるために、１０ｋｅＶと２５０ｋｅＶとの間のエネルギーで、５Ｅ１６／ｃｍ２と１Ｅ１７／ｃｍ２との間のドーズ量で注入される。
イオン注入ステップに先立って、ドナー基板１１１の自由面に保護層を堆積させることができることに留意されたい。この保護層は、例えば酸化ケイ素又はチッ化ケイ素などの材料から構成することができる。
本発明による方法は、次に、複数の結晶性キャリア層２０’’を形成するための連続するｎ個のステップであり、ｎは２以上である、ステップを含む。連続する形成するステップの数は３個以上であってもよく、典型的には最大数十個までの範囲であってもよい。
ｎ個の結晶性キャリア層２０’’がドナー基板１１１の自由面１１ａに互いに連続的に配置されてキャリア基板２０を形成する。言い換えると、第１の結晶性キャリア層２０’’はドナー基板１１１のおもて面１１ａと直接接触し、次に、第２の結晶性キャリア層２０’’は第１のキャリア層２０’’と接触し、以下、ｎ個の結晶性キャリア層２０’’に対して同様である（図２ｃ（ｉ）～（ｖｉ））。
個々の形成するステップは直接液体注入化学気相堆積（ＤＬＩ－ＣＶＤ）を含み、堆積した層２０’に対する結晶化熱処理が後続する。
ＤＬＩ－ＣＶＤ堆積は、９００℃未満の温度、好ましくは１００℃と８００℃との間の温度、１００℃と７００℃との間の温度、さらに有利には２００℃と６００℃との間の温度で実施される。堆積チャンバの圧力は１トルと５００トルとの間で定義される。
ＤＬＩ－ＣＶＤ堆積技法は、塩化された先駆体の使用を必要とすることなく、供給される材料（先駆体）と達成される堆積厚さとの間の良好な歩留まりをもたらすことができ、これはコスト及び環境的制約を制限する。
ＤＬＩ－ＣＶＤ堆積は、ジシラブタン先駆体又はポリシリルエチレン先駆体を含み、前記先駆体は純粋な先駆体又は希釈された先駆体であることが好ましい。任意選択で、メチルトリクロロシラン、エチレントリクロロシラン、ジクロロメチルビニルシラン、テトラエチルシラン、テトラメチルシラン、ジエチルメチルシラン、ビストリメチルシリルメタン又はヘキサメチルジシランなどの他の先駆体を使用することも可能である。
ＤＬＩ－ＣＶＤ堆積技法は、部品、例えば鋼又は合金金属の部品にセラミックコーティングを堆積させ、それにより極めて高い温度処理の間、部品を保護するアプリケーションのための、Ｇｕｉｌｈａｕｍｅ Ｂｏｉｓｓｅｌｉｅｒ（２０１３、「Ｄｅｐｏｔ ｃｈｉｍｉｑｕｅ ｅｎ ｐｈａｓｅ ｖａｐｅｕｒ ｄｅ ｃａｒｂｕｒｅｓ ｄｅ ｃｈｒｏｍｅ， ｄｅ ｓｉｌｉｃｉｕｍ ｅｔ ｄ’ｈａｆｎｉｕｍ ａｓｓｉｓｔｅ ｐａｒ ｉｎｊｅｃｔｉｏｎ ｌｉｑｕｉｄｅ ｐｕｌｓｅｅ ［Ｐｕｌｓｅｄ ｌｉｑｕｉｄ ｉｎｊｅｃｔｉｏｎ－ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ ｏｆ ｃｈｒｏｍｉｕｍ， ｓｉｌｉｃｏｎ ａｎｄ ｈａｆｎｉｕｍ ｃａｒｂｉｄｅｓ］」）による論文に記載されている。
本出願人は、全く異なるアプリケーション、即ち製造方法の結果として、超小型電子工学の分野を意図した複合構造１を得るために、ｃ－ＳｉＣドナー基板１１１の上に堆積したキャリア層２０’を形成するためのＤＬＩ－ＣＶＤ堆積を開発した。
堆積したキャリア層２０’は、アモルファスＳｉＣ、及び堆積中に使用された先駆体に由来し、炭素鎖から形成された反応副産物を含むＳｉＣ基質を形成する。さらに、ＳｉＣ基質は、任意選択で結晶性ＳｉＣ粒子を含むことも可能である。
一般に、キャリア層２０’は、２００ミクロン以下、１００ミクロン以下、５０ミクロン以下、１０ミクロン以下、さらには数ミクロン以下の厚さを有する。ＤＬＩ－ＣＶＤ技法は、１０ミクロン／時間以上、さらには５０ミクロン／時間を超える、或いはさらには１００ミクロン／時間を超える堆積速度を有することができることに留意されたい。
堆積する個々のキャリア層２０’の厚さは全く同じにすることができるが、必ずしもその必要はない。一オプションによれば、連続的に堆積されるｎ個のキャリア層２０’の厚さが徐々に厚くなり、これは、構造に存在する層の熱膨張係数の相違による有害な影響を制限することができ、開始時に堆積される、より薄いキャリア層２０’は、厚い層よりも構造において被る制約が少なく（とりわけ、堆積に引き続く結晶化熱処理中に）、熱膨張係数を穏やかな係数に向かって変化させることができ、これは、より厚いキャリア層２０’の後続する堆積のために、より有利である。
別のオプションによれば、連続的に堆積されるｎ個のキャリア層２０’の厚さが徐々に薄くなり、これは、堆積した層２０’を結晶化熱処理している間に生成されるクラックの大きさを徐々に小さくする利点を有することができ、この処理については、この説明の中で追って詳細に説明される。
ステップｃ）は、ドナー基板１１１とキャリア基板２０との間に非絶縁界面を画定することを対象としていることが有利であることに留意されたい。言い換えると、ステップｃ）は、最終複合構造１では、ドナー基板１１１と第１のキャリア基板２０との間の界面が導電性であるように実施され、その目的は、１ミリオームｃｍ２未満であることが好ましい固有界面抵抗を得ることである。界面の導電率を保証するためには、ウェットルート又はドライルートによって、ＨＦ（フッ化水素酸）脱酸によって、ドナー基板１１１の自由面１１ａに存在する固有酸化物の除去が実施されることが有利である。別法としては、ＤＬＩ－ＣＶＤ堆積中にドーパント種を導入することにより、第１のキャリア層２０’のうちの最初に堆積される少なくとも数ナノメートルの過剰ドーピングを実施できることが有利である。一般に、ステップｃ）のｎ回の堆積中に、キャリア基板２０に対する目標とするドーピングレベル及び導電率に従ってドーパント種を（様々なドーズ量で）導入することができることに留意されたい。
また、脱酸に先立って、及び／又は第１のキャリア層２０’の形成に先立ってドナー基板１１１に浄化シーケンスを施し、ドナー基板１１１の自由面に潜在的に存在する、微粒子、金属又は有機汚染物質のすべて又は一部を除去することが有利である。
ＤＬＩ－ＣＶＤ堆積の後、ステップｃ）は、結晶性キャリア層２０’’を形成するために、１０００℃以下の温度でキャリア層２０’に結晶化熱処理を施すステップを含む。熱処理の温度は、例えば９５０℃又は９００℃或いは８００℃であってもよい。
アニール雰囲気は、とりわけ、アルゴン、窒素、水素、ヘリウム又はこれらのガスの混合物などのガスを含むことができる。このようなアニールは、キャリア層２０’から水素を除去する効果、及び多結晶ＳｉＣの形態のＳｉＣ基質の結晶化をもたらす効果を有する。
複数の構造を同時に処理する（バッチアニール）ための従来の炉を使用して結晶化熱処理を実施することができる。この場合、処理の典型的な継続期間は数分と数時間との間である。
結晶化熱処理は、別法として、急速熱処理（ＲＴＰ）炉で実施することも可能である。典型的なアニール時間は数秒と数分との間である。
最後に、数分程度の典型的な時間にわたってＤＬＩ堆積チャンバでｉｎ ｓｉｔｕで結晶化熱処理を実施することをも想定することができる。
堆積されるキャリア層２０’の厚さを比較的薄くすることにより、速やかに結晶化させることができ、これは、結晶化熱処理の熱履歴がドナー基板１１１の埋め込まれた脆い平面１２の空洞の過剰成長の原因になることを防止する。例えば厚さが１０ミクロンのキャリア層２０’の場合、８００℃における１０分間の結晶化熱処理を施すことができ、このような熱履歴は、ドナー基板１１１の埋め込まれた脆い平面１２に存在する空洞の臨界密度及び大きさ（埋め込まれた脆い平面１２に沿った気泡化又は自発的分離）を超えるには不十分である。
個々のキャリア層２０’の結晶化は、結晶性キャリア層２０’’の機械的及び電気的品質に影響を及ぼす、結晶性キャリア層２０’’のクラック２の原因になることがしばしばであることに留意することは重要である。本発明による方法が結晶性キャリア層２０’’を形成するための連続するステップを想定しているのはそのためである。
図２ｃ（ｉ）から分かるように、第１のキャリア層２０’は、第１のＤＬＩ－ＣＶＤ堆積の間にドナー基板１１１の上に堆積される。次に、このスタックに第１の結晶化熱処理が施され、ポリ－ＳｉＣの形態の第１の結晶性キャリア層２０’’への第１のキャリア層２０’の変換、及び前記結晶性層２０’’におけるクラック２の出現をもたらす（図２ｃ（ｉｉ））。
次に、第１の結晶性キャリア層２０’’の自由表面（図２ｃ（ｉｉｉ））及びとりわけクラック２に第２のＤＬＩ－ＣＶＤ堆積が実施され、これはしたがって第２の表層キャリア層２０’、及び前記第２の層２０’と同じ材料（少なくとも部分的にアモルファスＳｉＣ基質）が充填されたクラック２’をも与える。このスタックに第２の結晶化熱処理が施され、ｐ－ＳｉＣの形態の第２の結晶性キャリア層２０’’への第２のキャリア層２０’の変換、及び前記第２の結晶性層２０’’におけるクラック２の出現をもたらす（図２ｃ（ｉｖ））。第１の結晶性キャリア層２０’’のクラック２’’に存在するＳｉＣ基質もｐ－ＳｉＣの形態で結晶化し、前記第１の層２０’’の初期表層クラック２を直すことができる。
次に、第２の結晶性キャリア層２０’’の自由表面（図２ｃ（ｖ））及びとりわけ出現するクラック２に第３のＤＬＩ－ＣＶＤ堆積を実施することができ、これはしたがって第３のキャリア層２０’、及び前記第３の層２０’と同じ材料が充填されたクラック２’をも与える。このスタックに第３の結晶化熱処理が施され、ｐ－ＳｉＣの形態の第３の結晶性キャリア層２０’’への第３のキャリア層２０’の変換、及び前記第３の結晶性層２０’’におけるクラック２の出現をもたらす（図２ｃ（ｖｉ））。第２の結晶性キャリア層２０’’のクラック２’’に存在するＳｉＣ基質もｐ－ＳｉＣの形態で結晶化し、前記第２の層の初期クラック２を直すことができる。
ｎ回のＤＬＩ－ＣＶＤ堆積は、ｎ回の結晶化アニール操作と同様、異なる温度で実施することができることに留意されたい。
方法は、結晶性キャリア層２０’’を形成するための少なくとも２つの連続するステップを含む。一例として図２ｃ（ｉ）～（ｖｉ）はそれらのうちの３つを示したものであるが、結晶性キャリア層２０’’の重畳によって形成されたキャリア基板２０が得られるまで、２回と１０回との間、さらには数十回の連続する堆積及び結晶化ステップを実施することを完全に想定することができる。
ステップｃ）の堆積パラメータ及び結晶化アニールパラメータは、前記キャリア基板２０が、
良好な導電率、即ち０．０３オームｃｍ未満、さらには０．０１オームｃｍ未満の導電率を有し、
高い熱伝導率、即ち１５０Ｗ．ｍ－１．Ｋ－１以上、さらには２００Ｗ．ｍ－１．Ｋ－１以上の熱伝導率を有し、
及び、薄層１０の熱膨張係数に近い熱膨張係数、即ち典型的には室温で３．８Ｅ－６／Ｋと４．２Ｅ－６／Ｋとの間の熱膨張係数を有する
ように決定される。
これらの特性を得るためには、キャリア基板２０にねらいを定めた以下の構造的特徴、即ち多結晶構造、３Ｃ ＳｉＣタイプの粒子、１１１配向、基板の主平面における平均サイズ１～５０μｍ、０．０３オームｃｍ以下、さらには０．０１オームｃｍ以下の最終抵抗率のためのＮ型ドーピングであることが好ましい。
ステップｃ）の結果として、キャリア基板２０は、後続する分離するステップｄ）を実施するための十分な厚さを有し、有利には複合構造１のための所望の厚さを有する。したがってキャリア基板２０の厚さは、１０ミクロン以上、５０ミクロン以上、さらには１００ミクロン以上にすることができる。
ステップｃ）によって得られたスタック２１１は、ドナー基板１１１の上に配置されたキャリア基板２０を備えている。
本発明による方法は、次に、一方では複合構造１を形成し、他方ではドナー基板の残りの部分１１１’を形成するために、埋め込まれた脆い平面１２に沿って分離するステップｄ）を含む（図２ｄ）。
有利な実施形態によれば、分離するステップｄ）は、ステップｃ）の堆積温度及び結晶化温度以上の分離温度でスタック２１１に熱処理を施すことによって実施される。詳細には、埋め込まれた脆い平面１２に存在する微小空洞は、埋め込まれた脆い平面１２の全範囲にわたって伝搬する破砕波が発生して、複合構造１と初期基板１１１’の残りの部分との間が分離することになるまでの間、成長動力学に従う。実際には、温度は、ステップｂ）の注入条件の関数として、９５０℃と１２００℃との間、好ましくは１０００℃と１２００℃との間であってもよい。
代替実施形態によれば、分離するステップｄ）はスタック２１１に機械的応力を加えることによって実施され、任意選択でその前に、埋め込まれた脆い平面１２を脆くするために熱処理が施される。応力は、例えば埋め込まれた脆い平面１２の近くにツール（例えばレーザブレード）を挿入することによって付与することができる。一例として、分離応力は数ギガパスカル程度、好ましくは２ＧＰａを超える応力であってもよい。
別の実施形態によれば、ステップｃ）の最後の（ｎ回目の）結晶化アニールの間に分離するステップｄ）を実施することができる。このような場合、任意選択で、分離後に、キャリア基板２０をさらに厚くするために、少なくとも１つの（ｎ＋１）回目のＤＬＩ－ＣＶＤ堆積を実施し、ｐ－ＳｉＣを形成するために、少なくとも１つの（ｎ＋１）回目の結晶化アニールを実施することを想定することができる。
ステップｄ）の後、多結晶炭化ケイ素でできたキャリア基板２０の上に配置された、単結晶炭化ケイ素でできた薄層１０を備えた複合構造１が得られる。
自ら分かるように、分離するステップｄ）の結果として、複合構造１の薄層１０の自由面１０ａは、５ｎｍ ＲＭＳと１００ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの走査で原子間力顕微鏡（ＡＦＭ）で測定して）との間の表面粗さを有する。
したがって複合構造１に（１つ又は複数の）機械的処理及び／又は化学的処理を施すステップｅ）は、薄層１０の自由表面１０ａを滑らかにし、及び複合構造１の厚さ一様性を修正することを想定することができる（図２ｅ）。
ステップｅ）は、薄層１０の自由面１０ａのメカノケミカル研磨（ＭＣＰ）を含むことができ、典型的には５０ｎｍ～１０００ｎｍ程度の材料が除去されて、０．５ｎｍ ＲＭＳ未満（２０×２０μｍのＡＦＭ視野で）、さらには０．３ｎｍ未満の最終粗さが得られる。ステップｅ）は、薄層１０の自由面１０ａの品質をさらに改善するために、化学的又はプラズマ処理（浄化又はエッチング）を含むこともでき、例えばＳＣ１／ＳＣ２タイプ（標準浄化１、標準浄化２）及び／又はＨＦ（フッ化水素酸）、及び／又はＮ２、Ａｒ、ＣＦ４、等々、プラズマの浄化を含むことができる。
さらに、ステップｅ）は、キャリア基板２０の裏面２０ｂのメカノケミカル研磨（ＭＣＰ）及び／又は化学的処理（エッチング又は浄化）及び／又は機械的処理（研削）を含むことができる。これにより、残留クラック２のすべて又は一部を除去することができる。このような処理により、前記キャリア基板２０の厚さ一様性を改善することもでき、前記キャリア基板２０の裏面２０ｂ粗さをも改善することができる。少なくとも１つの金属電極が複合基板１の裏面２０ｂに存在することになる垂直方向の構成要素を製造するためには、０．５ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの視野で原子間力顕微鏡（ＡＦＭ）で測定して）未満の粗さが望ましい。
キャリア基板２０の裏面２０ｂに施されるこれらの処理は、分離するステップｄ）の直前、即ち複合構造１のおもて面１０ａが裸にされる前に任意選択で加えることも可能であり、そうすることにより、とりわけ化学エッチング又は機械研削などの汚染処理又は制限処理の過程におけるおもて面１０ａの汚染を制限することも可能であることに留意されたい。
複合構造１の円形輪郭の形状及び切断エッジ不要物の形状を超小型電子製造プロセスの要求要件と両立させるために、このステップｅ）の間に複合構造１のエッジの研磨又は研削をも実施することができる。
有利な実施形態によれば、メカノケミカル処理ステップｅ）は、構造１を滑らかにし、前記構造１の厚さ一様性を改善するために、前記複合構造１のおもて面１０ａ及び裏面２０ｂの同時研磨（ＭＣＰ）を含む。研磨パラメータは、おもて面と裏面との間で異なっていてもよく、ｃ－ＳｉＣ表面及びｐ－ＳｉＣ表面の円滑化には、通常、異なる消耗品が必要である。キャリア基板２０がｐ－ＳｉＣでできている場合、研磨の化学成分による粒子境界に対する優先的攻撃を制限するために、特に裏面２０ｂに対しては研磨の機械成分が好ましい。一例として、機械成分の効果を強めるために、回転速度（研磨ヘッド及びプレート）、圧力、濃度、及び研磨材の物理的特性（即ち約１０ｎｍと１μｍとの間のダイヤモンドナノ粒子径）などの研磨パラメータを修正することができる。
任意選択で、ステップｅ）の後に、１０００℃と１８００℃との間の温度で、約１時間にわたり、最長で数時間にわたる熱処理のステップｅ’）が実施される。このステップの目的は、構造１が薄層１０上の構成要素の製造に必要な後続する高温熱処理と両立するよう、薄層１０の中及び／又は薄層１０の上に依然として存在している構造欠陥又は表面欠陥を直すことによって、及び適切である場合、キャリア基板２０の結晶構成を進化させることによって複合構造１を安定させることである。このような熱処理は、キャリア基板２０を形成している層の堆積界面における良好な導電率を回復する利点を有することもできる。
本発明による方法は、複合構造１の薄層１０の上に単結晶炭化ケイ素の追加層１０’をエピタキシャル成長させる第２のステップｆ）を含むことができる（図２ｆ）。このようなステップは、構成要素を製造するために比較的厚いワーキング層１００、典型的には約５ミクロン～５０ミクロンまでの厚さのワーキング層１００が必要である場合に適用される。
複合構造１によってワーキング層１００（薄層１０と追加層１０’の組合せに対応する）に誘導される応力を制限するために、このステップｆ）の間、加えられる温度を制限することを選択することができる。
最後に、製造方法は、初期基板１１として、又はドナー基板１１１として再使用するために、ドナー基板の残りの部分１１１’を再生するステップを含むことができる。このような再生するステップは、表面又はエッジのメカノケミカル研磨による、及び／又は機械研削による、及び／又はウェット若しくはドライ化学エッチングによる面１１０’（図２ｄ）の１つ又は複数の処理に基づく。
ステップａ’’）で形成されるドナー層１１０の厚さは、ドナー基板１１１の残りの部分１１１’をドナー基板１１１として少なくとも２回再使用することができるように画定されることが好ましい。
変換層１３が存在している場合、前記層をそのままの状態で維持するための注意が必要であり、即ちドナー層１０の一部を常にドナー基板の残りの部分１１１’の上に維持することが好ましい。したがってドナー層１０のその部分が複合構造１を製造するには不十分である場合、ドナー層１０をエピタキシャル成長させるステップのみが必要であり、変換層１３を成長させる先行するステップは不要である。
（実施例）
非制限の実施態様例によれば、製造方法のステップａ’）で用意される初期基板１１は４Ｈポリタイプのｃ－ＳｉＣでできたウェーハであり、＜１１－２０＞軸線に対して４．０°±０．５°で配向され、直径１５０ｍｍ、厚さ３５０μｍである。
ｃ－ＳｉＣドナー層１１０のエピタキシャル成長のステップａ’’）に先立って、カロー酸（硫酸と過酸化水素の混合物）、次にＨＦ（フッ化水素酸）が後続する従来のＲＣＡ浄化シーケンス（標準浄化１＋標準浄化２）が初期基板１１に対して実施される。
エピタキシーチャンバの中で、１６５０℃の温度で、シラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）などの先駆体を使用して成長が実施され、厚さ３０ミクロンのｃ－ＳｉＣドナー層１１０を生成する（成長速度：１０ミクロン／ｈ）。ドナー層は、１／ｃｍ２程度のＢＰＤ欠陥密度を有する。
１５０ｋｅＶのエネルギー、及びドナー層１１０の自由表面全体に６Ｅ１６Ｈ＋／ｃｍ２のドーズ量で水素イオンの注入が実施される。したがって埋め込まれた脆い平面１２が初期基板１１の約８００ｎｍの深さに作り出される。
ドナー層１１０の自由面から潜在的な汚染物質を除去するために、ＲＣＡ＋カロー酸の浄化シーケンスがドナー基板１１１に対して実施される。
第１のキャリア層２０’の厚さが１４０ミクロンになるように、６５０℃の温度で、ジシラブタン（ＤＳＢ）先駆体を使用して、５０トルの圧力で、８０分にわたって第１のＤＬＩ－ＣＶＤ堆積がドナー層１１０に対して実施される。これらの条件の下で、前記キャリア層２０’が、堆積先駆体から誘導された反応副産物を含むアモルファスＳｉＣ基質を形成する。
次に、８００℃で、１５分未満にわたって、窒素又はアルゴンの中性雰囲気の下で第１の結晶化アニール操作がスタック２１１に施される。第１のｐ－ＳｉＣキャリア層２０’の結晶化により、クラック２が出現する。
第２のキャリア層２０’の厚さが１４０ミクロンになるように、第１の堆積と同じ条件の下で第２のＤＬＩ－ＣＶＤ堆積が第１の結晶性キャリア層２０’’に対して実施される。この堆積により、第１の結晶性キャリア層２０’’の表層クラックを充填することもできる。第２のキャリア層２０’は、少なくとも部分的にアモルファスＳｉＣ基質をも形成する。
次に、第１のアニール操作と同様の第２の結晶化アニール操作が実施される。クラック２’’の中に堆積したＳｉＣ基質の結晶化により、第１の結晶性キャリア層２０’’を直すことができる。第２の結晶性キャリア層２０’’もｐ－ＳｉＣから形成され、この第２の層２０’’にクラック２が出現する。
第３のＤＬＩ－ＣＶＤ堆積が第２の結晶性キャリア層２０’’に対して実施され、引き続いて、先行する結晶化アニール操作と全く同じ第３の結晶化アニール操作が実施される。
最後に、第４のＤＬＩ－ＣＶＤ堆積が第３の結晶性キャリア層２０’’に対して実施され、引き続いて、やはり先行する結晶化アニール操作と全く同じ第４の結晶化アニール操作が実施される。
互いに異なる条件の下で様々な堆積及び結晶化アニール操作を完全に実施することができることを思い起こされたい。
第４の結晶性キャリア層２０’’はｐ－ＳｉＣから形成され、クラック２はこの第４の層２０’’に出現する。
４つの結晶性キャリア層２０’’の重畳によって形成されたキャリア基板２０は、約５６０ミクロンの厚さを有する。
次に、ドナー基板１１１及びキャリア基板２０で形成されたスタックに、１０００℃で５０分にわたるアニールが施される。前記アニールの間、埋め込まれた脆い平面１２のレベルで分離が実施される。この分離するステップｄ）の結果として、薄層１０及びキャリア基板２０で形成された複合構造１がドナー基板の残りの部分１１１’から分離される。
残留クラック２を含んだゾーンを除去するために、キャリア基板２０の裏面の研削が実施される。そのために、１００～２００ミクロン程度の厚さがキャリア基板２０の裏面から除去される。
次に、薄層１０の表面粗さ及びキャリア基板２０の裏面の表面粗さを回復するために、１つ又は複数のメカノケミカル研磨操作が実施され、引き続いて従来の浄化シーケンスが実施される。
言うまでもなく、本発明は、説明されている実施形態及び例に限定されず、特許請求の範囲によって定義されている本発明の範囲を逸脱することなく、実施態様変形態様をそれらに加えることが可能である。

Claims (14)

  1. 炭化ケイ素でできたキャリア基板（２０）の上に配置された、単結晶炭化ケイ素でできた薄層（１０）を備える複合構造（１）を製造するための方法であって、
    ａ）単結晶炭化ケイ素でできた基板（１１１）を用意するステップと、
    ｂ）埋め込まれた脆い平面（１２）を形成するために前記ドナー基板（１１１）に軽い種をイオン注入するステップであり、前記埋め込まれた脆い平面（１２）が前記埋め込まれた脆い平面（１２）と前記ドナー基板（１１１）の自由表面との間の前記薄層（１０）の範囲を定める、ステップと、
    ｃ）複数の結晶性キャリア層（２０’’）を形成するための連続するｎ個のステップであり、ｎは２以上であり、前記ｎ個の結晶性キャリア層（２０’’）が前記ドナー基板（１１１）のおもて面に互いに連続的に配置されて前記キャリア基板（２０）を形成し、個々の形成するステップが、
    キャリア層（２０’）を形成するために、９００℃未満の温度で直接液体注入化学気相堆積を施すステップであり、前記キャリア層（２０’）が少なくとも部分的にアモルファスＳｉＣ基質によって形成され、２００ミクロン以下の厚さを有する、ステップと、
    結晶性キャリア層（２０’’）を形成するために、１０００℃以下の温度で前記キャリア層（２０’）に結晶化熱処理を施すステップと、
    を含む、ステップと、
    ｄ）一方では、前記薄層（１０）を備える複合構造（１）を前記キャリア基板（２０）の上に形成し、他方では前記ドナー基板の残りの部分（１１１’）を形成するために、前記埋め込まれた脆い平面（１２）に沿って分離するステップと、
    を含む方法。
  2. ｅ）前記複合構造（１）に（１つ又は複数の）機械的及び／又は化学的処理を施すステップｅ）であり、前記キャリア基板（２０）の自由面、前記複合構造（１）の裏面及び／又は前記薄層（１０）の自由面、前記複合構造（１）のおもて面に前記処理が施される、ステップを含む、請求項１に記載の製造方法。
  3. ステップｅ）が、前記複合構造（１）の前記おもて面及び前記裏面を同時にメカノケミカル研磨するステップを含む、請求項１又は２に記載の製造方法。
  4. ステップｃ）とステップｄ）との間で、前記キャリア基板（２０）の自由面に化学エッチング、機械研削及び／又はメカノケミカル研磨が施される、請求項１～３のいずれか一項に記載の製造方法。
  5. 堆積される個々のキャリア層（２０’）の厚さが１００ミクロン以下、さらには５０ミクロン未満、或いはさらには１０ミクロン未満である、請求項１～４のいずれか一項に記載の製造方法。
  6. ステップｃ）の堆積が１００℃と８００℃との間の温度で実施され、さらには２００℃と６００℃との間の温度で実施されることが好ましい、請求項１～５のいずれか一項に記載の製造方法。
  7. ステップｃ）の堆積が１トルと５００トルとの間の圧力で実施される、請求項１～６のいずれか一項に記載の製造方法。
  8. ステップｃ）の堆積中に使用される先駆体がポリシリルエチレン及びジシラブタンから選択される、請求項１～７のいずれか一項に記載の製造方法。
  9. ステップｃ）が複数の結晶性キャリア層（２０’’）を形成するための連続するｎ個のステップを含み、ｎが３と数十との間である、請求項１～８のいずれか一項に記載の製造方法。
  10. ステップａ）が、
    ａ’）単結晶炭化ケイ素でできた初期基板（１１）を用意するステップと、
    ａ’’）前記ドナー基板（１１１）を形成するために、前記初期基板（１１）の上に単結晶炭化ケイ素ドナー層（１１０）をエピタキシャル成長させるステップであり、前記ドナー層（１１０）が前記初期基板（１１）の結晶欠陥の密度より低い結晶欠陥の密度を有する、ステップと、
    を含む、請求項１～９のいずれか一項に記載の製造方法。
  11. ステップａ’）が、前記初期基板（１１）の基底面転位欠陥を貫通刃状転位欠陥に変換するために、前記初期基板（１１）の上に単結晶変換層（１３）を形成するステップを含む、請求項１０に記載の製造方法。
  12. 前記エピタキシャル成長ステップａ’’）が１５００℃と１６５０℃との間であることが好ましい１２００℃より高い温度で実施される、請求項１～１１のいずれか一項に記載の製造方法。
  13. 前記分離するステップｄ）がステップｃ）の前記結晶化熱処理の温度以上の温度で実施される、請求項１～１２のいずれか一項に記載の製造方法。
  14. 初期基板として、又はドナー基板として再使用するために、前記ドナー基板の前記残りの部分（１１１’）を再生するステップを含む、請求項１～１３のいずれか一項に記載の製造方法。
JP2022554314A 2020-03-27 2021-01-12 ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法 Pending JP2023519165A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2003024 2020-03-27
FR2003024A FR3108774B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
PCT/FR2021/050046 WO2021191511A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
JP2023519165A true JP2023519165A (ja) 2023-05-10

Family

ID=70457059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554314A Pending JP2023519165A (ja) 2020-03-27 2021-01-12 ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法

Country Status (8)

Country Link
US (1) US20230197435A1 (ja)
EP (1) EP4128328B1 (ja)
JP (1) JP2023519165A (ja)
KR (1) KR20220158688A (ja)
CN (1) CN115023802A (ja)
FR (1) FR3108774B1 (ja)
TW (1) TW202141582A (ja)
WO (1) WO2021191511A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279451A1 (en) 2022-05-18 2023-11-22 Zadient Technologies SAS Method for producing at least one crack-free sic piece
WO2023222787A1 (en) 2022-05-18 2023-11-23 Zadient Technologies SAS METHOD FOR PRODUCING AT LEAST ONE CRACK-FREE SiC PIECE
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892604B2 (ja) * 1998-11-30 2007-03-14 株式会社東芝 半導体装置
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20120235283A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR3000109B1 (fr) * 2012-12-21 2015-01-16 Commissariat Energie Atomique Procede de fabrication d’une couche epaisse cristalline
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
CN106489187B (zh) 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
CN115023802A (zh) 2022-09-06
EP4128328B1 (fr) 2024-04-03
EP4128328A1 (fr) 2023-02-08
WO2021191511A1 (fr) 2021-09-30
FR3108774A1 (fr) 2021-10-01
FR3108774B1 (fr) 2022-02-18
EP4128328C0 (fr) 2024-04-03
TW202141582A (zh) 2021-11-01
US20230197435A1 (en) 2023-06-22
KR20220158688A (ko) 2022-12-01

Similar Documents

Publication Publication Date Title
EP3352198B1 (en) Sic composite substrate and method for manufacturing same
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
JP2023519165A (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
US7741678B2 (en) Semiconductor substrates having useful and transfer layers
KR20220159960A (ko) SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하기 위한 방법
US20230260841A1 (en) Method for producing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US7605055B2 (en) Wafer with diamond layer
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
JP2024509678A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231113