CN115023802A - 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法 - Google Patents

包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法 Download PDF

Info

Publication number
CN115023802A
CN115023802A CN202180011817.7A CN202180011817A CN115023802A CN 115023802 A CN115023802 A CN 115023802A CN 202180011817 A CN202180011817 A CN 202180011817A CN 115023802 A CN115023802 A CN 115023802A
Authority
CN
China
Prior art keywords
layer
substrate
carrier
composite structure
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180011817.7A
Other languages
English (en)
Inventor
H·比亚尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN115023802A publication Critical patent/CN115023802A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02079—Cleaning for reclaiming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种制造复合结构的方法，所述复合结构包含在由碳化硅制成的载体衬底上设置的由单晶碳化硅制成的薄层，所述方法包括：a)提供由单晶碳化硅制成的供体衬底的步骤，b)将轻物质离子注入供体衬底中以形成隐埋脆性平面的步骤，所述隐埋脆性平面界定所述隐埋脆性平面与所述供体衬底的自由表面之间的薄层，c)形成结晶载体层的连续n个步骤，其中，n大于或等于2；n个结晶载体层依次叠放位于所述供体衬底的正面，并形成所述载体衬底；各个形成步骤包括：‑在低于900℃的温度下进行直接液体喷射化学气相沉积以形成载体层，所述载体层由至少部分非晶的SiC基质形成，并且具有小于或等于200微米的厚度；‑在小于或等于1000℃的温度下对载体层进行结晶热处理以形成结晶载体层；d)沿所述隐埋脆性平面分离的步骤，从而一方面形成包含在载体衬底上的薄层的复合结构，另一方面形成所述供体衬底的其余部分。

Description

包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造 方法
技术领域
本发明涉及微电子元件用半导体材料领域。本发明具体涉及一种制造复合结构的方法，所述复合结构包含在由碳化硅制成的载体衬底上的由单晶碳化硅制成的薄层。
背景技术
在过去几年中，对碳化硅(SiC)的兴趣显著增加，因为这种半导体材料可以提高能量处理能力。SiC越来越广泛地用于制造创新的功率器件，以满足电子新兴领域的需求，尤其是如电动汽车等。
与由硅制成的其传统类似物相比，基于单晶碳化硅的功率器件和集成电源系统能够管理更高的功率密度，并且用更小的有源区尺寸实现。为了进一步限制SiC上的功率器件的尺寸，制造垂直而非横向的元件是有利的。为此，位于SiC结构正面的电极与位于背面的电极之间的垂直导电必须由所述结构实现。
然而，用于微电子行业的单晶SiC衬底仍然昂贵且难以大尺寸供应。因此，利用薄层转移解决方案来生产复合结构是有利的，该复合结构通常包括在较便宜的载体衬底上的单晶SiC薄层。一种众所周知的薄层转移方案是Smart CutTM工艺，其基于注入轻离子和通过直接键合进行组装。例如，这种工艺可以制造下述复合结构，该结构包括由取自单晶SiC(c-SiC)供体衬底的c-SiC制成的薄层，与由多晶SiC(p-SiC)制成的载体衬底直接接触，并允许垂直导电。然而，仍然难以通过由c-SiC和p-SiC制成的两个衬底之间的分子粘附来实现高品质的直接键合，因为管理所述衬底的表面状态和粗糙度很复杂。
源自该工艺的各种方法也是现有技术已知的。例如，F.Mu等人(ECSTransactions,86(5)3-21,2018)在通过用氩轰击而活化待组装表面后实施直接键合(SAB：“表面活化键合”)：键合前的这种处理会产生非常高密度的侧键，从而促进组装界面处的共价键形成，由此产生高键合能。然而，这种方法的缺点是在单晶SiC供体衬底的表面产生非晶层，这对由c-SiC制成的薄层与由p-SiC制成的载体衬底之间的垂直导电产生负面影响。
已经提出了解决该问题的方案，特别是在EP3168862中，其涉及将掺杂剂物质注入到所述非晶层中以恢复其电气性质。这种方法的主要缺点是其复杂性和随之而来的其成本。
还已知US8436363，其记载了用于制造复合结构的工艺，该复合结构包括布置在金属载体衬底上的由c-SiC制成的薄层，其热膨胀系数与薄层的热膨胀系数匹配。该制造工艺包括以下步骤：
-在c-SiC供体衬底中形成隐埋脆性平面，界定所述隐埋脆性平面与供体衬底的正面之间的薄层；
-在供体衬底的正面上沉积金属(例如钨或钼)层，以形成具有足够厚度的载体衬底来充当加强件；
-沿隐埋脆性平面分离，一方面形成包括金属载体衬底和由c-SiC制成的薄层的复合结构，另一方面形成c-SiC供体衬底的其余部分。
然而，当形成载体衬底的材料是需要在高于1200℃的温度(制造p-SiC的通常温度)下沉积的p-SiC时，这种制造工艺是不相容的。具体而言，在这些高温下，在隐埋脆性平面中存在的空腔的生长动力学比p-SiC层的生长动力学更快，并且在起泡开始发生之前未达到加强效果所需的厚度，这与垂直方向上与空腔对齐的层的变形有关。
无论使用何种层转移技术，都会出现额外的问题，即提供包含极高品质的薄c-SiC层的复合结构，特别是没有广延缺陷(或其密度非常低)，这些缺陷容易影响旨在在所述薄层上制成的功率器件的性能品质和可靠性。
发明主题
本发明涉及现有技术的替代方案，旨在完全或部分克服上述缺点。本发明具体涉及一种制造复合结构的方法，该复合结构包括在由SiC制成的较低品质载体衬底上的由c-SiC制成的高品质薄层。
发明内容
本发明涉及一种制造复合结构的方法，所述复合结构包含在由碳化硅制成的载体衬底上设置的由单晶碳化硅制成的薄层。该方法包括以下步骤：
a)提供由单晶碳化硅制成的供体衬底的步骤，
b)将轻物质离子注入供体衬底中以形成隐埋脆性平面的步骤，所述隐埋脆性平面界定所述隐埋脆性平面与所述供体衬底的自由表面之间的薄层，
c)形成结晶载体层的连续n个步骤，其中，n大于或等于2；n个结晶载体层依次叠放位于所述供体衬底的正面，并形成所述载体衬底；各个形成步骤包括：
-在低于900℃的温度下进行直接液体喷射化学气相沉积以形成载体层，所述载体层由至少部分非晶的SiC基质形成，并且具有小于或等于200微米的厚度；
-在小于或等于1000℃的温度下对载体层进行结晶热处理以形成结晶载体层；
d)沿所述隐埋脆性平面分离的步骤，从而一方面形成包含在载体衬底上的薄层的复合结构，另一方面形成所述供体衬底的其余部分。
根据单独或以任何技术上可行的组合采取的本发明的其他有利和非限制性特征：
·该方法包括对所述复合结构进行机械和/或化学处理的步骤e)，该处理应用于所述载体衬底的自由面，所述复合结构的背面，和/或应用于所述薄层的自由面，所述复合结构的正面；
·步骤e)包括对所述复合结构的正面和背面同时进行机械化学抛光；
·在步骤c)和步骤d)之间，将化学蚀刻、机械研磨和/或机械化学抛光应用于所述载体衬底的自由面；
·各个沉积的载体层的厚度小于或等于100微米，或者甚至小于50微米，或者甚至小于10微米；
·步骤c)的沉积在100℃至800℃或者甚至优选200℃至600℃的温度下进行；
·步骤c)的沉积在1托至500托的压力下进行；
·在步骤c)的沉积过程中使用的前体选自聚甲硅烷基乙烯和二硅杂丁烷；
·步骤c)包括形成结晶载体层的连续n个步骤，其中n为3至几十；
·步骤a)包括提供由单晶碳化硅制成的初始衬底的步骤a')，以及在初始衬底上外延生长单晶碳化硅供体层以形成供体衬底的步骤a″)，所述供体层的晶体缺陷密度小于初始衬底，
·步骤a')包括在所述初始衬底上形成单晶转化层，以将所述初始衬底的基面位错缺陷转化为刃位错缺陷；
·外延生长步骤a″)在高于1200℃、优选1500℃至1650℃的温度下进行；
·分离步骤d)在大于或等于步骤c)的结晶热处理温度的温度下进行；
·该方法包括对所述供体衬底的其余部分进行再处理以将其作为初始衬底或作为供体衬底再利用的步骤。
附图说明
本发明的其他特征和优点将从参照附图给出的本发明的以下详细说明而显见，其中：
[图1]图1显示了根据本发明的制造方法制成的复合结构；
[图2a]
[图2b]
[图2c(i)]
[图2c(ii)]
[图2c(iii)]
[图2c(iv)]
[图2c(v)]
[图2c(vi)]
[图2d]
[图2e]
[图2f]图2a至2f显示了本发明的制造方法的步骤；
[图3a]
[图3b]图3a和3b显示了本发明的制造方法的步骤。
具体实施方式
在说明书中，附图中相同的附图标记可用于相同类型的要素。这些图是示意图，为了清晰起见，它们不是按比例的。特别是，沿z轴的层厚度相对于沿x和y轴的横向尺寸不成比例；并且图中未考虑层相对于彼此的相对厚度。
本发明涉及一种制造复合结构1的方法，该复合结构1包括在由碳化硅制成的载体衬底20上设置的由单晶碳化硅制成的薄层10(图1)。载体衬底20有利地为多晶的(“p-SiC”将用于指代多晶SiC)。
该方法首先包括提供由单晶碳化硅制成的供体衬底111的步骤a)。在整个说明书的其余部分中，“c-SiC”将用于指代单晶碳化硅。
供体衬底111优选为晶片的形式，其直径为100mm、150mm或200mm，或者甚至300mm或甚至450mm，并且厚度通常为300至800微米。其具有正面11a和背面11b。正面11a的表面粗糙度有利地选择为小于1nm Ra(平均粗糙度)，其通过原子力显微镜(AFM)在20微米×20微米的扫描范围内测量。
根据有利的实施方式，步骤a)包括提供由单晶碳化硅制成的初始衬底11的步骤a')。然后，该方法包括在初始衬底11上外延生长单晶碳化硅供体层110从而形成供体衬底111的步骤a″)(图2a)。进行外延生长步骤使得供体层110的晶体缺陷密度小于初始衬底11的晶体缺陷密度。
例如，由c-SiC制成的初始衬底11可以是4H或6H多型，相对于<11-20>晶轴具有小于4.0°±0.5°的切角，并且穿透位错(微管)密度小于或等于5/cm2，或者甚至小于1/cm2。在N(氮)掺杂形式中，其电阻率优选为0.015ohm·cm至0.030ohm·cm。毋庸赘言，掺杂剂可以不是氮，并且掺杂剂可以可选地为P型。可选择具有通常小于或等于3000/cm2的低基面位错(BPD)缺陷密度的初始衬底11。BPD密度为约1500/cm2的c-SiC衬底是合理可用的，这有利于其供应。
有利的是，供体层110(在本发明的方法结束时将由其形成复合结构1的c-SiC薄层10)具有优异的晶体品质，以满足旨在在所述薄层10上制成的垂直元件所需的规格。这是因为在由c-SiC制成的层或衬底中存在各种广延缺陷。这些广延缺陷可能影响元件的性能品质和可靠性。特别是，BPD类型的缺陷对于双极元件来说是致命的，因为当电子-空穴对的复合能量可用时，从位错会延伸出Shockley堆垛层错(或SSF)。SSF堆垛层错在元件有源区内的扩展导致元件的通过态电阻增加。
如此制造c-SiC供体层110以具有小于或等于1/cm2的BPD缺陷密度。
为此，外延生长步骤a″)在高于1200℃、优选1500℃至1650℃的温度下进行。使用的前体是硅烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)；载气可以是伴随或不伴随氩气的氢气。
供体层110中的BPD缺陷的低含量通过促进初始衬底11中存在的BPD缺陷转化为刃位错(TED)而获得。
根据一个具体实施方式，步骤a″)包括形成优选由c-SiC制成的单晶转化层13，以便最大程度地提高初始衬底11的BPD缺陷向TED缺陷的转化(图3a)。为此，有利的是为初始c-SiC衬底11选择接近4°的低切割角，以增加在外延生长之前进行的原位蚀刻，从而实现较大的生长速率(通常大于5μm/h)并最后选择单晶转化层13的生长条件，使前体流中的C/Si比接近1。
然后可以进行所述转化层13上的供体层110的外延生长(图3b)。根据该具体实施方式，还可以获得BPD缺陷密度小于或等于1/cm2或甚至小于0.1/cm2的c-SiC供体层110。此外，在本发明的方法结束时，双极退化的概率(空穴到达BPD/TED转化点下的概率)可以忽略不计(<0.1％)，单晶转化层13不打算被转移到复合结构1中。旨在减少双极退化的现有技术包括在转化层和有源层之间引入复合层(氮掺杂超过1E18原子/cm3)。该层可以以10μm的厚度和大于5E18/cm3的浓度为代价，相对于不包括该复合层的基础结构将空穴存在的概率降低到0.1％。在本发明中，由于单晶转化层13没有转移，空穴到达双极退化的成核点(BPD-TED转化点或任意BPD点)的概率至少小于0.1％，甚至接近0％。
应注意，旨在消除在初始衬底11的正面11a上可能存在的所有或部分颗粒状金属或有机污染物或原生氧化物层的常规清洁或蚀刻顺序可在外延生长步骤a″)之前和/或之后进行。
或者，供体衬底111可以仅由具有低缺陷密度的初始衬底11形成，这与未来的薄层10的规格兼容；然后，如下面在该方法的后续步骤中所述，将该层从供体衬底111中取下。
本发明的制造方法还包括步骤b)：将轻物质离子注入到供体衬底111中(特别是当供体层110存在时)，直至代表薄层10的所需厚度的预定深度。应注意，当供体层110存在时，深度将始终保持小于供体层110的厚度。该注入在供体衬底111中产生隐埋脆性平面12，其界定所述隐埋脆性平面12与所述供体衬底111的自由表面11a之间的薄层10(图2b)。
注入的轻物质优选是氢、氦或共同注入的这两种物质。如关于Smart CutTM工艺众所周知的，这些轻物质将在预定深度附近形成微腔，微腔分布在与供体衬底111的自由表面11a平行、即与图中的平面(x,y)平行的薄层中。为了简单起见，该薄层被称为隐埋脆性平面12。
选择用于注入轻物质的能量以达到供体衬底111中的预定深度。
通常，氢离子将以10keV至250keV的能量和5E16/cm2至1E17/cm2的剂量注入，以界定厚度为约100至1500nm的薄层10。
应注意，在离子注入步骤之前，可以在供体衬底111的自由面上沉积保护层。例如，该保护层可以由诸如氧化硅或氮化硅等材料构成。
然后本发明的方法包括形成结晶载体层20″的连续n个步骤，其中n大于或等于2。连续形成步骤的数量可以大于或等于3；其通常可能多达几十。
n个结晶载体层20″依次排列在供体衬底111的正面11a上；它们形成载体衬底20。换言之，第一结晶载体层20″直接与供体衬底111的正面11a接触，然后第二结晶载体层20″与第一结晶载体层20″接触，对于n个结晶载体层20″以此类推(图2c(i)至(vi))。
各个形成步骤包括直接液体喷射化学气相沉积(DLI-CVD)，然后是沉积层20'的结晶热处理。
DLI-CVD沉积在低于900℃、优选100℃至800℃、100℃至700℃或甚至有利地200℃至600℃的温度下进行。沉积室中的压力限定在1托至500托。
DLI-CVD沉积技术在供应的材料(前体)和达到的沉积厚度之间提供了良好的产率，而无需使用氯化前体，这限制了成本和环境约束。
优选地，DLI-CVD沉积涉及二硅杂丁烷前体或聚甲硅烷基乙烯前体，所述前体是纯的或稀释的。可以可选地使用其他前体，如甲基三氯硅烷、亚乙基三氯硅烷、二氯甲基乙烯基硅烷、四乙基硅烷、四甲基硅烷、二乙基甲基硅烷、双三甲基甲硅烷基甲烷或六甲基二硅烷。
DLI-CVD沉积技术记载于Guilhaume Boisselier的论文(2013,“
Figure BDA0003771793660000071
chimiqueen phase vapeur de carbures de chrome,de silicium et d'hafnium assistéparinjection liquide pulsée[铬、硅和铪碳化物的脉冲液体喷射化学气相沉积]”)，用于将陶瓷涂层沉积到零件上的应用，以在极高温度处理过程中保护它们，例如钢或合金金属零件。
申请人开发了一种用于完全不同的应用的DLI-CVD沉积，即形成沉积在c-SiC供体衬底111上的载体层20'，以便在制造方法结束时获得旨在用于微电子领域的复合结构1。
沉积的载体层20'形成包含非晶SiC的SiC基质，以及源自沉积期间使用的前体并由碳链形成的反应副产物。此外，SiC基质可以可选地包括结晶SiC晶粒。
通常，载体层20'会具有小于或等于200微米、小于或等于100微米、小于或等于50微米、小于或等于10微米或甚至小于或等于几微米的厚度。注意，DLI-CVD技术可以提供大于或等于10微米/小时、或者甚至大于50微米/小时、或者甚至大于100微米/小时的沉积速率。
沉积的各个载体层20'的厚度可以相同，但这不是必需的。根据一种选择，连续沉积的n个载体层20'的厚度不断增加；这可以限制结构中存在的层的热膨胀系数差异的有害影响：在开始时沉积的较薄的载体层20'在结构中受到与厚层相比较少的约束(特别是在沉积之后的结晶热处理期间)，并且可以将热膨胀系数改变为适中的系数，这更有利于随后沉积更厚的载体层20'。
根据另一种选择，连续沉积的n个载体层20'的厚度不断减小；这提供了逐渐减小在沉积层20'的结晶热处理过程中产生的裂纹尺寸的优点，该处理将会在说明书的后文中详述。
注意，步骤c)有利地旨在在供体衬底111与载体衬底20之间界定非绝缘界面。换言之，进行步骤c)使得最终复合结构1中的供体衬底111与载体衬底20之间的界面是导电的：目标是使界面的比电阻优选小于1mohm·cm2。有利地，为了确保界面的导电性，供体衬底111的自由面11a上存在的原生氧化物的去除通过HF(氢氟酸)脱氧经由湿法或干法途径进行。或者，可以通过在DLI-CVD沉积过程中引入掺杂剂物质来进行至少对第一载体层20'的第一沉积纳米进行过掺杂。应注意，通常，可在步骤c)的n次沉积期间根据载体衬底20的目标掺杂水平和电导率(以各种剂量)引入掺杂剂物质。
还有利地，在脱氧和/或形成第一载体层20'之前，对供体衬底111施加清洁工序，以便去除其自由面上可能存在的所有或部分的颗粒状金属或有机污染物。
在DLI-CVD沉积之后，步骤c)包括在小于或等于1000℃的温度下对载体层20'进行结晶热处理，以形成结晶载体层20″。热处理的温度可以是例如950℃或900℃或800℃。退火气氛可特别包括诸如氩气、氮气、氢气、氦气等气体或这些气体的混合物。
这种退火具有从载体层20'中消除氢并引起多晶SiC形式的SiC基质结晶的效果。
可以使用用于同时处理多个结构(分批退火)的常规炉来进行结晶热处理。因此，处理的典型持续时间为几分钟至几小时。
作为选择，结晶热处理可以在快速热处理(RTP)炉中进行。典型的退火时间为几秒至几分钟。
最后，还可以设想在DLI沉积室中原位进行结晶热处理，持续约几分钟的典型时间。
沉积的载体层20'的相对较低的厚度允许快速结晶，这防止了结晶热处理的热预算导致供体衬底111的隐埋脆性平面12中的空腔过度生长。例如，对于厚度为10微米的载体层20'，可以在800℃下施加10分钟的结晶热处理；这样的热预算不足以超过供体衬底111的隐埋脆性平面12中存在的空腔的临界密度和尺寸(沿隐埋脆性平面12起泡或自发分离)。
重要的是注意，各个载体层20'的结晶常常会导致结晶载体层20″中的裂纹2，从而影响其机械和电气品质。这就是为什么本发明的方法设想了用于形成结晶载体层20″的连续步骤。
如图2c(i)中可见，第一载体层20'在第一DLI-CVD沉积期间沉积在供体衬底111上。然后对堆叠体施加第一结晶热处理，这使得第一载体层20'转化为p-SiC形式的第一结晶载体层20″，并且在所述结晶层20″中出现裂纹2(图2c(ii))。
然后在第一结晶载体层20″的自由表面上(图2c(iii))、特别是在裂纹2中进行第二DLI-CVD沉积：这因此使第二表面载体层20'以及裂纹2'填充有与所述第二层20'相同的材料(至少部分非晶SiC基质)。对堆叠体施加第二结晶热处理，这使得第二载体层20'转化为p-SiC形式的第二结晶载体层20″，并且在所述第二结晶层20″中出现裂纹2(图2c(iv))。第一结晶载体层20″的裂纹2″中存在的SiC基质也以p-SiC的形式结晶，这使得可以修复所述第一层20″的初始表面裂纹2。
然后可以在第二结晶载体层20″的自由表面上、特别是在出现的裂纹2中进行第三DLI-CVD沉积(图2c(v))：这因此使第三载体层20'以及裂纹2'填充有与所述第三层20'相同的材料。对堆叠体施加第三结晶热处理，这使得第三载体层20'转化为p-SiC形式的第三结晶载体层20″，并且在所述第三结晶层20″中出现裂纹2(图2c(vi))。第二结晶载体层20″的裂纹2'中存在的SiC基质也以p-SiC的形式结晶，这使得可以修复所述第二层中的初始裂纹2。
应注意，n次DLI-CVD沉积可以在不同的温度下进行，正如n次结晶退火操作中可行的那样。
该方法包括用于形成结晶载体层20″的至少两个连续步骤。举例来说，图2c(i)至(vi)显示了其中的三个步骤，但完全可以设想进行2至10个或甚至几十个连续的沉积和结晶步骤，直到获得由结晶载体层20″的叠加形成的载体衬底20。
确定步骤c)的沉积参数和结晶退火参数，使得所述载体衬底20具有：
-良好的电导率，即小于0.03ohm·cm，或甚至小于0.01ohm·cm，
-高热导率，即大于或等于150W·m-1·K-1，或甚至200W·m-1·K-1，
-接近薄层10的热膨胀系数，即在室温下通常为3.8E-6/K至4.2E-6/K。
为了获得这些特性，载体衬底20优选具有以下结构特性：多晶结构，3C SiC型晶粒，111取向，在衬底主平面中具有1至50μm的平均尺寸，N型掺杂使最终电阻率小于或等于0.03ohm·cm，或者甚至小于或等于0.01ohm·cm。
在步骤c)结束时，载体衬底20具有足够的厚度以进行随后的分离步骤d)，并且有利地具有复合结构1的所需厚度。载体衬底20的厚度因此可以大于或等于10微米、50微米或者甚至大于或等于100微米。
由步骤c)产生的堆叠体211包括在供体衬底111上设置的载体衬底20。
然后，本发明的方法包括沿隐埋脆性平面12分离的步骤d)，从而一方面形成复合结构1，另一方面形成供体衬底的其余部分111'(图2d)。
根据有利的实施方式，分离步骤d)通过在大于或等于步骤c)的沉积和结晶温度的分离温度下对堆叠体211施加热处理来进行。具体而言，隐埋脆性平面12中存在的微腔遵循生长动力学直到断裂波的开始，该断裂波将在隐埋脆性平面12的整个范围内传播并导致复合结构1与初始衬底111'的其余部分之间的分离。实际上，根据步骤b)的注入条件，温度可以为950℃至1200℃，优选1000℃至1200℃。
根据替代实施方式，分离步骤d)通过向堆叠体211施加机械应力来进行，可选地在热处理之前使隐埋脆性平面12脆化。例如，可以通过将工具(例如：剃刀片)靠近隐埋脆性平面12插入来施加应力。举例来说，分离应力可以是约数GPa，优选大于2GPa。
根据另一个实施方式，分离步骤d)可以在步骤c)的最后(第n次)结晶退火期间进行。在这种情况下，可以可选地设想在分离之后进行至少一次第(n+1)次DLI-CVD沉积以进一步增厚载体衬底20，并进行至少一次第(n+1)次结晶退火以形成p-SiC。
在步骤d)之后，获得复合结构1，该复合结构1包含在由多晶碳化硅制成的载体衬底20上设置的由单晶碳化硅制成的薄层10。
如本身已知的，在分离步骤d)结束时，复合结构1的薄层10的自由面10a具有5至100nm RMS的表面粗糙度(在20微米×20微米的扫描范围内用原子力显微镜(AFM)测得))。
因此可以设想对复合结构1进行机械和/或化学处理的步骤e)，以使薄层10的自由表面10a光滑并修正复合结构1的厚度均匀性(图2e)。
步骤e)可以包括对薄层10的自由面10a进行机械化学抛光(MCP)，通常去除约50nm至1000nm的材料，以获得小于0.5nm RMS或者甚至小于0.3nm的最终粗糙度(在20×20μm的AFM视场上)。步骤e)还可以包括化学或等离子处理(清洁或蚀刻)，例如SC1/SC2型(标准清洁1、标准清洁2)和/或HF(氢氟酸)和/或N2、Ar、CF4等等离子体的清洁，以进一步提高薄层10的自由面10a的品质。
此外，步骤e)可以包括对载体衬底20的背面20b的机械化学抛光(MCP)和/或化学处理(蚀刻或清洁)和/或机械处理(研磨)。这使得可以去除所有或部分的残留裂纹2。这种处理还可以改善所述载体衬底20的厚度均匀性以及其背面20b的粗糙度。期望粗糙度小于0.5nm RMS(用原子力显微镜(AFM)在20微米×20微米的视场上测得)以制造垂直元件，为此，在复合衬底1的背面20b上将存在至少一个金属电极。
应注意，施加到载体衬底20的背面20b的这些处理可以可选地刚好在分离步骤d)之前施加，即，在复合结构1的正面10a裸露之前，以限制其污染，特别是在如化学蚀刻或机械研磨等污染或限制性处理过程中。
在该步骤e)期间还可以对复合结构1的边缘进行抛光或研磨，以使其圆形轮廓的形状和切割边缘废料与微电子制造工艺的要求兼容。
根据有利的实施方式，机械化学处理步骤e)包括对复合结构1的正面10a和背面20b的同时抛光(MCP)，以使所述结构1光滑并提高其厚度均匀性。正面和背面的抛光参数可以不同，c-SiC表面和p-SiC表面的光滑通常需要不同的耗材。当载体衬底20由p-SiC制成时，抛光的机械元件特别有利于背面20b，以限制晶粒连接处被抛光的化学成分优先攻击。例如，可以修改诸如旋转速度(抛光头和抛光板)、压力、磨料(即直径为约10nm至1μm的金刚石纳米颗粒)的浓度和物理性质等抛光参数以突出机械元件。
可选地，在步骤e)之后进行在1000℃至1800℃的温度下热处理约一小时到至多数小时的步骤e')。该步骤的目的是通过修复薄层10中和/或上仍然存在的结构或表面缺陷，并且在适当的情况下通过使载体衬底20的结晶构型演变来稳定复合结构1，使得结构1与随后在薄层10上制造元件所需的高温热处理兼容。这种热处理还可具有在已形成载体衬底20的层的沉积界面处恢复良好导电性的优点。
本发明的方法可以包括在复合结构1的薄层10上外延生长单晶碳化硅的其他层10'的第二步骤f)(图2f)。当制造元件需要相对较大厚度(通常为约5至50微米)的工作层100时施加这样的步骤。
可以选择限制在该步骤f)期间施加的温度，从而限制由于复合结构1而在工作层100(对应于薄层10和其他层10'的组合)中引起的应力。
最后，该制造方法可以包括对供体衬底的其余部分111'进行再处理以将其作为初始衬底11或作为供体衬底111再利用的步骤。这样的再处理步骤基于面110'a的一种或多种处理(图2d)，通过表面或边缘机械化学抛光、和/或通过机械研磨、和/或通过湿法或干法化学蚀刻进行。
优选地，在步骤a″)中形成的供体层110的厚度被限定为使得供体衬底111的其余部分111'可以作为供体衬底111再利用至少两次。
优选地，当存在转化层13时，将注意保持所述层完整，即，总是将供体层10的一部分保持在供体衬底的其余部分111'上。因此，当供体层10的该部分不足以制造复合结构1时，只需要供体层110的外延生长步骤，而非转化层13的生长之前的步骤。
实施例：
根据一个非限制性实施例，在制造方法的步骤a')中提供的初始衬底11是由4H多型的c-SiC制成的晶片，相对于<11-20>轴以4.0°±0.5°取向，直径为150mm，厚度为350μm。
在外延生长c-SiC供体层110的步骤a″)之前，在初始衬底11上进行常规的RCA清洁工序(标准清洁1+标准清洁2)，然后是卡罗酸(Caro’s acid)(硫酸和过氧化氢的混合物)，然后是HF(氢氟酸)。
在外延室中进行生长，温度为1650℃，使用诸如硅烷(SiH4)和丙烷(C3H8)或乙烯(C2H4)等前体，生成厚度为30微米的c-SiC供体层110(生长速率：10微米/h)。供体层的BPD缺陷密度为约1/cm2。
氢离子以150keV的能量和6E16 H+/cm2的剂量通过供体层110的自由表面注入。因此在初始衬底11中约800nm的深度处产生隐埋脆性平面12。
在供体衬底111上进行RCA+卡罗酸的清洁工序，以从供体层110的自由面去除潜在的污染物。
在供体层110上进行第一DLI-CVD沉积，温度为650℃，使用二硅杂丁烷(DSB)前体，压力为50托，持续80分钟，以达到140微米的厚度用于第一载体层20'。在这些条件下，所述载体层20'形成非晶SiC基质，其包括源自沉积前体的反应副产物。
然后在氮气或氩气的中性气氛下对堆叠体211施加800℃的第一次结晶退火操作，持续少于15分钟。第一p-SiC载体层20'的结晶导致出现裂纹2。
在与第一次沉积相同的条件下，在第一结晶载体层20″上进行第二次DLI-CVD沉积，以使第二载体层20'的厚度达到140微米。这种沉积还可以填充第一结晶载体层20″的表面裂纹。第二载体层20'还形成至少部分非晶的SiC基质。
然后进行类似于第一次退火操作的第二次结晶退火操作。在裂纹2″中沉积的SiC基质的结晶使得可以修复第一结晶载体层20″。第二结晶载体层20″也由p-SiC形成，并且在该第二层20″中出现裂纹2。
在第二结晶载体层20″上进行第三次DLI-CVD沉积，随后进行第三次结晶退火操作，与前面的操作相同。
最后，在第三结晶载体层20″上进行第四次DLI-CVD沉积，然后进行第四次结晶退火操作，也与前面的操作相同。
应记得，各种沉积和结晶退火操作可以完全在彼此不同的条件下进行。
第四结晶载体层20″由p-SiC形成，并且在该第四层20″中出现裂纹2。
由四个结晶载体层20″叠加形成的载体衬底20具有约560微米的厚度。
然后对由供体衬底111和载体衬底20形成的堆叠体施加1000℃退火50分钟。在所述退火期间，在隐埋脆性平面12的水平上进行分离。在该分离步骤d)结束时，由薄层10和载体衬底20形成的复合结构1与供体衬底的其余部分111'分离。
对载体衬底20的背面进行研磨以去除包括残余裂纹2的区域。为此，从载体衬底20的背面去除约100至200微米的厚度。
然后进行一次或多次机械化学抛光操作以恢复薄层10和载体衬底20背面的表面粗糙度，随后进行常规清洁工序。
毋庸赘言，本发明不限于所描述的实施方式和实施例，并且在不脱离由权利要求限定的本发明的范围的情况下可以应用实施变型。

Claims (14)

1.一种制造复合结构(1)的方法，所述复合结构(1)包含在由碳化硅制成的载体衬底(20)上设置的由单晶碳化硅制成的薄层(10)，所述方法包括：
a)提供由单晶碳化硅制成的衬底(111)的步骤，
b)将轻物质离子注入供体衬底(111)中以形成隐埋脆性平面(12)的步骤，所述隐埋脆性平面(12)界定所述隐埋脆性平面(12)与所述供体衬底(111)的自由表面之间的薄层(10)，
c)形成结晶载体层(20”)的连续n个步骤，其中，n大于或等于2；n个结晶载体层(20”)依次叠放位于所述供体衬底(111)的正面，并形成所述载体衬底(20)；各个形成步骤包括：
-在低于900℃的温度下进行直接液体喷射化学气相沉积以形成载体层(20')，所述载体层(20')由至少部分非晶的SiC基质形成，并且具有小于或等于200微米的厚度；
-在小于或等于1000℃的温度下对所述载体层(20')进行结晶热处理以形成结晶载体层(20”)；
d)沿所述隐埋脆性平面(12)分离的步骤，从而一方面形成包含在载体衬底(20)上的薄层(10)的复合结构(1)，另一方面形成所述供体衬底的其余部分(111')。
2.如前一项权利要求所述的制造方法，其包括：
e)对所述复合结构(1)进行机械和/或化学处理的步骤，所述处理应用于所述载体衬底(20)的自由面，所述复合结构(1)的背面，和/或应用于所述薄层(10)的自由面，所述复合结构(1)的正面。
3.如前一项权利要求所述的制造方法，其中，步骤e)包括对所述复合结构(1)的正面和背面同时进行机械化学抛光。
4.如前述权利要求中任一项所述的制造方法，其中，在步骤c)和步骤d)之间，将化学蚀刻、机械研磨和/或机械化学抛光应用于所述载体衬底(20)的自由面。
5.如前述权利要求中任一项所述的制造方法，其中，各个沉积的载体层(20')的厚度小于或等于100微米，或者甚至小于50微米，或者甚至小于10微米。
6.如前述权利要求中任一项所述的制造方法，其中，步骤c)中的沉积在100℃至800℃或者甚至优选200℃至600℃的温度下进行。
7.如前述权利要求中任一项所述的制造方法，其中，步骤c)中的沉积在1托至500托的压力下进行。
8.如前述权利要求中任一项所述的制造方法，其中，在步骤c)的沉积过程中使用的前体选自聚甲硅烷基乙烯和二硅杂丁烷。
9.如前述权利要求中任一项所述的制造方法，其中，步骤c)包括形成结晶载体层(20”)的连续n个步骤，其中n为3至几十。
10.如前述权利要求中任一项所述的制造方法，其中，步骤a)包括：
a')提供由单晶碳化硅制成的初始衬底(11)的步骤，
a”)在初始衬底(11)上外延生长单晶碳化硅供体层(110)以形成所述供体衬底(111)的步骤，所述供体层(110)的晶体缺陷密度小于所述初始衬底(11)。
11.如前一项权利要求所述的制造方法，其中，步骤a')包括在所述初始衬底(11)上形成单晶转化层(13)，以将所述初始衬底(11)的基面位错缺陷转化为刃位错缺陷。
12.如前述权利要求中任一项所述的制造方法，其中，所述外延生长步骤a”)在高于1200℃、优选1500℃至1650℃的温度下进行。
13.如前述权利要求中任一项所述的制造方法，其中，所述分离步骤d)在大于或等于步骤c)的结晶热处理温度的温度下进行。
14.如前述权利要求中任一项所述的制造方法，其包括对所述供体衬底的其余部分(111')进行再处理以将其作为初始衬底或作为供体衬底再利用的步骤。
CN202180011817.7A 2020-03-27 2021-01-12 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法 Pending CN115023802A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR2003024 2020-03-27
FR2003024A FR3108774B1 (fr) 2020-03-27 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
PCT/FR2021/050046 WO2021191511A1 (fr) 2020-03-27 2021-01-12 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (1)

Publication Number Publication Date
CN115023802A true CN115023802A (zh) 2022-09-06

Family

ID=70457059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180011817.7A Pending CN115023802A (zh) 2020-03-27 2021-01-12 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法

Country Status (8)

Country Link
US (1) US20230197435A1 (zh)
EP (1) EP4128328B1 (zh)
JP (1) JP2023519165A (zh)
KR (1) KR20220158688A (zh)
CN (1) CN115023802A (zh)
FR (1) FR3108774B1 (zh)
TW (1) TW202141582A (zh)
WO (1) WO2021191511A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115595671A (zh) * 2022-12-12 2023-01-13 青禾晶元（天津）半导体材料有限公司（Cn） 一种复合衬底的制备方法
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4279451A1 (en) 2022-05-18 2023-11-22 Zadient Technologies SAS Method for producing at least one crack-free sic piece
WO2023222787A1 (en) 2022-05-18 2023-11-23 Zadient Technologies SAS METHOD FOR PRODUCING AT LEAST ONE CRACK-FREE SiC PIECE

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892604B2 (ja) * 1998-11-30 2007-03-14 株式会社東芝 半導体装置
EP1484794A1 (en) * 2003-06-06 2004-12-08 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for fabricating a carrier substrate
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2007273524A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
WO2012125632A1 (en) * 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR3000109B1 (fr) * 2012-12-21 2015-01-16 Commissariat Energie Atomique Procede de fabrication d’une couche epaisse cristalline
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP6206786B2 (ja) 2014-07-10 2017-10-04 株式会社サイコックス 半導体基板および半導体基板の製造方法
JP6582779B2 (ja) * 2015-09-15 2019-10-02 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115595671A (zh) * 2022-12-12 2023-01-13 青禾晶元（天津）半导体材料有限公司（Cn） 一种复合衬底的制备方法
CN115595671B (zh) * 2022-12-12 2023-08-15 青禾晶元(天津)半导体材料有限公司 一种复合衬底的制备方法
CN117418309A (zh) * 2023-12-18 2024-01-19 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法
CN117418309B (zh) * 2023-12-18 2024-03-08 北京青禾晶元半导体科技有限责任公司 一种3C-SiC单晶体的制备方法

Also Published As

Publication number Publication date
TW202141582A (zh) 2021-11-01
EP4128328C0 (fr) 2024-04-03
JP2023519165A (ja) 2023-05-10
FR3108774A1 (fr) 2021-10-01
EP4128328A1 (fr) 2023-02-08
KR20220158688A (ko) 2022-12-01
EP4128328B1 (fr) 2024-04-03
WO2021191511A1 (fr) 2021-09-30
FR3108774B1 (fr) 2022-02-18
US20230197435A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
US20230160102A1 (en) Method for manufacturing a composite structure comprising a thin layer made of monocrystalline sic on a carrier substrate made of sic
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
US7605055B2 (en) Wafer with diamond layer
US20220270875A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on a carrier substrate of polycrystalline sic
US20220415653A1 (en) Method for manufacturing a composite structure comprising a thin layer of monocrystalline sic on an sic carrier substrate
KR20240056832A (ko) 다결정 탄화규소 지지 기판의 제조 방법
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上
US20230230868A1 (en) Detachable temporary substrate compatible with very high temperatures and process for transferring a working layer from said substrate
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination