JP2019153603A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2019153603A JP2019153603A JP2016141481A JP2016141481A JP2019153603A JP 2019153603 A JP2019153603 A JP 2019153603A JP 2016141481 A JP2016141481 A JP 2016141481A JP 2016141481 A JP2016141481 A JP 2016141481A JP 2019153603 A JP2019153603 A JP 2019153603A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- silicon oxide
- diamond
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 263
- 150000004767 nitrides Chemical class 0.000 claims abstract description 98
- 239000010432 diamond Substances 0.000 claims abstract description 85
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 85
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 52
- 239000012790 adhesive layer Substances 0.000 claims abstract description 7
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 36
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 239000011241 protective layer Substances 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 NiSi 2 Chemical compound 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000001993 wax Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ダイヤモンド層と窒化物半導体層との接合に優れ、放熱性が高い半導体基板及びその製造方法を提供する。【解決手段】本発明の半導体基板１は、窒化物半導体層２とダイヤモンド層３との間に酸化ケイ素層４を接着層として有する。この半導体基板１は、窒化物半導体層２及びダイヤモンド層３の表面に酸化ケイ素層４を形成した後、酸化ケイ素層４の表面を平坦化処理する工程と、平坦化処理が行われた酸化ケイ素層４の面を向い合せて窒化物半導体層２とダイヤモンド層３とを積層した後、加熱処理する工程とを含む方法によって製造される。【選択図】図１
Description
本発明は、半導体基板及びその製造方法に関する。詳細には、電界効果トランジスタ（ＦＥＴ）などの半導体素子に用いられる半導体基板及びその製造方法に関する。
高出力領域で動作する半導体素子として、窒化物半導体を用いた電界効果トランジスタ（例えば、高電子移動度トランジスタ「ＨＥＭＴ」）が知られている。このような半導体素子は、高出力動作の際、温度上昇によって特性及び信頼性が低下し易い。そこで、この半導体素子の温度上昇を抑制するために、放熱性が高い材料及び構造を発熱部の近傍に設けることが必要とされている。例えば、窒化物半導体から形成される半導体層を加工して放熱材料と接合することにより、放熱性を向上させることができる。また、ダイヤモンドは高い熱伝導率を有しているため、放熱材料としてダイヤモンドを用い、ダイヤモンド層を半導体層と接合することにより、半導体素子の放熱性を向上させることができる。ダイヤモンド層としては、化学気相成長法（ＣＶＤ）で作製されたダイヤモンド基板が実用化されており、ヒートシンク、高強度レーザ用の光学窓などに使用されている。
半導体層とダイヤモンド層とを直接接合するためには、半導体層とダイヤモンド層との接合面の平坦性が重要であるところ、半導体層の研磨は比較的容易であり、ナノサイズの表面粗さを確保することができる。一方、ＣＶＤによって作製されるダイヤモンド基板は、厚さ１００μｍに対して１０μｍ前後の表面粗さを有している。また、ダイヤモンド層は、硬度が高いため、研磨などによって表面を平坦化することが難しい。そのため、ダイヤモンド層と半導体層とを直接接合することは容易ではない。
そこで、ダイヤモンド層と半導体層とを接合する方法として、樹脂、ワックスなどの有機接着剤を用いる方法が提案されている（例えば、特許文献１）。しかしながら、有機接着剤は一般に熱伝導率が低く、しかも有機接着剤から形成される接着層は厚くなり易いため、半導体層からダイヤモンド層への熱伝導が十分でないことも多い。さらに、ダイヤモンド層及び半導体層の熱膨張率が異なるため、熱膨張率の差から生じる歪によって接着層が劣化し、半導体層からダイヤモンド層が剥離することもある。
そこで、ダイヤモンド層と半導体層とを接合する方法として、樹脂、ワックスなどの有機接着剤を用いる方法が提案されている（例えば、特許文献１）。しかしながら、有機接着剤は一般に熱伝導率が低く、しかも有機接着剤から形成される接着層は厚くなり易いため、半導体層からダイヤモンド層への熱伝導が十分でないことも多い。さらに、ダイヤモンド層及び半導体層の熱膨張率が異なるため、熱膨張率の差から生じる歪によって接着層が劣化し、半導体層からダイヤモンド層が剥離することもある。
また、２つの異なる基板同士を接合する方法として、接合する２つの異なる基板の間に熱膨張緩衝層を設ける方法が提案されている（例えば、特許文献２）。この熱膨張緩衝層は、２つの異なる基板の熱膨張係数の間の熱膨張係数を有し、２つの異なる基板の熱膨張係数差を緩和して良好な接合を実現するために設けられている。しかしながら、ダイヤモンド層と半導体層との接合に適した熱膨張緩和層については具体的に提案されていない。
他方、ＳｉウェハにＩＩＩ−Ｖ化合物半導体を形成する際に、ＳｉウェハとＩＩＩ−Ｖ化合物半導体との間に酸化ケイ素（ＳｉＯ２）層を設けることが提案されている（例えば、非特許文献１）。しかしながら、Ｓｉウェハは表面平滑性に優れており、表面平滑性が低いダイヤモンド層とは事情が異なる。
M. Yokoyama、外１１名、「Formation of III-V-on-insulator structures on Si by direct wafer bonding」、Semiconductor Science and Technology、２０１３年８月２１日、第２８巻、第９号、レポート番号０９４００９
本発明は、上記のような問題を解決するためになされたものであり、ダイヤモンド層と窒化物半導体層との接合に優れ、放熱性が高い半導体基板及びその製造方法を提供することを目的とする。
本発明者らは、表面を平坦化することが困難であるダイヤモンド層と窒化物半導体層との間に接着層として酸化ケイ素層を設けることにより、上記の問題を解決し得ることを見出し、本発明を完成するに至った。
すなわち、本発明は、窒化物半導体層とダイヤモンド層との間に酸化ケイ素層を接着層として有することを特徴とする半導体基板である。
また、本発明は、窒化物半導体層及びダイヤモンド層の表面に酸化ケイ素層を形成した後、酸化ケイ素層の表面を平坦化処理する工程と、平坦化処理が行われた前記酸化ケイ素層の面を向い合せて前記窒化物半導体層と前記ダイヤモンド層とを積層した後、加熱処理する工程とを含むことを特徴とする半導体基板の製造方法である。
すなわち、本発明は、窒化物半導体層とダイヤモンド層との間に酸化ケイ素層を接着層として有することを特徴とする半導体基板である。
また、本発明は、窒化物半導体層及びダイヤモンド層の表面に酸化ケイ素層を形成した後、酸化ケイ素層の表面を平坦化処理する工程と、平坦化処理が行われた前記酸化ケイ素層の面を向い合せて前記窒化物半導体層と前記ダイヤモンド層とを積層した後、加熱処理する工程とを含むことを特徴とする半導体基板の製造方法である。
本発明によれば、ダイヤモンド層と窒化物半導体層との接合に優れ、放熱性が高い半導体基板及びその製造方法を得ることができる。
以下、本発明の半導体基板及びその製造方法の好適な実施の形態につき図面を用いて説明する。
実施の形態１．
図１は、本実施の形態の半導体基板の断面図である。
図１において、半導体基板１は、窒化物半導体層２と、ダイヤモンド層３と、窒化物半導体層２とダイヤモンド層３との間に配置された酸化ケイ素層４とを有する。
窒化物半導体層２としては、特に限定されず、当該技術分野において公知のものを用いることができる。窒化物半導体層２は、一般に、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮなどの窒化物半導体をエピタキシャル成長することによって形成されるヘテロ構造を有する。
図１は、本実施の形態の半導体基板の断面図である。
図１において、半導体基板１は、窒化物半導体層２と、ダイヤモンド層３と、窒化物半導体層２とダイヤモンド層３との間に配置された酸化ケイ素層４とを有する。
窒化物半導体層２としては、特に限定されず、当該技術分野において公知のものを用いることができる。窒化物半導体層２は、一般に、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮなどの窒化物半導体をエピタキシャル成長することによって形成されるヘテロ構造を有する。
窒化物半導体層２の例としては、酸化ケイ素層４側からチャネル層、バリア層及びキャップ層が形成された積層構造体が挙げられる。また、酸化ケイ素層４とチャネル層との間にバッファ層を設けてもよい。チャネル層としては、特に限定されないが、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ又はこれらの組み合わせなどが挙げられる。バリア層としては、特に限定されないが、ＡｌＧａＮ、ＧａＮ、ＡｌＮ又はこれらの組み合わせなどが挙げられる。キャップ層としては、特に限定されないが、ＧａＮ、ＡｌＧａＮなどが挙げられる。バッファ層としては、特に限定されないが、ＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮなどが挙げられる。これらの層は、不純物を添加することによって導電性をｎ型又はｐ型に制御しておいてもよい。典型的な窒化物半導体層２は、酸化ケイ素層４側からＧａＮ（チャネル層）／ＡｌＧａＮ（バリア層）／ＧａＮ（キャップ層）のヘテロ構造を有する。
窒化物半導体層２の厚さは、特に限定されないが、一般に０．５μｍ以上３．０μｍ以下である。
窒化物半導体層２の厚さは、特に限定されないが、一般に０．５μｍ以上３．０μｍ以下である。
ダイヤモンド層３としては、特に限定されず、当該技術分野において公知のダイヤモンド基板を用いることができる。例えば、ダイヤモンド基板は、マイクロ波プラズマＣＶＤ法によって作製することができる。また、ダイヤモンド基板は、熱フィラメントＣＶＤ法、焼結法などの他の方法によって作製することもできる。
ダイヤモンド層３の厚さは、一般に１００μｍ以上であるけれども、半導体基板１の製造過程における取扱性を容易にする観点から２００μｍ以上であることが好ましい。
ダイヤモンド層３の厚さは、一般に１００μｍ以上であるけれども、半導体基板１の製造過程における取扱性を容易にする観点から２００μｍ以上であることが好ましい。
ダイヤモンド層３の熱伝導率は、窒化物半導体層２の熱伝導率よりも大きければ特に限定されない。例えば、窒化物半導体層２の熱伝導率は、一般に室温（２５℃）において３００Ｗ／ｍＫ以下であるので、ダイヤモンド層３の熱伝導率は、一般に室温（２５℃）において３００Ｗ／ｍＫ超過であることが好ましい。
本実施の形態の半導体基板１を高周波デバイスに用いる場合、使用周波数における誘電損失を低減する観点から、ダイヤモンド層３の比抵抗率は、好ましくは１０３Ω・ｍ以上、より好ましくは１０５Ω・ｍ以上であることが適切である。
本実施の形態の半導体基板１を高周波デバイスに用いる場合、使用周波数における誘電損失を低減する観点から、ダイヤモンド層３の比抵抗率は、好ましくは１０３Ω・ｍ以上、より好ましくは１０５Ω・ｍ以上であることが適切である。
酸化ケイ素層４は、窒化物半導体層２とダイヤモンド層３との間の接着層として機能する。また、酸化ケイ素層４は、窒化物半導体層２の熱膨張係数（約４〜６×１０−６Ｋ−１）とダイヤモンド層３の熱膨張係数（約１．１×１０−６Ｋ−１）との間の範囲にある熱膨張係数を有しているため、半導体基板１に熱負荷が加わった際に、窒化物半導体層２とダイヤモンド層３との間の熱膨張係数差による歪を緩和することができる。したがって、半導体基板１に熱負荷が加わった場合でも、窒化物半導体層２からダイヤモンド層３が剥離し難くなり、接合信頼性が向上する。
酸化ケイ素層４は、ＣＶＤ法、スパッタ法などによって形成することができる。
酸化ケイ素層４は、窒化物半導体層２の熱抵抗以下の熱抵抗を有することが好ましい。このような熱抵抗を有する酸化ケイ素層４であれば、窒化物半導体層２とダイヤモンド層３との間の熱伝導を阻害せず、窒化物半導体層２からダイヤモンド層３への熱伝導を効率的に行うことができる。
酸化ケイ素層４の熱抵抗は、酸化ケイ素層４の厚さを調整することによって制御することができる。酸化ケイ素層４の厚さは、特に限定されないが、一般に１０ｎｍ以上１００ｎｍ以下である。
酸化ケイ素層４は、窒化物半導体層２の熱抵抗以下の熱抵抗を有することが好ましい。このような熱抵抗を有する酸化ケイ素層４であれば、窒化物半導体層２とダイヤモンド層３との間の熱伝導を阻害せず、窒化物半導体層２からダイヤモンド層３への熱伝導を効率的に行うことができる。
酸化ケイ素層４の熱抵抗は、酸化ケイ素層４の厚さを調整することによって制御することができる。酸化ケイ素層４の厚さは、特に限定されないが、一般に１０ｎｍ以上１００ｎｍ以下である。
上記のような構造を有する半導体基板１は、図２に示す工程フローに従って製造することができる。
まず、成長基板５上に窒化物半導体層２をエピタキシャル成長させる（工程（ａ）参照）。成長基板５としては、特に限定されず、Ｓｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＡｌＮ基板などを用いることができる。例えば、成長基板５上にＡｌＧａＮ（バッファ層）、ＧａＮ（チャネル層）、ＡｌＧａＮ（バリア層）、ＧａＮ（キャップ層）をエピタキシャル成長によって順次形成する。
次に、窒化物半導体層２の取扱性を容易にする観点から、窒化物半導体層２上に接着剤６を用いて支持基板７を接着する（工程（ｂ）参照）。支持基板７としては、Ｓｉ基板、石英基板、サファイア基板、セラミックス基板などが挙げられる。また、接着剤６は、樹脂、グリース、ワックス、ＳＯＧ（スピンオンガラス）などを用いることができる。
まず、成長基板５上に窒化物半導体層２をエピタキシャル成長させる（工程（ａ）参照）。成長基板５としては、特に限定されず、Ｓｉ基板、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＡｌＮ基板などを用いることができる。例えば、成長基板５上にＡｌＧａＮ（バッファ層）、ＧａＮ（チャネル層）、ＡｌＧａＮ（バリア層）、ＧａＮ（キャップ層）をエピタキシャル成長によって順次形成する。
次に、窒化物半導体層２の取扱性を容易にする観点から、窒化物半導体層２上に接着剤６を用いて支持基板７を接着する（工程（ｂ）参照）。支持基板７としては、Ｓｉ基板、石英基板、サファイア基板、セラミックス基板などが挙げられる。また、接着剤６は、樹脂、グリース、ワックス、ＳＯＧ（スピンオンガラス）などを用いることができる。
次に、成長基板５を除去し、露出した窒化物半導体層２の表面に酸化ケイ素層４を形成する（工程（ｃ）参照）。このとき、成長基板５と共に、窒化物半導体層２を薄層化するために、窒化物半導体層２の一部を除去してもよい。例えば、成長基板５及びＡｌＧａＮ（バッファ層）を研磨によって除去し、ＧａＮ（チャネル層）／ＡｌＧａＮ（バリア層）／ＧａＮ（キャップ層）のヘテロ構造体を得た後、露出したＧａＮ（チャネル層）の表面に酸化ケイ素層４を形成する。
酸化ケイ素層４の形成方法としては、特に限定されないが、ＣＶＤ法、スパッタ法などを用いることができる。
酸化ケイ素層４の形成方法としては、特に限定されないが、ＣＶＤ法、スパッタ法などを用いることができる。
次に、仮基板８上にマイクロ波プラズマＣＶＤ法などの方法を用いてダイヤモンド層３を形成する（工程（ｄ）参照）。仮基板８としては、特に限定されず、例えば、Ｓｉ基板などを用いることができる。
次に、仮基板８を除去した後、ダイヤモンド層３の表面に酸化ケイ素層４を形成する（工程（ｅ）参照）。このとき、ダイヤモンド層３の取扱性を容易にする観点から、仮基板８を除去しなくてもよい。また、ダイヤモンド層３の表面に形成される酸化ケイ素層４は、ダイヤモンド層３の表面粗さよりも厚いことが好ましい。酸化ケイ素層４の形成方法としては、特に限定されないが、ＣＶＤ法、スパッタ法などを用いることができる。
次に、仮基板８を除去した後、ダイヤモンド層３の表面に酸化ケイ素層４を形成する（工程（ｅ）参照）。このとき、ダイヤモンド層３の取扱性を容易にする観点から、仮基板８を除去しなくてもよい。また、ダイヤモンド層３の表面に形成される酸化ケイ素層４は、ダイヤモンド層３の表面粗さよりも厚いことが好ましい。酸化ケイ素層４の形成方法としては、特に限定されないが、ＣＶＤ法、スパッタ法などを用いることができる。
次に、窒化物半導体層２及びダイヤモンド層３の表面にそれぞれ形成された酸化ケイ素層４の表面を平坦化処理する。平坦化処理は、酸化ケイ素層４の表面粗さが１ｎｍ以下となるまで行う。酸化ケイ素層４の表面粗さが１ｎｍを超えると、窒化物半導体層２とダイヤモンド層３との接合性が低下することがある。
平坦化処理の方法としては、特に限定されないが、ＣＭＰ（化学機械研磨）、化学研磨、機械研磨などを用いることができる。
平坦化処理の方法としては、特に限定されないが、ＣＭＰ（化学機械研磨）、化学研磨、機械研磨などを用いることができる。
次に、平坦化処理が行われた酸化ケイ素層４の面を向かい合せて窒化物半導体層２とダイヤモンド層３とを積層する（工程（ｆ）参照）。
そして、この積層体を加熱処理することにより、窒化物半導体層２とダイヤモンド層３とを酸化ケイ素層４を介して接合した後、支持基板７などを除去する（工程（ｇ）参照）。加熱処理は、酸化ケイ素分子同士の結合が形成される温度に加熱すればよく、その温度は一般に３００℃前後である。また、加熱処理の際、必要に応じて積層体を加圧してもよい。このようにして接合することにより、窒化物半導体層２とダイヤモンド層３との間の強固な接合を実現することができる。
なお、支持基板７の除去方法は、特に限定されないが、有機溶剤などを用いて溶解除去すればよい。
そして、この積層体を加熱処理することにより、窒化物半導体層２とダイヤモンド層３とを酸化ケイ素層４を介して接合した後、支持基板７などを除去する（工程（ｇ）参照）。加熱処理は、酸化ケイ素分子同士の結合が形成される温度に加熱すればよく、その温度は一般に３００℃前後である。また、加熱処理の際、必要に応じて積層体を加圧してもよい。このようにして接合することにより、窒化物半導体層２とダイヤモンド層３との間の強固な接合を実現することができる。
なお、支持基板７の除去方法は、特に限定されないが、有機溶剤などを用いて溶解除去すればよい。
また、窒化物半導体層２とダイヤモンド層３とを積層する前に、真空雰囲気下で、平坦化した酸化ケイ素層４の表面を酸素プラズマ、Ａｒプラズマなどを用いてプラズマ処理することによって活性化させてもよい。このような処理を行うことにより、窒化物半導体層２とダイヤモンド層３との接合性を高めることができる。
窒化物半導体層２とダイヤモンド層３とを接合した後、窒化物半導体層２に電極構造（例えば、ソース電極、ドレイン電極及びゲート電極）などが形成される。電極構造の形成方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。
上記のようにして製造される本実施の形態の半導体基板１は、ダイヤモンド層３と窒化物半導体層２との接合に優れ、放熱性が高い。したがって、本実施の形態の半導体基板１は、高放熱基板として用いることができる。
実施の形態２．
実施の形態１の半導体基板１では、窒化物半導体層２とダイヤモンド層３とを接合した後に、電極構造（ソース電極、ドレイン電極及びゲート電極）を形成する場合について説明したが、電極構造を形成する際の熱処理などによって、窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化する恐れがある。
そこで、本実施の形態の半導体基板は、窒化物半導体層２とダイヤモンド層３とを接合する前に、電極構造を形成することによって製造される。具体的には、本実施の形態の半導体基板は、窒化物半導体層２の表面に酸化ケイ素層４を形成する前に、窒化物半導体層２に電極構造を形成することによって製造される。これにより、電極構造を形成する際の熱処理などによって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止し、ダイヤモンド層３と窒化物半導体層２との接合信頼性を高めることが可能となる。
実施の形態１の半導体基板１では、窒化物半導体層２とダイヤモンド層３とを接合した後に、電極構造（ソース電極、ドレイン電極及びゲート電極）を形成する場合について説明したが、電極構造を形成する際の熱処理などによって、窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化する恐れがある。
そこで、本実施の形態の半導体基板は、窒化物半導体層２とダイヤモンド層３とを接合する前に、電極構造を形成することによって製造される。具体的には、本実施の形態の半導体基板は、窒化物半導体層２の表面に酸化ケイ素層４を形成する前に、窒化物半導体層２に電極構造を形成することによって製造される。これにより、電極構造を形成する際の熱処理などによって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止し、ダイヤモンド層３と窒化物半導体層２との接合信頼性を高めることが可能となる。
図３は、本実施の形態の半導体基板の断面図である。
図３において、半導体基板１０は、窒化物半導体層２上に形成されたソース電極１１、ドレイン電極１２及びゲート電極１３と、これらの電極上に形成された配線電極１４と、窒化物半導体層２上に形成され、ソース電極１１、ドレイン電極１２及びゲート電極１３を外部から保護する保護層１５とを有する。
図３において、半導体基板１０は、窒化物半導体層２上に形成されたソース電極１１、ドレイン電極１２及びゲート電極１３と、これらの電極上に形成された配線電極１４と、窒化物半導体層２上に形成され、ソース電極１１、ドレイン電極１２及びゲート電極１３を外部から保護する保護層１５とを有する。
上記のような構造を有する本実施の形態の半導体基板１０は、窒化物半導体層２とダイヤモンド層３とを接合する前に、窒化物半導体層２上に、ソース電極１１、ドレイン電極１２、ゲート電極１３、配線電極１４及び保護層１５を形成することによって製造される。具体的には、以下のようにして製造される。
まず、窒化物半導体層２である窒化物半導体基板を有機溶剤に浸漬して超音波洗浄を行った後、フッ酸によって表面に形成されている自然酸化膜を除去する。次に、窒化物半導体層２である窒化物半導体基板にイオン注入を行うことでイオン注入層（図示していない）を形成する。注入されるイオンとしては、ｎ型不純物として一般に用いられるＳｉであるけれども、ｎ型の導電性を示す元素（例えば、酸素）であれば特に限定されない。また、イオン注入後、１１００℃以上の温度でアニールすることにより、注入されたイオンが活性化される。
まず、窒化物半導体層２である窒化物半導体基板を有機溶剤に浸漬して超音波洗浄を行った後、フッ酸によって表面に形成されている自然酸化膜を除去する。次に、窒化物半導体層２である窒化物半導体基板にイオン注入を行うことでイオン注入層（図示していない）を形成する。注入されるイオンとしては、ｎ型不純物として一般に用いられるＳｉであるけれども、ｎ型の導電性を示す元素（例えば、酸素）であれば特に限定されない。また、イオン注入後、１１００℃以上の温度でアニールすることにより、注入されたイオンが活性化される。
次に、窒化物半導体層２上にソース電極１１及びドレイン電極１２を形成する。ソース電極１１及びドレイン電極１２の形成方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、アルゴンガスを用い、ＩＣＰ（誘導結合プラズマ）装置でエッチングすることにより、アライメントマークを窒化物半導体層２の表面に転写する。次に、フォトリソグラフィー及び電子線蒸着を用いて所定の位置に電極金属を蒸着した後、窒素雰囲気中、６００℃以上の温度でアニールして電極金属を窒化物半導体層２に対してオーミック接合させることにより、ソース電極１１及びドレイン電極１２を形成する。ソース電極１１及びドレイン電極１２の形成に用いられる電極金属としては、窒化物半導体基板とオーミック接合が可能なものであれば特に限定されず、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｎ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｍｏ、Ｗなどの金属が挙げられる。これらは、単独又は２種以上を組み合わせて用いることができる。また、電極金属は、単層構造に限定されず、多層構造を有していてもよい。
次に、窒化物半導体層２上の所定の位置にゲート電極１３を形成する。ゲート電極１３の形成方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、フォトリソグラフィー及び電子線蒸着を用いて所定の位置に電極金属を蒸着することにより、ゲート電極１３を形成することができる。ゲート電極１３の形成に用いられる電極金属としては、特に限定されず、Ｎｉ／Ａｕ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄなどの金属、ＩｒＳｉ、ＰｔＳｉ、ＮｉＳｉ２などのシリサイド、ＴｉＮ、ＷＮなどの窒化物などが挙げられる。これらは、単独又は２種以上を組み合わせて用いることができる。また、電極金属は、単層構造に限定されず、多層構造を有していてもよい。
次に、ソース電極１１、ドレイン電極１２及びゲート電極１３が形成された窒化物半導体層２上に、保護層１５を形成する。保護層１５の形成方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、ＥＣＲ（電子サイクロトロン共鳴）ＣＶＤ法を用いて保護層１５を形成することができる。保護層１５としては、特に限定されないが、ＳｉＮ層などが挙げられる。
次に、ソース電極１１、ドレイン電極１２及びゲート電極１３の上部に形成された保護層１５を除去し、配線電極１４を形成する。保護層１５の除去方法及び配線電極１４の形成方法としては、特に限定されず、当該技術分野において公知の方法を用いることができる。例えば、フォトリソグラフィーによって配線電極１４のパターンを保護層１５上に転写し、Ａｒ及びＣＨＦ３などのガスを用い、ＩＣＰ装置で保護層１５をエッチングすることにより、電極上部の保護層１５を除去することができる。また、フォトリソグラフィー及び電子線蒸着を用いて所定の位置に電極金属を蒸着することにより、配線電極１４を形成することができる。配線電極１４の形成に用いられる電極金属としては、特に限定されず、Ｔｉ／Ａｕなどを用いることができる。
その後、ソース電極１１、ドレイン電極１２、ゲート電極１３、配線電極１４及び保護層１５が形成された窒化物半導体層２は、ダイヤモンド層３と接合される。窒化物半導体層２とダイヤモンド層３との接合は、実施の形態１で説明した方法と同じ方法を用いて行うことができる。
上記のようにして製造される本実施の形態の半導体基板１０は、窒化物半導体層２とダイヤモンド層３とを接合する前に、電極構造を形成しているため、電極構造を形成する際の熱処理などによって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止することができる。そのため、ダイヤモンド層３と窒化物半導体層２との接合信頼性を向上させることができる。
実施の形態３．
本実施の形態の半導体基板は、実施の形態２の半導体基板１０と同じ構造を有するため、同一符号を用いて説明する。
実施の形態２の半導体基板１０は、窒化物半導体層２とダイヤモンド層３とを接合する前に電極構造を形成することによって製造されるけれども、本実施の形態の半導体基板１０は、電極構造を形成する途中で窒化物半導体層２とダイヤモンド層３とを接合することによって製造される。すなわち、窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４を劣化させる原因となる電極構造の形成時の熱処理は、ソース電極１１、ドレイン電極１２及びイオン注入層を形成する際のアニール処理であるため、窒化物半導体層２とダイヤモンド層３とを接合する前に、窒化物半導体層２にソース電極１１、ドレイン電極１２及びイオン注入層を形成する。具体的には、窒化物半導体層２の表面に酸化ケイ素層４を形成する前に、窒化物半導体層２にソース電極１１、ドレイン電極１２及びイオン注入層を形成する。これにより、ソース電極１１、ドレイン電極１２及びイオン注入層を形成する際のアニール処理によって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止し、ダイヤモンド層３と窒化物半導体層２との接合信頼性を高めることが可能となる。
本実施の形態の半導体基板は、実施の形態２の半導体基板１０と同じ構造を有するため、同一符号を用いて説明する。
実施の形態２の半導体基板１０は、窒化物半導体層２とダイヤモンド層３とを接合する前に電極構造を形成することによって製造されるけれども、本実施の形態の半導体基板１０は、電極構造を形成する途中で窒化物半導体層２とダイヤモンド層３とを接合することによって製造される。すなわち、窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４を劣化させる原因となる電極構造の形成時の熱処理は、ソース電極１１、ドレイン電極１２及びイオン注入層を形成する際のアニール処理であるため、窒化物半導体層２とダイヤモンド層３とを接合する前に、窒化物半導体層２にソース電極１１、ドレイン電極１２及びイオン注入層を形成する。具体的には、窒化物半導体層２の表面に酸化ケイ素層４を形成する前に、窒化物半導体層２にソース電極１１、ドレイン電極１２及びイオン注入層を形成する。これにより、ソース電極１１、ドレイン電極１２及びイオン注入層を形成する際のアニール処理によって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止し、ダイヤモンド層３と窒化物半導体層２との接合信頼性を高めることが可能となる。
窒化物半導体層２とダイヤモンド層３との接合は、窒化物半導体層２とダイヤモンド層３との接合は、実施の形態１で説明した方法と同じ方法を用いればよい。
窒化物半導体層２とダイヤモンド層３との間の接合後、窒化物半導体層２上の所定の位置にゲート電極１３を形成し、さらに保護層１５を形成する。ゲート電極１３及び保護層１５の形成方法は、実施の形態２で説明した方法と同じ方法を用いればよい。
窒化物半導体層２とダイヤモンド層３との間の接合後、窒化物半導体層２上の所定の位置にゲート電極１３を形成し、さらに保護層１５を形成する。ゲート電極１３及び保護層１５の形成方法は、実施の形態２で説明した方法と同じ方法を用いればよい。
上記のようにして製造される本実施の形態の半導体基板１０は、窒化物半導体層２とダイヤモンド層３とを接合する前に、ソース電極１１、ドレイン電極１２及びイオン注入層を形成する際のアニール処理によって窒化物半導体層２とダイヤモンド層３との間の酸化ケイ素層４が劣化することを防止することができる。そのため、ダイヤモンド層３と窒化物半導体層２との接合信頼性を向上させることができる。
１、１０ 半導体基板、２ 窒化物半導体層、３ ダイヤモンド層、４ 酸化ケイ素層、５ 成長基板、６ 接着剤、７ 支持基板、８ 仮基板、１１ ソース電極、１２ ドレイン電極、１３ ゲート電極、１４ 配線電極、１５ 保護層。
Claims (6)
- 窒化物半導体層とダイヤモンド層との間に酸化ケイ素層を接着層として有することを特徴とする半導体基板。
- 前記酸化ケイ素層は、前記窒化物半導体層の熱膨張係数と前記ダイヤモンド層の熱膨張係数との間の範囲にある熱膨張係数を有することを特徴とする、請求項１に記載の半導体基板。
- 前記酸化ケイ素層は、前記窒化物半導体層の熱抵抗以下の熱抵抗を有することを特徴とする、請求項１又は２に記載の半導体基板。
- 窒化物半導体層及びダイヤモンド層の表面に酸化ケイ素層を形成した後、酸化ケイ素層の表面を平坦化処理する工程と、
平坦化処理が行われた前記酸化ケイ素層の面を向い合せて前記窒化物半導体層と前記ダイヤモンド層とを積層した後、加熱処理する工程と
を含むことを特徴とする半導体基板の製造方法。 - 前記窒化物半導体層と前記ダイヤモンド層とを積層する前に、平坦化処理が行われた前記酸化ケイ素層の表面をプラズマ処理することを特徴とする、請求項４に記載の半導体基板の製造方法。
- 前記窒化物半導体層の表面に酸化ケイ素層を形成する前に、前記窒化物半導体層に電極構造が形成されていることを特徴とする請求項４又は５に記載の半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016141481A JP2019153603A (ja) | 2016-07-19 | 2016-07-19 | 半導体基板及びその製造方法 |
| PCT/JP2017/024952 WO2018016350A1 (ja) | 2016-07-19 | 2017-07-07 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016141481A JP2019153603A (ja) | 2016-07-19 | 2016-07-19 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019153603A true JP2019153603A (ja) | 2019-09-12 |
Family
ID=60992983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016141481A Pending JP2019153603A (ja) | 2016-07-19 | 2016-07-19 | 半導体基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2019153603A (ja) |
| WO (1) | WO2018016350A1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021199426A1 (ja) * | 2020-04-03 | 2021-10-07 | 三菱電機株式会社 | 研磨方法、半導体基板の製造方法 |
| DE112019007354B4 (de) | 2019-05-23 | 2023-08-03 | Mitsubishi Electric Corporation | Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit |
| KR102607671B1 (ko) * | 2022-10-06 | 2023-11-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 |
| KR102615811B1 (ko) * | 2022-10-06 | 2023-12-20 | 웨이브로드 주식회사 | 케미컬 리프트 오프 기법을 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 |
| KR102615810B1 (ko) * | 2022-08-23 | 2023-12-20 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 |
| WO2023242994A1 (ja) * | 2022-06-15 | 2023-12-21 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR102627780B1 (ko) * | 2022-07-22 | 2024-01-23 | 웨이브로드 주식회사 | 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법 |
| WO2024043676A1 (ko) * | 2022-08-23 | 2024-02-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 반도체 템플릿 |
| WO2024043675A1 (ko) * | 2022-08-23 | 2024-02-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿 |
| KR102671381B1 (ko) * | 2022-07-19 | 2024-05-31 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3905305A4 (en) * | 2018-12-28 | 2022-09-21 | National Institute Of Advanced Industrial Science And Technology | SILICON SUBSTRATE/THIN GRAPHITE FILM LAMINATE, METHOD FOR PRODUCTION THEREOF, AND SUBSTRATE FOR HIGH HEAT EXHAUST TYPE ELECTRONIC DEVICES |
| CN113454758B (zh) * | 2019-02-25 | 2024-04-26 | 三菱电机株式会社 | 半导体元件的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272104A (en) * | 1993-03-11 | 1993-12-21 | Harris Corporation | Bonded wafer process incorporating diamond insulator |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| JP5732652B2 (ja) * | 2009-11-04 | 2015-06-10 | ボンドテック株式会社 | 接合システムおよび接合方法 |
-
2016
- 2016-07-19 JP JP2016141481A patent/JP2019153603A/ja active Pending
-
2017
- 2017-07-07 WO PCT/JP2017/024952 patent/WO2018016350A1/ja active Application Filing
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112019007354B4 (de) | 2019-05-23 | 2023-08-03 | Mitsubishi Electric Corporation | Verfahren zur herstellung eines halbleitersubstrats und verfahren zur herstellung einer halbleitereinheit |
| WO2021199426A1 (ja) * | 2020-04-03 | 2021-10-07 | 三菱電機株式会社 | 研磨方法、半導体基板の製造方法 |
| WO2023242994A1 (ja) * | 2022-06-15 | 2023-12-21 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| KR102671381B1 (ko) * | 2022-07-19 | 2024-05-31 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 |
| KR102627780B1 (ko) * | 2022-07-22 | 2024-01-23 | 웨이브로드 주식회사 | 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법 |
| KR102615810B1 (ko) * | 2022-08-23 | 2023-12-20 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 |
| WO2024043676A1 (ko) * | 2022-08-23 | 2024-02-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 반도체 템플릿 |
| WO2024043675A1 (ko) * | 2022-08-23 | 2024-02-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿 |
| KR102607671B1 (ko) * | 2022-10-06 | 2023-11-29 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 |
| KR102615811B1 (ko) * | 2022-10-06 | 2023-12-20 | 웨이브로드 주식회사 | 케미컬 리프트 오프 기법을 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018016350A1 (ja) | 2018-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018016350A1 (ja) | 半導体基板及びその製造方法 | |
| TWI767741B (zh) | 與工程基板整合之電力元件 | |
| US9685513B2 (en) | Semiconductor structure or device integrated with diamond | |
| CN106575608B (zh) | 半导体元件及其制造方法、半导体基板以及晶体层叠结构体 | |
| US9359693B2 (en) | Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture | |
| JP7195265B2 (ja) | 集積化クランプダイオードを有する横型高電子移動度トランジスタ | |
| US20050269671A1 (en) | Support for hybrid epitaxy and method of fabrication | |
| US7560322B2 (en) | Method of making a semiconductor structure for high power semiconductor devices | |
| JP6863423B2 (ja) | 電子デバイス用基板およびその製造方法 | |
| JP6771706B1 (ja) | 窒化物半導体装置およびその製造方法 | |
| TW201810655A (zh) | 磊晶基板 | |
| JP2019012836A (ja) | 半導体素子 | |
| TWI754710B (zh) | 用於垂直功率元件之方法及系統 | |
| CN111223929B (zh) | 具有金刚石微流道的GaN半导体结构、器件及制备方法 | |
| JP7052503B2 (ja) | トランジスタの製造方法 | |
| JP2011171639A (ja) | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 | |
| JP2016197737A (ja) | 半導体素子及びその製造方法、並びに結晶積層構造体 | |
| JP2017139266A (ja) | 複合基板、半導体装置、およびこれらの製造方法 | |
| JP2023547357A (ja) | 加工基板上にｍｍｉｃおよびｒｆデバイスを製造するための方法とシステム | |
| JP7186872B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| CN111223927B (zh) | GaN-金刚石-Si半导体结构、器件及制备方法 | |
| WO2021245724A1 (ja) | 複合基板、複合基板の製造方法、半導体装置および半導体装置の製造方法 | |
| JP2016046459A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| CN117613079A (zh) | 一种GaN HEMT器件结构及其制备方法 | |
| CN117790559A (zh) | 一种GaN HEMT器件结构及其制备方法 |