KR102615810B1 - 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 - Google Patents

그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR102615810B1
KR102615810B1 KR1020220161635A KR20220161635A KR102615810B1 KR 102615810 B1 KR102615810 B1 KR 102615810B1 KR 1020220161635 A KR1020220161635 A KR 1020220161635A KR 20220161635 A KR20220161635 A KR 20220161635A KR 102615810 B1 KR102615810 B1 KR 102615810B1
Authority
KR
South Korea
Prior art keywords
layer
nitride semiconductor
substrate
group
semiconductor device
Prior art date
Application number
KR1020220161635A
Other languages
English (en)
Inventor
송준오
윤형선
한영훈
문지형
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to PCT/KR2023/012453 priority Critical patent/WO2024043676A1/ko
Application granted granted Critical
Publication of KR102615810B1 publication Critical patent/KR102615810B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 관한 것으로, 성장기판, 임시기판 및 지지기판을 준비하는 제1 단계; 상기 성장기판 위에 시드층을 성장시키는 제2 단계; 상기 시드층 위에 제1 접착층을 형성시키고, 상기 임시기판 위에 제2 접착층을 형성시킨 후, 상기 제1 접착층과 상기 제2 접착층을 서로 접착시켜 접착층을 형성시키는 제3 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 성장기판을 상기 시드층으로부터 분리시키는 제4 단계; 상기 시드층 위에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시켜 본딩층을 형성시키는 제5 단계; 레이저 리프트 오프 기법(LLO)을 이용하여 상기 임시기판을 상기 접착층으로부터 분리시키는 제6 단계; 상기 접착층을 식각하여 제거하는 제7 단계; 및 상기 시드층 위에 소자 활성층을 형성시키는 제8 단계를 포함한다.
본 발명에 따르면, 최초 사파이어 성장기판과 질화갈륨(GaN) 물질계 사이의 격자상수 및 열팽창계수 차이에서 야기된 열-기계적 스트레스(Thermo-mechanical Stress)를 상당 부분으로 제거시키거나 완화시킬 수 있으며, 최초 시드층 성장 후 열팽창계수 차이에서 비롯된 응축응력 스트레스 역시 사파이어 성장기판을 분리시킨 후 완전히 제거되거나 완화될 수 있으므로 휨(Bowing) 현상이 거의 없는 평탄한 그룹3족 질화물 반도체 템플릿의 제조가 가능한 효과가 있다.

Description

그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING GRUOP 3 NITRIDE SEMICONDUCTOR TEMPLATE}
본 발명은 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 레이저 리프트 오프 기법을 통해 고품질의 그룹3족 질화물 시드층이 격자상수가 동등 또는 유사한 에피택시 성장 표면을 갖는 광학적으로 투명한 지지기판의 상부에 형성될 수 있는 그룹3족 질화물 반도체 템플릿을 이용하여, 마이크로 LED 소자, 전력반도체 소자 또는 통신용 필터 소자를 제조할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
종래의 GaN on Sapphire 기술, 즉 단결정 사파이어(Sapphire) 성장기판 웨이퍼 상부에 고온에서 단결정 GaN 물질계의 소자 에피택시(Epitaxy)를 직접적으로 성장하는 기술은 사파이어 기판 상/하부의 표면온도 차이(ΔT), 격자상수 차이(Δa), 열팽창계수 차이(Δα)의 세 가지 영향 인자들이 단계적으로 GaN 에피택시 내부에 스트레스를 유발하여 휨(Concave 또는 Convex Bowing) 등의 현상을 초래하였다.
도 1에 도시된 바와 같이, 먼저 첫 번째 영향 인자를 설명하면, 고온 성장 전(前)의 단계에서는 히팅 시스템과 가깝게 위치한 바닥 표면(Bottom Face)이 더 뜨거운 반면(통상적으로 웨이퍼 히팅 시스템이 웨이퍼 하부에 배치됨), 상부 표면(Top Face)은 더 차가운 상태가 되어 사파이어 성장기판의 상/하부의 표면온도 차이(ΔT)로 인한 제1의 스트레스로 인해, 사파이어 성장기판 웨이퍼 하면은 인장(Tensile) 거동인 반면 상면은 응축(Compressive) 거동으로 웨이퍼의 전체적인 형상은 Concave Bowing 현상을 보이는 문제점이 있다. 이때, 통상적으로 성장기판 웨이퍼의 면적이 크고, 성장 온도가 높을수록 Concave Bowing 현상은 더욱 두드러진다.
다음으로 두 번째 영향 인자를 설명하면, 고온 성장 중(中)의 단계에서는 사파이어 성장기판 웨이퍼와 GaN 물질계의 고유 물성인 격자상수(Lattice Constant, LC, a)의 차이(Δa)로 인한 제2의 스트레스로 인해 웨이퍼 휨 현상이 발생되는데, 통상적으로 사파이어 격자상수(0.475nm)가 GaN 물질계(0.354-0.311nm)보다 크기 때문에 성장이 진행되는 공정 중에 에피택시 내부에 인장응력이 발생되어 웨이퍼 형상이 Concave Bowing 현상을 보이는 문제점이 있다. 이때, 성장속도가 빠를수록, 두께가 증가할수록 스트레스가 증가되어 웨이퍼의 센터(Center) 부분과 엣지(Edge) 부분 사이의 온도 구배 차이가 심해지는 현상이 발생한다.
상술한 첫 번째 및 두 번째 영향 인자로 인해 웨이퍼 센터와 엣지 사이의 온도 구배 차이로 인해 에피택시 두께 산포가 커지며, 동시에 3원계(InGaN, AlGaN, InAlN) 또는 4원계(AlGaInN) 합금 물질층의 조성비 및 도펀트 도핑량의 불균일도가 크게 되어 소자의 성능, 품질 및 수율 저하의 이슈가 발생하게 된다.
다음으로 세 번째 영향 인자를 설명하면, 고온 성장 완료 후(後) 25℃의 상온 까지 냉각(Cooling)하는 단계에서는 사파이어 성장기판 웨이퍼와 GaN 물질계의 고유 물성인 열팽창계수(Coefficient of Thermal Expansion, CTE, α)의 차이(Δα)로 인해 제3의 스트레스가 발생되어 웨이퍼 휨 현상이 야기되는 문제점이 있다. 통상적으로 사파이어 열팽창계수(6.8ppm)가 GaN 물질계 값(4.5~6 ppm)보다 훨씬 크기 때문에 에피택시 내부에 응축응력이 발생되어 웨이퍼 형상은 Convex Bowing 거동을 보인다.
상술한 세 가지 스트레스 영향 인자로 인해, GaN on Sapphire 에피택시 웨이퍼에서 GaN 물질계의 소자 제품을 제조할 때 다음과 같은 문제점들이 있다.
먼저, 마이크로 LED 소자 성장 시, 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, 이로 인해 센터 영역과 엣지 영역의 표면온도 차이로 인해 InGaN 기반의 활성층(MQWs, Multi Quantum Wells) 성장 시에 인듐(In) 조성비의 불균일도가 야기되어 웨이퍼 내의 파장 및 광전 특성(동작전압, 광출력) 산포가 크게 분산되고 양품 수율에 지대한 영향을 미치게 되어 제조 원가 상승을 초래한다. 또한, 이러한 웨이퍼 휨 현상은 InGaN 기반의 활성층(MQWs)을 갖는 마이크로 LED 소자 성장 시, 연속하여 후속하여 성장되는 전자방지막(Electron Blocking Layer) 역할하는 p형 AlGaN 내에서 알루미늄(Al) 조성비와 p형 도펀트(Dpant) 원자인 마그네슘(Mg) 도핑량의 균일도가 저하되어 웨이퍼 내(內)의 광전 특성 산포 이슈가 발생한다.
또한, 전력반도체 소자 성장 시에도, 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, 이로 인해 수평 채널 구조(Horizontal Channel Structure)를 갖는 고전자이동도트랜지스터(HEMT, High Electron Mobility Transistor)에서 대략 20nm 두께를 갖는 AlGaN Barrier 두께 및 알루미늄(Al) 조성비 균일도 저하와 함께, 고저항성 GaN Buffer 층에서 탄소(C) 또는 철(Fe) 도핑량의 균일도 저하 및 수직 드리프트 구조(Vertical Drift Structure)를 갖는 전력반도체 소자를 위한 10㎛ 이상의 후막 GaN 성장시에 인장응력이 더욱 심화되어 품질이 저하될 뿐만 아니라, 성장 후에 상온까지 웨이퍼 냉각 시 웨이퍼 휨이 심화되어 크랙이 발생할 가능성이 높아지는 문제점이 있다.
또한, AlN 물질계로 구성된 BAW 또는 SAW와 같은 통신용 필터 소자 성장 시에도, 큰 압전능(Piezoelectricity)을 갖는 AlN 결정성과 두께 균일도가 품질에 지대한 영향을 미치는 필터 소자에서 위 세 가지 스트레스 영향 인자로 인해 에피택시 웨이퍼 휨 현상이 발생되고, AlN의 성장 시 강한 인장응력으로 인해 500nm 전후에서 AlN 내부에 다수의 크랙과 품질 저하가 발생되는 문제점이 있다. 통상적으로 AlN 통신용 필터로 사용하기 위해서는 약 1.5㎛의 두께가 필수적으로 요구된다.
대한민국 등록특허공보 제10-2122846호
본 발명의 목적은, 상술한 종래의 문제점을 해결하기 위한 것으로, 레이저 리프트 오프 기법을 통해 고품질의 그룹3족 질화물 시드층이 격자상수가 동등 또는 유사한 에피택시 성장 표면을 갖는 광학적으로 투명한 지지기판의 상부에 형성될 수 있는 그룹3족 질화물 반도체 템플릿을 이용하여, 마이크로 LED 소자, 전력반도체 소자 또는 통신용 필터 소자를 제조할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
상기 목적은, 본 발명에 따라, 성장기판, 임시기판 및 지지기판을 준비하는 제1 단계; 상기 성장기판 위에 시드층을 성장시키는 제2 단계; 상기 시드층 위에 제1 접착층을 형성시키고, 상기 임시기판 위에 제2 접착층을 형성시킨 후, 상기 제1 접착층과 상기 제2 접착층을 서로 접착시켜 접착층을 형성시키는 제3 단계; 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 성장기판을 상기 시드층으로부터 분리시키는 제4 단계; 상기 시드층 위에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시켜 본딩층을 형성시키는 제5 단계; 레이저 리프트 오프 기법(LLO)을 이용하여 상기 임시기판을 상기 접착층으로부터 분리시키는 제6 단계; 상기 접착층을 식각하여 제거하는 제7 단계; 및 상기 시드층 위에 소자 활성층을 형성시키는 제8 단계를 포함하는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 달성된다.
또한, 본 발명은, 레이저 리프트 오프 기법(LLO)을 이용하여 상기 소자 활성층을 상기 시드층으로부터 분리시키는 제9 단계를 더 포함할 수 있다.
또한, 상기 성장기판은, 사파이어 성장기판이고, 상기 지지기판은, 사파이어 지지기판일 수 있다.
또한, 상기 소자 활성층에는, 마이크로 LED 소자가 형성될 수 있다.
또한, 상기 마이크로 LED 소자는, 질화인듐갈륨(InGaN) 기반의 활성층(MQWs)을 포함할 수 있다.
또한, 상기 소자 활성층에는, 전력반도체 소자가 형성될 수 있다.
또한, 상기 전력반도체 소자는, 질화갈륨(GaN) 물질계를 포함할 수 있다.
또한, 상기 소자 활성층에는, 통신용 필터 소자가 형성될 수 있다.
또한, 상기 통신용 필터 소자는, 질화알루미늄(AlN) 물질계를 포함할 수 있다.
본 발명에 따르면, 최초 사파이어 성장기판과 질화갈륨(GaN) 물질계 사이의 격자상수 및 열팽창계수 차이에서 야기된 열-기계적 스트레스(Thermo-mechanical Stress)를 상당 부분으로 제거시키거나 완화시킬 수 있으며, 최초 시드층 성장 후 열팽창계수 차이에서 비롯된 응축응력 스트레스 역시 사파이어 성장기판을 분리시킨 후 완전히 제거되거나 완화될 수 있으므로 휨(Bowing) 현상이 거의 없는 평탄한 그룹3족 질화물 반도체 템플릿의 제조가 가능한 효과가 있다.
또한, 본 발명에 따르면, 마이크로 LED 소자, 전력반도체 소자, 통신용 필터 소자 등의 제품별로 본 발명에 따라 설계된 그룹3족 질화물 반도체 템플릿 위에 재성장(Regrowth) 시, 휨 현상이 거의 없는 평탄한 템플릿의 그룹3족 질화물 반도체 시드층 상부에 재성장되므로, 결정결함 밀도 감소, 두께 균일도 개선, 합금 조성비와 도펀트 도핑 절대량 증가 및 균일도 개선이 가능하므로, 소자의 성능과 품질 및 수율 개선이 획기적으로 달성될 수 있는 효과가 있다.
한편, 본 발명의 효과는 이상에서 언급한 효과들로 제한되지 않으며, 이하에서 설명할 내용으로부터 통상의 기술자에게 자명한 범위 내에서 다양한 효과들이 포함될 수 있다.
도 1은 종래 기술에 따른 GaN on Sapphire 기술에서, 사파이어 성장기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것이고,
도 2는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법의 순서도이고,
도 3은 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 소자가 제조되는 과정을 도시한 것이고,
도 4는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 템플릿 상에 반도체 소자가 형성된 것을 도시한 것이고,
도 5는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 제조되는 반도체 소자에서, 사파이어 지지기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다.
또한, 본 발명의 실시예를 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시예의 구성요소를 설명함에 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)에 대해 상세히 설명한다.
도 2는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법의 순서도이고, 도 3은 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 소자가 제조되는 과정을 도시한 것이고, 도 4는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 템플릿 상에 반도체 소자가 형성된 것을 도시한 것이고, 도 5는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 제조되는 반도체 소자에서, 사파이어 지지기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것이다.
도 2 내지 도 5에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)은 제1 단계(S110)와, 제2 단계(S120)와, 제3 단계(S130)와, 제4 단계(S140)와, 제5 단계(S150)와, 제6 단계(S160)와, 제7 단계(S170)와, 제8 단계(S180)와, 제9 단계(S190)를 포함한다.
제 1 단계는 성장기판(G), 임시기판(T) 및 지지기판(110)을 준비하는 단계이다.
성장기판(G)은 그룹3족 질화물 반도체 시드층(140)이 성장된 후에 레이저 빔(단일 파장 광)이 흡수없이 100% 투과(이론 상)되는 광학적으로 투명하고 고온 내열성을 갖는 기판으로, 사파이어(Sapphire) 물질계(Al2O3, ScAlMgO4), 탄화실리콘(SiC) 등으로 형성될 수 있다. 또한, 성장기판(G)은 상부에 성장되는 그룹3족 질화물 반도체 박막 내부에 결정결함을 최소화하기 위해 마이크로단위(Microscale) 또는 나노단위(Nanoscale)에서 다양한 디멘션(크기와 형상)으로 규칙 또는 불규칙하게 패터닝된 돌기 형상을 갖는 것도 바람직하다.
지지기판(110)은 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)의 각 단계를 거친 후 그룹3족 질화물 반도체 시드층(140)과 소자 활성층을 지탱(Support)하는 기판으로, 이러한 지지기판(110)은 성장기판(G)과 동일한 사파이어(Sapphire) 물질계(Al2O3, ScAlMgO4), 탄화실리콘(SiC) 등으로 형성될 수 있다.
임시기판(T)은 성장기판(G)과 동등하거나 유사한 열팽창계수를 가지며, 동시에 광학적으로 투명한 물질로 형성되되, 성장기판(G)과의 열팽창계수의 차이가 최대 2ppm 차이를 넘지 않도록 하는 것이 바람직하다. 이를 충족시키는 임시기판(T) 물질로는 그룹3족 질화물 반도체 성장기판(G)으로 사용되는 사파이어(Sapphire) 물질계(Al2O3, ScAlMgO4), 탄화실리콘(SiC) 또는 성장기판(G)과의 2ppm 이하의 차이를 갖도록 열팽창계수(CTE)가 조절된 유리(Glass) 등이 포함될 수 있으며, 본 발명에서는 성장기판(G) 및 지지기판(110)과 동일한 사파이어(Sapphire) 물질계(Al2O3, ScAlMgO4)로 형성되는 것이 바람직하다.
제2 단계(S120)는 성장기판(G) 위에 제1 희생층(N1)을 형성시킨 후, 제1 희생층(N1) 위에 고품질의 그룹3족 질화물 반도체 시드층(140)을 단층 또는 다층으로 성장시키는 단계이다.
여기서 제1 희생층(N1)은 고품질의 그룹3족 질화물 반도체 시드층(140)을 성장시키기 위해 필요한 층으로, 레이저 빔에 의해 열-화학 분해 반응이 일어나 희생 분리가 가능한 물질로 구성되며, 예를 들면 사파이어 성장기판(G)의 경우에는 질화인듐갈륨(InGaN), 질화갈륨(GaN), 질화알루미늄갈륨(AlGaN), 질화인듐알루미늄(InAlN)을 포함할 수 있다. 이러한 제1 희생층(N1)은 그룹3족 질화물 반도체 시드층(140) 내의 결정결함을 최소화하기 위해 최초 성장기판(G) 상부에 직접적으로 성장되어 완충역할을 한다.
또한, 그룹3족 질화물 반도체 시드층(140)은 단층 또는 다층의 그룹3족 질화물 반도체로 구성되며, 고온(HT) 및 고저항(HR) 특성을 갖는 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄(AlN), 질화알루미늄갈륨(AlGaN), 질화알루미늄갈륨인듐(AlGaInN), 질화갈륨(인듐)/n형 질화갈륨(인듐)(Ga(In)N/nGa(In)N), 초격자 구조의 질화알루미늄갈륨/질화갈륨(AlGaN/GaN SLs), 초격자 구조의 질화알루미늄/질화갈륨(AlN/GaN SLs), 초격자 구조의 질화알루미늄갈륨/질화알루미늄(AlGaN/AlN SLs) 등으로 구성될 수 있다. 이러한 그룹3족 질화물 반도체 시드층(140)은 치명적인 결정결함, 즉 관통 전위(최초 성장기판(G)과의 수직방향으로 존재) 밀도를 저감시키는 것이 결정적인 품질 인자이다(≤ Low 108/㎠).
한편, 성장기판(G) 위에 형성된 그룹3족 질화물 반도체 시드층(140)의 표면과, 이후 임시기판(T) 상부에 전사(Transfer)된 그룹3족 질화물 반도체 시드층(140)의 표면은 서로 반대로 역전(Inversion)되므로, 바람직한 소정의 그룹3족 질화물 반도체 시드층(140) 표면이 형성될 수 있도록 성장기판(G)의 표면을 처리하여 미세구조를 형성시키는 것이 바람직하다. 예를 들면, 질화갈륨(GaN) 반도체 시드층의 경우, 성장기판(G)의 표면 처리 및 성장 조건에 따라 갈륨 극성(Ga-polarity) 또는 질소 극성(N-polarity) 표면을 선택적으로 조절할 수 있다. 통상적으로, 사파이어(Sapphire) 성장기판(G) 웨이퍼 위에 MOCVD 챔버에서 그룹3족 질화물 반도체 시드층(140)을 성장하게 되면 원자가전자 3가를 갖는 금속(M; Ga, Al, In) 극성을 갖는 표면(Surface)을 갖는 반면, 사파이어 성장기판(G)에 직접적으로 접한 계면(Interface)은 원자가전자 5가를 갖는 질소(Nitrogen) 극성을 갖는다.
제3 단계(S130)는 그룹3족 질화물 반도체 시드층(140) 위에 에피택시 보호층(P)을 형성시킨 후 제1 접착층(A1)을 형성시키고, 임시기판(T) 위에 제2 희생층(N2)을 형성시킨 후 제2 접착층(A2)을 형성시킨 다음, 제1 접착층(A1)과 제2 접착층(A2)을 서로 접착시켜 접착층(A)을 형성시키는 단계이다. 즉, 제3 단계(S130)는 제2 접착층(A2)이 형성된 임시기판(T)을 뒤집어서 제1 접착층(A1)이 형성된 성장기판(G)에 300℃ 미만의 온도에서 가압하여 접착시키는 단계이다.
여기서 에피택시 보호층(P)은 그룹3족 질화물 반도체 시드층(140)이 후속하는 공정 중에 손상(Damage)받는 것을 방지하기 위한 층으로, 선택적 습식 식각(Selective Wet Etching)을 고려한 물질로 구성될 수 있으며, 이러한 에피택시 보호층(P)은 예를 들어, 우선적으로 산화실리콘(SiO2)을 포함한 산화물, 질화실리콘(SiNx)을 포함한 질화물 등을 포함할 수 있다. 경우에 따라서는 금속(Metals) 또는 합금(Alloys) 박막이 단층 또는 다층으로 구성될 수 있다.
또한, 광학적으로 투명한 임시기판(T)은 후속하는 공정에서 최종적으로 LLO 기법에 의해 용이하게 분리되는 기판으로, 제2 접착층(A2)을 형성하기에 앞서 임시기판(T) 위에 제2 희생층(N2)(Sacrificial Layer, LLO 희생층)이 성막될 수 있다. 상술한 제2 희생층(N2) 물질은 스퍼터(Sputter), PLD(Pulsed Laser Deposition), 증착기(Evaporator) 등의 PVD 기법으로 성막될 수 있는 산화물(Oxide), 질화물(Nitride) 등을 포함할 수 있으며, 구체적으로 산화갈륨(GaOx), 산화질화갈륨(GaON), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 산화인듐주석(ITO), 산화주석(ZnO), 산화인듐갈륨주석(InGaZnO), 산화인듐주석(InZnO), 산화인듐갈륨(InGaO) 등의 물질을 포함할 수 있다. 또한, 필요시에는 제2 희생층(N2) 물질이 임시기판(T) 상부에 강하게 결합될 수 있도록 제2 희생층(N2)이 성막되기 전에 결합강화층(120)이 별도로 구비될 수 있다. 이때, 결합강화층(120)은 레이저 빔 조사시에 광학적으로 투명한 물질인 예를 들어, 우선적으로 산화실리콘(SiO2) 등을 포함한 산화물, 질화실리콘(SiNx) 등을 포함한 질화물을 포함할 수 있다. 또한, 필요시에는 산화실리콘(SiO2)의 보호막층을 포함할 수 있다.
또한, 제1 접착층(A1)과 제2 접착층(A2)은 BCB(Benzocyclobutene), PI(Polyimide), SU-8 폴리머나, 에폭시(Epoxy), 유기(Organic), 인듐(In), 주석(Sn) 물질계 솔더(Solder), 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm) 또는 표면 조도 개선을 위해 SOG(Spin On Glass), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx) 등을 포함할 수 있다.
제4 단계(S140)는 레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 성장기판(G)을 제1 희생층(N1)으로부터 분리시킨 후, 제1 희생층(N1)을 식각하여 제거함으로써 성장기판(G)을 그룹3족 질화물 반도체 시드층(140)으로부터 분리시키는 단계이다. 여기서 레이저 리프트 오프 기법(LLO)이란, 균일한 광출력 및 빔 프로파일, 그리고 단일 파장을 갖는 자외선(UV) 레이저 빔을 투명한 성장기판(G) 후면에 조사하여 에피택시(Epitaxy) 성장된 층을 성장기판(G)으로부터 분리하는 기법이다. 최초 성장기판(G)이 분리될 때, 임시기판(T)에 전사된 그룹3족 질화물 반도체 시드층(140) 내부는 스트레스가 완전하게 해소된 상태로, 임시기판(T)과 함께 평탄한(Flat) 상태를 유지한다. 이후, 성장기판(G) 분리에 따른 손상 영역과 오염된 표면 잔류물, 저품질 단결정 박막 영역을 가능한 완전하게 제거하는 것이 바람직하다.
또한, 제1 희생층(N1)이 제거된 그룹3족 질화물 반도체 시드층(140)의 하부 표면은 질소 극성을 갖는 표면(Nitrogen-polar Surface)으로서, 열-화학적 분해 반응(Thermo-chemical Decomposition Reaction)으로 표면 손상(Surface Damage)을 받은 상태인데, 이는 후술하는 고품질의 소자 활성층(150)을 얻는데 어려움을 초래한다. 이에 따라, 공기 중에 노출된 그룹3족 질화물 반도체 시드층(140)의 손상받은 하부 표면에 잔류물을 완벽하게 제거한 파티클 제로(0) 상태의 표면을 갖도록 하는 것이 최종 지지기판(110)과 접합하는데 매우 중요하다.
한편, 경우에 따라 후속 공정에서 최종 지지기판(110)과의 접합력을 향상시키기 위해 그룹3족 질화물 반도체 시드층(140)에 규칙 또는 불규칙한 패터닝 공정을 도입하는 것이 바람직하고, 경우에 따라 후속 공정에서 최종 지지기판(110)과의 접촉면적을 향상시키기 위해 CMP 공정을 도입하는 것도 바람직하며, 경우에 따라 응축응력 유발을 통한 제품의 품질 개선을 위해 그룹3족 질화물 반도체 시드층(140)의 하부 표면 측에 질화알루미늄(AlN), 질화산화알루미늄(AlNO), 산화알루미늄(Al2O3) 등을 증착(성막)시키는 것도 바람직하다.
제5 단계(S150)는 그룹3족 질화물 반도체 시드층(140) 위에 강화층(120)을 형성시킨 후 제1 본딩층(B1)을 형성시키고, 지지기판(110) 위에 강화층(120)을 형성시킨 후 제2 본딩층(B2)을 형성시킨 다음, 제1 본딩층(B1)과 제2 본딩층(B2)을 서로 접합시켜 본딩층(130)을 형성시키는 단계이다. 즉, 제5 단계(S150)는 제1 본딩층(B1)이 형성(성막)된 그룹3족 질화물 반도체 시드층(140)과 임시기판(T)을 뒤집어서 제2 본딩층(B2)이 형성된 지지기판(110)에 300℃ 미만의 온도에서 가압하여 접합시키는 단계이다. 또한, 제3 단계(S130)에서 사용되는 접착층(A) 물질에 따라서 300℃ 이상의 고온에서도 가압하여 접합시킬 수 있다.
종래에는 최초 성장기판(G)과 그룹3족 질화물 반도체 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에 의해 발생된 열-기계적 스트레스(Thermo-mechanical Stress)의 발생으로 에피택시 웨이퍼 휨이 발생하지만, 본 발명의 임시기판(T)에 접합된 에피택시 웨이퍼의 경우에는 응력이 거의 풀린(Stress-relieved) 상태로 웨이퍼 휨이 거의 제로(0)로 최소화될 수 있다. 이때, 접합 공정 온도를 상온(Room Temperature) 근처로 설정하고 공정하는 것이 스트레스를 최소화할 수 있어 웨이퍼 휨을 보다 최소화할 수 있다.
여기서 제1 본딩층(B1)과 제2 본딩층(B2)은 각각 그룹3족 질화물 반도체를 성장시키는 MOCVD 챔버(1000℃ 이상의 온도 및 환원 분위기)에서 물성 변화가 없는 물질을 우선적으로 선정하며, 예를 들면, 산화실리콘(SiO2, 0.8ppm), 질화실리콘(SiNx, 3.8ppm), 탄화질화실리콘(SiCN, 3.8-4.8ppm), 질화알루미늄(AlN, 4.6ppm), 산화알루미늄(Al2O3, 6.8ppm), 더 나아가서는 표면 조도 개선을 위해 SOG(Spin On Glass, 액상 SiO2), HSQ(Hydrogen Silsesquioxane) 등의 유동성을 갖는 산화물(Flowable Oxide; FOx)을 추가로 포함할 수 있다.
한편, 각각의 강화층(120)은 보다 상세하게, 접합강화층과 응축응력층을 포함한다.
접합강화층은 그룹3족 질화물 반도체 시드층(140)이 본딩층(130)을 통해 최종 지지기판(110) 위에 접합될 때, 접합력을 강화하기 위해 도입되는 층으로, 그룹3족 질화물 반도체 시드층(140) 또는 지지기판(110)과 각각 접하도록 배치되며, 접합강화층을 구성하는 물질은 산화실리콘(SiO2), 질화실리콘(SiNx) 등에서 우선적으로 선정하는 것이 바람직하다.
응축응력층은 응축응력을 유발하는 층으로, 접합강화층 위에 배치되며(즉, 접합강화층은 그룹3족 질화물 반도체 시드층(140)과 응축응력층 사이 또는 응축응력층과 지지기판(110) 사이에 배치됨), 최종 지지기판(110)의 열팽창계수보다 더 큰 값을 갖는 물질, 예를 들면 질화알루미늄(AlN, 4.6ppm), 질화산화알루미늄(AlNO, 4.6-6.8ppm), 산화알루미늄(Al2O3, 6.8ppm) 등의 인장응력을 완화, 즉 응축응력을 유발하는 물질로 구성되는데, 이는 스트레스 조절을 통한 제품의 품질 개선을 유도하는 역할을 한다.
한편, 본 발명에서는 경우에 따라 접합강화층 또는 응축응력층이 생략될 수 있으며, 경우에 따라 강화층(120) 전체가 생략되어 지지기판(110)과 본딩층(130) 또는 본딩층(130)과 그룹3족 질화물 반도체 시드층(140)이 직접 접할 수도 있다.
제6 단계(S160)는 레이저 리프트 오프 기법을 이용하여 임시기판(T)을 제2 희생층(N2)으로부터 분리시킴으로써, 임시기판(T)을 접착층(A)으로부터 분리시키는 단계이다.
제7 단계(S170)는 제2 희생층(N2), 접착층(A) 및 에피택시 보호층(P)을 식각하여 제거하는 단계이다. 여기서 제2 희생층(N2), 접착층(A) 및 에피택시 보호층(P)은 건식 식각(Dry Etching) 및 습식 식각(Wet Etching)을 통해 이루어질 수 있다. 이후, 오염된 그룹3족 질화물 반도체 시드층(140) 표면의 잔류물이 제거될 수 있으며, 필요에 따라 영구적인 본딩층(130)의 접합력 강화를 위해 400℃ 이상의 고온에서 열처리(Annealing) 공정을 실시하는 것이 바람직하다.
제8 단계(S180)는 그룹3족 질화물 반도체 시드층(140) 위에 고품질의 소자 활성층(150)을 형성시키는 단계이다. 이때, 소자 활성층(150)에는 마이크로 LED 소자가 형성되는데, 구체적으로 그룹3족 질화물 반도체 시드층(140) 위에 n형 질화갈륨(nGaN), 질화인듐갈륨(InGaN) 기반의 활성층(MQWs, Multi Quantum Wells), p형 질화알루미늄갈륨(pAlGaN) 및 p형 질화갈륨(pGaN)이 순서대로 적층 형성된다. 또한, 그룹3족 질화물 반도체 시드층(140) 내에 n형 질화갈륨(GaN) 물질계가 포함되어 있을 경우는 n형 질화갈륨(nGaN)은 생략될 수 있다.
도 5는 사파이어 지지기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것으로, InGaN 기반의 활성층(MQWs, Multi Quantum Wells)을 갖는 마이크로 LED의 경우에 성장 온도가 낮은 MQWs으로 인해 휨이 적은 상태를 나타낸다. 도 5에 도시된 바와 같이, 본 발명에 따르면 성장 중의 격자상수 차이(Δa)는 0에 가깝게 될 수 있고, 성장 후의 열팽창계수의 차이(Δα)는 상쇄 보상이 가능하므로, 평탄(Flat)한 형상이 가능하다. 이에 따라, 종래 기술 대비 MQW를 성장시킬 때 스트레스 완화 및 온도 구배가 개선될 수 있으므로, 3원계 또는 4원계 합금(In, Ga, Al) 조성비 및 도펀트(Si, Mg) 도핑량의 균일도가 개선되어 웨이퍼 내의 파장 산포 및 광전 특성과 균일도가 대폭적으로 개선될 수 있고, 반치폭(Full Width at Half Maximum, FWHM)이 획기적으로 감소될 수 있다.
제9 단계(S190)는 레이저 리프트 오프 기법을 이용하여 소자 활성층(150)을 그룹3족 질화물 반도체 시드층(140)으로부터 분리시키는 단계이다.
즉, 사파이어 지지기판(110)의 후면에 레이저 빔을 조사하면 광학적으로 투명한 사파이어 지지기판(110), 강화층(120) 및 본딩층(130)을 관통하고, 그룹3족 질화물 반도체 시드층(140)에서 흡수가 일어나 900℃ 전후의 열이 순간적으로 발생하여 용융(Melting) 현상으로 사파이어 지지기판(110), 강화층(120) 및 본딩층(130)을 소자 활성층으로부터 분리시킬 수 있다. 이에 따르면, 별도의 레이저 리프트 오프 희생층을 사파이어 지지기판(110)과 그룹3족 질화물 반도체 시드층(140) 사이에 설계 도입하지 않아도 레이저 리프트 오프 공정이 가능하기 때문에, 레이저 리프트 오프 전사 공정이 반드시 필요한 마이크로 LED 디스플레이 분야에서 상당한 강점을 가질 수 있다.
상술한 바와 같은 제1 단계(S110)와, 제2 단계(S120)와, 제3 단계(S130)와, 제4 단계(S140)와, 제5 단계(S150)와, 제6 단계(S160)와, 제7 단계(S170)와, 제8 단계(S180)와, 제9 단계(S190)를 포함하는 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)에 따르면, 최초 사파이어 성장기판(G)과 질화갈륨(GaN) 물질계 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에서 야기된 스트레스를 상당 부분으로 제거시키거나 완화시킬 수 있으며, 최초 시드층 성장 후 열팽창계수 차이에서 비롯된 응축응력 스트레스 역시 사파이어 성장기판(G)을 분리시킨 후 완전히 제거되거나 완화될 수 있으므로 휨(Bowing) 현상이 거의 없는 평탄한 그룹3족 질화물 반도체 템플릿의 제조가 가능한 효과가 있다.
또한, 본 발명에 따르면, 마이크로 LED 소자 제조 시, InGaN 기반의 활성층(MQWs)을 성장시킬 때 스트레스 완화 및 온도 구배가 개선될 수 있으므로, 3원계 또는 4원계 합금(In, Ga, Al) 조성비 및 도펀트(Si, Mg) 도핑량의 균일도가 개선되어 웨이퍼 내의 파장 산포, 그리고 광전 특성과 균일도가 대폭적으로 개선될 수 있다. 이는 특히 자외선, 청색, 녹색, 적색 마이크로 LED 소자 제작 시 품질 개선 효과가 매우 크다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S200)에 대해 상세히 설명한다.
도 2는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법의 순서도이고, 도 3은 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 소자가 제조되는 과정을 도시한 것이고, 도 4는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 템플릿 상에 반도체 소자가 형성된 것을 도시한 것이고, 도 5는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 제조되는 반도체 소자에서, 사파이어 지지기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것이다.
도 2 내지 도 5에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S200)은 제1 단계(S210)와, 제2 단계(S220)와, 제3 단계(S230)와, 제4 단계(S240)와, 제5 단계(S250)와, 제6 단계(S260)와, 제7 단계(S270)와, 제8 단계(S280)와, 제9 단계(S290)를 포함한다.
여기서 제1 단계(S210) 내지 제7 단계(S270)는 전술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)과 동일하므로, 중복 설명은 생략한다.
제8 단계(S280)는 그룹3족 질화물 반도체 시드층(240)위에 고품질의 소자 활성층(250)을 형성시키는 단계이다. 이때, 소자 활성층(250)에는 전력반도체 소자가 형성되는데, 구체적으로 질화갈륨(GaN) 물질계를 포함하는 HEMT와 같은 수평 채널 구조를 갖는 전력반도체 또는 수직 채널 구조를 갖는 전력반도체 등이 형성된다.
도 5는 사파이어 지지기판(210) 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것으로, 도 5에 도시된 바와 같이, 본 발명에 따르면 성장 중의 격자상수 차이(Δa)는 0에 가깝게 될 수 있어 Less Concave 형상을 가질 수 있고, 성장 후의 열팽창계수의 차이(Δα)는 상쇄 보상이 가능하여 Less Convex 형상을 가질 수 있다. 이에 따라, 종래 기술 대비 크랙없는 고품질의 후막 질화갈륨(GaN) 물질계 층이 성장 가능하여 수직 드리프트 구조의 고품질 전력반도체 소자의 제조가 가능하다. 또한, 대략 20nm 두께를 가진 질화알루미늄갈륨 배리어(AlGaN Barrier) 내의 알루미늄(Al) 조성비와 두께 균일도가 개선된 고품질의 HEMT 제조가 가능하다.
제9 단계(S290)는 레이저 리프트 오프 기법(LLO)을 이용하여 소자 활성층(250)을 그룹3족 질화물 반도체 시드층(240)으로부터 분리시키는 단계이다.
즉, 사파이어 지지기판(210)의 후면에 레이저 빔을 조사하면 광학적으로 투명한 사파이어 지지기판(210), 강화층(220) 및 본딩층(230)을 관통하고, 그룹3족 질화물 반도체 시드층(240)에서 흡수가 일어나 900℃ 전후의 열이 순간적으로 발생하여 용융(Melting) 현상으로 사파이어 지지기판(210), 강화층(220) 및 본딩층(230)을 소자 활성층으로부터 분리시킬 수 있다. 이에 따르면, 별도의 레이저 리프트 오프 희생층을 사파이어 지지기판(210)과 그룹3족 질화물 반도체 시드층(240)사이에 설계 도입하지 않아도 레이저 리프트 오프 공정이 가능한 효과가 있다.
상술한 바와 같은 제1 단계(S210)와, 제2 단계(S220)와, 제3 단계(S230)와, 제4 단계(S240)와, 제5 단계(S250)와, 제6 단계(S260)와, 제7 단계(S270)와, 제8 단계(S280)와, 제9 단계(S290)를 포함하는 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S200)에 따르면, 최초 사파이어 성장기판과 질화갈륨(GaN) 물질계 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에서 야기된 스트레스를 상당 부분 제거시키거나 완화시킬 수 있으며, 최초 시드층 성장 후 열팽창계수 차이에서 비롯된 응축응력 스트레스 역시 사파이어 성장기판을 분리시킨 후 완전히 제거되거나 완화될 수 있으므로 휨(Bowing) 현상이 거의 없는 평탄한 그룹3족 질화물 반도체 템플릿의 제조가 가능한 효과가 있다.
또한, 본 발명에 따르면, 전력반도체 소자 제조 시, 수평 채널 구조를 가진 HEMT의 대략 20nm 두께를 갖는 질화알루미늄갈륨 배리어층(AlGaN Barrier Layer)의 두께, 알루미늄(Al) 조성비 균일도 및 고 저항성 질화갈륨 버퍼층(GaN Buffer Layer)에서 탄소(C) 또는 철(Fe) 도핑량의 균일도가 획기적으로 개선될 수 있으므로 수율 및 특성이 개선될 수 있다.
또한, 본 발명에 따르면, 수직 드리프트 구조의 전력반도체 소자는 위의 효과와 더불어, 두꺼운 후막 성장시에 크랙 없이 10㎛ 이상의 두께를 갖는 고품질의 질화갈륨(GaN) 물질계의 확보가 가능한 효과가 있다.
지금부터는 첨부된 도면을 참조하여, 본 발명의 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S300)에 대해 상세히 설명한다.
도 2는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법의 순서도이고, 도 3은 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 소자가 제조되는 과정을 도시한 것이고, 도 4는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 반도체 템플릿 상에 반도체 소자가 형성된 것을 도시한 것이고, 도 5는 본 발명의 제1 내지 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법에 의해 제조되는 반도체 소자에서, 사파이어 지지기판 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것이다.도 2 내지 도 5에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S300)은 제1 단계(S310)와, 제2 단계(S320)와, 제3 단계(S330)와, 제4 단계(S340)와, 제5 단계(S350)와, 제6 단계(S360)와, 제7 단계(S370)와, 제8 단계(S380)와, 제9 단계(S390)를 포함한다.
여기서 제1 단계(S310) 내지 제7 단계(S370)는 전술한 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S100)과 동일하므로, 중복 설명은 생략한다.
제8 단계(S380)는 그룹3족 질화물 반도체 시드층(340) 위에 고품질의 소자 활성층(350)을 형성시키는 단계이다. 이때, 소자 활성층(350)에는 통신용 필터 소자가 형성되는데, 구체적으로 질화알루미늄(AlN) 물질계를 포함하는 5G 무선과 와이파이 통신용 BAW 또는 SAW 필터 소자 등이 형성된다.
도 5는 사파이어 지지기판(310) 상/하부의 표면온도 차이, 격자상수 차이 및 열팽창계수 차이에 따른 제품별 에피택시 웨이퍼 형상을 도시한 것으로, 도 5에 도시된 바와 같이, 본 발명에 따르면 성장 중의 격자상수 차이(Δa)는 0에 가깝게 될 수 있어 Less Concave 형상을 가질 수 있고, 성장 후의 열팽창계수의 차이(Δα)는 상쇄 보상이 가능하여 Less Convex 형상을 가질 수 있다. 이에 따라, 종래 기술 대비 대략 1.5㎛ 두께의 고품질 질화알루미늄(AlN) 단결정 박막이 성장 가능하며, 1% 이내의 두께 균일도를 갖는 질화알루미늄(AlN) 단결정 박막을 통해 고성능의 BAW 또는 SAW 필터의 제조가 가능하다.
제9 단계(S390)는 레이저 리프트 오프 기법(LLO)을 이용하여 소자 활성층(350)을 그룹3족 질화물 반도체 시드층(340)으로부터 분리시키는 단계이다.
즉, 사파이어 지지기판(310)의 후면에 레이저 빔을 조사하면 광학적으로 투명한 사파이어 지지기판(310), 강화층(320) 및 본딩층(330)을 관통하고, 그룹3족 질화물 반도체 시드층(340)에서 흡수가 일어나 900℃ 전후의 열이 순간적으로 발생하여 용융(Melting) 현상으로 사파이어 지지기판(310), 강화층(320) 및 본딩층(330)을 소자 활성층으로부터 분리시킬 수 있다. 이에 따르면, 별도의 레이저 리프트 오프 희생층을 사파이어 지지기판(310)과 그룹3족 질화물 반도체 시드층(340) 사이에 설계 도입하지 않아도 레이저 리프트 오프 공정이 가능한 효과가 있다.
상술한 바와 같은 제1 단계(S310)와, 제2 단계(S320)와, 제3 단계(S330)와, 제4 단계(S340)와, 제5 단계(S350)와, 제6 단계(S360)와, 제7 단계(S370)와, 제8 단계(S380)와, 제9 단계(S390)를 포함하는 본 발명의 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법(S300)에 따르면, 최초 사파이어 성장기판과 질화갈륨(GaN) 물질계 사이의 격자상수(LC) 및 열팽창계수(CTE) 차이에서 야기된 스트레스를 상당 부분으로 제거시키거나 완화시킬 수 있으며, 최초 시드층 성장 후 열팽창계수 차이에서 비롯된 응축응력 스트레스 역시 사파이어 성장기판을 분리시킨 후 완전히 제거되거나 완화될 수 있으므로 휨(Bowing) 현상이 거의 없는 평탄한 그룹3족 질화물 반도체 템플릿의 제조가 가능한 효과가 있다.
또한, 본 발명에 따르면, 통신용 필터 소자 제조 시, 대략 1.5㎛ 두께를 갖는 질화알루미늄(AlN) 단결정 품질과 두께 균일도를 획기적으로 개선시킬 수 있는 효과가 있다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다.
또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
그리고 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
S100 : 본 발명의 제1 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
S200 : 본 발명의 제2 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
S300 : 본 발명의 제3 실시예에 따른 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
S110, S210, S310 : 제1 단계
S120, S220, S320 : 제2 단계
S130, S230, S330 : 제3 단계
S140, S240, S340 : 제4 단계
S150, S250, S350 : 제5 단계
S160, S260, S360 : 제6 단계
S170, S270, S370 : 제7 단계
S180, S280, S380 : 제8 단계
S190, S290, S390 : 제9 단계
110, 210, 310 : 지지기판
120, 220, 320 : 강화층
130, 230, 330 : 본딩층
140, 240, 340 : 그룹3족 질화물 반도체 시드층
150, 250, 350 : 소자 활성층
G : 성장기판
T : 임시기판
N1 : 제1 희생층
N2 : 제2 희생층
P : 에피택시 보호층
A1 : 제1 접착층
A2 : 제2 접착층
A : 접착층
B1 : 제1 본딩층
B2 : 제2 본딩층

Claims (9)

  1. 성장기판, 임시기판 및 지지기판을 준비하는 제1 단계;
    상기 성장기판 위에 시드층을 성장시키는 제2 단계;
    상기 시드층 위에 제1 접착층을 형성시키고, 상기 임시기판 위에 제2 접착층을 형성시킨 후, 상기 제1 접착층과 상기 제2 접착층을 서로 접착시켜 접착층을 형성시키는 제3 단계;
    레이저 리프트 오프(Laser Lift Off, LLO) 기법을 이용하여 상기 성장기판을 상기 시드층으로부터 분리시키는 제4 단계;
    상기 시드층 위에 제1 본딩층을 형성시키고, 상기 지지기판 위에 제2 본딩층을 형성시킨 후, 상기 제1 본딩층과 상기 제2 본딩층을 서로 접합시켜 본딩층을 형성시키는 제5 단계;
    레이저 리프트 오프 기법(LLO)을 이용하여 상기 임시기판을 상기 접착층으로부터 분리시키는 제6 단계;
    상기 접착층을 식각하여 제거하는 제7 단계;
    상기 시드층 위에 소자 활성층을 형성시키는 제8 단계; 및
    레이저 리프트 오프 기법(LLO)을 이용하여 상기 소자 활성층을 상기 시드층으로부터 분리시키는 제9 단계를 포함하는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 성장기판은,
    사파이어 성장기판이고,
    상기 지지기판은,
    사파이어 지지기판인, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  4. 청구항 1에 있어서,
    상기 소자 활성층에는,
    마이크로 LED 소자가 형성되는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  5. 청구항 4에 있어서,
    상기 마이크로 LED 소자는,
    질화인듐갈륨(InGaN) 기반의 활성층(MQWs)을 포함하는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  6. 청구항 1에 있어서,
    상기 소자 활성층에는,
    전력반도체 소자가 형성되는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  7. 청구항 6에 있어서,
    상기 전력반도체 소자는,
    질화갈륨(GaN) 물질계를 포함하는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  8. 청구항 1에 있어서,
    상기 소자 활성층에는,
    통신용 필터 소자가 형성되는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
  9. 청구항 8에 있어서,
    상기 통신용 필터 소자는,
    질화알루미늄(AlN) 물질계를 포함하는, 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법.
KR1020220161635A 2022-08-23 2022-11-28 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법 KR102615810B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2023/012453 WO2024043676A1 (ko) 2022-08-23 2023-08-23 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 반도체 템플릿

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220105324 2022-08-23
KR20220105324 2022-08-23

Publications (1)

Publication Number Publication Date
KR102615810B1 true KR102615810B1 (ko) 2023-12-20

Family

ID=89376733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220161635A KR102615810B1 (ko) 2022-08-23 2022-11-28 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR102615810B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101373A1 (en) * 2008-09-26 2011-05-05 S.O.I.Tec Silicon On Insulator Technologies Method of forming a composite laser substrate
KR20130067514A (ko) * 2011-12-14 2013-06-25 서울옵토디바이스주식회사 반도체 소자 제조 방법
JP2019153603A (ja) * 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR20210123064A (ko) * 2020-04-02 2021-10-13 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법
KR20220066230A (ko) * 2019-12-05 2022-05-24 웨이브로드 주식회사 반도체 발광소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101373A1 (en) * 2008-09-26 2011-05-05 S.O.I.Tec Silicon On Insulator Technologies Method of forming a composite laser substrate
KR20130067514A (ko) * 2011-12-14 2013-06-25 서울옵토디바이스주식회사 반도체 소자 제조 방법
KR102122846B1 (ko) 2013-09-27 2020-06-15 서울바이오시스 주식회사 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
JP2019153603A (ja) * 2016-07-19 2019-09-12 三菱電機株式会社 半導体基板及びその製造方法
KR20220066230A (ko) * 2019-12-05 2022-05-24 웨이브로드 주식회사 반도체 발광소자
KR20210112878A (ko) * 2020-03-06 2021-09-15 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
KR20210123064A (ko) * 2020-04-02 2021-10-13 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법
KR20220058523A (ko) * 2020-04-02 2022-05-09 웨이브로드 주식회사 3족 질화물 반도체 소자를 제조하는 방법

Similar Documents

Publication Publication Date Title
JP5836158B2 (ja) 歪吸収中間層遷移モジュールを有するｉｉｉ族窒化物半導体構造
JP5133927B2 (ja) 化合物半導体基板
WO2017077988A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN103515419A (zh) 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层
CN105280770B (zh) 氮化物半导体结构
CN112242435B (zh) 半导体外延结构及其形成方法
CN108352327B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
WO2019194042A1 (ja) トランジスタの製造方法
US20170117136A1 (en) Fabrication method of semiconductor multilayer structure
KR102615810B1 (ko) 그룹3족 질화물 반도체 템플릿을 이용한 반도체 소자의 제조 방법
JP2009117583A (ja) 窒化物半導体素子の製造方法、窒化物半導体結晶成長基板、結晶成長基板保持基板及び接着材
WO2016059923A1 (ja) 窒化物半導体およびそれを用いた電子デバイス
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102607671B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
JP2018200934A (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
KR102621470B1 (ko) 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법
CN108780734A (zh) 载体基板上器件的制造
KR102671381B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿
KR102627780B1 (ko) 전력반도체 소자용 그룹3족 질화물 반도체 템플릿의 제조 방법
KR102615808B1 (ko) 그룹3족 질화물 반도체 템플릿 제조 방법 및 이에 따라 제조된 반도체 템플릿
KR102649705B1 (ko) 본딩층의 품질이 개선된 그룹3족 질화물 반도체 템플릿의 제조 방법
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
KR101145595B1 (ko) 질화물계 화합물 반도체의 성장방법
US20170207303A1 (en) Semiconductor multilayer structure
KR102681487B1 (ko) 그룹3족 질화물 전력반도체 소자의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 전력반도체 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant