WO2017077988A1 - 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 - Google Patents

半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 Download PDF

Info

Publication number
WO2017077988A1
WO2017077988A1 PCT/JP2016/082367 JP2016082367W WO2017077988A1 WO 2017077988 A1 WO2017077988 A1 WO 2017077988A1 JP 2016082367 W JP2016082367 W JP 2016082367W WO 2017077988 A1 WO2017077988 A1 WO 2017077988A1
Authority
WO
WIPO (PCT)
Prior art keywords
buffer layer
substrate
layer
semiconductor device
epitaxial substrate
Prior art date
Application number
PCT/JP2016/082367
Other languages
English (en)
French (fr)
Inventor
幹也 市村
宗太 前原
倉岡　義孝
Original Assignee
日本碍子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本碍子株式会社 filed Critical 日本碍子株式会社
Priority to CN201680061152.XA priority Critical patent/CN108140563B/zh
Priority to KR1020187012017A priority patent/KR102519899B1/ko
Priority to JP2017548757A priority patent/JP6730302B2/ja
Priority to DE112016005028.3T priority patent/DE112016005028T5/de
Publication of WO2017077988A1 publication Critical patent/WO2017077988A1/ja
Priority to US15/965,210 priority patent/US10580646B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Definitions

  • the present invention relates to a semiconductor element, and more particularly to a semiconductor element configured using a self-standing substrate made of semi-insulating GaN.
  • Nitride semiconductors have a wide band gap of direct transition type, a high dielectric breakdown electric field, and a high saturation electron velocity. Therefore, they are used as light-emitting devices such as LEDs and LDs, and as semiconductor materials for high-frequency / high-power electronic devices. It's being used.
  • HEMT high electron mobility transistor
  • Nitride electronic devices are generally manufactured using a commercially available heterogeneous material base substrate such as sapphire, SiC, or Si.
  • a commercially available heterogeneous material base substrate such as sapphire, SiC, or Si.
  • GaN films heteroepitaxially grown on these dissimilar material substrates many defects are generated due to differences in lattice constants and thermal expansion coefficients between GaN and dissimilar material substrates. There is.
  • the mobility of the two-dimensional electron gas existing at the AlGaN / GaN laminated interface is improved, so that the HEMT element (semiconductor element) produced using the structure is improved. Improvement in characteristics can be expected.
  • a commercially available GaN substrate manufactured by a hydride vapor phase epitaxy (HVPE method) generally exhibits an n-type conductivity due to oxygen impurities incorporated in the crystal. .
  • the conductive GaN substrate becomes a leakage current path between the source and drain electrodes when the HEMT device is driven at a high voltage. Therefore, it is desirable to use a semi-insulating GaN substrate to produce a HEMT element.
  • a semi-insulating GaN substrate In order to realize a semi-insulating GaN substrate, it is effective to dope a GaN crystal with an element that forms a deep acceptor level such as a transition metal element (for example, Fe) or a group 2 element (for example, Mg). It has been.
  • a transition metal element for example, Fe
  • a group 2 element for example, Mg
  • an acceptor element such as Fe, Mg, Zn is GaN.
  • Patent Document 3 discloses that acceptor elements such as Fe and Mg are likely to diffuse, which causes current collapse.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an epitaxial substrate for a semiconductor device in which the occurrence of current collapse is suppressed.
  • an epitaxial substrate for a semiconductor device includes a semi-insulating free-standing substrate made of GaN doped with Zn, and a buffer layer adjacent to the free-standing substrate.
  • the dislocation density of the freestanding substrate is 5.0 ⁇ 10 7 cm ⁇ 2 or less, and the thickness of the buffer layer is 1 nm or more. It was made to be 100 nm or less.
  • the concentration of Zn in the channel layer is 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the buffer layer is made of Al p Ga 1-p N (0.9 ⁇ p ⁇ 1). And so on.
  • the buffer layer has a thickness of 2 nm to 20 nm.
  • the channel layer is made of GaN and the barrier layer is made of AlGaN.
  • a semiconductor device comprising a semi-insulating free-standing substrate made of Zn-doped GaN, a buffer layer adjacent to the free-standing substrate, and a channel adjacent to the buffer layer.
  • a barrier layer provided on the opposite side of the buffer layer across the channel layer, and a gate electrode, a source electrode, and a drain electrode provided on the barrier layer,
  • the buffer layer is made of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1), and is a diffusion suppression layer that suppresses the diffusion of Zn from the free-standing substrate to the channel layer.
  • the dislocation density of the free-standing substrate is 5.0 ⁇ 10 7 cm ⁇ 2 or less
  • the thickness of the buffer layer is 1 nm or more and 100 nm or less. I did it.
  • the concentration of Zn in the channel layer is 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the buffer layer is made of Al p Ga 1-p N (0.9 ⁇ p ⁇ 1). did.
  • the thickness of the buffer layer is 2 nm or more and 20 nm or less.
  • the channel layer is made of GaN and the barrier layer is made of AlGaN.
  • a method of manufacturing an epitaxial substrate for a semiconductor device comprising: a) a preparatory step of preparing a semi-insulating free-standing substrate made of Zn-doped GaN; and b) A buffer layer forming step for forming a buffer layer adjacent to the buffer layer; c) a channel layer step for forming a channel layer adjacent to the buffer layer; and d) a position opposite to the buffer layer across the channel layer.
  • the buffer layer is made of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1) and is formed from the freestanding substrate. It is formed as a diffusion suppressing layer that suppresses the diffusion of Zn into the channel layer.
  • the self-standing substrate having a dislocation density of 5.0 ⁇ 10 7 cm ⁇ 2 or less.
  • the buffer layer is formed to a thickness of 1 nm to 100 nm.
  • the concentration of Zn in the channel layer is 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the buffer layer is formed.
  • the buffer layer is formed of Al p Ga 1-p in the buffer layer forming step. N (0.9 ⁇ p ⁇ 1).
  • the buffer layer in the method for manufacturing an epitaxial substrate for a semiconductor element according to any one of the thirteenth to sixteenth aspects, in the buffer layer forming step, the buffer layer has a thickness of 2 nm to 20 nm. To form.
  • the channel layer is formed of GaN and the barrier layer is formed of AlGaN. It was to so.
  • the self-supporting substrate is manufactured by a flux method.
  • the formation temperature of the buffer layer is 700 ° C. or higher and 1200 ° C. or lower. .
  • the formation temperature of the buffer layer is 900 ° C. or higher and 1200 ° C. or lower.
  • a semiconductor element with reduced current collapse can be realized while using a semi-insulating GaN free-standing substrate.
  • FIG. 2 is a diagram schematically showing a cross-sectional structure of a HEMT element 20.
  • FIG. Sample No. 4 is a STEM observation image of a 1-4 HEMT device.
  • Sample No. FIG. 4 is a diagram showing both a concentration profile of Zn element and a secondary ion signal profile of Al element in an epitaxial substrate constituting a 1-4 HEMT device.
  • Sample No. FIG. 2 is a diagram showing a Zn element concentration profile and an Al element secondary ion signal profile in an epitaxial substrate constituting the HEMT device 1-1.
  • Group 13 refers to aluminum (Al), gallium (Ga), indium (In), etc.
  • Group 14 refers to silicon (Si), germanium (Ge), tin (Sn), lead (Pb), etc.
  • 15 refers to nitrogen (N), phosphorus (P), arsenic (As), antimony (Sb), and the like.
  • FIG. 1 schematically shows a cross-sectional structure of a HEMT device 20 as an embodiment of a semiconductor device according to the present invention, which includes an epitaxial substrate 10 as an embodiment of an epitaxial substrate for a semiconductor device according to the present invention.
  • FIG. 1 schematically shows a cross-sectional structure of a HEMT device 20 as an embodiment of a semiconductor device according to the present invention, which includes an epitaxial substrate 10 as an embodiment of an epitaxial substrate for a semiconductor device according to the present invention.
  • the epitaxial substrate 10 includes a free-standing substrate 1, a buffer layer 2, a channel layer 3, and a barrier layer 4.
  • the HEMT device 20 is provided with a source electrode 5, a drain electrode 6, and a gate electrode 7 on the epitaxial substrate 10 (on the barrier layer 4).
  • the ratio of the thickness of each layer in FIG. 1 does not reflect the actual one.
  • the free-standing substrate 1 is a (0001) -oriented GaN substrate doped with Zn of 1 ⁇ 10 18 cm ⁇ 3 or more, has a specific resistance at room temperature of 1 ⁇ 10 2 ⁇ cm or more, and exhibits semi-insulating properties. From the viewpoint of suppressing the diffusion of Zn into the channel layer 3, the dislocation density of the freestanding substrate 1 is preferably 5 ⁇ 10 7 cm 2 or less.
  • the size of the self-standing substrate 1 is not particularly limited, but considering the ease of handling (gripping, moving, etc.), it is preferable to have a thickness of about several hundred ⁇ m to several mm.
  • Such a self-supporting substrate 1 can be manufactured by, for example, a flux method.
  • the formation of the self-supporting substrate 1 by the flux method is generally performed by using a seed substrate in a melt containing metal Ga, metal Na, metal Zn, and C (carbon) in a growth vessel (alumina crucible) that is horizontally rotatable in a pressure vessel.
  • the GaN single crystal formed on the seed substrate is separated from the seed substrate by maintaining a predetermined temperature and a predetermined pressure in the growth container while introducing nitrogen gas while the growth container is horizontally rotated. Obtained by.
  • a so-called template substrate in which a GaN thin film is formed on a sapphire substrate by MOCVD can be suitably used.
  • the buffer layer 2 is a layer formed on (adjacent to) one main surface of the freestanding substrate 1 and having a thickness of 1 nm to 100 nm.
  • the buffer layer 2 is formed at a temperature similar to the formation temperature of the channel layer 3 and the barrier layer 4 unlike the so-called low temperature buffer layer formed at a low temperature of less than 800 ° C. is there.
  • buffer layer 2 suppresses diffusion of Zn doped into free-standing substrate 1 to channel layer 3 and further to barrier layer 4 thereabove when epitaxial substrate 10 is manufactured. It is provided as a diffusion suppression layer.
  • the buffer layer 2 is preferably an AlGaN layer having a composition of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1). In such a case, the diffusion of Zn from the free-standing substrate 1 to the channel layer 3 is preferably suppressed, and as a result, current collapse is preferably suppressed in the HEMT device 20 manufactured using the epitaxial substrate 10.
  • the buffer layer 2 is provided with a thickness of 2 nm to 20 nm.
  • the buffer layer 2 is formed to have a composition of Al p Ga 1-p N (0.9 ⁇ p ⁇ 1). In these cases, current collapse in the HEMT device 20 fabricated using the epitaxial substrate 10 is further suppressed.
  • the thickness of the buffer layer 2 may be made larger than 100 nm, in such a case, cracks may occur on the surface of the epitaxial substrate 10 (the surface of the barrier layer 4).
  • the thickness of the buffer layer 2 is smaller than 1 nm or when the Al molar ratio p of the buffer layer 2 is smaller than 0.7, the effect of suppressing the diffusion of Zn cannot be sufficiently obtained, and as a result Since collapse is not sufficiently suppressed, it is not preferable.
  • the channel layer 3 is a layer formed on (adjacent to) the buffer layer 2.
  • the channel layer 3 is formed to a thickness of about 50 nm to 5000 nm.
  • the barrier layer 4 is a layer provided on the side opposite to the buffer layer 2 with the channel layer 3 interposed therebetween.
  • the barrier layer 4 is formed to a thickness of about 2 nm to 40 nm.
  • the barrier layer 4 may be formed adjacent to the channel layer 3 as shown in FIG. 1, and in this case, the interface between the two layers is a heterojunction interface.
  • a spacer layer (not shown) may be provided between the channel layer 3 and the barrier layer 4, and in this case, a region from the interface between the channel layer 3 and the spacer layer to the interface between the barrier layer 4 and the spacer layer is heterogeneous. It becomes a bonding interface region.
  • the channel layer 3 is formed by GaN
  • the barrier layer 4 is AlGaN (Al x Ga 1-x N, 0 ⁇ x ⁇ 1) to InAlN (In y Al 1-y N, 0 ⁇ y ⁇ A preferred example is that formed in 1).
  • the combination of the channel layer 3 and the barrier layer 4 is not limited to this.
  • the formation of the buffer layer 2, the channel layer 3, and the barrier layer 4 is realized by, for example, the MOCVD method.
  • the layer formation by the MOCVD method is, for example, when the buffer layer 2 is formed of Al p Ga 1-p N, the channel layer 3 is formed of GaN, and the barrier layer 4 is formed of AlGaN.
  • MO organometallic
  • the source electrode 5 and the drain electrode 6 are metal electrodes each having a thickness of about 10 to 100 nm.
  • the source electrode 5 and the drain electrode 6 are preferably formed as multilayer electrodes made of, for example, Ti / Al / Ni / Au.
  • the source electrode 5 and the drain electrode 6 are in ohmic contact with the barrier layer 4.
  • the source electrode 5 and the drain electrode 6 are preferably formed by a vacuum deposition method and a photolithography process. In order to improve the ohmic contact between both electrodes, it is preferable to perform heat treatment for several tens of seconds in a nitrogen gas atmosphere at a predetermined temperature between 650 ° C. and 1000 ° C. after the electrodes are formed.
  • the gate electrodes 7 are metal electrodes each having a thickness of about 10 to 100 nm.
  • the gate electrode 7 is preferably configured as a multilayer electrode made of Ni / Au, for example.
  • the gate electrode 7 has a Schottky contact with the barrier layer 4.
  • the gate electrode 7 is preferably an example formed by a vacuum deposition method and a photolithography process.
  • a c-plane sapphire substrate having a diameter similar to that of the free-standing substrate 1 to be manufactured is prepared, and a GaN low-temperature buffer layer is formed on the surface at a temperature of 450 ° C. to 750 ° C. to a thickness of about 10 nm to 50 nm.
  • a GaN thin film having a thickness of about 1 ⁇ m to 10 ⁇ m is formed by MOCVD at a temperature of 1000 ° C. to 1200 ° C. to obtain a MOCVD-GaN template that can be used as a seed substrate.
  • a Zn-doped GaN single crystal layer is formed using the Na flux method.
  • an MOCVD-GaN template is placed in an alumina crucible, and subsequently, 10 g to 60 g of metal Ga, 15 g to 90 g of metal Na, and 0.1 g of metal Zn are placed in the alumina crucible. 5 g and 10 mg to 500 mg of C are charged respectively.
  • the alumina crucible is placed in a heating furnace, the furnace temperature is set to 800 ° C. to 950 ° C., the furnace pressure is set to 3 MPa to 5 MPa, and heated for about 20 hours to 400 hours, and then cooled to room temperature. After cooling is complete, the alumina crucible is removed from the furnace.
  • an MOCVD-GaN template having a brown GaN single crystal layer deposited on the surface with a thickness of 300 ⁇ m to 3000 ⁇ m is obtained.
  • the GaN single crystal layer thus obtained is polished using diamond abrasive grains, and the surface thereof is flattened. Thereby, a flux-GaN template in which a GaN single crystal layer is formed on the MOCVD-GaN template is obtained.
  • the polishing is performed in such a range that the total thickness of the nitride layer in the flux-GaN template is maintained at a value sufficiently larger than the target thickness of the free-standing substrate 1 to be finally obtained.
  • the seed substrate is separated from the flux-GaN template by irradiating laser light from the seed substrate side while scanning at a scanning speed of 0.1 mm / second to 100 mm / second by a laser lift-off method.
  • the laser light for example, it is preferable to use a third harmonic of Nd: YAG having a wavelength of 355 nm.
  • the pulse width may be about 1 ns to 1000 ns and the pulse period may be about 1 kHz to 200 kHz.
  • the laser light irradiation is preferably performed while heating the flux-GaN template at a temperature of about 30 ° C. to 600 ° C. from the side opposite to the seed substrate.
  • a free-standing substrate (Zn-doped GaN single-crystal free-standing substrate) 1 made of GaN doped with Zn at a concentration of 1 ⁇ 10 18 cm ⁇ 3 or more is obtained.
  • the dislocation density of the free-standing substrate 1 can be controlled by changing the thickness of the Zn-doped GaN single crystal layer formed in the Flux-GaN template. This utilizes the fact that as the Zn-doped GaN single crystal layer is formed thicker, a region having a lower dislocation density is formed thereon. Accordingly, by appropriately determining the formation thickness of the Zn-doped GaN single crystal layer and the polishing amount after laser lift-off, it is possible to obtain the self-supporting substrate 1 having a dislocation density of 5 ⁇ 10 7 cm 2 or less as described above. It has become.
  • the epitaxial substrate 10 is formed by stacking the buffer layer 2, the channel layer 3, and the barrier layer 4 in this order under the following conditions with the free-standing substrate 1 placed on a susceptor provided in the reactor of the MOCVD furnace. It is obtained by doing.
  • the formation temperature means a susceptor heating temperature.
  • the group 15 / group 13 gas ratio is the total of TMG (trimethylgallium), TMA (trimethylaluminum), and TMI (trimethylindium), which are group 13 (Ga, Al, In) raw materials. It is the ratio (molar ratio) of the supply amount of ammonia which is a Group 15 (N) raw material to the supply amount.
  • the Al source gas / Group 13 source gas ratio when the barrier layer 4 is formed of AlGaN is the ratio (molar ratio) of the total supply amount of the Group 13 (Ga, Al) source to the supply amount of the Al source.
  • the Al source gas / Group 13 source gas ratio when the barrier layer 4 is formed of InAlN is the ratio (molar ratio) of the total supply amount of the Group 13 (In, Al) source to the supply amount of the In source material. is there. Both are determined according to the desired composition of the barrier layer 4 (Al molar ratio x or In composition ratio y).
  • Fabrication of the HEMT element 20 using the epitaxial substrate 10 can be realized by applying a known technique.
  • an element isolation process is performed to remove a portion that becomes a boundary between individual elements by etching to about 50 nm to 1000 nm using a photolithography process and an RIE (Reactive Ion Etching) method, and then the surface of the epitaxial substrate 10 (the barrier layer). 4 a SiO 2 film having a thickness of 50 nm ⁇ 500 nm is formed on the surface), followed by by a SiO 2 film to be formed location of the source electrode 5 and drain electrode 6 is removed by etching using photolithography, SiO 2 pattern Get a layer.
  • RIE Reactive Ion Etching
  • the source electrode 5 and the drain electrode 6 are formed by forming a metal pattern made of Ti / Al / Ni / Au at a place where the source electrode 5 and the drain electrode 6 are to be formed using a vacuum deposition method and a photolithography process.
  • the thickness of each metal layer is preferably 5 nm to 50 nm, 40 nm to 400 nm, 4 nm to 40 nm, and 20 nm to 200 nm in order.
  • heat treatment is performed for 10 seconds to 1000 seconds in a nitrogen gas atmosphere at 600 ° C. to 1000 ° C.
  • the SiO 2 film at the location where the gate electrode 7 is to be formed is removed from the SiO 2 pattern layer using a photolithography process.
  • the gate electrode 7 is formed by forming a Schottky metal pattern made of Ni / Au at a place where the gate electrode 7 is to be formed by using a vacuum deposition method and a photolithography process.
  • the thickness of each metal layer is preferably 4 nm to 40 nm and 20 nm to 200 nm.
  • the HEMT element 20 is obtained by the above process.
  • the free-standing substrate 1 is made of GaN doped with Zn at a concentration of 1 ⁇ 10 18 cm ⁇ 3 or more
  • the buffer layer 2 is an epitaxial substrate. 10 is provided so as to function as a diffusion suppressing layer that prevents Zn from diffusing from the free-standing substrate 1 to the channel layer 3 during the fabrication of the semiconductor layer 10.
  • the buffer layer 2 is an AlGaN layer having a composition of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1).
  • the Al molar ratio p of the buffer layer 2 is smaller than 0.7, Zn diffuses from the buffer layer 2 to the channel layer 3 and further to the barrier layer 4. In this case, a current collapse phenomenon occurs in the HEMT device 20 because Zn functioning as an acceptor element functions as an electron trap.
  • the diffusion of Zn from the free-standing substrate 1 is preferable by forming the buffer layer 2 with an AlGaN layer having an Al molar ratio p of 0.7 or more.
  • the concentration of Zn in the channel layer is not more than 1 ⁇ 10 16 cm -3, generation of current collapse in the HEMT device 20 is appropriately suppressed.
  • Example 1 After preparing a Zn-doped GaN single crystal free-standing substrate, seven types of epitaxial substrates were manufactured under the same conditions except that the self-supporting substrate was used as a base substrate and the thickness of the buffer layer was changed. Further, HEMT elements were produced using the respective epitaxial substrates. Hereinafter, a common sample No. is used for seven types of epitaxial substrates and HEMT devices manufactured using the respective epitaxial substrates. 1-1-No. 1-7 is used.
  • a GaN low temperature buffer layer of 30 nm is formed on the surface of a c-plane sapphire substrate having a diameter of 2 inches and a thickness of 0.43 mm at 550 ° C., and then a 3 ⁇ m thick GaN thin film is formed by MOCVD at 1050 ° C.
  • MOCVD-GaN template that can be used as a seed substrate was obtained.
  • a Zn-doped GaN single crystal layer was formed using the Na flux method.
  • an MOCVD-GaN template is placed in an alumina crucible, and then 30 g of metal Ga, 45 g of metal Na, 1 g of metal zinc, and 100 mg of carbon are filled in the alumina crucible. did.
  • the alumina crucible was placed in a heating furnace, the furnace temperature was 850 ° C., the furnace pressure was 4.5 MPa, and the mixture was heated for about 100 hours, and then cooled to room temperature. After the cooling was completed, the alumina crucible was taken out of the furnace, and a brown GaN single crystal layer was deposited to a thickness of about 1000 ⁇ m on the surface of the MOCVD-GaN template.
  • the GaN single crystal layer thus obtained is polished using diamond abrasive grains, the surface thereof is flattened, and the total thickness of the nitride layer formed on the base substrate is 900 ⁇ m. did.
  • a flux-GaN template in which a GaN single crystal layer was formed on the MOCVD-GaN template was obtained.
  • the Flux-GaN template was observed with the naked eye, no cracks were confirmed.
  • the seed substrate was separated from the flux-GaN template by irradiating laser light from the seed substrate side while scanning at a scanning speed of 30 mm / second by the laser lift-off method.
  • As the laser light a third harmonic of Nd: YAG having a wavelength of 355 nm was used.
  • the pulse width was about 30 ns and the pulse period was about 50 kHz.
  • the laser light was condensed into a circular beam having a diameter of about 20 ⁇ m so that the light density was about 1.0 J / cm.
  • the laser beam irradiation was performed while heating the flux-GaN template at a temperature of about 50 ° C. from the side opposite to the seed substrate.
  • the surface of the obtained laminated structure peeled from the seed substrate was polished to obtain a Zn-doped GaN free-standing substrate having a total thickness of 430 ⁇ m.
  • the crystallinity of the obtained Zn-doped GaN substrate was evaluated using an X-ray rocking curve.
  • the half width of (0002) plane reflection was 120 seconds, and the half width of (10-12) plane reflection was 150 seconds.
  • an epitaxial substrate was produced by MOCVD.
  • the group 15 / group 13 gas ratio is the ratio (molar ratio) of the supply amount of the group 15 (N) raw material to the supply amount of the group 13 (Ga, Al) raw material.
  • an epitaxial substrate having an Al-doped GaN buffer layer having a thickness of 0 nm is an epitaxial substrate in which a GaN channel layer is immediately formed on a Zn-doped GaN substrate without forming an Al-doped GaN buffer layer.
  • the susceptor temperature was lowered to near room temperature, the inside of the reactor was returned to atmospheric pressure, and the fabricated epitaxial substrate was taken out.
  • HEMT devices were produced using the respective epitaxial substrates.
  • the HEMT device was designed to have a gate width of 100 ⁇ m, a source-gate interval of 1 ⁇ m, a gate-drain interval of 4 ⁇ m, and a gate length of 1 ⁇ m.
  • the part which becomes the boundary of each element was removed by etching to a depth of about 100 nm using a photolithography process and the RIE method.
  • a SiO 2 film having a thickness of 100nm was formed on the epitaxial substrate, followed by the source electrode by a photolithography, a SiO 2 film to be formed location of the drain electrode by etching away the SiO 2 pattern layer Obtained.
  • a metal pattern made of Ti / Al / Ni / Au (each film thickness is 25/200/20/100 nm) is formed at the locations where the source electrode and drain electrode are to be formed by using a vacuum deposition method and a photolithography process. Thus, a source electrode and a drain electrode were formed.
  • heat treatment was performed for 30 seconds in a nitrogen gas atmosphere at 825 ° C.
  • the SiO 2 film at the location where the gate electrode is to be formed was removed from the SiO 2 pattern layer using a photolithography process.
  • a Schottky metal pattern made of Ni / Au (each film thickness is 20/100 nm) is formed at a position where the gate electrode is to be formed, thereby forming the gate electrode. Formed.
  • the threading dislocation density was calculated based on the number of dislocations observed in each field when the self-supporting substrate was observed in a plurality of fields with a lower observation magnification than the image shown in FIG.
  • Table 1 shows the results of composition analysis by EDS (energy dispersive X-ray analysis) for the GaN substrate, the buffer layer, and the channel layer with the locations indicated as point 1 to point 3 in FIG.
  • SIMS evaluation of HEMT element About each HEMT element, the elemental analysis of the depth direction in an epitaxial substrate was performed by SIMS (secondary ion mass spectrometry), and the concentration profile of Zn element and Al element was obtained.
  • FIG. 4 is a diagram showing both a concentration profile of Zn element and a secondary ion signal profile of Al element in an epitaxial substrate constituting a 1-4 HEMT device.
  • FIG. 2 is a diagram showing a Zn element concentration profile and an Al element secondary ion signal profile in an epitaxial substrate constituting the HEMT device 1-1.
  • the GaN substrate is doped with Zn at a high concentration (1 ⁇ 10 19 cm ⁇ 3 ).
  • the Zn element concentration which is present at a high concentration on the substrate side from the interface between the buffer layer and the GaN substrate, rapidly decreases in the buffer layer and further gradually decreases in the channel layer. It has reached 5 ⁇ 10 15 cm ⁇ 3 , which is the lower limit of detection of Zn in ZnO (background level).
  • the GaN substrate is doped with Zn at a high concentration (1 ⁇ 10 19 cm ⁇ 3 ).
  • the Zn element gradually decreases in the channel layer, the degree thereof is the same as in sample No. It is gentle as compared with the HEMT device of 1-4, and even in the vicinity of the barrier layer, the sample no. Zn element exists at a concentration of 8 ⁇ 10 16 cm ⁇ 3 or more, which is one order or more larger than the 1-4 HEMT device.
  • pulse / Id DC , 0 ⁇ R ⁇ 1) was adopted, and this was obtained for each HEMT device. If the R value is 0.7 or more, it can be determined that the HEMT element has a small current collapse.
  • Table 2 shows the Zn concentration and R value of the channel layer obtained from the concentration profile for each sample of Experimental Example 1, the thickness of the buffer layer, the Al concentration p of the buffer layer, and the cracks on the surface of the epitaxial substrate. (It is described as “film crack” in Table 1 and the same applies to the following experimental examples) and is shown in a list.
  • the Zn concentration was a value at the center in the thickness direction of the target layer (the same applies to the following experimental examples).
  • Table 2 also shows whether each sample corresponds to an example of the present invention or a comparative example.
  • the Zn concentration of the channel layer was reduced to about 5 ⁇ 10 15 cm ⁇ 3, which is the detection lower limit in SIMS, and the R value was 0.80 or more.
  • B.I. G. L means that the Zn concentration is at the background level (the same applies to Tables 2 and 3). That is, sample No. 1-3 to No. It can be said that the current collapse of the 1-5 HEMT device is particularly small.
  • Example 2 After producing a Zn-doped GaN single crystal free-standing substrate under the same production conditions and procedure as in Experimental Example 1, four types of epitaxial substrates were produced using the free-standing substrate as a base substrate.
  • the manufacturing conditions at that time were the same except that the Al source gas / Group 13 source gas ratio was different when forming the AlGaN buffer layer so that the Al molar ratio p in the buffer layer was different. More specifically, the Al source gas / Group 13 source gas ratio in forming the buffer layer was changed to four levels of 1.0, 0.9, 0.7, and 0.5.
  • the thickness of the buffer layer was 10 nm.
  • the dislocation density is the same as that of Sample No. It is estimated to be about the same as 1-4.
  • HEMT elements were produced using the respective epitaxial substrates.
  • a common sample No. is used for the four types of epitaxial substrates and the HEMT device manufactured using each of them. 2-1. 2-4 is used.
  • sample no. The epitaxial substrate and the HEMT device of 2-1 are sample Nos.
  • the epitaxial substrate and the HEMT device of 1-4 are the same.
  • Table 3 lists the Zn concentration and R value of the channel layer, the buffer layer thickness, the Al concentration p of the buffer layer, and the presence or absence of cracks on the surface of the epitaxial substrate for each sample of Experimental Example 2. Shown below. Table 3 also shows whether each sample corresponds to an example of the present invention or a comparative example.
  • the sample No. 1 in which the Al molar ratio p in the buffer layer is 0.5 is shown.
  • the Zn concentration in the channel layer was higher than 5 ⁇ 10 16 cm ⁇ 3 and 1 ⁇ 10 16 cm ⁇ 3 , and the R value remained at 0.41.
  • the Zn concentration in the channel layer was 1 ⁇ 10 16 cm ⁇ 3 or less, and the R value was 0.70 or more. That is, the sample No. 1 was obtained by changing the buffer layer to an AlGaN layer having a composition of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1). 2-1. It can be said that the 2-3 HEMT device has a small current collapse.
  • the Zn concentration in the channel layer was reduced to about 5 ⁇ 10 15 cm ⁇ 3, which is the lower limit of detection in SIMS, and the R value was 0.81 or more. That is, the sample No. 1 was obtained by using an AlGaN layer having a composition of Al p Ga 1-p N (0.9 ⁇ p ⁇ 1) as the buffer layer. 2-1. It can be said that the current collapse is particularly small in the 2-2 HEMT device.
  • Example 3 After producing a Zn-doped GaN single crystal free-standing substrate in the same procedure as in Experimental Example 1, three types of epitaxial substrates were produced using the free-standing substrate as a base substrate, and HEMT devices were produced using the respective epitaxial substrates.
  • the GaN single-crystal layer is formed by the flux method so that the thickness of the GaN single-crystal layer formed on the surface of the MOCVD-GaN template is different.
  • the training time was changed. This is intended to obtain Zn-doped GaN single crystal free-standing substrates having different dislocation densities.
  • the thickness of the GaN single crystal layer was changed to three levels of 1000 ⁇ m, 600 ⁇ m, and 200 ⁇ m by changing the heating and holding time at 850 ° C. to three levels of 100 hours, 70 hours, and 40 hours.
  • the fabrication conditions of the epitaxial substrate and HEMT element are as shown in Sample No. It was the same as the case of producing the epitaxial substrate according to 1-4.
  • the buffer layer is made of AlN, and the thickness of the buffer layer is 10 nm.
  • a common sample No. is used for the three types of epitaxial substrates and the HEMT device fabricated using each of them. 3-1. 3-3 is used. However, sample no.
  • the epitaxial substrate and the HEMT device of 3-1 are the same as the sample No. 1 in Experimental Example 1.
  • the epitaxial substrate and the HEMT device of 1-4 are the same.
  • Table 4 the dislocation density of the Zn-doped GaN single-crystal free-standing substrate (described as “GaN substrate” in Table 4), the Zn concentration of the channel layer, and the R value for each sample of Experimental Example 3, A list is shown together with the presence or absence of cracks on the surface of the epitaxial substrate. Table 4 also shows whether each sample corresponds to an example of the present invention or a comparative example.
  • the sample No. in which the dislocation density in the Zn-doped GaN single crystal free-standing substrate is 1.0 ⁇ 10 8 cm ⁇ 2 .
  • the Zn concentration in the channel layer was higher than 6 ⁇ 10 16 cm ⁇ 3 and 1 ⁇ 10 16 cm ⁇ 3 , and the R value remained at 0.29.
  • the sample No. 1 in which the dislocation density in the Zn-doped GaN single-crystal free-standing substrate is 2.0 ⁇ 10 6 cm ⁇ 2 .
  • the Zn concentration of the channel layer was reduced to about 5 ⁇ 10 15 cm ⁇ 3, which is the detection lower limit in SIMS, and the R value was 0.88. That is, sample No. It can be said that the current collapse is particularly small in the 3-1 HEMT device.
  • a HEMT device is manufactured by stacking a channel layer and a barrier layer on a Zn-doped GaN single crystal free-standing substrate doped with Zn at a high concentration of 1 ⁇ 10 18 cm ⁇ 3 or more
  • a free-standing substrate is used.
  • a buffer layer having a composition of Al p Ga 1-p N (0.7 ⁇ p ⁇ 1) is formed on the free-standing substrate with a dislocation density of 5.0 ⁇ 10 7 cm ⁇ 2 or less.
  • the Zn concentration in the channel layer can be reduced to 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the occurrence of current collapse is preferably suppressed.
  • the thickness of the buffer layer is 2 nm or more and 20 nm or less, or when the Al molar ratio p of the buffer layer is 0.9 or more, the occurrence of current collapse is further suppressed.
  • Example 4 After producing a Zn-doped GaN single crystal free-standing substrate under the same production conditions and procedure as in Experimental Example 1, four types of epitaxial substrates were produced using the free-standing substrate as a base substrate. The manufacturing conditions at that time were the same except that the formation temperature of the buffer layer was changed. More specifically, the formation temperature of the buffer layer was changed to four levels of 1050 ° C., 900 ° C., 700 ° C., and 500 ° C. The thickness of the buffer layer was 10 nm.
  • the dislocation density is the same as that of Sample No. It is estimated to be about the same as 1-4.
  • the X-ray rocking curve measurement was performed on the obtained epitaxial substrate, and the half width of the (10-20) plane was obtained.
  • the electron mobility was obtained by the van der pauw method.
  • HEMT elements were produced using the respective epitaxial substrates.
  • a common sample No. is used for the four types of epitaxial substrates and the HEMT device manufactured using each of them. 4-1. Use 4-4.
  • sample no. The epitaxial substrate and the HEMT device of 4-1 are sample Nos.
  • Each of the 2-2 epitaxial substrate and the HEMT device is the same.
  • Table 5 shows (10-20) plane X-ray rocking curve half-width, electron mobility, R value, on-resistance, buffer layer formation temperature, and the like for each sample of Experimental Example 4.
  • the Zn concentration of the channel layer obtained from the concentration profile and the presence or absence of cracks on the surface of the epitaxial substrate are listed and shown.
  • Table 5 also shows whether each sample corresponds to an example of the present invention or a comparative example.
  • the sample No. 4-1 As shown in Table 5, the sample No. 4-1. In any of the 4-4 HEMT devices, the Zn concentration in the channel layer was reduced to about 5 ⁇ 10 15 cm ⁇ 3, which is the detection lower limit in SIMS, and the R value was 0.70 or more. That is, sample No. 4-1. It can be said that all of the 4-4 HEMT devices have a small current collapse.
  • the value of the X-ray rocking curve half width of the (10-20) plane increases as the buffer layer formation temperature decreases, and this constitutes a HEMT device as the buffer layer formation temperature decreases. It shows that the crystallinity of the epitaxial substrate is inferior.
  • the formation temperature of the buffer layer is 700 ° C. or higher. 4-1.
  • the half width value is 300 seconds or less, whereas the formation temperature of the buffer layer is 500 ° C.
  • the full width at half maximum is 800 seconds, which is very large. This result indicates that the formation temperature of the buffer layer is preferably 700 ° C. or higher in order to obtain an epitaxial substrate with excellent crystal quality.
  • the value of the electron mobility is smaller as the buffer layer formation temperature is lower, and the on-resistance value is larger as the buffer layer formation temperature is lower.
  • the formation temperature of the buffer layer is 700 ° C. or higher. 4-1.
  • the value of the electron mobility is 1300 cm 2 V ⁇ 1 s ⁇ 1 or more, while the formation temperature of the buffer layer is 500 ° C.
  • the value of the electron mobility is as very small as 900 cm 2 V ⁇ 1 s ⁇ 1 .
  • Ru No. 4-1 In the sample No.
  • the on-resistance value is 10 ⁇ mm or less. In the sample 4-4, the on-resistance value is very large at 15.8 ⁇ mm.
  • the R value is as high as 0.8 or more. This means that, by setting the buffer layer formation temperature to 900 ° C. or higher, a HEMT device having excellent crystal quality and electrical characteristics and further suppressed current collapse is realized. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

電流コラプスの発生が抑制されてなる半導体素子用のエピタキシャル基板を提供する。半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、を備え、前記バッファ層が、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。

Description

半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
　本発明は、半導体素子に関し、特に、半絶縁性のＧａＮからなる自立基板を用いて構成される半導体素子に関する。
　窒化物半導体は、直接遷移型の広いバンドギャップを有し、高い絶縁破壊電界、高い飽和電子速度を有することから、ＬＥＤやＬＤなどの発光デバイスや、高周波／ハイパワーの電子デバイス用半導体材料として利用されている。
　窒化物電子デバイスの代表的な構造として、ＡｌＧａＮを「障壁層」、ＧａＮを「チャネル層」として積層形成した高電子移動度トランジスタ（ＨＥＭＴ）構造がある。これは、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）によりＡｌＧａＮ／ＧａＮ積層界面に高濃度の２次元電子ガスが生成するという特徴を活かしたものである。
　窒化物電子デバイスは、一般的に、サファイア、ＳｉＣ、Ｓｉといった、商業的に入手の容易な異種材料下地基板を用いて作製されている。しかしながら、これら異種材料基板上にヘテロエピタキシャル成長させたＧａＮ膜中には、ＧａＮと異種材料基板との間の格子定数や熱膨張係数の差異に起因して、多数の欠陥が発生してしまうという問題がある。
　一方、ＧａＮ基板上にＧａＮ膜をホモエピタキシャル成長させた場合、上述の格子定数や熱膨張係数の差異に起因する欠陥は発生せず、ＧａＮ膜は良好な結晶性を示す。
　それゆえ、ＧａＮ基板上に窒化物ＨＥＭＴ構造を作製した場合、ＡｌＧａＮ／ＧａＮ積層界面に存在する２次元電子ガスの移動度が向上するので、当該構造を用いて作製するＨＥＭＴ素子（半導体素子）の特性向上が期待できる。
　ただし、商業的に入手が可能である、ハイドライド気相成長法（ＨＶＰＥ法）にて作製されたＧａＮ基板は、一般的には、結晶内に取り込んだ酸素不純物のためｎ型の伝導型を呈する。導電性のＧａＮ基板は、ＨＥＭＴ素子を高電圧駆動した際に、ソース－ドレイン電極間のリーク電流経路となる。そのため、ＨＥＭＴ素子を作製するには、半絶縁性のＧａＮ基板の利用が望ましい。
　半絶縁性ＧａＮ基板を実現するためには、遷移金属元素（例えばＦｅ）や２族元素（例えばＭｇ）のような深いアクセプター準位を形成する元素をＧａＮ結晶中にドーピングすることが有効と知られている。
　２族元素のうち、亜鉛元素（Ｚｎ）を選択することで、高品質な半絶縁性ＧａＮ単結晶基板を実現できることが、すでに公知である（例えば、特許文献１参照）。ＧａＮ結晶中のＺｎ元素の拡散についてはすでに調査がなされており、高温雰囲気にて拡散は生じ、かつ、拡散のしやすさはＧａＮ結晶の結晶性に依存する（例えば、非特許文献４参照）。また、基板上に遷移金属元素である鉄（Ｆｅ）がドープされた高抵抗層を形成し、さらに、該高抵抗層と電子走行層との間にＦｅの取り込み効果の高い中間層を形成することにより、電子走行層へのＦｅの入り込みを防ぐ態様もすでに公知である（例えば、特許文献２参照）。
　半絶縁性ＧａＮ基板上に、または、半絶縁性ＧａＮ膜付き基板上に、ＨＥＭＴ構造を作製し、諸特性を評価することはすでになされている（例えば、非特許文献１ないし非特許文献３参照）。
　遷移金属元素や２族元素をドーピングしてなる半絶縁性ＧａＮ単結晶基板の上にＧａＮ膜をエピタキシャル成長させて半導体素子用のエピタキシャル基板を形成する場合、Ｆｅ、Ｍｇ、Ｚｎなどのアクセプター元素がＧａＮ膜中に拡散し、膜中において電子トラップ（electron-trap）として作用するために、電流コラプス（current collapse）現象が発生してしまうという問題がある（例えば、特許文献３参照）。特許文献３には、Ｆｅ、Ｍｇ等のアクセプター元素は拡散しやすく、それが、電流コラプスの原因になる、との旨の開示がある。
特許第５０３９８１３号公報 特開２０１３－７４２１１号公報 特開２０１０－１７１４１６号公報
Yoshinori Oshimura, Takayuki Sugiyama, Kenichiro Takeda, Motoaki Iwaya, Tetsuya Takeuchi, Satoshi Kamiyama, Isamu Akasaki, and Hiroshi Amano, "AlGaN/GaN Heterostructure Field-Effect Transistors on Fe-Doped GaN Substrates with High Breakdown Voltage", Japanese Journal of Applied Physics, vol.50 (2011), p.084102-1-p.084102-5. V. Desmaris, M. Rudzinski, N. Rorsman, P.R. Hageman, P.K. Larsen, H. Zirath, T.C. Rodle, and H.F.F. Jos, "Comparison of the DC and Microwave Performance of AlGaN/GaN HEMTs Grown on SiC by MOCVD With Fe-Doped or Unintentionally Doped GaN Buffer Layers", IEEE Transactions on Electron Devices, Vol.53, No.9, pp.2413-2417, September 2006. M. Azize, Z. Bougrioua, and P. Gibart, "Inhibition of interface pollution in AlGaN/GaN HEMT structures regrown on semi-insulating GaN templates", Journal of Crystal Growth, vol.299 (2007), p.103-p.108. T. Suzuki, J. Jun, M. Leszczynski, H. Teisseyre, S. Strite, A. Rockett, A. Pelzmann, M. Camp, and K. J. Ebeling, "Optical actvation and diffusivity of ion-implanted Zn acceptors in GaN under high-pressure, high-temperature annealing", Journal of Applied Physics, Vol.84 (1998), No.2, pp.1155-1157.
　本発明は上記課題に鑑みてなされたものであり、電流コラプスの発生が抑制されてなる半導体素子用のエピタキシャル基板を提供することを目的とする。
　上記課題を解決するため、本発明の第１の態様は、半導体素子用エピタキシャル基板が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、を備え、前記バッファ層が、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。
　本発明の第２の態様は、第１の態様に係る半導体素子用エピタキシャル基板において、前記自立基板の転位密度が５．０×１０７ｃｍ－２以下であり、前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、ようにした。
　本発明の第３の態様は、第２の態様に係る半導体素子用エピタキシャル基板において、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ－３以下である、ようにした。
　本発明の第４の態様は、第１ないし第３の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記バッファ層がＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
　本発明の第５の態様は、第１ないし第４の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
　本発明の第６の態様は、第１ないし第５の態様のいずれかに係る半導体素子用エピタキシャル基板において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
　本発明の第７の態様は、半導体素子が、ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、前記自立基板に隣接してなるバッファ層と、前記バッファ層に隣接してなるチャネル層と、前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、を備え、前記バッファ層が、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、ようにした。
　本発明の第８の態様は、第７の態様に係る半導体素子において、前記自立基板の転位密度が５．０×１０７ｃｍ－２以下であり、前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、ようにした。
　本発明の第９の態様は、第８の態様に係る半導体素子において、前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ－３以下である、ようにした。
　本発明の第１０の態様は、第７ないし第９の態様のいずれかに係る半導体素子において、前記バッファ層がＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）からなる、ようにした。
　本発明の第１１の態様は、第７ないし第１０の態様のいずれかに係る半導体素子において、前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、ようにした。
　本発明の第１２の態様は、第７ないし第１１の態様のいずれかに係る半導体素子において、前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、ようにした。
　本発明の第１３の態様は、半導体素子用のエピタキシャル基板を製造する方法が、a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、c)前記バッファ層に隣接させてチャネル層を形成するチャネル層工程と、d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、を備え、バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成する、ようにした。
　本発明の第１４の態様は、第１３の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記準備工程においては、転位密度が５．０×１０７ｃｍ－２以下である前記自立基板を用意し、前記バッファ層形成工程においては、前記バッファ層を、１ｎｍ以上１００ｎｍ以下の厚みに形成する、ようにした。
　本発明の第１５の態様は、第１４の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ－３以下となるように、前記バッファ層を形成する、ようにした。
　本発明の第１６の態様は、第１３ないし第１５の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）にて形成する、ようにした。
　本発明の第１７の態様は、第１３ないし第１６の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、ようにした。
　本発明の第１８の態様は、第１３ないし第１７の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、ようにした。
　本発明の第１９の態様は、第１３ないし第１８の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記自立基板はフラックス法で作製される、ようにした。
　本発明の第２０の態様は、第１３ないし第１９の態様のいずれかに係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が７００℃以上１２００℃以下である、ようにした。
　本発明の第２１の態様は、第２０の態様に係る半導体素子用エピタキシャル基板の製造方法において、前記バッファ層の形成温度が９００℃以上１２００℃以下である、ようにした。
　本発明の第１ないし第２１の態様によれば、半絶縁性のＧａＮ自立基板を用いつつ、電流コラプスが低減された半導体素子が実現できる。
ＨＥＭＴ素子２０の断面構造を、模式的に示す図である。 サンプルＮｏ．１－４のＨＥＭＴ素子のＳＴＥＭ観察像である。 サンプルＮｏ．１－４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。 サンプルＮｏ．１－１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
　本明細書中に示す周期表の族番号は、１９８９年国際純正応用化学連合会（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｕｎｉｏｎ　ｏｆ　Ｐｕｒｅ　Ａｐｐｌｉｅｄ　Ｃｈｅｍｉｓｔｒｙ：ＩＵＰＡＣ）による無機化学命名法改訂版による１～１８の族番号表示によるものであり、１３族とはアルミニウム（Ａｌ）・ガリウム（Ｇａ）・インジウム（Ｉｎ）等を指し、１４族とは、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）等を指し、１５族とは窒素（Ｎ）・リン（Ｐ）・ヒ素（Ａｓ）・アンチモン（Ｓｂ）等を指す。
　　＜エピタキシャル基板およびＨＥＭＴ素子の概要＞
　図１は、本発明に係る半導体素子用エピタキシャル基板の一実施形態としてのエピタキシャル基板１０を含んで構成される、本発明に係る半導体素子の一実施形態としてのＨＥＭＴ素子２０の断面構造を、模式的に示す図である。
　エピタキシャル基板１０は、自立基板１と、バッファ層２と、チャネル層３と、障壁層４とを備える。また、ＨＥＭＴ素子２０は、エピタキシャル基板１０の上に（障壁層４の上に）ソース電極５とドレイン電極６とゲート電極７とを設けたものである。なお、図１における各層の厚みの比率は、実際のものを反映したものではない。
　自立基板１は、Ｚｎが１×１０１８ｃｍ－３以上ドープされた（０００１）面方位のＧａＮ基板であり、室温における比抵抗が１×１０２Ωｃｍ以上であって半絶縁性を呈する。また、チャネル層３へのＺｎの拡散を抑制するという観点からは、自立基板１の転位密度は５×１０７ｃｍ２以下であるのが好ましい。自立基板１のサイズに特に制限はないが、ハンドリング（把持、移動など）の容易さなどを考慮すると、数百μｍ～数ｍｍ程度の厚みを有するのが好適である。係る自立基板１は、例えば、フラックス（Ｆｌｕｘ）法によって作製することができる。
　フラックス法による自立基板１の形成は、概略、耐圧容器内に水平回転自在に配置した育成容器（アルミナるつぼ）内で金属Ｇａ、金属Ｎａ、金属Ｚｎ、Ｃ（炭素）を含む融液に種基板を浸漬し、育成容器を水平回転させた状態で、窒素ガスを導入しながら育成容器内を所定温度および所定圧力を保つことによって種基板に形成されるＧａＮ単結晶を、種基板から分離することによって得られる。種基板としては、サファイア基板上にＭＯＣＶＤ法によってＧａＮ薄膜を形成してなるいわゆるテンプレート基板などを好適に用いることができる。
　バッファ層２は、自立基板１の一方主面上に（隣接）形成されてなる、１ｎｍ～１００ｎｍの厚みを有する層である。本実施の形態において、バッファ層２は、いわゆる８００℃未満の低温で形成されるいわゆる低温バッファ層とは異なり、チャネル層３や障壁層４の形成温度と同程度の温度で形成されるものである。
　本実施の形態に係るエピタキシャル基板１０において、バッファ層２は、自立基板１にドープされてなるＺｎがエピタキシャル基板１０の作製時にチャネル層３さらにはその上方の障壁層４へと拡散することを抑制する、拡散抑制層として設けられてなる。係るバッファ層２は、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層にて構成するのが好適な一例である。係る場合、自立基板１からチャネル層３へのＺｎの拡散が好適に抑制され、ひいては、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０において、電流コラプスが好適に抑制される。
　好ましくは、バッファ層２は、２ｎｍ～２０ｎｍの厚みに設けられる。また、好ましくは、バッファ層２は、ＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）なる組成を有するように形成される。これらの場合、エピタキシャル基板１０を用いて作製したＨＥＭＴ素子２０における、電流コラプスがさらに抑制される。
　なお、バッファ層２の厚みを１００ｎｍよりも大きくすることも可能ではあるが、係る場合、エピタキシャル基板１０の表面（障壁層４の表面）にクラックが発生する可能性がある。
　また、バッファ層２の厚みを１ｎｍよりも小さくした場合やバッファ層２のＡｌモル比ｐを０．７よりも小さくした場合、Ｚｎの拡散を抑制する効果が十分に得られず、結果として電流コラプスが十分に抑制されないため、好ましくない。
　チャネル層３は、バッファ層２の上に（隣接）形成されてなる層である。チャネル層３は、５０ｎｍ～５０００ｎｍ程度の厚みに形成される。また、障壁層４は、チャネル層３を挟んでバッファ層２とは反対側に設けられてなる層である。障壁層４は、２ｎｍ～４０ｎｍ程度の厚みに形成される。
　障壁層４は図１に示すようにチャネル層３に隣接して形成されてもよく、この場合、両層の界面はヘテロ接合界面となる。あるいは、チャネル層３と障壁層４の間に図示しないスペーサ層が設けられてもよく、この場合、チャネル層３とスペーサ層との界面から障壁層４とスペーサ層との界面にいたる領域がヘテロ接合界面領域となる。
　いずれの場合も、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮ（ＡｌｘＧａ１－ｘＮ、０＜ｘ＜１）ないしＩｎＡｌＮ（ＩｎｙＡｌ１－ｙＮ、０＜ｙ＜１）にて形成されるのが好適な一例である。ただし、チャネル層３と障壁層４の組み合わせはこれに限られるものではない。
　バッファ層２、チャネル層３、および、障壁層４の形成は、例えばＭＯＣＶＤ法によって実現される。ＭＯＣＶＤ法による層形成は、例えばバッファ層２がＡｌｐＧａ１－ｐＮにて形成され、チャネル層３がＧａＮにて形成され、障壁層４がＡｌＧａＮにて形成される場合であれば、Ｇａ、Ａｌについての有機金属（ＭＯ）原料ガス（ＴＭＧ、ＴＭＡ）と、アンモニアガスと、水素ガスと、窒素ガスとをリアクタ内に供給可能に構成されてなる公知のＭＯＣＶＤ炉を用い、リアクタ内に載置した自立基板１を所定温度に加熱しつつ、各層に対応した有機金属原料ガスとアンモニアガスとの気相反応によって生成するＧａＮ結晶やＡｌＧａＮ結晶を自立基板１上に順次に堆積させることによって行える。
　ソース電極５とドレイン電極６とは、それぞれに十数ｎｍ～百数十ｎｍ程度の厚みを有する金属電極である。ソース電極５とドレイン電極６とは、例えば、Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層電極として形成されるのが好適である。ソース電極５およびドレイン電極６は、障壁層４との間にオーミック性接触を有してなる。ソース電極５およびドレイン電極６は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。なお、両電極のオーミック性接触を向上させるために、電極形成後、６５０℃～１０００℃の間の所定温度の窒素ガス雰囲気中において数十秒間の熱処理を施すのが好ましい。
　ゲート電極７は、それぞれに十数ｎｍ～百数十ｎｍ程度の厚みを有する金属電極である。ゲート電極７は、例えば、Ｎｉ／Ａｕからなる多層電極として構成されるのが好適である。ゲート電極７は、障壁層４との間にショットキー性接触を有してなる。ゲート電極７は、真空蒸着法とフォトリソグラフィプロセスとにより形成されるのが好適な一例である。
　　＜エピタキシャル基板およびＨＥＭＴ素子の作製方法＞
　（自立基板の作製）
　まず、フラックス法による自立基板１の作製手順について説明する。
　初めに、作製したい自立基板１の直径と同程度の直径を有するｃ面サファイア基板を用意し、その表面に、４５０℃～７５０℃の温度にてＧａＮ低温バッファ層を１０ｎｍ～５０ｎｍ程度の厚みに成膜し、その後、厚さ１μｍ～１０μｍ程度のＧａＮ薄膜を１０００℃～１２００℃の温度にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ－ＧａＮテンプレートを得る。
　次に、得られたＭＯＣＶＤ－ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成する。
　具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ－ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを１０ｇ～６０ｇ、金属Ｎａを１５ｇ～９０ｇ、金属Ｚｎを０．１ｇ～５ｇ、Ｃを１０ｍｇ～５００ｍｇ、それぞれ充填する。
　係るアルミナるつぼを加熱炉に入れ、炉内温度を８００℃～９５０℃とし、炉内圧力を３ＭＰａ～５ＭＰａとして、２０時間～４００時間程度加熱し、その後、室温まで冷却する。冷却終了後、アルミナるつぼを炉内から取り出す。以上の手順により、表面に、褐色のＧａＮの単結晶層が３００μｍ～３０００μｍの厚さで堆積したＭＯＣＶＤ－ＧａＮテンプレートが得られる。
　このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させる。これにより、ＭＯＣＶＤ－ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ－ＧａＮテンプレートが得られる。ただし、研磨は、Ｆｌｕｘ－ＧａＮテンプレートにおける窒化物層の総厚が最終的に得たい自立基板１の狙いの厚みよりも十分に大きい値に保たれる範囲で行う。
　次いで、レーザーリフトオフ法により、種基板の側からレーザー光を０．１ｍｍ／秒～１００ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ－ＧａＮテンプレートから種基板を分離する。レーザー光としては、例えば、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いるのが好適である。係る場合、パルス幅は１ｎｓ～１０００ｎｓ、パルス周期は１ｋＨｚ～２００ｋＨｚ程度であればよい。照射に際しては、レーザー光を適宜に集光して、光密度を調整するのが好ましい。また、レーザー光の照射は、Ｆｌｕｘ－ＧａＮテンプレートを種基板と反対側から３０℃～６００℃程度の温度で加熱しつつ行うのが好ましい。
　種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理する。これにより、Ｚｎが１×１０１８ｃｍ－３以上の濃度でドープされたＧａＮからなる自立基板（ＺｎドープＧａＮ単結晶自立基板）１が得られる。
　なお、自立基板１の転位密度の制御は、Ｆｌｕｘ－ＧａＮテンプレートにおいて形成するＺｎドープＧａＮ単結晶層の厚みを違えることによって行える。これは、ＺｎドープＧａＮ単結晶層を厚く形成するほど、その上部に転位密度の低い領域が形成されることを利用している。従って、ＺｎドープＧａＮ単結晶層の形成厚みとレーザーリフトオフ後の研磨量とを適宜に定めることで、上述したような、転位密度が５×１０７ｃｍ２以下の自立基板１を得ることも可能となっている。
　（エピタキシャル基板の作製）
　続いて、ＭＯＣＶＤ法によるエピタキシャル基板１０の作製について説明する。エピタキシャル基板１０は、自立基板１をＭＯＣＶＤ炉のリアクタ内に設けられたサセプタ上に載置した状態で、下記の条件にてバッファ層２、チャネル層３、および障壁層４をこの順にて積層形成することで得られる。なお、形成温度とはサセプタ加熱温度を意味する。
　なお、本実施の形態において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ、Ｉｎ）原料であるＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、およびＴＭＩ（トリメチルインジウム）の総供給量に対する１５族（Ｎ）原料であるアンモニアの供給量の比（モル比）である。また、障壁層４をＡｌＧａＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ａｌ原料の供給量に対する１３族（Ｇａ、Ａｌ）原料全体の供給量の比（モル比）であり、障壁層４をＩｎＡｌＮにて形成する場合のＡｌ原料ガス／１３族原料ガス比とは、Ｉｎ原料の供給量に対する１３族（Ｉｎ、Ａｌ）原料全体の供給量の比（モル比）である。ともに、所望する障壁層４の組成（Ａｌモル比ｘもしくはＩｎ組成比ｙ）に応じて定められる。
　　バッファ層２：
　　　形成温度＝７００℃～１２００℃（好ましくは９００℃～１２００℃）；
　　　リアクタ内圧力＝５ｋＰａ～３０ｋＰａ；
　　　キャリアガス＝水素；
　　　１５族／１３族ガス比＝５０００～２００００；
　　　Ａｌ原料ガス／１３族原料ガス比＝０．７～１．０。
　　チャネル層３：
　　　形成温度＝１０００℃～１２００℃；
　　　リアクタ内圧力＝１５ｋＰａ～１０５ｋＰａ；
　　　キャリアガス＝水素；
　　　１５族／１３族ガス比＝１０００～１００００。
　　障壁層４（ＡｌＧａＮにて形成する場合）：
　　　形成温度＝１０００℃～１２００℃；
　　　リアクタ内圧力＝１ｋＰａ～３０ｋＰａ；
　　　１５族／１３族ガス比＝５０００～２００００；
　　　キャリアガス＝水素；
　　　Ａｌ原料ガス／１３族原料ガス比＝０．１～０．４。
　　障壁層４（ＩｎＡｌＮにて形成する場合）：
　　　形成温度＝７００℃～９００℃；
　　　リアクタ内圧力＝１ｋＰａ～３０ｋＰａ；
　　　１５族／１３族ガス比＝２０００～２００００；
　　　キャリアガス＝窒素；
　　　Ｉｎ原料ガス／１３族原料ガス比＝０．１～０．９。
　（ＨＥＭＴ素子の作製）
　エピタキシャル基板１０を用いたＨＥＭＴ素子２０の作製は、公知の技術を適用することで実現可能である。
　例えば、フォトリソグラフィプロセスとＲＩＥ（Reactive Ion Etching）法を用いて個々の素子の境界となる部位を５０ｎｍ～１０００ｎｍ程度までエッチングで除去する素子分離処理を行った後、エピタキシャル基板１０の表面（障壁層４の表面）に厚さ５０ｎｍ～５００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極５およびドレイン電極６の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得る。
　次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極５およびドレイン電極６の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕからなる金属パターンを形成することで、ソース電極５およびドレイン電極６を形成する。それぞれの金属層の厚みは、順に５ｎｍ～５０ｎｍ、４０ｎｍ～４００ｎｍ、４ｎｍ～４０ｎｍ、および、２０ｎｍ～２００ｎｍとするのが好適である。
　その後、ソース電極５およびドレイン電極６のオーミック性を良好なものにするために、６００℃～１０００℃の窒素ガス雰囲気中にて１０秒間～１０００秒間の熱処理を施す。
　続いて、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極７の形成予定箇所のＳｉＯ２膜を除去する。
　さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極７の形成予定箇所に、Ｎｉ／Ａｕからなるショットキー性金属パターンを形成することで、ゲート電極７を形成する。それぞれの金属層の厚みは、４ｎｍ～４０ｎｍ、および、２０ｎｍ～２００ｎｍとするのが好適である。
　以上のプロセスにより、ＨＥＭＴ素子２０が得られる。
　（バッファ層の効果）
　上述のように、本実施の形態に係るＨＥＭＴ素子２０においては、自立基板１が、１×１０１８ｃｍ－３以上の濃度でＺｎがドープされたＧａＮからなるとともに、バッファ層２が、エピタキシャル基板１０の作製時にＺｎが自立基板１からチャネル層３へと拡散することを防止する拡散抑制層として機能するべく設けられてなる。より具体的には、バッファ層２は、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層である。
　仮に、バッファ層２のＡｌモル比ｐが０．７よりも小さい場合、Ｚｎがバッファ層２からチャネル層３さらには障壁層４に拡散する。この場合、アクセプター元素として機能するＺｎが電子トラップとして働くために、ＨＥＭＴ素子２０において電流コラプス現象が生じる。
　しかしながら、本実施の形態に係るＨＥＭＴ素子２０においては、Ａｌモル比ｐが０．７以上であるＡｌＧａＮ層にてバッファ層２が形成されてなることによって、自立基板１からのＺｎの拡散が好適に抑制された結果として、電流コラプスの発生が好適に抑制されてなる。より具体的には、チャネル層におけるＺｎの濃度が１×１０１６ｃｍ－３以下であれば、ＨＥＭＴ素子２０における電流コラプスの発生は好適に抑制される。
　以上、説明したように、本実施の形態によれば、反絶縁性のＧａＮ自立基板を用いつつ、電流コラプスの発生が抑制されてなる半導体素子を、得ることができる。
　（実験例１）
　ＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、バッファ層の厚みを違えたほかは同一の条件にて７種類のエピタキシャル基板を作製した。さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、７種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．１－１～Ｎｏ．１－７を用いる。
　［フラックス法によるＺｎドープＧａＮ単結晶基板の作製］
　直径２インチ、厚さ０．４３ｍｍのｃ面サファイア基板の表面に、５５０℃にてＧａＮ低温バッファ層を３０ｎｍ成膜し、その後、厚さ３μｍのＧａＮ薄膜を１０５０℃にてＭＯＣＶＤ法により成膜し、種基板として利用可能なＭＯＣＶＤ－ＧａＮテンプレートを得た。
　得られたＭＯＣＶＤ－ＧａＮテンプレートを種基板として、Ｎａフラックス法を用いてＺｎドープＧａＮ単結晶層を形成した。
　具体的には、まず、アルミナるつぼ内にＭＯＣＶＤ－ＧａＮテンプレートを載置し、続いて、該アルミナるつぼ内に、金属Ｇａを３０ｇ、金属Ｎａを４５ｇ、金属亜鉛を１ｇ、炭素を１００ｍｇ、それぞれ充填した。係るアルミナるつぼを加熱炉に入れ、炉内温度を８５０℃とし、炉内圧力を４．５ＭＰａとして、約１００時間加熱し、その後、室温まで冷却した。冷却終了後、アルミナるつぼを炉内から取り出すと、ＭＯＣＶＤ－ＧａＮテンプレートの表面には、褐色のＧａＮの単結晶層が約１０００μｍの厚さで堆積していた。
　このようにして得られたＧａＮ単結晶層を、ダイヤモンド砥粒を用いて研磨し、その表面を平坦化させるとともに、下地基板の上に形成された窒化物層の総厚が９００μｍとなるようにした。これにより、ＭＯＣＶＤ－ＧａＮテンプレートの上にＧａＮ単結晶層が形成されたＦｌｕｘ－ＧａＮテンプレートが得られた。なお、係るＦｌｕｘ－ＧａＮテンプレートを肉眼視したところ、クラックは確認されなかった。
　次いで、レーザーリフトオフ法により、種基板の側からレーザー光を３０ｍｍ／秒の走査速度で走査しつつ照射することによって、Ｆｌｕｘ－ＧａＮテンプレートから種基板を分離した。レーザー光としては、波長３５５ｎｍのＮｄ：ＹＡＧの３次高調波を用いた。パルス幅は約３０ｎｓ、パルス周期は約５０ｋＨｚとした。照射に際しては、レーザー光を集光して約２０μｍ径の円形状ビームとすることにより、光密度が１．０Ｊ／ｃｍ程度となるようにした。また、レーザー光の照射は、Ｆｌｕｘ－ＧａＮテンプレートを種基板と反対側から５０℃前後の温度で加熱しつつ行った。
　種基板を分離した後、得られた積層構造体の種基板から剥離された側の面を研磨処理することで、総厚４３０μｍのＺｎドープＧａＮ自立基板を得た。
　得られたＺｎドープＧａＮ基板の結晶性を、Ｘ線ロッキングカーブを用いて評価した。（０００２）面反射の半値幅は１２０秒、（１０－１２）面反射の半値幅は１５０秒と良好な結晶性を示した。
　［ＭＯＣＶＤ法によるエピタキシャル基板の作製］
　続いて、ＭＯＣＶＤ法によって、エピタキシャル基板を作製した。具体的には、以下の条件に従って、バッファ層としてのＡｌＮ層（つまりはｐ＝１）、チャネル層としてのＧａＮ層、障壁層としてのＡｌＧａＮ層を、それぞれのＺｎドープＧａＮ基板上にこの順に積層形成した。なお、以下において、１５族／１３族ガス比とは、１３族（Ｇａ、Ａｌ）原料の供給量に対する１５族（Ｎ）原料の供給量の比（モル比）である。
　ＡｌドープＧａＮバッファ層：
　　形成温度＝１０５０℃；
　　リアクタ内圧力＝５ｋＰａ；
　　１５族／１３族ガス比＝１５０００；
　　Ａｌ原料ガス／１３族原料ガス比＝１．０；
　　厚み＝０、１、２、１０、２０、１００、または２００ｎｍ。
　ＧａＮチャネル層：
　　形成温度＝１０５０℃；
　　リアクタ内圧力＝１００ｋＰａ；
　　１５族／１３族ガス比＝２０００；
　　厚み＝１０００ｎｍ。
　ＡｌＧａＮ障壁層：
　　形成温度＝１０５０℃；
　　リアクタ内圧力＝５ｋＰａ；
　　１５族／１３族ガス比＝１２０００；
　　Ａｌ原料ガス／１３族ガス比＝０．２５；
　　厚み＝２５ｎｍ。
　なお、各層について厚みとは狙いの厚みを意味する。厚みが０ｎｍのＡｌドープＧａＮバッファ層のエピタキシャル基板とはつまり、ＡｌドープＧａＮバッファ層を形成することなくＺｎドープＧａＮ基板上に直ちにＧａＮチャネル層を形成したエピタキシャル基板である。
　上述の条件によって各層が順次に形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。
　［ＨＥＭＴ素子の作製］
　次に、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。なお、ＨＥＭＴ素子は、ゲート幅が１００μｍ、ソース－ゲート間隔が１μｍ、ゲート－ドレイン間隔が４μｍ、ゲート長が１μｍとなるように設計した。
　まず、フォトリソグラフィプロセスとＲＩＥ法を用いて各素子の境界となる部位を深さ１００ｎｍ程度までエッチング除去した。
　次に、エピタキシャル基板上に厚さ１００ｎｍのＳｉＯ２膜を形成し、続いてフォトリソグラフィを用いてソース電極、ドレイン電極の形成予定箇所のＳｉＯ２膜をエッチング除去することで、ＳｉＯ２パターン層を得た。
　次いで、真空蒸着法とフォトリソグラフィプロセスとを用い、ソース電極、ドレイン電極の形成予定箇所にＴｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／２００／２０／１００ｎｍ）からなる金属パターンを形成することで、ソース電極およびドレイン電極を形成した。次いで、ソース電極およびドレイン電極のオーミック性を良好なものにするために、８２５℃の窒素ガス雰囲気中にて３０秒間の熱処理を施した。
　その後、フォトリソグラフィプロセスを用いて、ＳｉＯ２パターン層から、ゲート電極の形成予定箇所のＳｉＯ２膜を除去した。
　さらに真空蒸着法とフォトリソグラフィプロセスとを用いて、ゲート電極の形成予定箇所に、Ｎｉ／Ａｕ（それぞれの膜厚は２０／１００ｎｍ）からなるショットキー性金属パターンを形成することで、ゲート電極を形成した。
　以上のプロセスにより、７種類のＨＥＭＴ素子が得られた。これらを微分干渉顕微鏡で観察したところ、サンプルＮｏ．１－７のＨＥＭＴ素子についてのみ、エピタキシャル基板の表面（つまりは障壁層の表面）にクラックが生じていることが確認された。
　［ＨＥＭＴ素子のＳＴＥＭおよびＥＤＳ評価］
　それぞれのサンプルについて、ＳＴＥＭ（走査型透過電子顕微鏡）観察を行い、係る観察結果に基づいて、バッファ層の厚みと、ＧａＮ基板の貫通転位密度とを確認したところ、いずれのサンプルにおいても、バッファ層２は狙い厚み通りに形成されていた。また、ＧａＮ基板の貫通転位密度は概ね２×１０６ｃｍ－２であった。
　なお、貫通転位密度は、自立基板を複数視野において図１に示した像よりも観察倍率を落として観察したときの、それぞれの視野において確認される転位の個数に基づいて、算出した。
　図２は、サンプルＮｏ．１－４のＨＥＭＴ素子のＳＴＥＭ観察像である。図２においてそれぞれpoint1～point3として示す箇所を被測定箇所として、ＧａＮ基板、バッファ層、チャネル層について、ＥＤＳ（エネルギー分散型Ｘ線分析）による組成分析を行った結果を、表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、バッファ層の組成は確かにＡｌＮであることが確認された。
　［ＨＥＭＴ素子のＳＩＭＳ評価］
　それぞれのＨＥＭＴ素子について、ＳＩＭＳ（二次イオン質量分析法）によりエピタキシャル基板における深さ方向の元素分析を行い、Ｚｎ元素とＡｌ元素の濃度プロファイルを得た。
　図３は、サンプルＮｏ．１－４のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。図４は、サンプルＮｏ．１－１のＨＥＭＴ素子を構成するエピタキシャル基板におけるＺｎ元素の濃度プロファイルとＡｌ元素の二次イオン信号プロファイルとを併せて示す図である。
　図３の濃度プロファイルからは、以下のことがわかる。
　（１）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ－３）にドープされている。
　（２）バッファ層とＧａＮ基板の界面から基板側では高濃度に存在しているＺｎ元素の濃度が、バッファ層内で急速に減少し、さらにはチャネル層内においても徐々に減少し、ＳＩＭＳ測定におけるＺｎの検出下限である（バックグラウンドレベルである）５×１０１５ｃｍ－３にまで達している。
　なお、これら（１）～（２）の事項は、サンプルＮｏ．１－２のＨＥＭＴ素子におけるチャネル層でのＺｎ元素の濃度値の下限値が８×１０１５ｃｍ－３であったことを除き、サンプルＮｏ．１－２～Ｎｏ．１－６のＨＥＭＴ素子において同様であった。このことは、サンプルＮｏ．１－２～Ｎｏ．１－６のＨＥＭＴ素子においては、ＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散することが、抑制されているということを意味する。
　一方、図４の濃度プロファイルからは、以下のことがわかる。
　（３）ＧａＮ基板にはＺｎ元素が高濃度（１×１０１９ｃｍ－３）にドープされている。
　（４）Ｚｎ元素は、チャネル層内で徐々に減少しているものの、その度合いはサンプルＮｏ．１－４のＨＥＭＴ素子に比して緩やかであり、障壁層近傍においても、サンプルＮｏ．１－４のＨＥＭＴ素子より１オーダー以上も大きい８×１０１６ｃｍ－３以上の濃度でＺｎ元素が存在する。
　これら（３）～（４）の事項は、サンプルＮｏ．１－１のＨＥＭＴ素子においてはＧａＮ基板にドープされていたＺｎ元素がチャネル層に拡散しているということを意味する。
　以上の結果は、ＺｎドープＧａＮ基板とチャネル層との間にＡｌＮバッファ層を設けることで、基板からチャネル層へのＺｎの拡散が抑制されること、すなわち、ＡｌＮバッファ層が拡散抑制層として機能することを意味している。
　［ＨＥＭＴ素子の電気特性評価］
　半導体パラメーターアナライザーを用いて、サンプルＮｏ１－１～６のＨＥＭＴ素子のドレイン電流ドレイン電圧特性（Ｉｄ－Ｖｄ特性）をＤＣモードおよびパルスモード（静止ドレインバイアスＶｄｑ＝３０Ｖ、静止ゲートバイアスＶｇｑ＝－５Ｖ）にて評価した。ピンチオフ（pinch-off）の閾値電圧はＶｇ＝－３Ｖであった。
　電流コラプスを評価するための指標として、ドレイン電圧Ｖｄ＝５Ｖ、ゲート電圧Ｖｇ＝２Ｖ印加時のＤＣモードに於けるドレイン電流ＩｄＤＣと、パルスモードに於けるドレイン電流Ｉｄｐｕｌｓｅの比Ｒ（＝Ｉｄｐｕｌｓｅ／ＩｄＤＣ、０≦Ｒ≦１）を採用することとし、各ＨＥＭＴ素子についてこれを求めた。なお、係るＲ値が０．７以上であれば、当該ＨＥＭＴ素子は電流コラプスが小さいと判定できる。
　表２に、実験例１のそれぞれのサンプルについての、濃度プロファイルから求めたチャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラック（表１においては「膜クラック」と記載、以下の実験例においても同様）の有無とともに、一覧にして示す。なお、Ｚｎ濃度は、対象となる層の厚み方向中央部分での値とした（以降の実験例においても同様）。また、表２には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
Figure JPOXMLDOC01-appb-T000002
　表２に示すように、バッファ層を有していないサンプルＮｏ．１－１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が８×１０１６ｃｍ－３と１×１０１６ｃｍ－３よりも大きく、Ｒ値は０．２５に留まっていた。
　これに対して、バッファ層の厚みが１ｎｍ～１００ｎｍであるサンプルＮｏ．１－２～Ｎｏ．１－６のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ－３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．１－２～Ｎｏ．１－６のＨＥＭＴ素子は電流コラプスが小さいといえる。
　特に、バッファ層の厚みが２ｎｍ～２０ｎｍであるサンプルＮｏ．１－３～Ｎｏ．１－５のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ－３程度にまで小さくなり、Ｒ値が０．８０以上となった。なお、表２においてＢ．Ｇ．Ｌとは、Ｚｎ濃度がバックグラウンドレベルであることを意味する（表２、表３においても同様）。すなわち、サンプルＮｏ．１－３～Ｎｏ．１－５のＨＥＭＴ素子は電流コラプスが特に小さいといえる。
　（実験例２）
　実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層におけるＡｌモル比ｐが相異なるように、ＡｌＧａＮバッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比を違えたほかは、同一とした。より詳細には、当該バッファ層を形成する際のＡｌ原料ガス／１３族原料ガス比は、１．０、０．９、０．７、０．５の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。
　なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１－４と同程度と見積もられる。
　さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．２－１～Ｎｏ．２－４を用いる。ただし、サンプルＮｏ．２－１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１－４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
　得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ－Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。
　表３に、実験例２のそれぞれのサンプルについての、チャネル層のＺｎ濃度とＲ値とを、バッファ層の厚みと、バッファ層のＡｌ濃度ｐと、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表３には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
Figure JPOXMLDOC01-appb-T000003
　表３に示すように、バッファ層におけるＡｌモル比ｐが０．５であるサンプルＮｏ．２－４のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が５×１０１６ｃｍ－３と１×１０１６ｃｍ－３よりも大きく、Ｒ値は０．４１に留まっていた。
　これに対して、バッファ層におけるＡｌモル比ｐが０．７以上であるサンプルＮｏ．２－１～Ｎｏ．２－３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ－３以下となり、Ｒ値が０．７０以上となった。すなわち、バッファ層をＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２－１～Ｎｏ．２－３のＨＥＭＴ素子は電流コラプスが小さいといえる。
　特に、バッファ層におけるＡｌモル比ｐが０．９以上であるサンプルＮｏ．２－１～Ｎｏ．２－２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ－３程度にまで小さくなり、Ｒ値が０．８１以上となった。すなわち、バッファ層をＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）なる組成のＡｌＧａＮ層としたサンプルＮｏ．２－１～Ｎｏ．２－２のＨＥＭＴ素子は電流コラプスが特に小さいといえる。
　（実験例３）
　実験例１と同様の手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、３種類のエピタキシャル基板を作製し、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。
　ただし、それぞれのＺｎドープＧａＮ単結晶自立基板の作製に際しては、ＭＯＣＶＤ－ＧａＮテンプレートの表面に形成されるＧａＮの単結晶層の厚みが異なるものとなるよう、フラックス法におけるＧａＮの単結晶層の形成に際して、育成時間を違えた。これは、転位密度の異なるＺｎドープＧａＮ単結晶自立基板を得ることを意図している。より詳細には、８５０℃での加熱保持時間を、１００時間、７０時間、４０時間の３水準に違えることにより、ＧａＮ単結晶層の厚みを１０００μｍ、６００μｍ、２００μｍの３水準に違えた。
　エピタキシャル基板およびＨＥＭＴ素子の作製条件は、サンプルＮｏ．１－４に係るエピタキシャル基板を作製する場合と同じとした。例えば、バッファ層はＡｌＮにて形成し、当該バッファ層の厚みは１０ｎｍとした。
　以降においては、３種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．３－１～Ｎｏ．３－３を用いる。ただし、サンプルＮｏ．３－１のエピタキシャル基板およびＨＥＭＴ素子は、実験例１におけるサンプルＮｏ．１－４のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
　得られた３種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＴＥＭ観察結果に基づくＺｎドープＧａＮ基板の貫通転位密度の評価と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のＡｌ濃度およびチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ－Ｖｄ特性の評価結果に基づくＲ値の算出とを行った。
　表４に、実験例３のそれぞれのサンプルについての、ＺｎドープＧａＮ単結晶自立基板（表４においては「ＧａＮ基板」と記載）の転位密度と、チャネル層のＺｎ濃度と、Ｒ値とを、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表４には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
Figure JPOXMLDOC01-appb-T000004
　表４に示すように、ＺｎドープＧａＮ単結晶自立基板における転位密度が１．０×１０８ｃｍ－２であるサンプルＮｏ．３－３のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が６×１０１６ｃｍ－３と１×１０１６ｃｍ－３よりも大きく、Ｒ値は０．２９に留まっていた。
　これに対して、ＺｎドープＧａＮ単結晶自立基板における転位密度が５．０×１０７ｃｍ－２以下であるサンプルＮｏ．３－１～Ｎｏ．３－２のＨＥＭＴ素子においては、チャネル層のＺｎ濃度が１×１０１６ｃｍ－３以下となり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．３－１～Ｎｏ．３－２のＨＥＭＴ素子は電流コラプスが小さいといえる。
　特に、ＺｎドープＧａＮ単結晶自立基板における転位密度が２．０×１０６ｃｍ－２であるサンプルＮｏ．３－１のＨＥＭＴ素子においては、チャネル層のＺｎ濃度がＳＩＭＳにおける検出下限である５×１０１５ｃｍ－３程度にまで小さくなり、Ｒ値が０．８８となった。すなわち、サンプルＮｏ．３－１のＨＥＭＴ素子は、電流コラプスが特に小さいといえる。
　（実験例１～３のまとめ）
　上述した実験例１～３の結果からは、以下のことが確認される。
　Ｚｎ元素が１×１０１８ｃｍ－３以上という高濃度にドープされたＺｎドープＧａＮ単結晶自立基板の上に、チャネル層および障壁層を積層形成することによってＨＥＭＴ素子を作製する場合において、自立基板の転位密度を５．０×１０７ｃｍ－２以下とし、かつ、当該自立基板の上に、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）なる組成のバッファ層を１ｎｍ以上１００ｎｍ以下の厚みで形成したうえで、チャネル層を形成することで、自立基板からチャネル層へのＺｎの拡散を好適に抑制することができる。
　具体的には、チャネル層におけるＺｎ濃度を１×１０１６ｃｍ―３以下に低減することができる。そして、このようにＺｎの拡散が好適に抑制されたＨＥＭＴ素子においては、電流コラプスの発生が好適に抑制される。
　特に、バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である場合、あるいは、バッファ層のＡｌモル比ｐが０．９以上の場合、電流コラプスの発生がさらに抑制される。
　（実験例４）
　実験例１と同様の作製条件および手順でＺｎドープＧａＮ単結晶自立基板を作製した後、係る自立基板を下地基板として、４種類のエピタキシャル基板を作製した。その際の作製条件は、バッファ層の形成温度を違えたほかは、同一とした。より詳細には、当該バッファ層のを形成温度は、１０５０℃、９００℃、７００℃、５００℃の４水準に違えた。また、バッファ層の厚みは１０ｎｍとした。
　なお、ＺｎドープＧａＮ基板の作製条件は実験例１と同じであることから、その転位密度は、サンプルＮｏ．１－４と同程度と見積もられる。
　得られたエピタキシャル基板について、Ｘ線ロッキングカーブ測定を行い、（１０－２０）面の半値幅を求めた。また、van der pauw法により電子移動度を求めた。
　さらに、それぞれのエピタキシャル基板を用いてＨＥＭＴ素子を作製した。以降においては、４種類のエピタキシャル基板とそれぞれを用いて作製したＨＥＭＴ素子とに対し、共通のサンプルＮｏ．４－１～Ｎｏ．４－４を用いる。ただし、サンプルＮｏ．４－１のエピタキシャル基板およびＨＥＭＴ素子は、実験例２におけるサンプルＮｏ．２－２のエピタキシャル基板およびＨＥＭＴ素子とそれぞれ同じものである。
　得られた４種類のＨＥＭＴ素子を対象に、実験例１と同様に、微分干渉顕微鏡による観察と、ＳＩＭＳによる深さ方向の元素分析と、これによって得られる濃度プロファイルに基づくバッファ層のチャネル層のＺｎ濃度の算出と、半導体パラメーターアナライザーを用いたＩｄ－Ｖｄ特性の評価結果に基づくＲ値の算出と、オン抵抗の測定とを行った。
　表５に、実験例４のそれぞれのサンプルについての、（１０－２０）面のＸ線ロッキングカーブ半値幅と、電子移動度と、Ｒ値と、オン抵抗とを、バッファ層の形成温度と、濃度プロファイルから求めたチャネル層のＺｎ濃度と、エピタキシャル基板の表面におけるクラックの有無とともに、一覧にして示す。また、表５には、各サンプルが本発明の実施例と比較例のいずれに該当するかについても併せて示している。
Figure JPOXMLDOC01-appb-T000005
　表５に示すように、本実験例で作製したサンプルＮｏ．４－１～Ｎｏ．４－４のＨＥＭＴ素子のいずれにおいても、チャネル層のＺｎ濃度はＳＩＭＳにおける検出下限である５×１０１５ｃｍ－３程度にまで小さくなり、Ｒ値が０．７０以上となった。すなわち、サンプルＮｏ．４－１～Ｎｏ．４－４のＨＥＭＴ素子はいずれも、電流コラプスが小さいといえるようである。
　ただし、（１０－２０）面のＸ線ロッキングカーブ半値幅の値は、バッファ層の形成温度が低いサンプルほど大きくなっており、これは、バッファ層の形成温度が低いサンプルほどＨＥＭＴ素子を構成するエピタキシャル基板の結晶性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４－１～Ｎｏ．４－３のサンプルでは半値幅の値は３００秒以下であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４－４のサンプルでは半値幅の値は８００秒と非常に大きい。係る結果は、結晶品質の優れたエピタキシャル基板を得るには、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。
　また、電子移動度の値は、バッファ層の形成温度が低いサンプルほど小さくなっており、オン抵抗の値は、バッファ層の形成温度が低いサンプルほど、大きくなっている。これらは、バッファ層の形成温度が低いサンプルほど、つまりは、結晶品質の悪いサンプルほど、ＨＥＭＴ素子の電気的特性が劣っていることを示している。具体的には、バッファ層の形成温度が７００℃以上であるＮｏ．４－１～Ｎｏ．４－３のサンプルでは電子移動度の値は１３００ｃｍ２Ｖ－１ｓ－１以上であるのに対し、バッファ層の形成温度が５００℃であるＮｏ．４－４のサンプルでは電子移動度の値は９００ｃｍ２Ｖ－１ｓ－１と非常に小さい。また、るＮｏ．４－１～Ｎｏ．４－３のサンプルではオン抵抗の値は１０Ωｍｍ以下であるのに対し、Ｎｏ．４－４のサンプルではオン抵抗の値は１５．８Ωｍｍと非常に大きい。これらの結果は、結晶品質のみならず電気的特性の優れたエピタキシャル基板を得るという観点からも、バッファ層の形成温度を７００℃以上とすることが好ましいということを示している。
　特に、Ｎｏ．４－１～Ｎｏ．４－２のサンプルにおいては、優れた結晶品質および電気的特性が得られていることに加えて、Ｒ値も０．８以上と高くなっている。これは、バッファ層の形成温度を９００℃以上とすることで、優れた結晶品質および電気的特性を有し、かつ、電流コラプスがより抑制されたＨＥＭＴ素子が実現されることを意味している。

Claims (21)

  1. 　ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
    　前記自立基板に隣接してなるバッファ層と、
    　前記バッファ層に隣接してなるチャネル層と、
    　前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
    を備え、
    　前記バッファ層が、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、
    ことを特徴とする、半導体素子用エピタキシャル基板。
  2. 　請求項１に記載の半導体素子用エピタキシャル基板であって、
    　前記自立基板の転位密度が５．０×１０７ｃｍ－２以下であり、
    　前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  3. 　請求項２に記載の半導体素子用エピタキシャル基板であって、
    　前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ－３以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  4. 　請求項１ないし請求項３のいずれかに記載の半導体素子用エピタキシャル基板であって、
    　前記バッファ層がＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）からなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  5. 　請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板であって、
    　前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
    ことを特徴とする半導体素子用エピタキシャル基板。
  6. 　請求項１ないし請求項５のいずれかに記載の半導体素子用エピタキシャル基板であって、
    　前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子用エピタキシャル基板。
  7. 　ＺｎがドープされたＧａＮからなる半絶縁性の自立基板と、
    　前記自立基板に隣接してなるバッファ層と、
    　前記バッファ層に隣接してなるチャネル層と、
    　前記チャネル層を挟んで前記バッファ層とは反対側に設けられてなる障壁層と、
    　前記障壁層の上に設けられてなるゲート電極、ソース電極、およびドレイン電極と、
    を備え、
    　前記バッファ層が、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層である、
    ことを特徴とする、半導体素子。
  8. 　請求項７に記載の半導体素子であって、
    　前記自立基板の転位密度が５．０×１０７ｃｍ－２以下であり、
    　前記バッファ層の厚みが１ｎｍ以上１００ｎｍ以下である、
    ことを特徴とする半導体素子。
  9. 　請求項８に記載の半導体素子であって、
    　前記チャネル層におけるＺｎの濃度は１×１０１６ｃｍ－３以下である、
    ことを特徴とする半導体素子。
  10. 　請求項７ないし請求項９のいずれかに記載の半導体素子であって、
    　前記バッファ層がＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）からなる、
    ことを特徴とする半導体素子。
  11. 　請求項７ないし請求項１０のいずれかに記載の半導体素子であって、
    　前記バッファ層の厚みが２ｎｍ以上２０ｎｍ以下である、
    ことを特徴とする半導体素子。
  12. 　請求項７ないし請求項１１のいずれかに記載の半導体素子であって、
    　前記チャネル層はＧａＮからなり、前記障壁層はＡｌＧａＮからなる、
    ことを特徴とする半導体素子。
  13. 　半導体素子用のエピタキシャル基板を製造する方法であって、
    　a)ＺｎがドープされたＧａＮからなる半絶縁性の自立基板を用意する準備工程と、
    　b)前記自立基板に隣接させてバッファ層を形成するバッファ層形成工程と、
    　c)前記バッファ層に隣接させてチャネル層を形成するチャネル層工程と、
    　d)前記チャネル層を挟んで前記バッファ層とは反対側の位置に障壁層を形成する障壁層形成工程と、
    を備え、
    　バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１－ｐＮ（０．７≦ｐ≦１）からなり、前記自立基板から前記チャネル層へのＺｎの拡散を抑制する拡散抑制層として形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  14. 　請求項１３に記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記準備工程においては、転位密度が５．０×１０７ｃｍ－２以下である前記自立基板を用意し、
    　前記バッファ層形成工程においては、前記バッファ層を、１ｎｍ以上１００ｎｍ以下の厚みに形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  15. 　請求項１４に記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記バッファ層形成工程においては、前記チャネル層におけるＺｎの濃度が１×１０１６ｃｍ－３以下となるように、前記バッファ層を形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  16. 　請求項１３ないし請求項１５のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記バッファ層形成工程においては、前記バッファ層を、ＡｌｐＧａ１－ｐＮ（０．９≦ｐ≦１）にて形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  17. 　請求項１３ないし請求項１６のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記バッファ層形成工程においては、前記バッファ層を、２ｎｍ以上２０ｎｍ以下の厚みに形成する、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  18. 　請求項１３ないし請求項１７のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記チャネル層はＧａＮにて形成され、前記障壁層はＡｌＧａＮにて形成される、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  19. 　請求項１３ないし請求項１８のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記自立基板はフラックス法で作製される、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  20. 　請求項１３ないし請求項１９のいずれかに記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記バッファ層の形成温度が７００℃以上１２００℃以下である、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
  21. 　請求項２０に記載の半導体素子用エピタキシャル基板の製造方法であって、
    　前記バッファ層の形成温度が９００℃以上１２００℃以下である、
    ことを特徴とする半導体素子用エピタキシャル基板の製造方法。
PCT/JP2016/082367 2015-11-02 2016-11-01 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法 WO2017077988A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201680061152.XA CN108140563B (zh) 2015-11-02 2016-11-01 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
KR1020187012017A KR102519899B1 (ko) 2015-11-02 2016-11-01 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP2017548757A JP6730302B2 (ja) 2015-11-02 2016-11-01 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
DE112016005028.3T DE112016005028T5 (de) 2015-11-02 2016-11-01 Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
US15/965,210 US10580646B2 (en) 2015-11-02 2018-04-27 Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201562249565P 2015-11-02 2015-11-02
US62/249565 2015-11-02
JP2016-005164 2016-01-14
JP2016005164 2016-01-14
JPPCT/JP2016/079619 2016-10-05
PCT/JP2016/079619 WO2017077806A1 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/965,210 Continuation US10580646B2 (en) 2015-11-02 2018-04-27 Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements

Publications (1)

Publication Number Publication Date
WO2017077988A1 true WO2017077988A1 (ja) 2017-05-11

Family

ID=58662399

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2016/079619 WO2017077806A1 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
PCT/JP2016/082367 WO2017077988A1 (ja) 2015-11-02 2016-11-01 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/079619 WO2017077806A1 (ja) 2015-11-02 2016-10-05 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Country Status (7)

Country Link
US (3) US10580646B2 (ja)
JP (3) JP6737800B2 (ja)
KR (3) KR102547562B1 (ja)
CN (3) CN108140561B (ja)
DE (3) DE112016005022T5 (ja)
TW (3) TWI707975B (ja)
WO (2) WO2017077806A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111164629A (zh) * 2017-09-27 2020-05-15 赛可润思公司 用于资产价值的合规性感知代币化和控制的方法、装置和计算机可读介质
US10759815B2 (en) 2016-03-10 2020-09-01 Nissan Chemical Corporation Condensed heterocyclic compounds and pesticides

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
CN108807291B (zh) * 2017-04-28 2020-06-26 环球晶圆股份有限公司 外延用基板及其制造方法
US11309455B2 (en) 2017-08-24 2022-04-19 Ngk Insulators, Ltd. Group 13 element nitride layer, free-standing substrate and functional element
CN111052415B (zh) 2017-08-24 2023-02-28 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
CN111052414B (zh) 2017-08-24 2023-07-21 日本碍子株式会社 13族元素氮化物层、自立基板以及功能元件
WO2019038892A1 (ja) 2017-08-24 2019-02-28 日本碍子株式会社 １３族元素窒化物層、自立基板および機能素子
JP7433014B2 (ja) 2018-10-30 2024-02-19 ローム株式会社 半導体装置
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Ｉｉｉ族窒化物積層体
JP7348923B2 (ja) * 2020-03-25 2023-09-21 日本碍子株式会社 半導体素子用下地基板の製造方法、半導体素子の製造方法、半導体素子用下地基板、半導体素子用エピタキシャル基板、および半導体素子
US20220029007A1 (en) * 2020-07-24 2022-01-27 Vanguard International Semiconductor Corporation Semiconductor structure and semiconductor device
WO2023188742A1 (ja) * 2022-03-29 2023-10-05 日本碍子株式会社 １３族元素窒化物単結晶基板
CN117637819B (zh) * 2024-01-26 2024-05-10 英诺赛科（珠海）科技有限公司 一种氮化镓器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039813B1 (ja) 1969-03-31 1975-12-19
JPS5341006B2 (ja) 1973-08-13 1978-10-31
JP3842842B2 (ja) * 1996-06-11 2006-11-08 松下電器産業株式会社 半導体レーザ装置の製造方法
JP2001036196A (ja) * 2000-01-01 2001-02-09 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
JP3753068B2 (ja) 2001-12-26 2006-03-08 日立電線株式会社 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP4546051B2 (ja) * 2002-07-17 2010-09-15 パナソニック株式会社 半導体装置の製造方法
JP2004111865A (ja) * 2002-09-20 2004-04-08 Sumitomo Electric Ind Ltd 半導体基板及びその製造方法
JP2007504682A (ja) * 2003-05-09 2007-03-01 クリー　インコーポレイテッド 高Ａｌ含量ＡｌＧａＮ拡散バリアを有するＩＩＩ族窒化物電子素子構造
WO2004109764A2 (en) * 2003-06-04 2004-12-16 Myung Cheol Yoo Method of fabricating vertical structure compound semiconductor devices
JP2005136136A (ja) * 2003-10-30 2005-05-26 Toshiba Corp 半導体装置の製造方法およびウエーハの製造方法
PL368483A1 (en) * 2004-06-11 2005-12-12 Ammono Sp.Z O.O. Monocrystals of nitride containing gallium and its application
JP4792814B2 (ja) 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
JP4631884B2 (ja) * 2007-08-22 2011-02-16 日立電線株式会社 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
JP2009218290A (ja) * 2008-03-07 2009-09-24 Rohm Co Ltd 電界効果トランジスタ
JP2010068548A (ja) * 2008-09-08 2010-03-25 Hitachi Industrial Equipment Systems Co Ltd 電動機
JP2010171416A (ja) 2008-12-26 2010-08-05 Furukawa Electric Co Ltd:The 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
TWI409859B (zh) * 2009-04-08 2013-09-21 Efficient Power Conversion Corp 氮化鎵緩衝層中之摻雜劑擴散調變技術
JP2011187643A (ja) * 2010-03-08 2011-09-22 Sharp Corp ヘテロ接合型電界効果トランジスタ
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
WO2012020565A1 (ja) * 2010-08-11 2012-02-16 住友化学株式会社 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP5987288B2 (ja) 2011-09-28 2016-09-07 富士通株式会社 半導体装置
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP2013229493A (ja) * 2012-04-26 2013-11-07 Sharp Corp Ｉｉｉ族窒化物半導体積層基板およびｉｉｉ族窒化物半導体電界効果トランジスタ
JP5991018B2 (ja) * 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
CN104919571B (zh) 2012-11-30 2018-01-23 Lg伊诺特有限公司 外延晶元，以及使用其的开关元件和发光元件
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
CN104617201B (zh) * 2015-01-23 2017-12-01 合肥彩虹蓝光科技有限公司 一种适合高电流密度的GaN基LED外延结构及其生长方法
KR102491830B1 (ko) * 2015-11-02 2023-01-25 엔지케이 인슐레이터 엘티디 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011068548A (ja) * 2009-08-31 2011-04-07 Ngk Insulators Ltd Ｚｎがドープされた３Ｂ族窒化物結晶、その製法及び電子デバイス
JP2014027187A (ja) * 2012-07-27 2014-02-06 Fujitsu Ltd 化合物半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10759815B2 (en) 2016-03-10 2020-09-01 Nissan Chemical Corporation Condensed heterocyclic compounds and pesticides
CN111164629A (zh) * 2017-09-27 2020-05-15 赛可润思公司 用于资产价值的合规性感知代币化和控制的方法、装置和计算机可读介质

Also Published As

Publication number Publication date
KR102519304B1 (ko) 2023-04-06
TW201732067A (zh) 2017-09-16
TW201730364A (zh) 2017-09-01
JPWO2017077806A1 (ja) 2018-08-16
KR20180075526A (ko) 2018-07-04
KR102547562B1 (ko) 2023-06-23
US20180247809A1 (en) 2018-08-30
DE112016005017T5 (de) 2018-08-02
CN108140561A (zh) 2018-06-08
TWI707975B (zh) 2020-10-21
CN108140563B (zh) 2022-04-05
JP6705831B2 (ja) 2020-06-03
TWI710657B (zh) 2020-11-21
US20190027359A9 (en) 2019-01-24
DE112016005028T5 (de) 2018-08-09
KR102519899B1 (ko) 2023-04-07
US20180247810A1 (en) 2018-08-30
JPWO2017077989A1 (ja) 2018-08-16
US10418239B2 (en) 2019-09-17
US10580646B2 (en) 2020-03-03
US10410859B2 (en) 2019-09-10
WO2017077806A1 (ja) 2017-05-11
TWI686498B (zh) 2020-03-01
TW201732068A (zh) 2017-09-16
KR20180075525A (ko) 2018-07-04
JP6730302B2 (ja) 2020-07-29
DE112016005022T5 (de) 2018-08-02
CN108352306A (zh) 2018-07-31
CN108140561B (zh) 2022-04-12
CN108140563A (zh) 2018-06-08
KR20180075527A (ko) 2018-07-04
JP6737800B2 (ja) 2020-08-12
CN108352306B (zh) 2022-04-29
JPWO2017077988A1 (ja) 2018-08-30
US20180247817A1 (en) 2018-08-30

Similar Documents

Publication Publication Date Title
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US10770552B2 (en) Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements
JP6944569B2 (ja) 半導体素子用エピタキシャル基板および半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862048

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017548757

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20187012017

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112016005028

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16862048

Country of ref document: EP

Kind code of ref document: A1