CN104919571B - 外延晶元，以及使用其的开关元件和发光元件 - Google Patents

外延晶元，以及使用其的开关元件和发光元件 Download PDF

Info

Publication number
CN104919571B
CN104919571B CN201380070392.2A CN201380070392A CN104919571B CN 104919571 B CN104919571 B CN 104919571B CN 201380070392 A CN201380070392 A CN 201380070392A CN 104919571 B CN104919571 B CN 104919571B
Authority
CN
China
Prior art keywords
semiconductor layer
doping concentration
growth
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380070392.2A
Other languages
English (en)
Other versions
CN104919571A (zh
Inventor
姜石民
金知慧
黃玟泳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120137985A external-priority patent/KR102053077B1/ko
Priority claimed from KR1020130012962A external-priority patent/KR102098209B1/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN104919571A publication Critical patent/CN104919571A/zh
Application granted granted Critical
Publication of CN104919571B publication Critical patent/CN104919571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种外延晶元，包括设置在衬底上的外延层。外延层包括第一至第三半导体层。第三半导体层具有比第一半导体层的厚度厚的厚度。第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。

Description

外延晶元，以及使用其的开关元件和发光元件
技术领域
本实施例涉及外延晶元。
本实施例涉及制造外延晶元的方法。
本实施例涉及使用外延晶元的电力元件。
本实施例涉及使用外延晶元的发光元件。
背景技术
社会中，已经大规模地广泛使用了电子元件。
尽管常规电子元件使用蓝宝石或硅制造，但是蓝宝石或硅不满足电子元件的要求。
最近，已经对于基于碳化硅的电子元件进行了研究和调研。
然而，用作包括碳化硅的衬底的晶元的质量并不令人满意。
发明内容
技术问题
本实施例提供具有极高质量的外延晶元。
本实施例提供能够将缺陷最小化的外延晶元。
本实施例提供使用外延晶元的电力元件。
本实施例提供使用外延晶元的发光元件。
技术方案
根据本实施例，提供了包括衬底以及在衬底上的外延层的外延晶元。外延层包括：第一半导体层，第一半导体层设置在衬底上并且具有第一掺杂浓度；第二半导体层，第二半导体层设置在第一半导体层上并且具有第二掺杂浓度；以及第三半导体层，第三半导体层设置在第二半导体层上，具有比第一半导体层的厚度厚的厚度，并且具有第三掺杂浓度，并且第二掺杂浓度在第一掺杂浓度与第三掺杂浓度之间。
根据本实施例，提供了开关元件，该开关元件包括衬底；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；在第二半导体层上的第三半导体层；在第三半导体层上的阳极电极；以及在衬底下的阴极电极。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。
根据本实施例，提供了开关元件，该开关元件包括衬底；在衬底上的第一半导体层；在第一半导体层上的第二半导体层；在第二半导体层上的第三半导体层；在第三半导体层上的源极接触件、漏极接触件和栅极接触件；以及在第三半导体层与栅极接触件之间的栅极绝缘体。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。
根据本实施例，提供了发光元件，该发光元件包括衬底；在衬底上的外延层；以及发光结构，发光结构设置在外延层上并且至少包括第一导电半导体层、有源层和第二导电半导体层。外延层包括：在衬底上的第一半导体层；在第一半导体层上的第二半导体层；以及在第二半导体层上的第三半导体层。第三半导体层具有比第一半导体层的厚度厚的厚度，并且第二半导体层的第二掺杂浓度在第一半导体层的第一掺杂浓度与第三半导体层的第三掺杂浓度之间。
有益效果
如上所述，根据本实施例，通过减小反应源的流量(flux)以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。
根据本实施例，通过减小Si的流量以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。
根据本实施例，通过减小生长源的流量以及掺杂源的流量以便以低速初始生长外延材料，可以最小化外延层的内部缺陷和表面缺陷。
因此，具有最小化的内部缺陷和表面缺陷的外延层应用到了电子元件，使得可以满足相关电子元件所需的特性。
根据本实施例，即使生长条件改变，生长也会继续，使得半导体层生长在第一和第三半导体层之间不停止。因此，可以更多地减少缺陷，并且可以增加生长过程中的效率，使得可以减少过程时间。
附图说明
图1显示了显示根据本实施例的外延晶元的截面图。
图2是显示根据第一实施例的图1的外延晶元的制造过程的流程图。
图3显示了图2的制造过程。
图4是显示根据外延生长的生长源的流量和生长温度的变化的图示。
图5是显示根据第二实施例的图1的外延晶元的制造过程的流程图。
图6是显示根据外延生长的生长源的流量和生长温度的变化的图示。
图7是显示根据本实施例的肖特基势垒二极管的截面图。
图8是显示根据本实施例的MESFET的截面图。
图9是显示根据本实施例的发光元件的截面图。
具体实施方式
在实施例的描述中，应当理解为，当层(或薄膜)、区域、图形或结构被称为在另一衬底、另一层(或薄膜)、另一区域、另一焊盘或另一图形“上”或“下”时，其可以“直接”或“间接”在其他衬底、层(或薄膜)、区域、焊盘或图样之上。这样的层的位置已经参考附图进行了说明。
下文中，将参考所附附图来描述实施例。为了描述的方便和清楚，图中夸张、省略或简化了每个层的厚度和尺寸。另外，每个部件的尺寸不完全反映实际尺寸。
半导体基电子元件可以通过在外延晶元上形成额外的结构来形成。因此，为了制造具有超高质量的半导体基电子元件，要确保外延晶元的质量。
通过随着生长工艺条件被优化而将表面粗糙度和表面缺陷最小化，可以确保根据本实施例的外延晶元的质量。
由于在外延生长过程中出现的诸如基面位错(BPD)、堆垛层错(SF)和弗兰克不全位错(FPD)的内部缺陷，可以产生外延晶元的表面缺陷。
外延晶元的表面粗糙度和表面缺陷可以依据诸如在初始阶段引入的反应源的流量、生长温度、压力、反应源的总流量、C/Si比、Si/H2比的工艺条件而变化。因此，通过将工艺条件优化可以将表面缺陷密度和表面粗糙度最小化。
例如，根据本实施例的外延晶元的表面粗糙度可以是1nm或更小。另外，根据本实施例的外延晶元的表面缺陷密度可以是0.1/cm2或更小。因此，通过使用该外延晶元，可以改善半导体基电子元件的质量。
根据本实施例的电子元件可以包括用于开关控制的开关元件以及发送光的发光元件。开关元件可以包括诸如肖特基势垒二极管和金属半导体场效应晶体管(MESFET)的电力元件，但是本实施例不限于此。
图1显示了显示根据本实施例的外延晶元的截面图。
参考图1，根据本实施例的外延晶元100可以包括衬底110和外延层150。
衬底110可以包括碳化硅。换言之，衬底110可以包括3C-SiC、4H-SiC和6H-SiC中的一种。
衬底110可以包括碳化硅。换言之，衬底110可以包括3C-SiC、4H-SiC和6H-SiC中的任何一种。
碳化硅是包括硅(Si)和碳(C)的化合物半导体。与典型的硅(Si)相比，碳化硅具有10倍的电介质击穿场强、3倍的带隙以及3倍的热导率。
由于极佳的特性，碳化硅被期望在电子元件中广泛利用。在电力元件或发光元件中可以采用碳化硅。具体而言，基于碳化硅的电力元件可以承受高击穿电压，具有低电阻率并且在高温下工作。
由于高击穿电压，可以形成非常薄的漂移层，使得电力元件的厚度可以大大降低。
可以在衬底110上生长外延材料以形成外延层150。
外延层150可以通过使用HVPE(氢化物气相外延)、MOCVD(金属有机化学气相沉积)、MBE(分子束外延)或溅射来生长。
外延材料可以包括与衬底110相同的化合物半导体，例如碳化硅，但是本实施例不限于此。
因为外延层150包括与衬底110相同的材料，所以在外延层120与衬底110之间不产生晶格常数的差异或热膨胀率的差异，或差异很小。因此，不会显著存在由应力产生的诸如弯曲的缺陷的概率。
另外，因为外延层150使用与衬底110的材料相同的材料生长，所以外延层150的晶态可以改善。
根据本实施例的外延层150可以包括第一半导体层120、第二半导体层130和第三半导体层140。第二半导体层130可以设置在第一半导体层120上，第三半导体层140可以设置在第二半导体层130上。尽管第一至第三半导体层120至140包括相同的化合物半导体材料，例如碳化硅，但是本实施例不限于此。第三半导体层140可以是用于执行电子元件的特定功能的有源层，但是本实施例不限于此。例如，第二半导体层140可以是电力元件的漂移层或发光元件的导电半导体层。
第一半导体层20可以是用以减小或最小化在第三半导体层140中出现的缺陷的缓冲层。缺陷可以是在第一至第三半导体层120、130和140中出现的内部缺陷或在第三半导体层140的顶表面上出现的表面缺陷。
表面缺陷包括小滴(droplet)、三角缺陷(triangle defect)、凹陷(pit)、波浪凹陷(wavy pit)、粒子(particle)等。
因为第三半导体层140生长在第一半导体层120上，所以为了最小化出现在第三半导体层140中的缺陷，必须最小化出现在第一半导体层120中的缺陷。第一半导体层120可以用作用于生长第三半导体层140的籽晶层。如果在第一半导体层120中出现缺陷，则出现在第一半导体层120中的缺陷可以通过第二半导体层130扩展到第三半导体层140。
为了最小化出现在第一半导体层中的缺陷，第一和第三半导体层120和140可以在互不相同的工艺条件下生长。例如，第一工艺条件可以设定为使得第一半导体层120的生长速度降低，同时缺陷被最小化，而第二工艺条件可以设定为使得第三半导体层140的生长速度上升。
通过上述过程，根据本实施例的外延层150，即第三半导体层140可以具有1nm或更小的表面粗糙度，以及0.1/cm2或更小的表面缺陷密度。
根据本实施例，用于缺陷确定的靶的尺寸可以在几μm到几μm的范围内。因此，从缺陷确定排除了具有超过该范围的尺寸的靶。
外延层150可以被命名为“外延结构”、“外延薄膜”或“半导体结构”。
同时，第二半导体层130防止了由第一至第三半导体层120至140的生长条件上的差异导致的从第一半导体层120到第三半导体层140生长离散地进行和不连续进行的现象。为此目的，第二半导体层130的生长条件可以在第一半导体层120和第三半导体层140的生长条件之间变化。换言之，第二半导体层130的生长条件可以从第一半导体层120变化到第三半导体层140的生长条件。例如，用于第二半导体层的生长的生长温度可以从用于第一半导体层120的生长的生长温度降低到用于第三半导体层140的生长的生长温度。例如，用于第二半导体层130的生长的流量或反应源或生长源可以从用于第一半导体层120的生长的流量或反应源或生长源增加到用于第三半导体层140的生长的流量或反应源或生长源。
随着如上所述地连续实现第一半导体层120的生长和第三半导体层140的生长，可以更多地降低内部缺陷，使得不仅表面缺陷密度可以下降，而且第三半导体层140的表面粗糙度可以更多地下降。第二半导体层130可以由于第一和第三半导体层120和140的连续生长而形成。
第一至第三半导体层120、130和140的掺杂浓度可以彼此不同。例如，第一半导体层120的掺杂浓度可以大于第三半导体层140的掺杂浓度。例如，第二半导体层130的掺杂浓度可以具有第一和第三半导体层120和140的掺杂浓度之间的中间值，并且可以线性或非线性地减小，使得第二半导体层130的掺杂浓度可以等于或近似于第一半导体层120的掺杂浓度，或者等于或近似于第三半导体层140的掺杂浓度，但是本实施例不限于此。因此，第二半导体层130在接触第一半导体层120的边界表面A的掺杂浓度可以不同于第二半导体层130在接触第三半导体层140的边界表面B的掺杂浓度。
由来自衬底110的晶格失配引起的缺陷可以通过增加第一半导体层120的掺杂浓度来防止。根据本实施例，因为第一半导体层120的缓冲层功能可以通过用作缓冲层的第二半导体层130增强，所以内部缺陷可以通过第一和第二半导体层120和130最小化。
因为内部缺陷可以通过如上所述的第一和第二半导体层120和130最小化，在第三半导体层140中可以最小化表面缺陷以及内部缺陷。另外，甚至第三半导体层140的表面粗糙度可以显著减小以改善在第三半导体层140上形成的另一半导体层的晶态，使得电/光特性可以改善。因此，安装在外延晶元上的电子元件的产品可靠性可以提升。
下文中，将描述根据本实施例的外延晶元的制造过程。
下文中，将根据第一和第二实施例描述将表面粗糙度减小到1nm或更小并将表面缺陷密度减小到0.1/cm2或更小的方案。
图2是显示根据第一实施例的图1的外延晶元的制造过程的流程图。图3显示了图2的制造过程。
参考图2和图3，衬底110可以设置在反应室中(S210)。
尽管为了示意的目的，衬底110可以包括3C-SiC、4H-SiC和6H-SiC中的一种，构成衬底110的材料可以依据将在最后阶段生产的元件或产品而变化。
衬底110可以是非掺杂的或者可以是以N型掺杂物或P型掺杂物掺杂的，但是本实施例不限于此。
在将衬底110装载到反应室中之前，可以进行清洗过程，以便移除自然生成在衬底110的表面上的氧化层。
例如，衬底110可以具有0°到10°的离角(off angle)，但是本实施例不限于此。离角可以定义为，基于(0001)Si表面与(000-1)C表面的衬底110的倾斜角。
当设置了衬底110时，用于外延生长的反应源可以被引入到反应室中。
反应源可以包括用于外延生长的生长源、用于掺杂的掺杂源和稀释气体，但是本实施例不限于此。
生长源可以依据衬底110的材料和类型变化。例如，当衬底110包括碳化硅时，固体、液化或气化材料，诸如包括碳和硅并且晶格常数等于或近似于衬底110的晶格常数的SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)或SixCx可以用作生长源。
掺杂源可以包括V族化合物半导体材料或III族化合物半导体材料，其中V族化合物半导体材料包括用于N型掺杂的氮气(N2)，III族化合物半导体材料包括用于P型掺杂的Al。
例如，通过采用包括碳化硅、包括Al的掺杂源和稀释气体的生长过程，可以生长P型铝碳化硅(AlSiC)半导体层。
例如，通过采用包括碳化硅的生长源、包括氮气(N2)的掺杂源和稀释气体的生长过程，可以生长N型硅碳氮(SiCN)半导体层。
P型铝碳化硅(AlSiC)半导体层或N型硅碳氮(SiCN)半导体层可以是导电半导体层，但是本实施例不限于此。
稀释气体可以将生长源或掺杂源稀释。稀释气体可以包括诸如氢气(H2)、氩气(Ar)或氦气(Hg)的惰性气体，但是本实施例不限于此。
第一半导体层120可以通过第一生长过程在衬底110上生长。换言之，根据第一生长过程，外延材料在第一生长源的流量下生长以形成第一半导体层120(S220)。
第一生长源的流量可以和生长源与稀释气体的比有关。第一生长过程中的生长源与稀释气体的比可以维持在大约1:4000到1:3000的范围内，但是本实施例不限于此。和生长源与稀释气体的比有关的生长源可以包括硅基材料。
此外，在第一生长过程中，C/Si比可以在0.5到1.0的范围内，并且反应源的引入参数可以调整到10Ml/min到25Ml/min的范围内的值。
反应源的引入参数可以如下面的等式1表达的定义。
等式1
在等式1中，a1至a4表示正实数，b1至b3表示实数，生长源的流量、掺杂源的流量以及稀释气体的流量具有Ml/min的单位。例如，a1＝a2＝a3＝a4＝1且b1＝b2＝b3＝0。
该情况下，生长源、掺杂源和稀释气体可以以下述程度引入：等式1的引入参数满足大约1/25min/ml到大约1/10min/ml的范围，即大约10ml/min到大约25ml/min。
通过第一生长过程，第一半导体层120可以以大约5×1017/cm3到大约5×1018/cm3的范围内的掺杂浓度形成。
在第一生长过程中，可以以较小的流量引入第一生长源，使得第一半导体层120可以以低速生长。因此，外延材料(即，反应源)的原子之间的移动性可以上升，使得原子可以均匀分布。因此，晶态可以改善，而且内部缺陷可以减少。第一半导体层120中内部缺陷的减少降低了第三半导体层140的内部缺陷和表面缺陷，同时减小表面粗糙度。
通过第一生长过程生长的第一半导体层120的厚度可以在大约0.5μm到1μm的范围内。当具有0.5μm或更小的厚度的第一半导体层之后被应用到电力元件时，耐受电压减小，以致第一半导体层120不能用作电力元件。如果第一半导体的厚度为0.5μm或更大，则漏电流可能增加。
第二生长过程可以在第一生长过程之后进行，以形成第二半导体层130。换言之，在第一生长源的流量增长到第二生长源的流量以进行外延生长的同时，在第二生长过程中引入反应气体，使得第二半导体层130可以形成(S230)。如上所述，通过连续引入第二生长源，外延生长连续进行，使得第二半导体层130可以在第一半导体层120之后形成。
在第二生长过程中，C/Si比可以为大约1.0。反应气体的引入参数可以在大约15Ml/min到0.5Ml/min的范围内。
第二生长源的流量，即生长源与稀释气体的比可以从大约1:4000到大约1:3000的范围内的比增加到1:800。第二生长过程中的生长源的流量可以线性、非线性或阶梯式增加。
如图4所示，第二生长过程中的生长源的流量可以从第一生长过程中的第一生长源的流量增加到第三生长过程中的第二生长源的流量。
第二生长过程可以是用以设定第三生长过程的中间过程，即，生长源的流量变化的步骤。
根据第一实施例，外延生长并不停止，而是在第二生长过程中连续进行，使得不仅可以容易地生长第三半导体层140，而且内部缺陷和表面缺陷可以减少并且表面粗糙度可以降低。
第二半导体层130可以调整第一半导体层120与第三半导体层140之间的掺杂浓度差异。因此，如图1所示，第二半导体层130与第一半导体层120接触的边界表面A处的掺杂浓度可以不同于第二半导体层130与第三半导体层140接触的边界表面B处的掺杂浓度。为了获得第二半导体层130的掺杂浓度，第二生长过程中的掺杂源的流量可以从第一生长过程中的掺杂源的流量减小到第二生长过程中的掺杂源的流量。因为如上所述地通过减小掺杂源的流量来生长第二半导体层130，可以产生第二半导体层130在边界表面A和B之间的掺杂浓度的差异。因此，第二半导体层130的掺杂浓度可以从5×1016/cm3至1×1016/cm3的掺杂浓度减小到1×1016/cm3至5×1014/cm3的掺杂浓度。
可以生长第二半导体层130直到第二半导体层130满足在第三生长过程中需要的生长源的流量和掺杂源的流量。生长的第二半导体层130的厚度可以等于第一半导体层120的厚度，但是本实施例不限于此。如果第二半导体层130满足在较早的时间点就满足了在第三生长过程中需要的生长源的流量和掺杂源的流量，则第二半导体层130的厚度可以比第一半导体层120的厚度薄。
根据第一实施例，通过改变掺杂源的流量和生长源的流量，在第一和第三半导体层120和140之间形成了第二半导体层130，使得半导体层的生长可以从第一半导体层120连续到第三半导体层140而不停止。另外，因为第一和第三半导体层120和140在掺杂源的流量和生长源的流量上彼此不同，所以当在已经生长了第二半导体层120之后立即生长第三半导体层140时，必须停止反应源的引入，以便调整生长源的流量。然而，根据第一实施例，在掺杂源的流量和生长源的流量改变期间，生长可以连续而不停止。
根据第一实施例，形成了其中掺杂浓度改变的第二半导体层130，使得可以防止可能出现在第一半导体层120中的缺陷传播到第三半导体层140。
另外，第二半导体层130连同第一半导体层120用作缓冲层，以防止由来自衬底110的晶格失配导致的缺陷。另外，由于第一和第二半导体层120和130两者，可以最小化由第三半导体层140导致的缺陷，并且可以最小化第三半导体层140的表面粗糙度。
第三生长过程可以在第二生长过程之后进行，使得可以形成第三半导体层140。换言之，使用第二生长源的流量执行外延生长直到获得目标厚度，从而形成第三半导体层(S240)。生长源的流量，即生长源与稀释气体的比可以在大约1:800的范围内。
在第三生长过程中，C/Si比可以在大约0.9到1.0的范围内，并且反应气体的引入参数可以在5Ml/min到0.5Ml/min的范围内。
因为通过第二生长过程增长了在第三生长过程中需要的第二生长源的流量，所以可以使用第二生长源的流量进行外延生长直到可以获得第三半导体层140的目标厚度。
第三半导体层140的掺杂浓度可以设定为低于第一半导体层120或第二半导体层130的掺杂浓度，但是本实施例不限于此。例如，第三半导体层140的掺杂浓度可以在2×1015/cm3到7×1015/cm3的范围内。
如图4所示，第三生长过程中的第二生长源的流量可以大于第一生长过程中的第一生长源的流量。
生长源的流量可以与生长速度成比例。因此，随着第二生长源的流量上升，第三半导体层140的生长速度可以上升。
例如，当通过第一生长过程在第一生长源的流量下进行生长时，第一半导体层120的生长速度可以在大约1μm/h到3μm/h的范围内。同时，当通过第三生长过程在第二生长源的流量下进行生长时，第三半导体层140的生长速度可以为大约20μm/h或更多。
第三半导体层140是用以提高生长速度的层，并且可以具有比第一半导体层120的厚度厚的厚度，但是本实施例不限于此。另外，第三半导体层140可以是用于执行发光元件的第一导电半导体层的有源层，但是本实施例不限于此。
同时，因为第二生长过程中的生长源的流量从第一生长过程中的第一生长源的流量增加到了第二生长过程中的第二生长源的流量，所以第二生长过程中的生长速度可以改变，具体而言，从第一生长过程中的第一生长速度增加到第二生长过程中的第二生长速度。
如上所述，因为在第三生长过程中第二生长源的流量上升，使得第三半导体层140以高速形成。因此，可以补偿第一半导体层120以低速生长的过程时间方面的延迟损失。
根据第一实施例，当生长外延层时，即生长第一至第三半导体层120、130和140时，第一至第三半导体层120、130和140的诸如温度、压力和衬底的旋转速度的生长条件可以彼此相同或不同。例如，生长温度、压力和衬底的旋转速度可以设定为大约1600℃到大约1650℃的范围内、大约70mbar到120mbar的范围以及大约50rpm到70rpm的范围内的值，但是本实施例不限于此。
图5是显示根据第二实施例的图1的外延晶元的制造过程的流程图。
在下面对于第二实施例的描述中，与第一实施例相同的结构或功能已经在上面描述，其细节将被省略。通过参考第一实施例的描述，本领域技术人员可以容易地理解与第一实施例相同的结构或功能。
参考图5，衬底110可以设置在反应室中(S310)。
衬底110可以包括3C-SiC、4H-SiC和6H-SiC中的一种。
当设置了衬底110时，在反应室中可以引入反应源以用于外延生长。
反应源可以包括用于外延生长的生长源、用于掺杂的掺杂源和稀释气体，但是本实施例不限于此。
外延生长通过第一生长过程在衬底110上进行，使得可以形成第一半导体层120(S320)。
在第一生长过程中，生长温度(第一生长温度)可以在1510℃到1800℃的范围内，C/Si比可以在大约0.7到0.8的范围内，Si/H2比为1/3000或更小，而且反应源的注入参数可以调整为1.5ml/min到40ml/min的范围内的值。
如上所述，生长源的流量，即Si/H2的比表示较小的值，可以获得低于第一生长过程的1μm/h到3μm/h的第一生长速度。
根据第二实施例，生长温度设定为高，使得反应源的原子之间的移动性上升。因此，提供了允许均匀生长的环境，并且生长源的流量减小，使得生长速度下降。因此，原子均匀分布和生长在衬底110上的时间可以增加。因此，通过第一生长过程生长的第一半导体层120可以最小化来自衬底110的晶格失配，使得表面缺陷可以大大减小。
通过第一生长过程生长的第一半导体层120的厚度可以在大约0.5μm到1μm的范围内，但是本实施例不限于此。
通过第一生长过程生长的第一半导体层120的掺杂浓度可以在大约5×1017/cm3到7×1018/cm3的范围内。如上所述，接触衬底110的第一半导体层120的掺杂浓度增加，从而防止由来自衬底110的晶格失配导致的缺陷。
第二生长过程在第一生长过程之后进行，以形成第二半导体层130。换言之，根据第二生长过程，反应源连续引入到反应室中，生长温度缓慢下降，并且生长源的流量逐渐上升以进行外延生长，使得可以形成第二半导体层130(S330)。
如图6所示，第二生长过程中的生长温度可以从第一生长过程中的第一生长温度下降到第三生长过程中的第二生长温度，如下所述。第二生长温度可以在大约5×1017/cm3到大约7×1018/cm3的范围内。第二生长过程中的生长温度可以线性、非线性或阶梯式下降。
与之相反，第二生长过程中的生长源的流量可以从第一生长过程中的生长源的流量增加到第三生长过程中的生长源的流量。
第二生长过程中的生长源可以线性、非线性或阶梯式增加。
第二生长过程是用于第三生长过程的设定的中间过程，并且是生长温度以及生长源的流量改变的步骤。第二半导体层130可以通过第二生长过程生长。
如果直到第二生长过程中的生长温度从第一生长过程中的第一生长温度下降到第三生长过程中的第三生长温度，生长源的流量都没有被引入到反应室中，则不再进行外延生长。之后，当进行第三生长过程时，由于环境的快速改变，第三半导体层140不能在第一半导体层120上容易地生长，并且第三半导体层140的内部缺陷、表面缺陷和表面粗糙度可能增加。
根据第二实施例，外延生长并不停止，而是通过第二生长过程而继续，使得第三半导体层140可以容易地生长，且第三半导体层140的内部缺陷、表面缺陷和表面粗糙度可以减少。
在第二生长过程中，反应源中的掺杂源的流量可以设定为从满足第一半导体层120的掺杂浓度的掺杂源的流量增加到满足第三半导体层140的掺杂浓度的掺杂源的流量。因此，在第二生长过程中引入到反应室的掺杂源的流量可以设定为与生长源的流量一同上升。例如，在第二生长过程期间引入到反应室的掺杂源的流量可以设定为从0.1ml/min到0.5ml/min的范围内的值线性、非线性或阶梯式地上升到1.5ml/min到2.5ml/min的范围内的值。
因此，由于第二半导体层130，可以调整第一和第二半导体层120与140之间的掺杂浓度的差异。因此，第二半导体层130在第一半导体层120与第二半导体层130之间的边界表面A上的掺杂浓度可以不同于第二半导体层130在第二半导体层130与第三半导体层140之间的边界表面B上的掺杂浓度。为了获得第二半导体层130的掺杂浓度，第二生长过程中的掺杂源的流量可以从第一生长过程中的掺杂源的流量减小到第二生长过程中的掺杂源的流量。因此，第二半导体层130的掺杂浓度可以从5×1016/cm3至1×1016/cm3减小到1×1016/cm3至5×1014/cm3。
第二生长过程可以连续进行直到生长温度和生长速度满足第三半导体层140的生长过程中的条件。通过第二生长过程，可以形成区别于第一和第二半导体层120和140的第二半导体层130。
如果满足了用于第三半导体层140的生长温度和生长源的流量，则在第二生长过程之后可以进行第三生长过程。换言之，在第三生长过程中，连续引入高于第一生长过程中的生长源的流量的生长源的流量以及反应源，并且进行外延生长直到在低于第一生长过程中的第一生长温度的第二生长温度下达到目标厚度，从而形成第三半导体层140(S340)。
第二生长温度可以在大约1500℃到大约1700℃的范围内。在该生长条件下生长的第三半导体层140的掺杂浓度可以在大约1×1015/cm3到5×1015/cm3的范围内。
生长速度可以根据反应源中的生长源的流量进行控制。
如上所述增加的根据生长源的第二生长速度为大约20μm/h或更多，其高于根据第一生长过程中的生长源的流量的在1μm/h到3μm/h的范围内的值。
如上所述，用于第三半导体层140的生长的生长过程，使得可以补偿第一和第二半导体层120和130之间的生长延迟。
根据第二实施例，在用于形成第一半导体层120的第一生长过程中引入了生长源的较小流量，以维持低速的生长过程，使得原子在衬底110上均匀分布，从而减少缺陷。另外，在用于形成第三半导体层140的第三生长过程中引入了生长源的较大流量，以维持高速的生长过程，使得第三半导体层140可以快速生长到目标厚度，从而减少过程时间。
为了防止第三半导体层140在快速改变的工艺条件下生长，进行了第二生长过程，以将用于形成第一半导体层120的第一生长过程的工艺条件自然改变到用于形成第三半导体层140的第三生长过程的工艺条件，并且第二半导体层130可以通过第二生长过程生长。
用于通过第一至第三生长过程形成的第一至第三半导体层120、130和140的生长源的密度可以不同。换言之，第一至第三半导体层120、130和140包括的生长源的密度可以通过改变引入的生长源的流量而变化，以便形成第一至第三半导体层120、130和140。生长源可以包括硅。
例如，第一生长过程中的生长源的流量可以大于第三生长过程中的生长源的流量，并且大于第二生长过程中的生长源的流量。第三半导体层140的生长源的密度可以大于第一半导体层120的生长源的密度。另外，第二半导体层130的生长源的密度可以线性、非线性或阶梯式增加。
通过上述制造过程，可以在衬底110上形成包括第一至第三半导体层120、130和140的外延层。该情况下，外延层的最上层的表面粗糙度，即第三半导体层140的表面粗糙度可以为大约1nm或更小，并且第三半导体层的表面缺陷密度可以为大约0.1/cm2或更小。
该外延晶元可以应用到各种电子元件。
如上所述地制造的外延晶元100可以应用到各种电子元件。电子元件可以包括半导体开关元件或发光元件，但是本实施例不限于此。半导体开关元件可以包括诸如肖特基势垒二极管和MESFET的电力元件。
图7是显示根据本实施例的肖特基势垒二极管的截面图。
参考图7，根据本实施例的肖特基势垒二极管可以包括衬底110、外延层150、漂移层152、多个掺杂区域154、阳极接触件156和阴极接触件158。
衬底110和外延层120构成根据第一、第二和第三实施例的外延晶元100。
如上所述，根据第一、第二和第三实施例的外延晶元100的外延层150包括包含以低生长速度生长的第一半导体层130和以高生长速度生长的第三半导体层140的外延层150，从而最小化内部缺陷和表面缺陷。另外，可以形成第二半导体层130，以维持第一和第三半导体层120和140的生长的连续性。
例如，衬底110和外延层150可以构成N型导电层，但是本实施例不限于此。
漂移层152可以形成在外延层150上。漂移层152可以包括碳化硅并且可以包括N型导电层，但是本实施例不限于此。
例如，掺杂区域154可以通过离子注入形成在漂移层152的顶表面上。
阳极接触件156可以接触漂移层152和掺杂区域154两者，并且可以形成在漂移层152上。阳极接触件156可以与形成在掺杂区域154之间的漂移层152的顶表面形成肖特基结，并且可以与掺杂区域154形成欧姆接触。
阴极接触件158可以形成在衬底110的底表面上。阳极电极156和阴极电极158可以包括金属，但是本实施例不限于此。
当在正向下工作时，阳极接触件156与漂移层152之间的结可以在低于掺杂区域154与漂移层152之间的结的电压的电压下导通。因此，元件在较低正向电压下显示出肖特基二极管行为。换言之，元件中电流的移动可以取决于通过在低正向电压下肖特基结的整个区域注入的大量载流子。在一般的电压下，少数载流子不注入到元件中，所以肖特基势垒二极管可以具有肖特基二极管的快速开关速度特性。
在反向偏置条件下，由掺杂区域154和漂移层152之间的PN结形成的耗尽区扩大以阻塞通过元件的反向电流，使得可以保护肖特基结并且可以限制元件中的反向漏电流。
同时，第一和第二半导体层120和130可以用作缓冲层，而第三半导体层140可以用作漂移层，但是本实施例不限于此。
当第三半导体层140用作漂移层时，并不必须形成漂移层152。换言之，掺杂区域154可以直接形成在第二半导体层140的顶表面上。
图8是显示根据本实施例的MESFET的截面图。
参考图8，根据本实施例的MSFET可以包括衬底110、外延层150、漂移区162、体区164、源极区166、体接触区168、栅极绝缘体170、栅极接触件172、源极接触件174以及漏极接触件176。
衬底110和外延层150构成根据第一和第二实施例的外延晶元100。因此，下面将省略外延晶元100的细节。
衬底110和外延层150可以构成N型导电层，但是本实施例不限于此。
漂移层162可以形成在外延层150上。漂移层162可以包括碳化硅，并且可以是N型导电层，但是本实施例不限于此。
体区164可以通过离子注入形成在漂移层162上。体区164可以是P型掺杂区，但是本实施例不限于此。
源极区166可以形成在邻近接触区168的体区164中形成。源极区166可以是N型掺杂区，并且体接触区168可以是P+掺杂区，但是本实施例不限于此。
栅极绝缘体可以形成在漂移层162的顶表面上，并且可以延伸到在源极区166与漂移区162之间的体区164的顶表面。
栅极接触件172可以形成在栅极绝缘体170上，源极接触件174可以形成在源极区域166上，漏极接触件176可以形成在衬底110的底表面上。
如果电压足够地施加到栅极接触件172，则沟道被引入到在源极区166与漂移区162之间的体区164中的元件的表面，使得元件可以导通。
当元件关闭时，即不存在足够引入沟道的电压时，MESFET结构与包括体区164、漂移层162和衬底110的PN二极管的结构相同。当以反向偏置MESFET结构时，在体区164与漂移层162之间的结中的漂移层162的表面上，耗尽区可以朝向衬底110扩大，这阻塞了漏极电压。
同时，第一和第二半导体层120和130用作缓冲层，而第三半导体层140可以用作漂移层，但是本实施例不限于此。
当第三半导体层140用作漂移层时，可以不形成漂移层162。换言之，体区164、源极区166和体接触区168可以直接形成在第三半导体层140的顶表面上。
图9是显示根据本实施例的发光元件的截面图。
参考图9，根据本实施例的发光元件可以包括衬底110、外延层150、发光结构188以及第一和第二电极190和192。
衬底110和外延层150构成根据第一和第三实施例的外延晶元100。因此，下面将省略外延晶元100的细节。
衬底110可以不包含掺杂物。
外延层150可以构成N型导电层，但是本实施例不限于此。另外，尽管第一至第三半导体层120、130和140在外延过程中包括N型掺杂物，但是本实施例不限于此。
发光结构188可以产生光。发光结构188可以包括III-V族化合物半导体材料。
发光结构188可以包括第一导电半导体层182、有源层184以及第二导电半导体层186。
例如，第一和第二导电半导体层181和186可以包括GaN,AlGaN和AlInGaN中的一种。
例如，第一导电半导体层182可以包括N型掺杂物，第二导电半导体层186可以包括P型掺杂物，但是本实施例不限于此。
通过使例如供应自第一导电半导体层182的电子的第一载流子与例如供应自第二导电半导体层186的空穴的第二载流子复合，有源层184可以产生具有对应于能隙的波长的光，该能隙由有源层184的化合物半导体材料决定。
有源层184可以具有层叠结构，其通过数次重复一个包括阱层和势垒层的循环而形成。
第一电极190可以设置在第一导电半导体层182的一部分上，第二电极192可以设置在第二导电半导体层186的一部分上。
第二电极192的尺寸可以对应于第二导电半导体层186的该部分，使得电流可以主要集中到第二导电半导体层186对应于第二电极192的尺寸的部分上。为了解决上述问题，例如包括ITO的透明导电层可以设置在第二导电半导体层186的整个部分上。因此，因为供应自第二电极192的电流由于透明导电层而扩展，所以电流均匀施加到了第二导电半导体层186的整个部分上，使得可以均匀地产生光。
第一和第二电极190和192可以包括金属。
当电力被供应到第一和第二电极190和192时，电子从第一导电半导体层182产生，空穴从第二导电半导体层186产生，并且电子与空穴在有源层184彼此复合以产生光。
依据有源层184的能隙，可以产生具有各种波长的光。
因此，根据本实施例的发光元件可以包括红发光元件、绿发光元件、蓝发光元件、红外发光元件或者紫外发光元件。
根据本实施例的发光元件被封装为使得该发光元件可以应用到照明、显示或背光单元。
如上所述，可以使用根据第一至第三实施例的外延晶元100制造诸如肖特基势垒二极管、MESFET和发光元件的半导体电子元件。
工业实用性
根据本实施例的外延晶元可以适用于电子元件。电子元件可以是开关元件或发光元件。例如，开关元件可以是肖特基势垒二极管或MESFET。

Claims (17)

1.一种外延晶元，包括：
衬底；以及
在所述衬底上的外延层，
其中所述外延层包括：
第一半导体层，所述第一半导体层设置在所述衬底上并且具有第一掺杂浓度；
第二半导体层，所述第二半导体层设置在所述第一半导体层上，具有比所述第一半导体层的厚度薄的厚度，并且具有第二掺杂浓度；以及
第三半导体层，所述第三半导体层设置在所述第二半导体层上，具有比所述第一半导体层的厚度厚的厚度，并且具有第三掺杂浓度，并且
其中所述第一掺杂浓度在5×1017/cm3至5×1018/cm3的范围中，
其中所述第三掺杂浓度在2×1015/cm3至7×1015/cm3的范围中，
其中所述第二掺杂浓度在所述第一掺杂浓度与所述第三掺杂浓度之间，
其中所述第二掺杂浓度在所述第二半导体层的厚度方向上变化，
其中从所述第一半导体层至所述第三半导体层逐渐降低所述第二掺杂浓度。
2.根据权利要求1所述的外延晶元，其中所述第二半导体层包括：邻近所述第一半导体层的第一区；以及邻近所述第三半导体层的第二区，并且
在所述第一区中的第二掺杂浓度高于在所述第二区中的第二掺杂浓度。
3.根据权利要求1所述的外延晶元，其中在所述第二半导体层的与所述第一半导体层接触的第一区中的第二掺杂浓度低于所述第一掺杂浓度。
4.根据权利要求1所述的外延晶元，其中在所述第二半导体层的与所述第三半导体层接触的第二区中的第二掺杂浓度高于所述第三掺杂浓度。
5.根据权利要求1所述的外延晶元，其中所述第一半导体层和所述第二半导体层构成缓冲层。
6.根据权利要求1所述的外延晶元，其中所述第一半导体层包括化合物半导体材料。
7.根据权利要求1所述的外延晶元，其中所述第二掺杂浓度在所述第二半导体层的厚度方向上依据所述第二半导体层的位置而变化。
8.根据权利要求1所述的外延晶元，其中所述第三半导体层具有1nm或更小的表面粗糙度。
9.根据权利要求1所述的外延晶元，其中所述第三半导体层具有0.1/cm2或更小的表面缺陷密度。
10.根据权利要求1所述的外延晶元，所述衬底包括3C-SiC、4H-SiC和6H-SiC中的一种。
11.根据权利要求1所述的外延晶元，其中所述第一至第三半导体层中的至少一个包括硅碳氮(SiCN)半导体层。
12.根据权利要求1所述的外延晶元，其中所述第一至第三半导体层中的至少一个包括铝碳化硅(AlSiC)半导体层。
13.根据权利要求1所述的外延晶元，其中所述外延层包括与所述衬底的材料相同的材料。
14.根据权利要求1所述的外延晶元，其中所述第一半导体层具有0.5μm至1μm的范围内的厚度。
15.一种开关元件，包括：
衬底；
在所述衬底上的具有第一掺杂浓度的第一半导体层；
在所述第一半导体层上的具有第二掺杂浓度的第二半导体层；
在所述第二半导体层上的具有第三掺杂浓度的第三半导体层；
在所述第三半导体层上的阳极电极；以及
在所述衬底下的阴极电极，
其中所述第二半导体层具有比所述第一半导体层的厚度薄的厚度，
其中所述第三半导体层具有比所述第一半导体层的厚度厚的厚度，
其中所述第一掺杂浓度在5×1017/cm3至5×1018/cm3的范围中，
其中所述第三掺杂浓度在2×1015/cm3至7×1015/cm3的范围中，
其中所述第二掺杂浓度在所述第一掺杂浓度与所述第三掺杂浓度之间，
其中所述第二掺杂浓度在所述第二半导体层的厚度方向上变化，
其中从所述第一半导体层至所述第三半导体层逐渐降低所述第二掺杂浓度。
16.一种开关元件，包括：
衬底；
在所述衬底上的具有第一掺杂浓度的第一半导体层；
在所述第一半导体层上的具有第二掺杂浓度的第二半导体层；
在所述第二半导体层上的具有第三掺杂浓度的第三半导体层；
在所述第三半导体层上的源极接触件、漏极接触件和栅极接触件；以及
在所述第三半导体层与所述栅极接触件之间的栅极绝缘体，
其中所述第二半导体层具有比所述第一半导体层的厚度薄的厚度，
其中所述第三半导体层具有比所述第一半导体层的厚度厚的厚度，
其中所述第一掺杂浓度在5×1017/cm3至5×1018/cm3的范围中，
其中所述第三掺杂浓度在2×1015/cm3至7×1015/cm3的范围中，
其中所述第二掺杂浓度在所述第一掺杂浓度与所述第三掺杂浓度之间，
其中所述第二掺杂浓度在所述第二半导体层的厚度方向上变化，
其中从所述第一半导体层至所述第三半导体层逐渐降低所述第二掺杂浓度。
17.一种发光元件，包括：
衬底；
在所述衬底上的外延层；以及
发光结构，所述发光结构设置在所述外延层上并且至少包括第一导电半导体层、有源层和第二导电半导体层，
其中所述外延层包括：
在所述衬底上的具有第一掺杂浓度的第一半导体层；
在所述第一半导体层上的具有第二掺杂浓度的第二半导体层；
在所述第二半导体层上的具有第三掺杂浓度的第三半导体层，并且
其中所述第二半导体层具有比所述第一半导体层的厚度薄的厚度，
其中所述第三半导体层具有比所述第一半导体层的厚度厚的厚度，
其中所述第一掺杂浓度在5×1017/cm3至5×1018/cm3的范围中，
其中所述第三掺杂浓度在2×1015/cm3至7×1015/cm3的范围中，
其中所述第二掺杂浓度在所述第一掺杂浓度与所述第三掺杂浓度之间，
其中所述第二掺杂浓度在所述第二半导体层的厚度方向上变化，
其中从所述第一半导体层至所述第三半导体层逐渐降低所述第二掺杂浓度。
CN201380070392.2A 2012-11-30 2013-11-21 外延晶元，以及使用其的开关元件和发光元件 Active CN104919571B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020120137985A KR102053077B1 (ko) 2012-11-30 2012-11-30 에피택셜 웨이퍼 및 그 제조 방법
KR10-2012-0137985 2012-11-30
KR1020130012962A KR102098209B1 (ko) 2013-02-05 2013-02-05 에피택셜 웨이퍼 및 그 제조 방법
KR10-2013-0012962 2013-02-05
PCT/KR2013/010645 WO2014084549A1 (ko) 2012-11-30 2013-11-21 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자

Publications (2)

Publication Number Publication Date
CN104919571A CN104919571A (zh) 2015-09-16
CN104919571B true CN104919571B (zh) 2018-01-23

Family

ID=50828121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380070392.2A Active CN104919571B (zh) 2012-11-30 2013-11-21 外延晶元，以及使用其的开关元件和发光元件

Country Status (3)

Country Link
US (1) US9793355B2 (zh)
CN (1) CN104919571B (zh)
WO (1) WO2014084549A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
WO2014084550A1 (ko) * 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
CN103295937A (zh) * 2013-05-21 2013-09-11 北京京东方光电科技有限公司 芯片的绑定设备和方法
JP6542347B2 (ja) 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP6737800B2 (ja) * 2015-11-02 2020-08-12 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
US9728610B1 (en) * 2016-02-05 2017-08-08 Infineon Technologies Americas Corp. Semiconductor component with a multi-layered nucleation body
JP6482732B2 (ja) * 2016-05-20 2019-03-13 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
DE102017113864A1 (de) * 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Justiermarke
CN108417483B (zh) * 2018-03-29 2020-06-16 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN113078205B (zh) * 2021-03-30 2023-05-02 安徽长飞先进半导体有限公司 基于Al-N共掺的SiC外延结构及其制备方法
JP2023069926A (ja) * 2021-11-08 2023-05-18 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP4848495B2 (ja) * 2001-06-04 2011-12-28 学校法人関西学院 単結晶炭化ケイ素及びその製造方法
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP2005079232A (ja) 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
US8049272B2 (en) * 2006-06-16 2011-11-01 Cree, Inc. Transistors having implanted channel layers and methods of fabricating the same
US9209281B2 (en) * 2007-04-23 2015-12-08 Infineon Technologies Ag Method of manufacturing a device by locally heating one or more metallization layers and by means of selective etching
JP5130468B2 (ja) * 2007-07-26 2013-01-30 株式会社エコトロン ＳｉＣエピタキシャル基板の製造方法
JP2010040973A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
IT1401754B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
CN202009004U (zh) * 2011-04-12 2011-10-12 盛况 新型碳化硅肖特基二极管

Also Published As

Publication number Publication date
US9793355B2 (en) 2017-10-17
WO2014084549A1 (ko) 2014-06-05
US20150311290A1 (en) 2015-10-29
CN104919571A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
CN104919571B (zh) 外延晶元，以及使用其的开关元件和发光元件
Zou et al. Fully vertical GaN pin diodes using GaN-on-Si epilayers
TWI606587B (zh) 碳摻雜半導體元件
Fu et al. Demonstration of AlN Schottky barrier diodes with blocking voltage over 1 kV
Fu et al. Effect of buffer layer design on vertical GaN-on-GaN pn and Schottky power diodes
JP5818853B2 (ja) ｎ型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
US20150179445A1 (en) Method of Forming Ga2O3-Based Crystal Film and Crystal Multilayer Structure
US20120091435A1 (en) Epitaxial substrate for electronic device and method of producing the same
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
JP2013030725A (ja) 半導体装置
WO2016092887A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20200266292A1 (en) Composite substrates of conductive and insulating or semi-insulating silicon carbide for gallium nitride devices
KR102165614B1 (ko) 에피택셜 웨이퍼
JP6482732B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
KR102231643B1 (ko) 탄화 규소 에피택셜층의 성장 방법 및 전력 소자
US11309389B2 (en) Epitaxial wafer and switch element and light-emitting element using same
KR20140137795A (ko) 에피택셜 웨이퍼
US11588096B2 (en) Method to achieve active p-type layer/layers in III-nitrtde epitaxial or device structures having buried p-type layers
US20120248577A1 (en) Controlled Doping in III-V Materials
KR20150078641A (ko) v-피트를 구비하는 질화물 반도체 발광소자 및 그 제조 방법
KR20160022032A (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
KR102610826B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법
Brylinski et al. Active Devices for Power Electronics: SiC vs III-N Compounds–The Case of Schottky Rectifiers
KR20150025648A (ko) 에피택셜 웨이퍼

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211103

Address after: Daejeon

Patentee after: LX Semiconductor Technology Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right