TW201417150A - 磊晶晶圓 - Google Patents

磊晶晶圓 Download PDF

Info

Publication number
TW201417150A
TW201417150A TW102138097A TW102138097A TW201417150A TW 201417150 A TW201417150 A TW 201417150A TW 102138097 A TW102138097 A TW 102138097A TW 102138097 A TW102138097 A TW 102138097A TW 201417150 A TW201417150 A TW 201417150A
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
epitaxial
growth
substrate
layer
Prior art date
Application number
TW102138097A
Other languages
English (en)
Inventor
Seok-Min Kang
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120122006A external-priority patent/KR20140055337A/ko
Priority claimed from KR1020120122004A external-priority patent/KR20140055335A/ko
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201417150A publication Critical patent/TW201417150A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明揭示一種磊晶晶圓包含一基板以及一設置於該基板上的磊晶結構；其中，該磊晶結構包含：一第一磊晶層；一第二磊晶層，設置於該第一磊晶層上；及一第三磊晶層，設置於該第一磊晶層與該第二磊晶層之間，該第三磊晶層在鄰接該第一磊晶層的第一邊界附近具有一第一摻雜質濃度，且在鄰接該第二磊晶層的第二邊界附近具有一第二摻雜質濃度，其中該第一摻雜質濃度不等於該第二摻雜質濃度。

Description

磊晶晶圓
本發明係關於一種磊晶晶圓。
磊晶成長通常包含化學氣相沉積製程。在磊晶成長中，氣相/液相/固相的矽複合材料會被送到單晶矽晶圓(或基板)的表面，並同時加熱晶圓，使得矽複合材料發生熱分解效應。此時，藉由單晶體結構的連續成長，矽薄層可形成於該單晶矽晶圓上，因而製作成磊晶晶圓。在此情況中，出現在晶圓表面的聚集矽會造成例如晶格不匹配的缺陷，而可能直接影響磊晶晶圓的品質。
此外，由於單晶結構的連續成長，出現在晶圓表面的缺陷也會繼續成長，而衍生其他的晶體缺陷，也就是磊晶層上會形成成長缺陷(growth defects)，例如，磊晶堆疊缺陷(其長度約為0.1μm至10μm)及山丘狀的表面缺陷。
因此，本發明提供一種表面缺陷密度被減量的磊晶晶圓，其並展現良好的特性及產出率。
根據本發明的實施例，一種磊晶晶圓包含一基板以及一設置於該基板上的磊晶結構；其中，該磊晶結構包含：一第一磊晶層；一第二磊晶層，設置於該第一磊晶層上；及一第三磊晶層，設置於該第一磊晶層與該第二磊晶層之間，該第三磊晶層在鄰接該第一磊晶層的第一邊界附近具有一第一摻雜質濃度，且在鄰接該第二磊晶層的第二邊界附近具有一第二摻雜質濃度，其中該第一摻雜質濃度不等於該第二摻雜質濃度。
其中，該第一磊晶層與該第二磊晶層可具有相同的組成。
其中，該第一磊晶層可設置於該基板與該第二磊晶層之間，藉以抑制因電壓施加於該磊晶晶圓所引起的漏電流。
其中，該第一磊晶層可設置於該基板與該第二磊晶層之間，藉以減小該基板與該第二磊晶層之間的晶格不匹配，並進而減少該第二磊晶層的表面缺陷。
其中，該第三磊晶層在介於該第一邊界與該第二邊界之間可具有一內部摻雜質濃度，其自位於該第一邊界的該第一摻雜質濃度而增加或減少至位於該第二邊界的該第二摻雜質濃度。
其中，該第二磊晶層的表面缺陷密度可為0.5/cm2。
其中，該基板與該磊晶結構可皆包含碳化矽。
其中，該第一磊晶層與該第二磊晶層可皆被摻雜以N型摻雜質，且皆包含氮化碳矽(SiCN)。
其中，該第一磊晶層與該第二磊晶層可皆被摻雜以P型摻雜質，且皆包含碳化矽鋁(AlSiC)。
其中，該第一磊晶層的厚度可小於或等於1.0μm。
在另一實施例中，一半導體元件包含該磊晶晶圓，且一源極及一汲極形成於該第二磊晶層上。
其中，該半導體元件可以是金氧半場效電晶體(MOSFET)。
在另一實施例中，一磊晶晶圓製造方法包含：藉由通入一反應源給一基板，以一第一成長溫度及一第一成長速度來成長一第一磊晶層於該基板上；以及藉由連續通入反應源給該基板，以一第二成長溫度及一第二成長速度來成長一第二磊晶層；其中，該第二成長速度高於該第一成長速度。
其中，該第一成長溫度可高於該第二成長溫度。該第二成長溫度可設定介於1500℃與1650℃之間，且該第一成長溫度可比該第二成長溫度高出10℃至300℃。該第一磊晶層成長製程的碳/矽比例可設定介於0.7與1之間，該第二磊晶層成長製程的碳/矽比例可設定為1或更高。該第一成長速度可設定為3μm/h或更小，該第二成長速度可設定為20μm/h或更高。
該方法在該第一磊晶層成長之後以及該第二磊晶層成長之前可進一步包括：藉由連續通入反應源，成長一第三磊晶層於該第一磊晶層上。
其中，該第三磊晶層的成長溫度可自該第一成長溫度而線性或階梯式地變化至該第二成長溫度。
其中，該第三磊晶層的成長速度可自該第一成長速度而線性或階梯式地增加至該第二成長速度。
其中，該第二磊晶層可在該第一磊晶層成長之後立即進行成長製程。
其中，該第一成長溫度可低於該第二成長溫度。該第一成長溫度可設定介於1400℃與1500℃之間，且該第二成長溫度可設定介於1500℃與1700℃之間。該第一成長速度可設定為5μm/h或更小，該第二成長速度可設定為30μm/h或更高。
其中，該第一磊晶層的厚度等於或小於1μm，該基板可包含碳化矽，且該反應源可為含有碳及矽的液態、氣態、或固態物質。
300A、300B‧‧‧磊晶晶圓
110‧‧‧基板
210A、210B‧‧‧磊晶結構
115‧‧‧緩衝層
117、130、212A、212B‧‧‧第一磊晶層
119、134、214A、214B‧‧‧第二磊晶層
132、216‧‧‧第三磊晶層
200A、200B‧‧‧方法
S210A、S220A、S230A、S240A‧‧‧步驟
S210B、S220B、S230B、S240B‧‧‧步驟
第1圖為根據本發明實施例的磊晶晶圓製造方法之示意圖，其包含該磊晶晶圓在不同步驟(a)、(b)、(c)時的剖面圖。
第2圖為根據本發明實施例的磊晶晶圓製造方法之流程圖。
第3圖為如第2圖所示方法的成長條件曲線圖之例子。
第4圖為如第2圖所示方法的成長條件曲線圖之另一例子。
第5圖為根據本發明實施例的磊晶晶圓之剖面示意圖。
第6圖為根據本發明另一實施例的磊晶晶圓製造方法之示意圖，其包含該磊晶晶圓在不同步驟(a)、(b)、(c)時的剖面圖。
第7圖為根據本發明另一實施例的磊晶晶圓製造方法之流程圖。
第8圖為如第7圖所示方法的成長條件曲線圖之例子。
第9圖為根據本發明另一實施例的磊晶晶圓之剖面示意圖。
為對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。
在各個實施例的說明中，當一元素被描述是在另一元素之「上 方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。
磊晶晶圓係指基板(或晶圓)上成長有磊晶層的晶圓，其表面缺陷密度會隨著製程參數而改變，例如，反應氣體的初始通量、成長溫度、壓力、總流量、碳/矽比例(C/Si ratio)、及矽/氫氣(Si/H2)比例等。
根據本實施例，為了將磊晶晶圓的表面缺陷密度減少至每平方公分(cm2)0.5個或更少，可以對成長溫度、成長速度(也就是反應氣體的通入流量)、預先成長的磊晶層之厚度、及碳/矽比例等其中的至少一者加以控制。例如，欲減少的表面缺陷之尺寸可能是數個平方微米至數十個平方微米(μm2)，但本實施例並不以此為限制。
以下將進行實施例的說明，其包含磊晶晶圓製造方法200A及藉由該方法所製造的磊晶晶圓300A，並請參閱以下的圖式。
第1圖為根據本實施例的磊晶晶圓製造方法200A之示意圖，其包含該磊晶晶圓300A在不同步驟(a)、(b)、(c)時的剖面圖。第2圖為根據本實施例的製造方法200A之流程圖。
第3圖為如第2圖所示方法200A的成長條件曲線圖之例子。第4圖為如第2圖所示方法200A的成長條件曲線圖之另一例子。在各個曲線圖中，X軸代表時間，而Y軸代表成長溫度。
以下，該方法200A用以製造如第2圖所示的磊晶晶圓，並搭配第1圖之不同步驟(a)、(b)、(c)時的剖面圖來加以描述；但本實施例不限制於第1圖所示之剖面圖。
根據本實施例之磊晶晶圓製造方法200A，一基板110被放置 於一反應腔(未圖示)中，如第1圖之(a)所示，這對應第2圖之步驟S210A。其中，該基板110可以是半導體基板，例如，碳化矽基(SiC-based)的基板。此外，在如第1圖所示的例子中，該基板110為4H-碳化矽(4H-SiC)基板；但本實施例並不以此為限制。換言之，除了該4H-碳化矽基板110之外，亦可以依據本實施例最後會形成於該磊晶晶圓上的元件或產品而選用6H-碳化矽、3C-碳化矽、或15R-碳化矽基板。
在步驟S210A之後，將會進行一預成長(pre-growth)步驟S220A。
當一特定物質的材料成長於該基板110上而形成一薄片層(未圖示)，由於該基板110與該薄片層之間的晶格常數不匹配，將難以確保該薄片層具有良好的可靠性。為了解決此問題，一磊晶層可先形成於該基板110上，以作為緩衝層115之用，如第1圖之(a)所示。然而，在該緩衝層115的成長過程中，倘若其表面有缺陷發生，因而使得其表面缺陷密度高於其容忍限度時，例如，1/cm2(每平方公分1個)，則該磊晶晶圓將不適合用於產品製作。因此，根據本實施例，為了將表面缺陷密度減少至每平方公分0.5個或更少，該預成長步驟S220A先形成該緩衝層115於該基板110上，接著又形成一第一磊晶層117於該緩衝層115上，如第1圖之(b)所示。
該預成長步驟S220A可以一第一成長溫度及一第一成長速度來進行。該第一成長溫度可高於後文即將描述的成長步驟S240A之第二成長溫度。此外，該第一成長速度可低於該成長步驟S240A之第二成長速度。
換言之，在該預成長步驟S220A中，一反應源的被通入反應腔以進行磊晶成長，如第1圖之(b)所示，且該第一磊晶層117係以該第一成長溫度及該第一成長速度而成長於該基板110上，該第一成長溫度高於該第二成長溫度，該第一成長速度低於該第二成長速度。該反應源可依據該基板110的材料及型態而改變，藉以於其上形成該第一磊晶層117。例如，在第1圖的實施例中，該 基板110為碳化矽基的基板，則一液態、氣態、或固態的含碳及矽之物質，例如，SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)、SixCx(其中x為正整數)、SixCy(其中x與y為不相關的正整數)等材料，其晶格常數與該基板110相匹配，可作為該反應源之用。
倘若該第一磊晶層117及該第二磊晶層119係藉由上述的磊晶成長製程而形成於該基板110上，並被摻雜以N型摻雜質，則第五族的元素可用以作為來源氣體，例如，氮氣。
根據本實施例，該預成長步驟S220A的第一成長溫度可比該成長步驟S240A之第二成長溫度高出例如10℃至300℃。此外，該第一成長速度可設定為3μm/h或更小；換言之，該第一磊晶層117的成長速度為每小時小於或等於3μm的厚度，如第3或4圖所示。其中，該第一成長速度可藉由該反應源通入該反應腔的流量(flux)而加以控制。
當磊晶成長係以一高成長溫度來進行時，由於原子的能量高，使得該反應源所含有原子之間的移動性亦高。因此，當該磊晶層在成長溫度固定的情況下而以相當高的速度成長，則將難以形成均勻的磊晶層於該基板110上。因此，在根據本實施例的預成長步驟S220A中，該反應源所含有原子之間的移動性高，藉由將該第一成長溫度維持在足夠高的溫度值以提供均勻成長的環境，並降低第一成長速度以提供足夠的時間讓該等原子可被均勻地分布並成長於該基板110上。藉此，由於該第一磊晶層117是在該第二磊晶層119形成(該成長步驟S240A)之前，先藉由該預成長步驟S220A而成長於該基板110上，因此，該基板110與該第二磊晶層119之間的晶格不匹配得以減小，而該第二磊晶層119的表面缺陷亦因此而大量減少。
因此，該預成長步驟S220A可視為一預備程序，用以減少磊晶成長初期之晶格不匹配所致的表面缺陷，作為輔助該成長步驟S240A之用。因此，對於該預成長步驟S220A所形成的該第一磊晶層117，其厚度約為1.0μm或更少，例如，自0.5μm至1.0μm的範圍內。其中，該預成長步驟S220A所成長的該第一磊晶層117 之厚度，可藉由控制成長時間(0至t1，如第3及4圖所示)、第一成長溫度、及第一成長速度而進行改變。
在該預成長步驟S220A(用以成長該緩衝層115及該第一磊晶層117，如第1圖之(a)及(b)所示)之後，接著將進行該成長步驟S240A，如第1圖之(c)所示。其中，該成長步驟S240A用以磊晶成長一第二磊晶層119於該第一磊晶層117上。該成長步驟S240A係以該第二成長速度來進行磊晶成長，此速度遠大於該預成長步驟S220A的該第一成長速度，其原因為該成長步驟S240A係進行於該預成長步驟S220A之後。例如，在該成長步驟S240A中，磊晶層的成長速度為20μm/h或更高，如第3或4圖所示。
此外，當該成長步驟S240A的第二成長溫度低於1500℃時，可能會導致表面缺陷。當第二成長溫度高於1650℃時，該第二磊晶層119可能難以成長。因此，該第二成長溫度可設定為例如介於1500℃與1650℃之間。
該成長步驟S240A會持續進行，直到已達該第二磊晶層119的預計厚度。例如，形成於該基板110上的該第一磊晶層117與該第二磊晶層119之總厚度達到一目標厚度。該目標厚度可依據磊晶晶圓的使用目的及其應用、最終元件或產品之特徵、或其設計規格等考量而加以變動。
在如上所述的成長條件下，當該預成長步驟S220A的碳/矽比例被控制在小於0.7以成長該第一磊晶層117時，鄰接的元件可能受到矽微粒的傷害。此外，當該碳/矽比例大於1時，可能難以將該磊晶晶圓摻雜到適當的濃度。因此，該成長步驟S240A的碳/矽比例可設定介於0.7與1之間。
此外，該成長步驟S240A的碳/矽比例被設定為1或更高，藉以成長該第二磊晶層119，但本實施例並不以此為限制。
該成長步驟S240A與該預成長步驟S220A可為連續進行而不中斷。上述該成長步驟S240A與該預成長步驟S220A的連續進行可藉由接下來的方法來實現。
根據本實施例，該成長步驟S240A係於該預成長步驟S220A 之後立即進行，其間並未停止通入相同的反應源(亦未中斷該成長步驟)。也就是說，如第4圖所示，該預成長步驟S220A進行於0至t1的期間，之後立即以不同的成長條件進行該成長步驟S240A。在此例子中，第2圖之步驟S230A可被略去。
在另一實施例中，如第2圖所示，在該預成長步驟S220A之後以及該成長步驟S240A之前，可加入一中間成長步驟S230A，用以成長一第三磊晶層(未圖示)於該第一磊晶層117上，該反應氣體在這些過程中亦被連續地通入。
如第3圖所示，該中間成長步驟S230A可進行於t1至t2的期間內。
該中間成長步驟S230A進行的成長溫度可自該預成長步驟S220A的第一成長溫度而線性地或成比例地降低至該成長步驟S240A的第二成長溫度。該中間成長步驟S230A進行的成長溫度可自該第一成長溫度而線性地或成比例地降低至該第二成長溫度，且其成長速度可自該第一成長速度而線性地或成比例地增加至該第二成長速度。
在該中間成長步驟S230A的進行過程中，其成長溫度的降低以及成長速度的增加亦可以是非線性的變化。例如，該中間成長步驟S230A的成長溫度可自該第一成長溫度而階梯式地降低至該第二成長溫度，而其成長速度可自該第一成長速度而階梯式地增加至該第二成長速度。
第5圖為根據本發明實施例的磊晶晶圓300A之剖面示意圖。
根據本實施例，該磊晶晶圓300A包含一基板(或晶圓)110及一設置於該基板110上的磊晶結構210A。該基板110可以是半導體基板，例如，碳化矽基(SiC-based)的基板。該基板110可對應至如第1圖所示的基板110。
當該基板110為碳化矽基的基板，則該磊晶結構210A亦可為碳化矽的結構；換言之，該基板110與該磊晶結構210A可皆包含碳化矽。
特別地，該磊晶結構210A可包含一第一磊晶層212A及一第 二磊晶層214A。該第一磊晶層212A形成於該基板110上，且該第二磊晶層214A形成於該第一磊晶層212A上。該第一磊晶層212A與該第二磊晶層214A可分別對應至如第1圖所示的該第一磊晶層117與該第二磊晶層119。在第5圖實施例的磊晶晶圓300A中，如第1圖所示的該緩衝層115被省略了。在本實施例中，該磊晶晶圓300A不包含該緩衝層115。
藉由第2圖之該預成長步驟S220A，該第一磊晶層212A可形成於該基板110上，並藉以設置於該基板110與該第二磊晶層214A之間；這使得當電壓施加於該磊晶晶圓300A所致的漏電流可因該第一磊晶層212A而得到抑制。在本實施例中，該第一磊晶層212A的厚度可小於或等於1.0μm，例如，介於0.5μm與1.0μm之間。
該第二磊晶層214A可藉由上述的該成長步驟S240A而成長到該目標厚度，並且因為該第一磊晶層212A而具有小於或等於0.5/cm2的表面缺陷密度。該第二磊晶層214A係以該第二成長速度來成長，其高於該第一磊晶層212A的該第一成長速度。
該第一磊晶層212A與該第二磊晶層214A皆可由N型的導電碳化矽所組成。當該基板110為碳化矽(SiC)基板時，該第一磊晶層212A及該第二磊晶層214A的組成材質皆可包含氮化碳矽(SiCN)。
然而，本實施例並不限制該第一磊晶層212A與該第二磊晶層214A的組成材料。或者是，該第一磊晶層212A與該第二磊晶層214A皆可由P型的導電碳化矽所組成。在此情況下，該第一磊晶層212A及該第二磊晶層214A的組成材質皆可包含碳化矽鋁(AlSiC)。
根據上述的磊晶晶圓製造方法200A，由於該成長步驟S240A與該預成長步驟S220A係連續進行而其間並未停止通入相同的反應源，因此該第一磊晶層212A與該第二磊晶層214A可具有相同的組成。
第5圖為以第2圖的方法200A所製作的磊晶晶圓300A之剖面圖，其中省略了該中間成長步驟S230A，其成長條件(溫度)的時 間變化如第4圖所示。
然而，倘若該中間成長步驟S230A是以第3圖的成長條件來進行，則第5圖的該磊晶晶圓300A將另包含一第三磊晶層(未圖示)，其位於該第一磊晶層212A與該第二磊晶層214A之間。
以下將進行另一實施例的說明，其包含磊晶晶圓製造方法200B及藉由該方法200B所製造的磊晶晶圓300B，並請參閱以下的圖式。
第6圖為根據另一實施例的磊晶晶圓製造方法200B之示意圖，其包含該磊晶晶圓300B在不同步驟(a)、(b)、(c)時的剖面圖。第7圖為根據本實施例的製造方法200B之流程圖。
第8圖為如第7圖所示方法200B的成長條件曲線圖之一例子；其中，X軸代表時間，而Y軸代表成長速度。
該方法200B用以製造磊晶晶圓，並搭配第6圖之不同步驟(a)、(b)、(c)時的剖面圖來加以描述；但本實施例不限制於第6圖所示之剖面圖。
在以下關於如第7圖所示方法200B的說明中，與如第2圖所示方法200A相同之處將不再贅述，只對兩者的差異特徵加以描述。
根據本實施例之磊晶晶圓製造方法200B，一基板110被放置於一反應腔中，如第6圖之(a)所示，這對應第7圖之步驟S210B。其中，第6圖的基板110可相同於第1圖的基板110，在此不再贅述。
在步驟S210B之後，將會進行一預成長(pre-growth)步驟S220B。
當一薄片層(未圖示)形成於該基板110上，由於該基板110與該薄片層之間的晶格常數不匹配，該薄片層的可靠性將難以得到確保。為了解決此問題，一磊晶層可先形成於該基板110上，以作為緩衝層之用。然而，在該緩衝層的成長過程中，倘若有缺陷發生於其表面，而使其表面缺陷密度超過其容忍限度(例如，1/cm2)時，則該磊晶晶圓將不適合用於產品製作。因此，根據本實施例， 為了將表面缺陷密度減少至每平方公分0.5個(0.5/cm2)或更少，該緩衝層會先形成於該基板110上，接著進行預成長步驟S220B，以形成一第一磊晶層於該緩衝層上。例如，如第6圖之(a)所示的「預成長步驟(第一步驟)」，將該緩衝層及該第一磊晶層形成於該基板110上。在第6圖之(a)中，標號「130」同時代表該緩衝層與該第一磊晶層，但以下為了說明之便，該第一磊晶層就直接標號為「130」。
接著，在該預成長步驟S220B中，一反應源被通入以進行磊晶成長，請參照第6圖之(a)，該第一磊晶層130係以該第三成長溫度及該第三成長速度而成長於該基板110上。其中，該反應源可同於或不同於如第1圖製程所使用的反應源；也就是說，該反應源可依據該基板110的材料或型態而改變，藉以於其上形成該第一磊晶層130。例如，在第6圖的實施例中，該基板110為碳化矽基的基板，則一液態、氣態、或固態的含碳及矽之物質，例如，SiH4+C3H8+H2、MTS(CH3SiCl3)、TCS(SiHCl3)、SixCx(其中x為正整數)、SixCy(其中x與y為不相關的正整數)等材料，其晶格常數與該基板110相匹配，可作為該反應源之用。
不同於第2圖之預成長步驟S220A，該第三成長溫度會比該成長步驟S240B所使用的第四成長溫度還要低，此將詳述於後。例如，當該成長步驟S240B的第四成長溫度低於1500℃時，可能會導致表面缺陷。當該第四成長溫度高於1700℃時，如第6圖之(c)所示的該第二磊晶層134可能難以成長。因此，該第四成長溫度可設定為例如介於1500℃與1700℃之間。在本實施例中，該第三成長溫度可設定為介於1400℃與1500℃之間。
此外，該預成長步驟S220B的第三成長速度會低於該成長步驟S240B的第四成長速度。例如，該第三成長速度可設定為5μm/h或更小；換言之，該第一磊晶層130的成長速度為每小時小於或等於5μm的厚度。類似於前文所述的第一成長速度，該第三成長速度可藉由該反應源通入該反應腔的流量(flux)而加以控制。
倘若磊晶成長是以一高成長速度來進行，則將難以形成均勻 的磊晶層。因此，在本實施例中，該反應源所含有原子之間的移動性高，且藉由將該預成長步驟S220B的第三成長溫度維持在足夠高的溫度值以提供均勻成長的環境，並降低第三成長速度以提供足夠的時間讓該等原子可被均勻地分布並成長於該基板110上。藉此，由於該第一磊晶層130是在該第二磊晶層134形成(以該成長步驟S240B)之前，先以該預成長步驟S220B而成長於該基板110上，因此，該基板110與該第二磊晶層134之間的晶格不匹配得以減小，而該第二磊晶層134的表面缺陷亦因此而大量減少。
該預成長步驟S220B可視為一預備程序，用以減少磊晶成長初期之晶格不匹配所致的表面缺陷，作為輔助該成長步驟S240B之用。因此，對於該預成長步驟S220B所形成的該第一磊晶層130，其厚度約為1.0μm或更少，例如，自0.5μm至1.0μm的範圍內。
此外，對於該預成長步驟S220B所成長的該第一磊晶層130之厚度，可藉由控制如第8圖所示成長時間(0至t1)、第三成長溫度及第三成長速度而加以改變。
在該預成長步驟S220B之後以及該成長步驟S240B之前，一中間成長步驟S230B(對應於如第6圖之(b)所示的「成長步驟(第二步驟)」)可用以成長一第三磊晶層132於該第一磊晶層130上，如第8圖所示成長時間t1至t2。
如該預成長步驟S220B所述，由於該成長步驟S240B係磊晶成長於該第一磊晶層130上，該中間成長步驟S230B可視為將該預成長步驟S220B自然地連接至該成長步驟S240B的過渡中介。
因此，根據本實施例的磊晶晶圓製造方法200B，該成長步驟S240B與該預成長步驟S220B係連續進行，兩步驟之間並未以該中間成長步驟S230B來中斷製程的進行。換言之，自該預成長步驟S220B至該成長步驟S240B的整個製程係被連續地執行，其間並未藉由執行該中間成長步驟S230B而停止該反應源的通入(未停止該成長步驟)。該中間成長步驟S230B使得自該預成長步驟 S220B至該成長步驟S240B的連續製程可藉由接下來的幾種方法來實現。
在如第8圖的曲線A所示的實施例中，該中間成長步驟S230B進行的成長速度可自該預成長步驟S220B的第三成長速度而線性地或成比例地增加至該成長步驟S240B的第四成長速度。成長速度的線性增加可藉由增加該反應源的通入量而連續地通入該反應源來達成。該中間成長步驟S230B進行的成長溫度可自該第三成長溫度而線性地或成比例地增加至該第四成長溫度，同時使其成長速度線性增加。
在另一實施例中，該中間成長步驟S230B進行的成長速度可自該預成長步驟S220B的第三成長速度而非線性地增加至該成長步驟S240B的第四成長速度。例如，如第8圖的曲線B所示，該中間成長步驟S230B進行的成長速度可自該預成長步驟S220B的第三成長速度而階梯式地增加至該成長步驟S240B的第四成長速度。成長速度的階梯式增加可藉由在特定時段內連續地通入該反應源而間歇地增加該反應源的通入量來達成。該中間成長步驟S230B進行的成長溫度可自該第三成長溫度而線性地或成比例地增加至該第四成長溫度，同時使其成長速度非線性增加。例如，該中間成長步驟S230B進行的成長溫度可自該第三成長溫度而階梯式地增加至該第四成長溫度。
根據本實施例，該中間成長步驟S230B藉由該反應源的通入，而將該第三磊晶層132成長於該基板110上，同時使其成長速度自該預成長步驟S220B的該第三成長速度而逐漸地增加至該成長步驟S240B的該第四成長速度。
在該中間成長步驟S230B之後，將進行一成長步驟S240B(對應於如第6圖之(c)所示的「成長步驟(第三步驟)」)。該成長步驟S240B主要係於該第三磊晶層132上進行磊晶成長，用以成長一第二磊晶層134於該第三磊晶層132上。該成長步驟S240B係以一第四成長速度進行磊晶成長；由於此步驟進行於該預成長步驟S220B以及該中間成長步驟S230B之後，該第四成長速度可遠高 於該預成長步驟S220B的第三成長速度。例如，如第8圖所示，該成長步驟S240B可以30μm/h或更高的磊晶成長速度來進行。
如同第2圖之該成長步驟S240A，該成長步驟S240B會持續進行，直到該第二磊晶層134達到預計的厚度。例如，該成長步驟S240B會持續進行，直到形成於該基板110上的該等磊晶層130、134、132的總厚度達到其目標厚度。在此，該目標厚度可依據磊晶晶圓的使用目的及其應用、最終元件或產品特徵、設計規格或其他考量而加以改變。
根據本實施例，在該磊晶晶圓製造方法200A及200B中，該成長步驟S240A及S240B可於該預成長步驟S220A及S220B之後，被連續地執行而無中斷。特別是，在該磊晶晶圓製造方法200A及200B中，該中間成長步驟S230A及S230B可作為將該預成長步驟S220A及S220B自然地連接至該成長步驟S240A及S240B的過渡中介，使得該成長步驟S240A及S240B可於該預成長步驟S220A及S220B之後，被連續地執行而無中斷。因此，相較於習知的磊晶晶圓製造方法，本實施例製造方法所製造的磊晶晶圓具有低表面缺陷密度，並可顯著地減短磊晶晶圓的製造時程及降低其製造成本。
由於習知的磊晶晶圓製造方法不包含本實施例所述的預成長步驟S220A及S220B，因而為了解決表面缺陷密度的問題，其係以約8μm/h至10μm/h的成長速度來進行低速的磊晶成長。此外，習知的磊晶晶圓製造方法屬於複雜的製程，其先將磊晶層超額地成長至50μm的厚度，再研磨該磊晶層直到達到其目標厚度。然而，本實施例的磊晶晶圓製造方法200A及200B係藉由該預成長步驟S220A及S220B來解決表面缺陷密度的問題，因而使該成長步驟S240A及S240B得以相當高的成長速度(該第二成長速度或該第四成長速度)進行。此外，本實施例的磊晶晶圓製造方法不需要任何的研磨製程，因而可顯著地減少製造時程及其製造成本。
第9圖為根據另一實施例的磊晶晶圓300B之剖面圖。
不同於如第5圖所示的磊晶晶圓300A，在第9圖的磊晶晶圓 300B中，該磊晶結構210B包含一第一磊晶層212B、一第三磊晶層216及一第二磊晶層214B，其中該第三磊晶層216設置於該第一磊晶層212B與該第二磊晶層214B之間。除了此特徵之外，第9圖的磊晶結構210B係相同於第5圖的磊晶結構210A。
該磊晶晶圓300B包含一基板110以及一設置於該基板110上的磊晶結構210B。該基板110可對應第6圖所示的該基板110。該基板110可以是半導體基板，例如，碳化矽基(SiC-based)的基板。倘若該基板110的組成材料為碳化矽基，則該磊晶結構210B的組成材料亦可為碳化矽基。也就是說，該基板110以及該磊晶結構210B可包含碳化矽。
該第一磊晶層212B可藉由上述的該成長步驟S240B而形成於該基板110上。由於該第一磊晶層212B設置於該基板110與該第二磊晶層214B之間，這將使施加電壓於該磊晶晶圓300B所造成的漏電流可得到抑制。在本實施例中，該第一磊晶層212B的厚度可為1.0μm或更小。該第一磊晶層212B可對應第6圖之(a)所示的該第一磊晶層130。
該第二磊晶層214B可以上述的該成長步驟S240B而成長到其目標厚度，並具有小於或等於0.5/cm2的表面缺陷密度。該第二磊晶層214B可對應第6圖之(c)所示的該第二磊晶層134。
此外，該第三磊晶層216係形成於該第一磊晶層212B與該第二磊晶層214B之間。該第三磊晶層216可藉由上述的該中間成長步驟S230B而形成於該第一磊晶層212B上。該第三磊晶層216可對應第6圖之(b)所示的該第三磊晶層132。
此外，該第三磊晶層216具有一第一摻雜質濃度以及一第二摻雜質濃度；其中，該第一摻雜質濃度係指該第三磊晶層216與該第一磊晶層212B之間的第一邊界(面)P1之處的濃度，該第二摻雜質濃度係指該第三磊晶層216與該第二磊晶層214B之間的第二邊界(面)P2之處的濃度。該第一邊界P1係指該第三磊晶層216的下側面或下側區，其鄰接該第一磊晶層212B，而該第二邊界P2係指該第三磊晶層216的上側面或上側區，其鄰接該第二磊晶層 214B。
該第一摻雜質濃度可不同於該第二摻雜質濃度。例如，該第一摻雜質濃度介於5×1017原子/cm2與1×1018原子/cm2之間。
例如，倘若自該預成長步驟S220B至該成長步驟S240B的成長速度係自該第三成長速度而線性或非線性(或階梯式)地增加到該第四成長速度，則可減少與摻雜氣體的反應時間。因此，該第三磊晶層216的內部摻雜質濃度(也就是該第三磊晶層216在該第一邊界P1與該第二邊界P2之間的摻雜質濃度)會線性或非線性地自該第一邊界P1逐漸減少至該第二邊界P2；但本發明並不以此為限制。
在另一例中，其成長速度係反向地控制，則該第三磊晶層216的內部摻雜質濃度會線性或非線性地自該第一邊界P1逐漸增加至該第二邊界P2。
該第一磊晶層212B、該第二磊晶層214B及該第三磊晶層216皆可為N型的導電碳化矽。換言之，倘若該基板310為碳化矽基板，則該第一磊晶層212B、該第二磊晶層214B及該第三磊晶層216皆可包含氮化碳矽(SiCN)；但本發明並不以此為限制。倘若該第一磊晶層212B、該第二磊晶層214B及該第三磊晶層216的組成皆為P型的導電碳化矽，則該第一磊晶層212B、該第二磊晶層214B及該第三磊晶層216皆可包含碳化矽鋁(AlSiC)。
如上所述的磊晶晶圓300A及300B可應用於金氧半場效電晶體(MOSFET)。例如，可將一包含源極及汲極的毆姆接觸層形成於根據本實施例的該緩衝層342及該主動層344之上，藉以製作金氧半場效電晶體。此外，根據本發明實施例的磊晶晶圓300A及300B亦可應用於各種類型的半導體元件。
因此，該磊晶晶圓300A及300B的表面缺陷密度得以減少，藉以提高其品質。該磊晶晶圓製造方法200A及200B可製造出表面缺陷密度減量以及產出率提高的磊晶晶圓。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及 修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。
110‧‧‧基板
115‧‧‧緩衝層
117‧‧‧第一磊晶層
119‧‧‧第二磊晶層

Claims (10)

  1. 一種磊晶晶圓，其包括：一基板；以及一磊晶結構，設置於該基板上；其中，該磊晶結構包含：一第一磊晶層；一第二磊晶層，設置於該第一磊晶層上；及一第三磊晶層，設置於該第一磊晶層與該第二磊晶層之間，該第三磊晶層在鄰接該第一磊晶層的第一邊界附近具有一第一摻雜質濃度，且在鄰接該第二磊晶層的第二邊界附近具有一第二摻雜質濃度，其中該第一摻雜質濃度不等於該第二摻雜質濃度。
  2. 如申請專利範圍第1項所述之磊晶晶圓，其中，該第一磊晶層與該第二磊晶層具有相同的組成。
  3. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第一磊晶層設置於該基板與該第二磊晶層之間，藉以抑制因電壓施加於該磊晶晶圓所引起的漏電流。
  4. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第一磊晶層設置於該基板與該第二磊晶層之間，藉以減小該基板與該第二磊晶層之間的晶格不匹配，並進而減少該第二磊晶層的表面缺陷。
  5. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第三磊晶層在介於該第一邊界與該第二邊界之間具有一內部摻雜質濃度，其自位於該第一邊界的該第一摻雜質濃度而增加或減少至位於該第二邊界的該第二摻雜質濃度。
  6. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第二磊晶層的表面缺陷密度為0.5/cm2。
  7. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該基板與該磊晶結構皆包含碳化矽。
  8. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其 中，該第一磊晶層與該第二磊晶層皆被摻雜以N型摻雜質，且皆包含氮化碳矽(SiCN)。
  9. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第一磊晶層與該第二磊晶層皆被摻雜以P型摻雜質，且皆包含碳化矽鋁(AlSiC)。
  10. 如申請專利範圍第1及2項之任意一者所述之磊晶晶圓，其中，該第一磊晶層的厚度小於或等於1.0μm。
TW102138097A 2012-10-31 2013-10-22 磊晶晶圓 TW201417150A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120122006A KR20140055337A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법
KR1020120122004A KR20140055335A (ko) 2012-10-31 2012-10-31 에피택셜 웨이퍼 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW201417150A true TW201417150A (zh) 2014-05-01

Family

ID=49488509

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102138097A TW201417150A (zh) 2012-10-31 2013-10-22 磊晶晶圓

Country Status (5)

Country Link
US (1) US20140117382A1 (zh)
EP (1) EP2728610B1 (zh)
JP (1) JP2014093525A (zh)
CN (1) CN103794642A (zh)
TW (1) TW201417150A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309389B2 (en) * 2012-11-30 2022-04-19 Lx Semicon Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same
JP6796407B2 (ja) * 2016-06-27 2020-12-09 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN107829135A (zh) * 2017-10-24 2018-03-23 瀚天天成电子科技（厦门）有限公司 一种高质量碳化硅外延生长工艺
WO2019224953A1 (ja) * 2018-05-23 2019-11-28 三菱電機株式会社 ＳｉＣエピタキシャル基板の製造方法
CN111029250B (zh) * 2019-12-09 2022-07-22 中国电子科技集团公司第五十五研究所 一种实现SiC外延曲线形掺杂分布的方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
JP2023069926A (ja) * 2021-11-08 2023-05-18 株式会社ニューフレアテクノロジー 気相成長方法及び気相成長装置
CN114678419A (zh) * 2022-05-27 2022-06-28 深圳平创半导体有限公司 半导体器件及其制作方法、功率开关器件和功率放大器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185215B2 (ja) * 1999-05-07 2008-11-26 弘之 松波 ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
EP1215730B9 (en) * 1999-09-07 2007-08-01 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2006156687A (ja) * 2004-11-29 2006-06-15 Sumco Corp エピタキシャルウェーハ
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법
JP4937685B2 (ja) * 2006-09-21 2012-05-23 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
US8294507B2 (en) * 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP2011091424A (ja) * 2010-12-17 2011-05-06 Mitsubishi Electric Corp 半導体装置
EP2761660B1 (en) * 2012-01-18 2017-09-27 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
US9793355B2 (en) * 2012-11-30 2017-10-17 Lg Innotek Co., Ltd. Epitaxial wafer and switch element and light-emitting element using same

Also Published As

Publication number Publication date
JP2014093525A (ja) 2014-05-19
EP2728610A1 (en) 2014-05-07
CN103794642A (zh) 2014-05-14
US20140117382A1 (en) 2014-05-01
EP2728610B1 (en) 2020-03-18

Similar Documents

Publication Publication Date Title
TW201417150A (zh) 磊晶晶圓
JP6351874B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP4306266B2 (ja) 半導体基板の製造方法
TW201417149A (zh) 磊晶晶圓
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
WO2011126145A1 (ja) エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
US20080121896A1 (en) Nitride semiconductor material, semiconductor element, and Manufacturing method thereof
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
KR101971597B1 (ko) 웨이퍼 및 박막 제조 방법
JP2009256138A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2012038973A (ja) シリコンウエハ及びその製造方法
WO2014021365A1 (ja) 半導体構造物、半導体装置及び該半導体構造物の製造方法
WO2014122854A1 (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
KR20140055338A (ko) 에피택셜 웨이퍼 및 그 제조 방법
TW202027139A (zh) 氮化物半導體晶圓之製造方法及氮化物半導體晶圓
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
CN102939642A (zh) 半导体晶片及其制造方法
CN108417483B (zh) 一种8英寸大功率igbt元器件用外延片的制备方法
JP6758491B2 (ja) ＳｉＣエピタキシャルウエハおよびその製造方法
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2008028277A (ja) 半導体基板の製造方法
KR20140137795A (ko) 에피택셜 웨이퍼
JP4158607B2 (ja) 半導体基板の製造方法
JP6946989B2 (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
KR102474331B1 (ko) 에피택셜 웨이퍼 및 그 제조 방법