KR100793607B1 - 에피텍셜 실리콘 웨이퍼 및 그 제조방법 - Google Patents

에피텍셜 실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100793607B1
KR100793607B1 KR1020060058126A KR20060058126A KR100793607B1 KR 100793607 B1 KR100793607 B1 KR 100793607B1 KR 1020060058126 A KR1020060058126 A KR 1020060058126A KR 20060058126 A KR20060058126 A KR 20060058126A KR 100793607 B1 KR100793607 B1 KR 100793607B1
Authority
KR
South Korea
Prior art keywords
epitaxial layer
wafer
epitaxial
type
silicon wafer
Prior art date
Application number
KR1020060058126A
Other languages
English (en)
Other versions
KR20080000368A (ko
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020060058126A priority Critical patent/KR100793607B1/ko
Priority to US11/730,885 priority patent/US9496135B2/en
Priority to JP2007103020A priority patent/JP5273764B2/ja
Publication of KR20080000368A publication Critical patent/KR20080000368A/ko
Application granted granted Critical
Publication of KR100793607B1 publication Critical patent/KR100793607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Abstract

본 발명은 웨이퍼 제조 단가를 낮출 수 있는 에피텍셜 실리콘 웨이퍼를 제공하기 위한 것으로, 이를 위해 본 발명은, 제1 도핑농도를 갖는 벌크 웨이퍼와, 상기 벌크 웨이퍼 상에 상기 제1 도핑농도보다 높은 제2 도핑농도를 갖는 제1 에피층과, 상기 제1 에피층 상에 상기 제2 도핑농도보다 낮은 제3 도핑농도를 갖는 제2 에피층을 포함하는 에피텍셜 실리콘 웨이퍼를 제공한다.
벌크 웨이퍼, 에피층, 사이층

Description

에피텍셜 실리콘 웨이퍼 및 그 제조방법{EPITAXIAL SILICON WAFER AND METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 실시예1에 따른 에피텍셜 실리콘 웨이퍼를 설명하기 위하여 도시한 단면도.
도 2는 본 발명의 실시예2에 따른 에피텍셜 실리콘 웨이퍼를 설명하기 위하여 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 20: 저농도 벌크 웨이퍼
12, 24 : 고농도 에피층
14, 28 : 저농도 에피층
22, 26 : 사이층
본 발명은 반도체 제조 기술에 관한 것으로, 특히 실리콘 웨이퍼(silicon wafer) 제조방법, 더욱 상세하게는 에피택셜(epitaxial) 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.
집적회로의 웨이퍼 재료로 사용되는 실리콘은 천연적으로 지표의 약 28%나 존재하는 원소로서, 주로 산화물(규석)이나 규산염의 형태로 존재한다. 석영(silica)이 주성분인 규석을 코크스와 함께 전기로에 넣어서 용융 후에 화학 처리를 하면 비금속(metalloid) 실리콘이라 불리는 순도 98% 정도의 분말 형태의 실리콘이 얻어진다. 분말 실리콘을 가스 형태의 실리콘으로 바꾸어 열처리하면 대략 순도 99%의 다결정 실리콘(polycrystalline silicon)을 얻게 된다. 집적회로 제작에 사용되는 실리콘 웨이퍼는 단결정이어야 하므로, 물리적인 정제 방법을 사용하여 다결정 실리콘을 단결정 실리콘으로 변환시킨다. 이처럼 다결정 실리콘을 단결정 실리콘으로 만드는데 이용되는 가장 보편적인 방법이 초크랄스키(czochralski) 방법이다.
초크랄스키 방법을 간략하게 설명하면 다음과 같다. 먼저, 석영 도가니 내의 고순도 실리콘 용융액을 고주파 유도 가열에 의하여 융점보다 약간 높은 온도로 유지한다. 단결정 실리콘을 성장시키기 위하여 회전축 위쪽에 씨결정(seed-crystal)이라고 불리우는 실리콘의 단결정 조각을 액면에 접촉시켜서 매시간 약 50~100mm 정도의 속도로 축을 회전시키면서 끌어 올린다. 실리콘 용액은 씨결정과 같은 결정 방향으로 성장되며 잉고트(ingot)라고 불리는 원통 모양의 실리콘 덩어리가 만들어진다.
그리고, 초크랄스키 방법에 의해 성장된 원통형 잉고트를 절단기를 이용하여 디스크(disc) 모양으로 얇게 절단한 후에 표면을 화학적 기계적 방법으로 연마하여 얇은 웨이퍼를 만든다. 이때, 웨이퍼의 종류는 첨가된 불순물의 종류와 그 양에 의하여 결정되어지는데, 주기율 5족 물질인 인(Phosphorus, P) 또는 비소(Arsenic, As)와 같은 n형 불순물이 첨가되면 n형 웨이퍼로, 주기율 3족 물질인 붕소(Boron, B)와 같은 p형 불순물이 첨가되면 p형 웨이퍼로 만들어진다. 불순물은 실리콘 웨이퍼 전체에 골고루 분포되어야 하며, 불순물의 농도에 따라서 기판의 저항값은 좌우된다.
한편, 초크랄스키 방법을 통해 성장시키는 단결정 실리콘 웨이퍼 표면에 결정 방향(crystal orientation)을 맞추어서 새로운 고순도의 결정층을 형성하는 공정을 에피택셜 성장법(epitaxial growth) 또는 에피택셜(epitaxial)법이라 하고, 이렇게 형성된 층을 에피텍셜층(epitaxial layer) 또는 에피층(epi-layer)이라고 한다.
에피텍셜법은 실리콘 웨이퍼를 증착 챔버(chamber) 내부로 인입(loading)시킨 후 서셉터(susceptor) 상에 안착시킨 상태에서 두 단계로 진행된다. 먼저, 첫 번째 단계는 웨이퍼 표면에 수소나 수소/염화 수소 산 혼합가스와 같은 세정 가스(cleaning gas)를 약 1150℃에서 가해서 "프리 베이크(pre-bake)"하고, 실리콘 웨이퍼 표면을 세정하는 과정으로 이루어지며, 웨이퍼 표면 상에 형성된 모든 자연 산화막(native oxide)을 제거하여 에피텍셜 실리콘층이 표면에 연속적으로 고르게 성장하도록 한다. 그리고, 에피텍셜법의 두 번째 단계는 웨이퍼 표면에 실란(silane)이나 트리크롤실란(trichlorosilane)과 같은 실리콘 기상 소스를 약 1000℃ 혹은 그 이상의 온도로 가해서 그 표면에 실리콘층을 증착하고, 에피텍셜 성장시키는 것이다.
이와 같이, 에피텍셜법에 의해 성장된 에피텍셜 실리콘층의 문제는 고온의 프리 베이크와 에피텍셜 성장 단계를 진행하는 동안 실리콘 웨이퍼의 이면을 통해 붕소나 인과 같은 불순물 원자들이 방출된다는 것이다. 이러한 불순물 원자들의 방출을 방지하기 위하여 초크랄스키 방법을 통해 성장된 단결정 실리콘 웨이퍼에 불순물을 주입시킨 후 단결정 실리콘 웨이퍼의 이면에 화학적 기계적 증착(Chemical Mechanical Deposition) 공정을 이용하여 산화막 또는 폴리실리콘막으로 덮혀(sealing) 주는데, 이를 "백-실(back seal) 공정"이라고 하며, 이렇게 형성된 층을 백-실 층이라 한다.
이처럼, 종래기술에 따른 에피텍셜 실리콘 웨이퍼 제조방법에서는 백-실 공정을 통해 고농도로 도핑된 단결정 실리콘 웨이퍼, 즉 벌크 웨이퍼(bulk wafer)의 이면에 백-실 층을 증착해야 하기 때문에 웨이퍼 제조 단가가 증가하는 문제가 발생된다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 웨이퍼 제조 단가를 낮출 수 있는 에피텍셜 실리콘 웨이퍼 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 도핑농도를 갖는 벌크 웨이퍼와, 상기 벌크 웨이퍼 상에 상기 제1 도핑농도보다 높은 제2 도핑농도를 갖는 제1 에피층과, 상기 제1 에피층 상에 상기 제2 도핑농도보다 낮은 제3 도핑농도를 갖는 제2 에피층을 포함하는 에피텍셜 실리콘 웨이퍼를 제공한다.
또한, 상기한 본 발명의 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 제1 도핑농도를 갖는 벌크 웨이퍼를 형성하는 단계와, 상기 벌크 웨이퍼 상에 상기 제1 도핑농도보다 높은 제2 도핑농도를 갖는 제1 에피층을 형성하는 단계와, 상기 제1 에피층 상에 상기 제2 도핑농도보다 낮은 제3 도핑농도를 갖는 제2 에피층을 형성하는 단계를 포함하는 에피텍셜 실리콘 웨이퍼의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 기능을 수행하는 동일 요소들을 나타낸다.
실시예1
도 1은 본 발명의 실시예1에 따른 에피텍셜 실리콘 웨이퍼를 설명하기 위하여 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예1에 따른 에피텍셜 실리콘 웨이퍼는 저농 도 벌크 웨이퍼(low doped bulk wafer, 10)와, 저농도 벌크 웨이퍼(10) 상에 형성된 고농도 도핑된 에피층(12)과, 고농도 에피층(12) 상에 형성된 저농도 도핑된 에피층(14)을 포함한다.
저농도 벌크 웨이퍼(10)는 비저항이 1~50Ω·cm, 바람직하게는 10~20Ω·cm인 벌크 웨이퍼를 사용한다. 예컨대, 리크레임드 웨이퍼(reclaimed wafer), 테스트 웨이퍼(test wafer) 또는 프라임 웨이퍼(prime wafer) 중 선택된 어느 하나의 웨이퍼이다. 가격 측면에서 볼 때 리크레임드 웨이퍼(대략 10＄), 테스트 웨이퍼(20＄), 프라임 웨이퍼(30＄) 별로 가격이 비싸다. 또한, 저농도 벌크 웨이퍼(10)는 n형 웨이퍼, p형 웨이퍼 또는 진성 웨이퍼 모두 가능하다.
고농도 에피층(12)은 비저항이 10-5~10-1Ω·cm가 되는 도핑농도를 가지며, n형, p형 모두 가능하다. 고농도 에피층(12)은 900~1200℃의 온도에서 10~760Torr의 압력으로 형성하며, 실리콘 소스 가스로는 SiH4나 DCS(Dichloro Silane) 혹은 TCS(Tri Chloro Silane)을 사용한다. 그러나, 소스 가스는 상기에서 언급한 가스에 제한되지 않으며, 실리콘 소스 가스는 모두 사용할 수 있다. 또한, 도전형을 결정하기 위해 첨가되는 첨가가스는 p형의 경우 B2H6를 사용하고, N형의 경우 AsH3나 PH3를 사용한다.
저농도 에피층(14)은 고농도 에피층(12)보다 높은 비저항을 갖는 도핑농도를 갖는다. 바람직하게는 비저항이 1~50Ω·cm가 되는 도핑농도를 가지며, n형, p형, 진성 모두 가능하다. 저농도 에피층(14)은 고농도 에피층(12) 형성공정과 인-시 튜(in-situ)로 형성할 수 있으며, 온도, 압력, 소스 가스 및 첨가가스 등의 공정 조건은 동일하다. 다만, 도핑농도를 다르게 하기 위하여 공정시 공급되는 소스 가스의 양을 달리한다.
상기에서 설명한 바와 같이, 본 발명의 실시예에 따른 에피텍셜 실리콘 웨이퍼는 벌크 웨이퍼(10)로 비저항이 1~50Ω·cm인 웨이퍼를 사용하기 때문에 종래기술에서와 같이 백 실 공정을 통해 백 실 층을 형성할 필요가 없어 제조 단가를 낮출 수 있다.
구체적으로 설명하면 다음과 같다.
먼저, 종래기술에서는 에피층을 1000℃ 이상의 고온에서 성장시키는데, 이때 에피층이 성장되는 웨이퍼가 비저항이 10-2~10-3Ω·cm인 고농도로 도핑된 벌크 웨이퍼이기 때문에 벌크 웨이퍼에 주입된 붕소 또는 인이 고온에 의해 웨이퍼의 가장자리쪽으로 이동하여 웨이퍼 가장자리 영역을 도핑시킨다. 이로 인해 웨이퍼 가장자리 영역의 저항이 변동하여 웨이퍼 전면에 걸쳐 불균일한 저항 특성을 보이게 된다. 이러한 저항 특성 변화를 방지하기 위하여 백 실 공정을 실시한다. 즉, 백 실 공정을 통해 붕소나 인이 벌크 웨이퍼의 후면으로 방출되는 것을 방지한다. 이때, 벌크 웨이퍼의 전(前)면은 에피층이 성장되어 있기 때문에 전면으로 붕소나 인이 방출되는 것은 차단된다.
이에 반해, 본 발명의 실시예1에 따른 에피텍셜 실리콘 웨이퍼는 종래기술에 비해 저농도-비저항이 1~50Ω·cm인 웨이퍼-로 도핑된 벌크 웨이퍼(10)를 사용하기 때문에 종래기술에서 실시되는 백 실 공정을 실시할 필요가 없다. 즉, 본 발명의 실시예1에서는 종래기술에 비해 저농도로 도핑된 벌크 웨이퍼를 사용하기 때문에 에피층 성장공정시 웨이퍼의 후면으로 방출되는 붕소나 인의 양은 무시할 정도로 극히 적다. 이에 따라, 종래기술에서 실시되는 백 실 공정을 실시할 필요가 없어 제조 단가를 낮출 수 있다.
실시예2
도 2는 본 발명의 실시예2에 따른 에피텍셜 실리콘 웨이퍼를 설명하기 위하여 도시한 단면도이다.
도 2를 참조하면, 본 발명의 실시예2에 따른 에피텍셜 실리콘 웨이퍼는 실시예1과 마찬가지로 저농도 벌크 웨이퍼(20)를 사용한다. 다만, 저농도 벌크 웨이퍼(20)와 고농도 에피층(24), 고농도 에피층(24)과 저농도 에피층(28) 사이에 형성된 사이층(22, 26)을 더 포함한다.
사이층(22, 26)은 고농도 에피층(24), 저농도 에피층(26)과 마찬가지로 에피텍셜법을 이용하여 형성하며, 온도, 압력, 소스 가스 및 첨가가스 등의 공정 조건은 동일하다. 다만, 도핑농도를 다르게 하기 위하여 공정시 공급되는 소스 가스의 양을 달리한다. 이러한 사이층(22, 26)은 각각 고농도 에피층(24)과 저농도 에피층(26)와 서로 동일 도전형 또는 다른 도전형을 가지면서 서로 동일 농도 또는 서로 다른 농도를 갖도록 형성될 수 있으며, 경우에 따라서는 벌크 웨이퍼(20)와 동일 농도 또는 높은 농도로 형성될 수도 있다.
저농도 벌크 웨이퍼(20)는 실시예1에 따른 저농도 벌크 웨이퍼(10)와 마찬가 지로 비저항이 1~50Ω·cm인 벌크 웨이퍼를 사용한다. 예컨대, 리크레임드 웨이퍼, 테스트 웨이퍼(test wafer) 또는 프라임 웨이퍼(prime wafer) 중 선택된 어느 하나의 웨이퍼에 불순물을 주입하여 형성한다. 또한, 저농도 벌크 웨이퍼(20)는 n형 웨이퍼, p형 웨이퍼 또는 진성 웨이퍼 모두 가능하다.
고농도 에피층(24)은 실시예1에 따른 고농도 에피층(12)와 마찬가지로 비저항이 10-5~10-1Ω·cm가 되는 도핑농도를 가지며, n형, p형 모두 가능하다. 이러한 고농도 에피층(24)은 900~1200℃의 온도에서 10~760Torr의 압력으로 형성하며, 실리콘 소스 가스로는 SiH4나 DCS 혹은 TCS를 사용한다. 물론, 소스 가스는 상기에서 언급한 가스에 제한되지 않으며, 실리콘 소스 가스는 모두 사용할 수 있다. 또한, 도전형을 결정하기 위해 첨가되는 첨가가스는 p형의 경우 B2H6를 사용하고, N형의 경우 AsH3나 PH3를 사용한다.
저농도 에피층(28)은 실시예1에 따른 저농도 에피층(14)과 마찬가지로 비저항이 1~50Ω·cm가 되는 도핑농도를 가지며, n형, p형 또는 진성 모두 가능하다. 이러한 저농도 에피층(28)은 고농도 에피층(24) 형성공정과 인-시튜로 형성할 수 있으며, 온도, 압력, 소스 가스 및 첨가가스 등의 공정 조건은 고농도 에피층(24) 형성공정과 동일하다. 다만, 도핑농도를 다르게 하기 위하여 공정시 공급되는 소스 가스의 양을 달리한다.
한편, 상기 실시예1 및 2에서 설명한 고농도 에피층 및 저농도 에피층은 LPCVD(Low Plasma Chemical Vapor Deposition), UHVCVD(Ultra High Vacuum Chemical Vapor Deposition) 또는 RPCVD(Remote Plasma Chemical Vapor Deposition) 장비를 이용하여 형성할 수 있다. 또한, 본 발명의 실시예1 및 2를 통해 제조된 에피텍셜 실리콘 웨이퍼는 CCD(Charge Coupled Device), CIS(CMOS Image Sensor), LDI(LCD Driver IC) 소자 뿐만 아니라, 각종 시스템 IC 및 DRAM(Direct Random Access Memory), 플래시 메모리 소자(flash memory device) 등에 사용할 수 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 저농도 벌크 웨이퍼를 사용하여 백 실 공정을 생략함으로써 에피텍셜 실리콘 웨이퍼의 제조 단가를 낮출 수 있다.

Claims (38)

  1. 제1 도핑농도를 갖는 벌크 웨이퍼;
    상기 벌크 웨이퍼 상에 상기 제1 도핑농도보다 높은 제2 도핑농도를 갖는 제1 에피층;
    상기 제1 에피층 상에 상기 제2 도핑농도보다 낮은 제3 도핑농도를 갖는 제2 에피층; 및
    상기 벌크 웨이퍼와 상기 제1 에피층 사이에 상기 제1 에피층 및 상기 제2 에피층과 서로 다른 농도를 갖도록 형성된 제1 사이층
    을 포함하는 에피텍셜 실리콘 웨이퍼.
  2. 제 1 항에 있어서,
    상기 벌크 웨이퍼는 비저항이 1~50Ω·cm인 에피텍셜 실리콘 웨이퍼.
  3. 제 1 항에 있어서,
    상기 벌크 웨이퍼는 리크레임드 웨이퍼, 테스트 웨이퍼 또는 프라임 웨이퍼 중 선택된 어느 하나의 웨이퍼로 형성된 에피텍셜 실리콘 웨이퍼.
  4. 제 1 항에 있어서,
    상기 벌크 웨이퍼는 n형, p형 또는 진성으로 형성된 에피텍셜 실리콘 웨이퍼.
  5. 제 1 항에 있어서,
    상기 제1 에피층은 비저항이 10-5~10-1Ω·cm인 에피텍셜 실리콘 웨이퍼.
  6. 제 1 항에 있어서,
    상기 제1 에피층은 n형 또는 p형으로 형성된 에피텍셜 실리콘 웨이퍼.
  7. 제 1 항에 있어서,
    상기 제2 에피층은 비저항이 1~50Ω·cm인 에피텍셜 실리콘 웨이퍼.
  8. 제 1 항에 있어서,
    상기 제2 에피층은 n형, p형 또는 진성인 에피텍셜 실리콘 웨이퍼.
  9. 삭제
  10. 제 1 항에 있어서,
    상기 제1 에피층과 상기 제2 에피층 사이에 상기 제1 에피층 및 상기 제2 에피층과 서로 다른 농도를 갖도록 형성된 제2 사이층을 더 포함하는 에피텍셜 실리콘 웨이퍼.
  11. 제 10 항에 있어서,
    상기 제2 사이층은 상기 제1 에피층과 동일 또는 서로 다른 도전형으로 형성된 에피텍셜 실리콘 웨이퍼.
  12. 제 11 항에 있어서,
    상기 제2 사이층은 상기 제1 에피층을 성장시켜 형성된 에피텍셜 실리콘 웨 이퍼.
  13. 제 11 항에 있어서,
    상기 제1 및 제2 사이층은 n형, p형 또는 진성인 에피텍셜 실리콘 웨이퍼.
  14. 제 11 항에 있어서,
    상기 제1 및 제2 사이층은 서로 동일 또는 서로 다른 도핑농도로 형성된 에피텍셜 실리콘 웨이퍼.
  15. 제 11 항에 있어서,
    상기 제1 및 제2 사이층은 상기 벌크 웨이퍼보다 높은 농도로 형성된 에피텍셜 실리콘 웨이퍼.
  16. 제 11 항에 있어서,
    상기 제1 및 제2 사이층은 복수의 층으로 형성된 에피텍셜 실리콘 웨이퍼.
  17. 제1 도핑농도를 갖는 벌크 웨이퍼를 형성하는 단계;
    상기 벌크 웨이퍼 상에 제1 사이층을 형성하는 단계;
    상기 제1 사이층 상에 상기 제1 도핑농도보다 높은 제2 도핑농도를 갖는 제1 에피층을 형성하는 단계; 및
    상기 제1 에피층 상에 상기 제2 도핑농도보다 낮은 제3 도핑농도를 갖는 제2 에피층을 형성하는 단계를 포함하되,
    상기 제1 사이층은 상기 제1 에피층 및 상기 제2 에피층과 서로 다른 농도를 갖도록 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  18. 제 17 항에 있어서,
    상기 벌크 웨이퍼는 비저항이 1~50Ω·cm을 갖도록 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  19. 제 17 항에 있어서,
    상기 벌크 웨이퍼는 리크레임드 웨이퍼, 테스트 웨이퍼 또는 프라임 웨이퍼 중 선택된 어느 하나의 웨이퍼를 이용하여 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  20. 제 17 항에 있어서,
    상기 벌크 웨이퍼는 n형, p형 또는 진성으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  21. 제 17 항에 있어서,
    상기 제1 에피층은 비저항이 10-5~10-1Ω·cm을 갖도록 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  22. 제 17 항에 있어서,
    상기 제1 에피층은 n형 또는 p형으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  23. 제 17 항에 있어서,
    상기 제1 에피층을 형성하는 단계는 900~1200℃의 온도와, 10~760Torr의 압력에서 SiH4나 DCS(Dichloro Silane) 혹은 TCS(Tri Chloro Silane)의 실리콘 소스 가스를 이용하여 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  24. 제 23 항에 있어서,
    상기 제1 에피층을 형성하는 단계는 상기 제1 에피층의 도전형을 결정하기 위하여 B2H6, AsH3 또는 PH3 가스 중 선택된 어느 하나의 가스를 이용하여 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  25. 제 17 항에 있어서,
    상기 제2 에피층은 비저항이 1~50Ω·cm을 갖도록 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  26. 제 17 항에 있어서,
    상기 제2 에피층은 n형, p형 또는 진성으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  27. 제 17 항에 있어서,
    상기 제2 에피층을 형성하는 단계는 900~1200℃의 온도와, 10~760Torr의 압 력에서 SiH4나 DCS 혹은 TCS의 실리콘 소스 가스를 이용하여 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  28. 제 27 항에 있어서,
    상기 제2 에피층을 형성하는 단계는 상기 제2 에피층의 도전형을 결정하기 위하여 B2H6, AsH3 또는 PH3 가스 중 선택된 어느 하나의 가스를 이용하여 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  29. 제 17 항에 있어서,
    상기 제2 에피층을 형성하는 단계는 상기 제1 에피층을 형성하는 단계와 인-시튜로 실시하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  30. 제 17 항에 있어서,
    상기 제1 및 제2 에피층은 LPCVD, UHVCVD 또는 RPCVD 방식으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  31. 삭제
  32. 제 17 항에 있어서,
    상기 제1 에피층과 상기 제2 에피층 사이에 상기 제1 에피층 및 상기 제2 에피층과 서로 다른 농도를 갖도록 제2 사이층을 형성하는 단계를 더 포함하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  33. 제 32 항에 있어서,
    상기 제2 사이층은 상기 제1 에피층과 동일 또는 서로 다른 도전형으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  34. 제 32 항에 있어서,
    상기 제2 사이층은 상기 제1 에피층을 성장시켜 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  35. 제 32 항에 있어서,
    상기 제1 및 제2 사이층은 n형, p형 또는 진성으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  36. 제 32 항에 있어서,
    상기 제1 및 제2 사이층은 서로 동일 또는 서로 다른 도핑농도로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  37. 제 32 항에 있어서,
    상기 제1 및 제2 사이층은 상기 벌크 웨이퍼보다 높은 농도로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
  38. 제 32 항에 있어서,
    상기 제1 및 제2 사이층은 복수의 층으로 형성하는 에피텍셜 실리콘 웨이퍼의 제조방법.
KR1020060058126A 2006-06-27 2006-06-27 에피텍셜 실리콘 웨이퍼 및 그 제조방법 KR100793607B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060058126A KR100793607B1 (ko) 2006-06-27 2006-06-27 에피텍셜 실리콘 웨이퍼 및 그 제조방법
US11/730,885 US9496135B2 (en) 2006-06-27 2007-04-04 Epitaxial silicon wafer and method for fabricating the same
JP2007103020A JP5273764B2 (ja) 2006-06-27 2007-04-10 エピタキシャルシリコンウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058126A KR100793607B1 (ko) 2006-06-27 2006-06-27 에피텍셜 실리콘 웨이퍼 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080000368A KR20080000368A (ko) 2008-01-02
KR100793607B1 true KR100793607B1 (ko) 2008-01-10

Family

ID=38874044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058126A KR100793607B1 (ko) 2006-06-27 2006-06-27 에피텍셜 실리콘 웨이퍼 및 그 제조방법

Country Status (3)

Country Link
US (1) US9496135B2 (ko)
JP (1) JP5273764B2 (ko)
KR (1) KR100793607B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184380B1 (ko) * 2008-08-28 2012-09-20 매그나칩 반도체 유한회사 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100901343B1 (ko) * 2007-07-23 2009-06-05 (주)실리콘화일 결정질 반도체 박막 제조 방법
JP2009176784A (ja) * 2008-01-22 2009-08-06 Covalent Materials Tokuyama Corp 薄膜エピタキシャルウェーハの製造方法
WO2010021623A1 (en) * 2008-08-21 2010-02-25 Midwest Research Institute Epitaxial growth of silicon for layer transfer
SG173462A1 (en) * 2009-03-05 2011-09-29 Applied Materials Inc Methods for depositing layers having reduced interfacial contamination
US8173535B2 (en) * 2009-12-21 2012-05-08 Omnivision Technologies, Inc. Wafer structure to reduce dark current
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
JP5877500B2 (ja) * 2013-01-22 2016-03-08 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6477210B2 (ja) * 2015-04-30 2019-03-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US11295949B2 (en) 2019-04-01 2022-04-05 Vishay SIliconix, LLC Virtual wafer techniques for fabricating semiconductor devices
CN113322513A (zh) * 2021-08-03 2021-08-31 南京国盛电子有限公司 一种生长薄层高阻硅外延片的方法及所制得的外延片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006451A (ko) * 1997-06-30 1999-01-25 포만 제프리 엘 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일 형성 방법 및 전계 효과 트랜지스터
JP2000332223A (ja) 1999-03-31 2000-11-30 Samsung Electronics Co Ltd 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法
KR20010089391A (ko) * 1999-09-06 2001-10-06 와다 다다시 실리콘 웨이퍼 및 그 제조방법
KR20060069249A (ko) * 2004-12-16 2006-06-21 실트로닉 아게 에피택셜 증착층을 가진 반도체 웨이퍼 및 그 반도체웨이퍼의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE759342A (fr) * 1969-11-24 1971-05-24 Westinghouse Electric Corp Appareil et methode pour la determination automatique de la resistance d'etalement, la resistivite et la concentration d'impuretes dans des corps semi-conducteurs
US3847686A (en) * 1970-05-27 1974-11-12 Gen Electric Method of forming silicon epitaxial layers
US4875086A (en) * 1987-05-22 1989-10-17 Texas Instruments Incorporated Silicon-on-insulator integrated circuits and method
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US4927781A (en) * 1989-03-20 1990-05-22 Miller Robert O Method of making a silicon integrated circuit waveguide
US5134082A (en) * 1991-06-10 1992-07-28 Motorola, Inc. Method of fabricating a semiconductor structure having MOS and bipolar devices
JPH05291134A (ja) * 1992-04-13 1993-11-05 Sony Corp エピタキシャル層の形成方法
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP2911694B2 (ja) 1992-10-29 1999-06-23 信越半導体株式会社 半導体基板及びその製造方法
US5622880A (en) * 1994-08-18 1997-04-22 Sun Microsystems, Inc. Method of making a low power, high performance junction transistor
US6395611B1 (en) * 1998-11-04 2002-05-28 Agere Systems Guardian Corp. Inductor or low loss interconnect and a method of manufacturing an inductor or low loss interconnect in an integrated circuit
JP2000319093A (ja) * 1999-05-07 2000-11-21 Toshiba Ceramics Co Ltd 気相成長方法
JP2001284568A (ja) * 2000-03-31 2001-10-12 Sharp Corp 固体撮像装置
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
KR100585157B1 (ko) * 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
KR100625944B1 (ko) * 2005-06-30 2006-09-18 매그나칩 반도체 유한회사 씨모스 이미지 센서의 포토다이오드 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006451A (ko) * 1997-06-30 1999-01-25 포만 제프리 엘 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일 형성 방법 및 전계 효과 트랜지스터
JP2000332223A (ja) 1999-03-31 2000-11-30 Samsung Electronics Co Ltd 多孔質シリコンまたは多孔質酸化シリコンを用いた厚い犠牲層を有する多層構造ウェーハ及びその製造方法
KR20010089391A (ko) * 1999-09-06 2001-10-06 와다 다다시 실리콘 웨이퍼 및 그 제조방법
KR20060069249A (ko) * 2004-12-16 2006-06-21 실트로닉 아게 에피택셜 증착층을 가진 반도체 웨이퍼 및 그 반도체웨이퍼의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184380B1 (ko) * 2008-08-28 2012-09-20 매그나칩 반도체 유한회사 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자

Also Published As

Publication number Publication date
KR20080000368A (ko) 2008-01-02
US20070298591A1 (en) 2007-12-27
JP5273764B2 (ja) 2013-08-28
US9496135B2 (en) 2016-11-15
JP2008010827A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
KR100793607B1 (ko) 에피텍셜 실리콘 웨이퍼 및 그 제조방법
KR102648942B1 (ko) 실리콘 함유 에피택셜층을 형성하기 위한 방법 및 관련 반도체 소자 구조체
CN1828836B (zh) 外延半导体衬底的制造方法和半导体器件的制造方法
EP2418676A1 (en) Silicon wafer and production method thereof
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
JP4335867B2 (ja) エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法
KR100763425B1 (ko) 고도로 도핑된 반도체 웨이퍼의 제조 방법 및 변위가 없는고도로 도핑된 반도체 웨이퍼
US20120003819A1 (en) Methods and apparatus for selective epitaxy of si-containing materials and substitutionally doped crystalline si-containing material
KR20080022056A (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼의 제조 방법
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
US5744396A (en) Semiconductor device formed on a highly doped N+ substrate
KR20090095493A (ko) 실리콘 기판의 제조방법
JP4656788B2 (ja) シリコンエピタキシャルウェーハの製造方法
US4164436A (en) Process for preparation of semiconductor devices utilizing a two-step polycrystalline deposition technique to form a diffusion source
Sarret et al. n‐type polycrystalline silicon films obtained by crystallization of in situ phosphorus‐doped amorphous silicon films deposited at low pressure
KR101625135B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조방법
EP1458017A1 (en) Silicon wafer and method for production of silicon wafer
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
KR101121814B1 (ko) 단결정 잉곳 제조방법
US20200105575A1 (en) Method of forming an rf silicon on insulator device
KR20230065175A (ko) 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼
JPH01272110A (ja) 半導体装置の製造方法
JPH04349617A (ja) 多結晶シリコン薄膜とその製造方法及びこの薄膜を用いた薄膜トランジスタ
JPS6381916A (ja) シリコン素子用基板作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13