JP4335867B2 - エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 - Google Patents
エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 Download PDFInfo
- Publication number
- JP4335867B2 JP4335867B2 JP2005363124A JP2005363124A JP4335867B2 JP 4335867 B2 JP4335867 B2 JP 4335867B2 JP 2005363124 A JP2005363124 A JP 2005363124A JP 2005363124 A JP2005363124 A JP 2005363124A JP 4335867 B2 JP4335867 B2 JP 4335867B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate wafer
- type
- dopant
- wafer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims description 55
- 239000002019 doping agent Substances 0.000 claims description 43
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 42
- 239000013078 crystal Substances 0.000 description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052787 antimony Inorganic materials 0.000 description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical group [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Description
本発明は、ｎ型又はｐ型のドーパント原子でドープされたシリコンからなる、前面と裏面とを備えた基板ウェハと、前記基板ウェハの前面上のエピタキシャル析出層とを有する半導体ウェハに関する。
この種の半導体ウェハは、特に電子工学的な電力半導体デバイスの製造のための基本材料として適しており、その際、このデバイスはエピタキシャル析出層（エピ層）中に集積されていて、かつ電流はこのデバイスにより、通常ではエピ層及びその下にある基板を通して案内される。電力半導体デバイスの電気抵抗は、従って、スイッチオン状態では基板ウェハの比抵抗にほぼ依存し、この電気抵抗はドーパント原子の濃度にほぼ反比例する。このドーパント原子の濃度は、通常では単結晶の製造の際にドーパントの添加によって調節され、前記単結晶は後で基板ウェハに分割される。工業的に最もよく使用されるシリコンからなる単結晶の製造方法は、チョクラルスキー法（ＣＺ法）及び浮遊帯域融解法（ＦＺ法）である。しかしながら、ドーパント原子の濃度を任意に高めることは不可能である。融液中の高すぎるドーパント濃度の場合に、ＣＺ法による単結晶の引き上げ時に、結晶の単結晶構造を破壊する転位が形成される。単結晶の製造時にドーパントの添加によって達成可能な最も低い基板抵抗は、ドーパント型及び単結晶のサイズにも依存する。リンの場合には、このように製造された最低抵抗は０．７１ｍＯｈｍｃｍの範囲内にある。最新世代の電力半導体デバイスの工業的製造に使用されるような１５０ｍｍ又は２００ｍｍの直径を有する結晶の場合には、実際に達成可能な最低抵抗はしかしながらこの値を上回ってしまう（約０．９ｍＯｈｍｃｍ）。
本発明の課題は、比抵抗が特に低い、ｎ型又はｐ型のドーパント原子でドープされた単結晶シリコンからなる基板ウェハを有する、エピタキシャル層を備えた半導体ウェハを提供することである。
従って、本発明の対象は、ｎ型又はｐ型のドーパント原子でドープされた単結晶シリコンからなる、前面及び裏面を備えた基板ウェハと、前記基板ウェハの前面上のエピタキシャル析出層と、並びにエピタキシャル層の下で基板ウェハの前面から基板ウェハ中にまで達しかつ所定の厚さを有する、基板ウェハよりも低い比抵抗を有するｎ＋＋又はｐ＋＋ドープされた層とを有する半導体ウェハである。
本発明の対象は、ｎ型又はｐ型のドーパント原子を基板ウェハの前面を通して基板ウェハ内に導入し、その際、基板ウェハの前面から基板ウェハ中に達する層中のドーパント濃度をｎ＋又はｐ＋のグレードからｎ＋＋又はｐ＋＋のグレードにまで向上させ、かつ基板ウェハの前面上にエピタキシャル層を析出させることを特徴とする、半導体ウェハの製造方法でもある。
本発明による半導体ウェハは基板ウェハの特に低い比抵抗を特徴とし、従って、電子工学的な電力半導体デバイスの製造のための基本材料として最も適している。この方法の特に有利な実施態様の場合に、基板ウェハの当初の厚さを基板ウェハの裏面での材料除去により薄くする、有利にその厚さを薄くした基板ウェハが主に又はもっぱらｎ＋＋又はｐ＋＋ドープされている程度に薄くして、基板ウェハの比抵抗を更に低減させる。この裏面の材料除去は、通常では裏面研削により行われるが、原則として他の技術、例えばラッピング、ポリシング、ＣＭＰ又はエッチングにより行うこともできる。材料除去の種類及び方法は発明にとって重要ではないため、以後の記載において例示的に裏面の研削と述べるが、これは本発明の普遍性を限定しない。
この基板ウェハは、裏面の研削の後で有利に１２０μｍより薄い厚さ、特に有利に８０μｍより薄い厚さを有する。基板ウェハの裏面は、主に前面に実施される半導体デバイスの製造プロセスの前又は後で研削することができる。エピタキシャル析出層中に集積されるデバイスとして、特にパワートランジスタ、パワーＭＯＳＦＥＴ、パワーＩＣ又はＩＧＢＴが挙げられる。
ｎ型のドーパント原子には、リン、ヒ素及びアンチモンが属し、ｐ型のドーパントにはホウ素が属する。ドーパントの濃度の向上は、単結晶の製造時に融液に該当するドーパントを更に添加することにより転位形成なしではもはや不可能であるか又は前記製造が低ドープ結晶と比較して極端に高い工業的コストを必要とする場合に、ｎ＋又はｐ＋のグレードのドーパント濃度が生じる。これには、結晶中の任意の位置の比抵抗が、ドーパント型及び結晶直径に依存する所定の限界値を下回る場合が該当する。通常の製造プロセスの際に転位が生じかねない限界値は、１５０ｍｍ又は２００ｍｍの直径を有する結晶について、リンの場合には約１ｍＯｈｍｃｍ、ヒ素の場合には２ｍＯｈｍｃｍ、アンチモンの場合には１０ｍＯｈｍｃｍ及びホウ素の場合には１ｍＯｈｍｃｍである。ＣＺ法による単結晶の製造の際に、ドーパントの濃度は偏析に基づき結晶軸に沿って上昇する。低い比抵抗を有する高ドープ単結晶の経済的製造は、従って、前記結晶がその全長に関して無転位である場合にのみ可能である。転位に関する問題は、従って、比較的高い抵抗目標値を有する単結晶の製造時でも生じる。ｎ＋又はｐ＋のグレードのドーパント濃度は、従って、リンについては約１．５ｍＯｈｍｃｍ以下の比抵抗の場合に、ヒ素については２．５ｍＯｈｍｃｍ以下の場合に、アンチモンについては１５ｍＯｈｍｃｍ以下の場合に、ホウ素については２．５ｍＯｈｍｃｍ以下の場合に生じる。
ｎ＋又はｐ＋のグレードのドーパント濃度を上回る場合に、ｎ＋＋又はｐ＋＋のグレードのドーパント濃度が生じる。これには、特に比抵抗が、リンについては１ｍＯｈｍｃｍよりも低く、ヒ素については２ｍＯｈｍｃｍよりも低く、アンチモンについては１０ｍＯｈｍｃｍよりも低く、ホウ素については１ｍＯｈｍｃｍよりも低い場合が該当する。
理論的に最大に達成可能なドーパント濃度は、それぞれのドーパントの溶解限界によって与えられ、ホウ素については約８ｅ２０／ｃｍ３、リンについては１．３ｅ２１／ｃｍ３、ヒ素については１．８ｅ２１／ｃｍ３及びアンチモンについては７ｅ１９／ｃｍ３である（約１０００〜１４１０℃の温度範囲）。比較的高い濃度は所定の条件下で準安定状態として存在することができるが、しかしながら平衡において相分離が析出又は沈殿の形で生じる。
本発明の場合に、基板ウェハのドーパント濃度を、ｎ＋又はｐ＋ドープされた基板ウェハの前面を通して同じタイプのドーパントをさらに拡散又は注入によって基板ウェハ中に導入することによって向上させる。有利な製造方法の場合には、付加的なドーパントは、前面を通して全面で基板ウェハ中に導入される。しかしながら、前面の個々の範囲をマスクしかつ付加的なドーパント原子を結晶格子中へパターニングして導入することも可能である。
この拡散又は注入の結果、ｎ＋＋又はｐ＋＋ドープされた層を有し、前記の層は基板ウェハの前面から所定の深さまで基板ウェハ中に達している、単結晶シリコンからなる基板ウェハが生じる。この層の厚さは、付加的なドーパントの拡散又は注入が実施される条件、例えば時間、温度、ドーパント濃度及びドーズ量に依存する。ｎ＋＋層とｎ＋層との間の、もしくはｐ＋＋層とｐ＋層との間の接合は、使用された方法に応じて比較的急激であるか又は連続的であることができる。この接合の種類とは無関係に、この場合、この層の厚さは、当初の基板における比抵抗よりも少なくとも２０％低い比抵抗を有する層の厚さとして定義される。
少なくとも２０μｍの厚さ、特に有利に３０μｍより大きな厚さが有利である。本発明の有利な作用は、前記層が基板ウェハ中へより深く達していればより顕著になり、かつ裏面の研削後の基板ウェハが薄ければより顕著になる。このｎ＋＋又はｐ＋＋ドープされた層は、本質的に無転位である。
基板ウェハの前面上に、前記基板ウェハよりも低い濃度のドーパント原子でドープされているエピタキシャル層、有利にシリコンからなる層を析出させる。このエピタキシャル層のドーピングは、基板と同じタイプであるか又は基板と反対のタイプであることができる。エピタキシャル層を、基板と同じタイプにドープするのが有利である。このエピタキシャル層中には、電力半導体デバイス、例えば電力トランジスタ、パワーＭＯＳＦＥＴ、パワーＩＣ又はＩＧＢＴが集積され、これらのデバイスはプロセスの終了時に個々のデバイスに切断される。
本発明を次に図面を用いてさらに詳説する。
図１は、ドーパントの付加的な拡散（拡散の時間ｔ）による高ドープ基板（ドーパントはリン）における比抵抗のシミュレートした曲線を示す。
拡散された高ドープ層（この場合ｎ＋＋）の純粋な厚さは、この場合に、拡散時間、温度及びドーパントの適用された表面濃度に依存する。他のドーパントについてこの挙動は定性的に極めて類似しているが、層の導電型及び厚さはドーパントの種類及びそれぞれのシリコン中の拡散挙動に依存する。
図２は、本発明による製造プロセスの図式的な図を表し：高ドープされたシリコンウェハの前面（ｎ型又はｐ型）中に同じタイプのドーパントを拡散させる。このように形成された極端に高くドープされた層（ｎ++又はｐ++）上に、エピタキシャル層を析出させ、このエピタキシャル層は一般にその基礎となる基板よりも明らかに低くドープされている。ウェハのエピタキシャル層上に半導体デバイスが作成される。このプロセスの後に、仕上がったウェハの裏面を部分的に取り去る。これは、通常では裏面研削により行われるが、原則として他の技術、例えばラッピング、ポリシング、ＣＭＰ又はエッチングにより行うこともできる。
Claims (5)
- ｎ型又はｐ型のドーパント原子でｎ+型又はｐ+型にドープされている単結晶シリコンからなる、前面及び裏面を備えた基板ウェハを準備し、ｎ型又はｐ型のドーパント原子を前記基板ウェハ中へ導入して、基板ウェハの前面から基板ウェハ中へ達しかつ少なくとも２０μｍの厚さを有しかつ基板ウェハ中の比抵抗よりも少なくとも２０％低い比抵抗を有するｎ++又はｐ++ドープされた層を作成し、エピタキシャル層を前記基板ウェハの前面上に析出させ、かつ基板ウェハの厚さが１２０μｍより薄くなるまで又は基板ウェハがもっぱら前記ｎ++又はｐ++ドープされた層まで基板ウェハの裏面の材料を除去することを有する、半導体ウェハの製造方法。
- ドーパント原子を拡散により基板ウェハ中へ導入することを特徴とする、請求項１記載の方法。
- ドーパント原子を注入により基板ウェハ中へ導入することを特徴とする、請求項１記載の方法。
- 基板ウェハの厚さを、電子工学デバイスの製造プロセスの後に減少させることを特徴とする、請求項１から３までのいずれか１項記載の方法。
- 基板ウェハの裏面を研削することを特徴とする、請求項１から４までのいずれか１項記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004060624A DE102004060624B4 (de) | 2004-12-16 | 2004-12-16 | Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006173630A JP2006173630A (ja) | 2006-06-29 |
| JP4335867B2 true JP4335867B2 (ja) | 2009-09-30 |
Family
ID=36580173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005363124A Active JP4335867B2 (ja) | 2004-12-16 | 2005-12-16 | エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US20060131649A1 (ja) |
| JP (1) | JP4335867B2 (ja) |
| KR (1) | KR100763426B1 (ja) |
| CN (1) | CN1805121B (ja) |
| DE (1) | DE102004060624B4 (ja) |
| TW (1) | TWI295482B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100709436B1 (ko) * | 2006-02-17 | 2007-04-18 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 및 그 형성 방법 |
| KR100793607B1 (ko) * | 2006-06-27 | 2008-01-10 | 매그나칩 반도체 유한회사 | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 |
| US20090004426A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates |
| US20090004458A1 (en) * | 2007-06-29 | 2009-01-01 | Memc Electronic Materials, Inc. | Diffusion Control in Heavily Doped Substrates |
| JP5453749B2 (ja) * | 2008-09-05 | 2014-03-26 | 株式会社Ｓｕｍｃｏ | 垂直シリコンデバイス用シリコンウェーハの製造方法及び垂直シリコンデバイス用シリコン単結晶引き上げ装置 |
| GB2478590A (en) | 2010-03-12 | 2011-09-14 | Precitec Optronik Gmbh | Apparatus and method for monitoring a thickness of a silicon wafer |
| CN102412271A (zh) * | 2011-09-15 | 2012-04-11 | 上海晶盟硅材料有限公司 | 外延片衬底、外延片及半导体器件 |
| US8536035B2 (en) * | 2012-02-01 | 2013-09-17 | International Business Machines Corporation | Silicon-on-insulator substrate and method of forming |
| US9349785B2 (en) * | 2013-11-27 | 2016-05-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Formation of semiconductor device with resistors |
| KR102323392B1 (ko) * | 2014-06-13 | 2021-11-05 | 어플라이드 머티어리얼스, 인코포레이티드 | Epi 챔버 상의 이중 보조 도펀트 유입구들 |
| DE102017121693B4 (de) * | 2017-09-19 | 2022-12-08 | Infineon Technologies Ag | Dotierungsverfahren |
| DE102018111213A1 (de) * | 2018-05-09 | 2019-11-14 | Infineon Technologies Ag | Halbleitervorrichtung und Herstellungsverfahren |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154661A (ja) | 1984-01-25 | 1985-08-14 | Seiko Epson Corp | 半導体装置 |
| GB2156148B (en) * | 1984-03-05 | 1987-10-21 | Plessey Co Plc | Diode |
| US5242859A (en) | 1992-07-14 | 1993-09-07 | International Business Machines Corporation | Highly doped semiconductor material and method of fabrication thereof |
| JP3143040B2 (ja) * | 1995-06-06 | 2001-03-07 | 三菱化学株式会社 | エピタキシャルウエハおよびその製造方法 |
| JPH09232324A (ja) * | 1996-02-23 | 1997-09-05 | Nec Corp | 半導体基板及びその製造方法 |
| JP4061418B2 (ja) | 1996-07-30 | 2008-03-19 | 株式会社Ｓｕｍｃｏ | シリコン基板とその製造方法 |
| ATE511701T1 (de) | 2000-03-03 | 2011-06-15 | Nxp Bv | Verfahren zur herstellung einer schottky varicap diode |
| JP2002203772A (ja) | 2000-12-28 | 2002-07-19 | Nec Corp | 電子線露光用マスクの製造方法及び薄膜化方法 |
| US7034594B2 (en) * | 2004-04-28 | 2006-04-25 | Seiko Epson Corporation | Differential master/slave CML latch |
-
2004
- 2004-12-16 DE DE102004060624A patent/DE102004060624B4/de active Active
-
2005
- 2005-11-07 KR KR1020050105889A patent/KR100763426B1/ko active IP Right Grant
- 2005-12-09 US US11/298,012 patent/US20060131649A1/en not_active Abandoned
- 2005-12-14 CN CN2005101295805A patent/CN1805121B/zh active Active
- 2005-12-15 TW TW094144394A patent/TWI295482B/zh active
- 2005-12-16 JP JP2005363124A patent/JP4335867B2/ja active Active
-
2008
- 2008-07-28 US US12/180,739 patent/US8449675B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080286951A1 (en) | 2008-11-20 |
| TWI295482B (en) | 2008-04-01 |
| KR100763426B1 (ko) | 2007-10-04 |
| US8449675B2 (en) | 2013-05-28 |
| TW200636821A (en) | 2006-10-16 |
| CN1805121B (zh) | 2010-10-13 |
| DE102004060624B4 (de) | 2010-12-02 |
| CN1805121A (zh) | 2006-07-19 |
| US20060131649A1 (en) | 2006-06-22 |
| KR20060069249A (ko) | 2006-06-21 |
| JP2006173630A (ja) | 2006-06-29 |
| DE102004060624A1 (de) | 2006-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4335867B2 (ja) | エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法 | |
| KR102036596B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법 | |
| US4962051A (en) | Method of forming a defect-free semiconductor layer on insulator | |
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| KR100786881B1 (ko) | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 | |
| KR100763425B1 (ko) | 고도로 도핑된 반도체 웨이퍼의 제조 방법 및 변위가 없는고도로 도핑된 반도체 웨이퍼 | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| KR100793607B1 (ko) | 에피텍셜 실리콘 웨이퍼 및 그 제조방법 | |
| DE112014002781B9 (de) | Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer | |
| JP2010532584A (ja) | 高ドープ単結晶シリコン基板の酸素析出物の抑制 | |
| CN107564806A (zh) | 降低半导体本体中的杂质浓度 | |
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| KR102279113B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼 | |
| US6776841B2 (en) | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer | |
| JP3113156B2 (ja) | 半導体基板の製造方法 | |
| JP2001501162A (ja) | ＳｉＣ層中にボロンをドープされた領域を生成する方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH04286163A (ja) | 半導体基板の製造方法 | |
| US10170312B2 (en) | Semiconductor substrate and manufacturing method of the same | |
| JP2002299345A (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 | |
| KR102429972B1 (ko) | 고저항 웨이퍼 제조 방법 | |
| US20040124445A1 (en) | Semiconductor substrate and method of manufacture thereof | |
| KR20230065175A (ko) | 실리콘 웨이퍼 및 에피택셜 실리콘 웨이퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080326 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080625 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080630 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4335867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |