JP2001501162A - SiC層中にボロンをドープされた領域を生成する方法 - Google Patents

SiC層中にボロンをドープされた領域を生成する方法

Info

Publication number
JP2001501162A
JP2001501162A JP10516435A JP51643598A JP2001501162A JP 2001501162 A JP2001501162 A JP 2001501162A JP 10516435 A JP10516435 A JP 10516435A JP 51643598 A JP51643598 A JP 51643598A JP 2001501162 A JP2001501162 A JP 2001501162A
Authority
JP
Japan
Prior art keywords
sic
layer
boron
sic layer
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10516435A
Other languages
English (en)
Other versions
JP4141505B2 (ja
Inventor
ロットナー,クルト
シエナー,アドルフ
Original Assignee
エービービー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エービービー リサーチ リミテッド filed Critical エービービー リサーチ リミテッド
Publication of JP2001501162A publication Critical patent/JP2001501162A/ja
Application granted granted Critical
Publication of JP4141505B2 publication Critical patent/JP4141505B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 ボロン原子をドープされた少なくとも1つの領域を有するSiCの結晶層を生成する方法であり、該方法は、結晶性SiCの層1へボロンをイオン注入する段階a)およびSiC中に注入されたボロンを電気的に活性化させるため、SiC層を焼鈍のため加熱する段階b)を有する。更に、この方法は段階b)を実行する前にSiC中に存在する炭素の空孔に関して過剰に炭素の割込みを形成するため、前記層1に炭素原子を注入する段階c)を有する。

Description

【発明の詳細な説明】 SiC層中にボロンをドープされた領域を生成する方法 本発明の技術分野と先行技術 本発明はボロン原子をドープされた少なくとも1つの領域を有するSiCの結 晶層を生成する方法に関し、該方法は、ボロンを結晶性SiC層へイオン注入す る即ちイオン・インプランテーションをおこなう段階a)と、SiC中に注入さ れたボロンを電気的に活性化させるためにSiC層を焼鈍のため加熱する段階b )とを有し、且つ本発明は更にこのような方法を実行することにより生成される 半導体デバイスに関する。 SiCは、高い破壊電圧と高い熱伝導率と高い熱安定性の諸特性およびそれに より高い温度、即ち1000度Kまでの温度で作動する能力のほかに、使用しや すい処理温度においてはSiC中のドープ剤の極端に遅い拡散速度しか許容しな い性質を有し、この結果、この拡散技術を利用する可能性とこの技術の利点は、 SiC中にドープされた領域を得るためSiに関しては非常に減じられる。 この結果、ドープ剤のイオン注入がSiC層中のドープされた領域を得るため 魅力的な選択となる。更に、ボロンはp型層またはSiCの領域のドープ剤とし て最適の元素であることが分かった。 従って、上記方法は既に提案されているが、この方法はいくつかの欠点を有し 、これはSiCが化合物材料であり、ドープ原子がC格子の位置と同様にSi格 子の位置に入れられる可能性があるという事実およびSiC結晶中のSiとCの 位置でことなる挙動をするボロンの固有特性に由来する。ボロンはSiの位置で 約320meVの電離エネルギーをもつアクセプタを形成し、一方Cの位置のボ ロンはいわゆるDセンター即ち約650meVの電離エネルギーをもつディープ センター(deep center)を形成する。 Dセンターの性質はまだ明らかにされでおらず、その結果Dセンターがそこで アクセプタとして働くかまたはドナーとして働くかは明確でない。いずれにして も、浅い準位(約320meVの電離エネルギー)を形成する活性ドーピング原 子により与えられる活性ドーピング濃度は、従って前記Dセンターを形成する原 子により減じられる。この効果は2つの準位が異なる性質、即ちアクセプタとド ナーである場合、更に高められ、これにより補償現象が生じる。 従って、上に記載されたタイプの既知の方法を実行することにより、ボロン原 子の形のドープ剤から派生する正孔の形で、電荷キャリアの適切に定められた濃 度を所定の温度において有する領域を得ることは不可能であり、また接触層とし てできるだけ適したようにされた前記領域の低い抵抗を得るために要求されるよ うな電荷キャリアのこの高い濃度を得ることも不可能である。例として、このド ーピング濃度の非常に正確な制御がJTEに必要とされると言われる。 本発明の概要 本発明の目的は、上に記載されたタイプの方法を提供する事であり、これはS iC層の領域において得られるドーピング濃度の非常に正確な制御を可能にする 。この目的は、ボロン原子をドープされた少なくとも1つの領域を有するSiC の結晶層を作る方法であって、結晶性SiCの層(1)中へボロンを注入する段 階a)、およびSiC層中に注入されたボロンを電気的に活性化させるためにS iC層を焼鈍するための加熱をおこなう段階b)を有する方法に於いて、段階b )を実行する前にSiC層中に存在する炭素の空孔に関して過剰な炭素の割込み を形成するため、前記層に炭素原子を注入する付加の段階c)を有し、前記段階 c)は段階a)の前か、あるいは段階a)の後か、あるいは段階a)と同時に実 行される方法を提供することにより達成される。 この技術は共インプランテーション(co-implantation)と呼んでもよく、こ れは段階a)におけるボロンのイオン注入中にSiC層のボンバードにより既に 作り出されたもののほかに追加の炭素の割込みを生じる。この後、SiC層が焼 鈍されると位置の奪い合い(site competition)が生じ、SiC層中のCの過剰 の結果として、注入されたボロン原子の混入(incorporation)は、ボロン原子 がDセンターを形成するCの位置よりSiの位置でボロンのドープ剤の多くなる 方向に影響される。このように注入されたボロン原子の混入は段階c)において SiC層中に注入される炭素原子の量を調節することにより、制御された方法で 影響をうける。このようにボロン原子がSiC層中で位置すべき所に正確に位置 するようにボロン原子に影響を与えることが可能であり、その結果この層の挙動 が非常によく定められて、これはまたこの層の低いドーピング濃度が要求される 場合、非常に重要である。従って、本発明は条件に合ったドーピング曲線を生成 するため必要なSiC中のドーピング濃度にわたって正確な制御への更なる段階 を構成する。 SiC結晶中のSiとCの位置でのボロンの異なる挙動の存在が研究されてお り、且つフィジカ テクニカ ポルプロヴォドニコフ(Fizika i Tekhnika Polup rovodnokov)、第29巻、No.2,370〜377頁においてバランドヴィチ (Ballandovich)により開示されている。2つの異なるセンターが、拡散により SiCのエピタキシー膜内で結合されるボロンにより形成されることがそこに記 載されている。 更に、2300度Cを越える温度での焼鈍がDセンターの濃度を減少させると 言われている。しかしながら、このような高い温度における焼鈍は、使用される 装置の品質に関し非常に高い要求を課し、装置を非常に高価にさせる。 キモト、等は雑誌、応用物理、1995、第67巻、No.16,2385〜 2387頁ににおいて、アルミニウムとボロンのドーピング効率がSiCのエピ タキシー中にCに富んだ条件下でどのように増加するかを記載している。しかし ながら、ドープ剤はここではC/Si比の制御下でエピタキシー中に入れられる 。これが働く事は、物理評論B(Physical Review B),第53巻、No.8,1 996においても福本により提案されており、ここでCに富む条件下でSiCの エピタキシーに関してなされた模擬実験が紹介されている。 更に、マルプリ(Mulpuri)等は、雑誌、電子材料、第25巻、No1,19 96 75〜80頁において、前期層をドーピングするためアルミニウムをSi C層中に注入する場合、位置の奪い合い(site competition)の概念を使用する 試みを開示している。しかしながら、この位置の奪い合いは全く機能しないこと が分かり、そしてキモト、等はCに富む条件下でSiCのエピタキシー中、この 事がアルミニウムの混入によりアルミニウムについて得られることを推測したけ れども、結論は、CまたはSiの共インプランテーションはSiC中のアクセプ タ活性化の問題を改善しないことであった。 本発明の別の好ましい実施例によれば、段階c)において注入される炭素の量 は、段階b)の焼鈍中にSiC層の前記領域におけるシリコン原子にあてられた 位置に、段階a)において注入されるボロンの大半を向けるように選択される。 このように前記の量を選択することにより、ボロンがSiC中でDセンターを形 成するかもしれないという事実は、このように生成されるSiC層中の前記領域 のドープ剤の挙動について、ほとんど影響を及ぼさない。従って、SiC層の前 記領域におけるボロン原子から生じる電荷キァリアの濃度は、SiC中に入れら れるボロン原子のドーピング濃度とSi位置の浅いエネルギー準位の電離エネル ギーとに、温度、電圧、等のような他のパラメータを関数として、依存するだけ であると高い確度で言える。これはある条件下でのこのような電荷キァリアの濃 度は、イオン注入する段階a)中にSiC層へ注入されるボロンの適切な量を選 択することにより、正確に制御されることを意味する。 本発明の別の好ましい実施例によれば、注入されるボロン量はSiC層の前記 領域における前記シリコンの位置に位置ずるボロンの決められた濃度を得るため 段階a)中に制御される。ボロンの前記量のこのような制御の利点は上記の記載 から明らかである。 最初に述べた本発明の好ましい実施例の更なる発展である本発明の他の実施例 によれば、ボロンは、前記領域の低い抵抗を得るため、SiC中へのボロンの固 溶限度に近い量だけ段階a)において注入される。このようにSi位置における ボロン原子の最も高い可能な濃度を可能とし、これにより所定の温度における前 記領域の非常に低い抵抗は、この領域、即ちSiC層を接触層即ち接点層として 適するものにさせる。 本発明はまたデバイスの請求の範囲による半導体デバイスを含み、且つこのよ うなデバイスの利点は本発明による方法の異なる実施例の上記議論から明白とな る。 更に、本発明の利点と好ましい特徴は次の記述から明らかとなる。 図面の簡単な説明 添付の図面を参照して、以下に例として引用した本発明の好ましい実施例の詳 細な記述が続く。 図面において、 第1図はSiCの整流ダイオードの形での半導体パワー・デバイスを図式的に 示し、これは本発明の好ましい実施例による方法を利用して生産されている。 本発明の好ましい実施例の詳細な説明 図1は本発明が適用されるデバイスの非制限的な例として、SiCの3つの半 導体の層を有する半導体ダイオード、即ち第一の高度にドープしたp型の層1, 第2の軽くドープしたn型の層2および第3の高度にドープしたn型の層3を例 示する。この3つの層は、記載された順序に重なっている。このデバイスはまた 前記第一の層の頂部に配備され、ダイオードの陽極を形成する抵抗性の金属接点 4および前記第3の半導体層と接触して配備され、ダイオードの陰極を形成する 第2の抵抗性の金属接点5を有する。不働熊化層は本発明とは関係ないので、省 略される。このタイプのデバイスは既知の成長およびエッチング技術により生産 されてもよい。 しかしながら、この場合第一のp型層は本発明の好ましい実施例による方法を 実行することにより作られている。まず第一に、これらの異なる層は既知の方法 、好ましくは化学気相成長法(CVD)によりエピタキシー成長される。この後 ボロン原子はイオン化され、SiCの頂部表面をおおうマスクに対応して型作り 、即ちパターン化(patterning)により作り出されるSiC結晶の表 面に向かって30keVを越える加速エネルギーを使って加速される。注入され るボロン量は1・1014cm-2の範囲内である。それから炭素原子もまた層1中 へ注入され、その結果炭素侵入型が、層1において存在する炭素の空孔に関して 過剰に形成される。この後、SiC結晶はこの中に注入されたボロン原子を電気 的に活性化するための、層1の焼鈍のため加熱され、それからボロン原子は異な るSiとCの空孔についてSi割込みおよびC割込みと競り合う。前記炭素の過 剰のため、活性化されたボロン原子の大部分は焼鈍段階の後Siの位置に見られ 、即ちこれらが浅いエネルギー準位を形成し、その結果層1内にこうして得られ るドーピング濃度は或る温度をこえて顕著に活性となる。この様に非常によく定 められたドーピング濃度が前記第1の層内に形成され、そしてこの場合このドー ピング濃度はSiC中のボロンの固溶限度に非常に近くなり、接点層即ち接触層 と して適切とされる前記層1の低い抵抗を生じる。 勿論、本発明は前述の好ましい実施例にいずれにしても限定されないが、多く のこの修正の可能性は当技術において普通の技術をもつ者にとって明白となる。 本発明による方法がダイオードを生産するプロセスの一部としてどのように使 われるかを示したが、本発明による方法はIGBT,MOSFET,サイリスタ 、等のようなあらゆる種類の半導体デバイスの生産に使用してもよい。 本発明による方法は、既に生産された結晶性SiCの層から始まるボロン原子 でドープされた少なくとも1つの領域を有するSiCの結晶層を生産することに のみ使用されることが指摘される。勿論、結晶性SiCのこの層は幾らかの避け られないドープ剤と不純物を有するが、これは請求の範囲には記載されていない 。 全体のSiC層をまたはその一部の領域のみをボロン原子でドープすることは 可能である。 このデバイスの生産のため本発明による方法が使用されるすべての半導体層は 、SiCから作られる必要はないが、例えばこのデバイスはいわゆるヘテロ接合 (hetero‐junction)を有するデバイスであってもよい。 この定められた層は広く解釈されるべきであり、あらゆるタイプの容積部と形 状を含む。 結晶性という語は広い領域にわたる3次元の格子の十分な規則制を意味し、即 ち典型的には多結晶組織は除外される。 ボロン原子と炭素原子の注入の段階は任意の順番に、且つこれを可能にするど んな装置も利用できれば、同時にさえも実行してもよい。

Claims (1)

  1. 【特許請求の範囲】 1.ボロン原子をドープされた少なくとも1つの領域を有するSiCの結晶層 を作る方法であって、結晶性SiCの層(1)中へボロンを注入する段階a)、 およびSiC層中に注入されたボロンを電気的に活性化させるためにSiC層を 焼鈍するための加熱をおこなう段階b)を有する方法に於いて、 段階b)を実行する前にSiC層中に存在する炭素の空孔に関して過剰に炭素 割込みを形成するため、該層(1)に炭素原子を注入する段階c)を有し、該段 階c)は、段階a)の前に実行される、あるいは段階a)の後に実行される、あ るいは段階a)と同時に実行されることを特徴とする上記方法。 2.請求項1による方法に於いて、段階c)において注入される炭素の量は、 段階b)の焼鈍中に、SiC層の領域におけるシリコン原子のための位置へ段階 a)において注入されるボロンの大部分を向けるように選択されることを特徴と する上記方法。 3.請求項2による方法に於いて、注入されるボロンの量は、SiC層の領域 における該シリコンの位置に位置するボロンの所定の濃度を得るため、段階a) 中に制御されることを特徴とする上記方法。 4.請求項2または請求項3による方法に於いて、ボロンは、SiC領域の低 い抵抗を得るためSiC中のボロンの固溶限度に近い量において、段階a)中に 注入されることを特徴とする上記方法。 5.SiCの少なくとも1つの層を有する半導体デバイスに於いて、該層が請 求項1から4のいずれかによる方法を実行する間に作られることを特徴とする上 記方法。
JP51643598A 1996-10-03 1997-09-25 SiC層中にボロンをドープされた領域を生成する方法 Expired - Lifetime JP4141505B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
SE9603608-2 1996-10-03
SE9603608A SE9603608D0 (sv) 1996-10-03 1996-10-03 A method for producing a region doped with boron in a SiC-layer
US08/735,389 US6703294B1 (en) 1996-10-03 1996-10-21 Method for producing a region doped with boron in a SiC-layer
PCT/SE1997/001615 WO1998014645A1 (en) 1996-10-03 1997-09-25 A METHOD FOR PRODUCING A REGION DOPED WITH BORON IN A SiC-LAYER

Publications (2)

Publication Number Publication Date
JP2001501162A true JP2001501162A (ja) 2001-01-30
JP4141505B2 JP4141505B2 (ja) 2008-08-27

Family

ID=32473861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51643598A Expired - Lifetime JP4141505B2 (ja) 1996-10-03 1997-09-25 SiC層中にボロンをドープされた領域を生成する方法

Country Status (6)

Country Link
US (1) US6703294B1 (ja)
EP (1) EP0931187B1 (ja)
JP (1) JP4141505B2 (ja)
DE (1) DE69719527T2 (ja)
SE (1) SE9603608D0 (ja)
WO (1) WO1998014645A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind SiC結晶の質を向上させる方法およびSiC半導体素子
JP2013048247A (ja) * 2006-07-28 2013-03-07 Central Research Institute Of Electric Power Industry SiCバイポーラ型半導体素子
JP2014229708A (ja) * 2013-05-21 2014-12-08 ローム株式会社 半導体装置および半導体装置の製造方法
JP2015179781A (ja) * 2014-03-19 2015-10-08 株式会社東芝 SiCエピタキシャル基板の製造方法、半導体装置の製造方法および半導体装置
JPWO2015072210A1 (ja) * 2013-11-13 2017-03-16 三菱電機株式会社 半導体装置の製造方法、および、半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618880B1 (en) * 2004-02-19 2009-11-17 Quick Nathaniel R Apparatus and method for transformation of substrate
US8617965B1 (en) * 2004-02-19 2013-12-31 Partial Assignment to University of Central Florida Apparatus and method of forming high crystalline quality layer
US8940598B2 (en) * 2010-11-03 2015-01-27 Texas Instruments Incorporated Low temperature coefficient resistor in CMOS flow
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
WO2017053518A1 (en) * 2015-09-25 2017-03-30 The Government Of The Usa, As Represented By The Secretary Of The Navy Removal of basal plane dislocations from silicon carbide substrate surface by high temperature annealing and preserving surface morphology
US11127817B2 (en) * 2018-07-13 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device structure by implantation

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209474A (en) 1977-08-31 1980-06-24 General Electric Company Process for preparing semiconducting silicon carbide sintered body
ZA933939B (en) * 1992-06-05 1993-12-30 De Beers Ind Diamond Diamond doping
US5323022A (en) * 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US5318915A (en) * 1993-01-25 1994-06-07 North Carolina State University At Raleigh Method for forming a p-n junction in silicon carbide
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP2846477B2 (ja) 1994-12-27 1999-01-13 シーメンス アクチエンゲゼルシヤフト 炭化シリコン単結晶の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053667A (ja) * 2006-07-28 2008-03-06 Central Res Inst Of Electric Power Ind SiC結晶の質を向上させる方法およびSiC半導体素子
JP2013048247A (ja) * 2006-07-28 2013-03-07 Central Research Institute Of Electric Power Industry SiCバイポーラ型半導体素子
JP2014229708A (ja) * 2013-05-21 2014-12-08 ローム株式会社 半導体装置および半導体装置の製造方法
JPWO2015072210A1 (ja) * 2013-11-13 2017-03-16 三菱電機株式会社 半導体装置の製造方法、および、半導体装置
JP2015179781A (ja) * 2014-03-19 2015-10-08 株式会社東芝 SiCエピタキシャル基板の製造方法、半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
SE9603608D0 (sv) 1996-10-03
US6703294B1 (en) 2004-03-09
WO1998014645A1 (en) 1998-04-09
EP0931187B1 (en) 2003-03-05
DE69719527T2 (de) 2003-12-24
JP4141505B2 (ja) 2008-08-27
EP0931187A1 (en) 1999-07-28
DE69719527D1 (de) 2003-04-10

Similar Documents

Publication Publication Date Title
US5851908A (en) Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
US5441901A (en) Method for forming a carbon doped silicon semiconductor device having a narrowed bandgap characteristic
US9680034B2 (en) Manufacturing method for semiconductor device with point defect region doped with transition metal
US5318915A (en) Method for forming a p-n junction in silicon carbide
JP4335867B2 (ja) エピタキシャル析出層を備えた半導体ウェハ及び前記半導体ウェハの製造方法
EP0820636A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC
JP4141505B2 (ja) SiC層中にボロンをドープされた領域を生成する方法
JP2017063187A (ja) 半導体デバイス、シリコンウェハ、及びシリコンウェハの製造方法
US5565690A (en) Method for doping strained heterojunction semiconductor devices and structure
CN115692181A (zh) 在碳化硅(SiC)衬底上制造欧姆接触的方法
US10566198B2 (en) Doping method
JP2004356257A (ja) p型III族窒化物半導体の製造方法
US6791161B2 (en) Precision Zener diodes
CA1144285A (en) Ion implanted reverse-conducting thyristor
EP3602609B1 (en) Method for p-type doping of silicon carbide by al/be co-implantation
TWI246193B (en) Semiconductor devices using minority carrier controlling substances
JP4029466B2 (ja) 炭化けい素半導体素子の製造方法
EP0890184B1 (en) A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC
US20230125859A1 (en) Method of manufacturing a semiconductor device including ion implantation and semiconductor device
Peterström Double solid phase epitaxy of germanium‐implanted silicon on sapphire

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20031111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term