JP2003124219A - シリコンウエーハおよびエピタキシャルシリコンウエーハ - Google Patents

シリコンウエーハおよびエピタキシャルシリコンウエーハ

Info

Publication number
JP2003124219A
JP2003124219A JP2001312092A JP2001312092A JP2003124219A JP 2003124219 A JP2003124219 A JP 2003124219A JP 2001312092 A JP2001312092 A JP 2001312092A JP 2001312092 A JP2001312092 A JP 2001312092A JP 2003124219 A JP2003124219 A JP 2003124219A
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
epitaxial
arsenic
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001312092A
Other languages
English (en)
Inventor
Toshiaki Ono
敏昭 小野
Masataka Horai
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2001312092A priority Critical patent/JP2003124219A/ja
Priority to US10/245,692 priority patent/US20030104222A1/en
Publication of JP2003124219A publication Critical patent/JP2003124219A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 n型ドーパントとして砒素(As)を添加し
た、デバイス製造工程において優れたゲッタリング効果
を有するシリコンウエーハおよびエピタキシャルシリコ
ンウエーハを提供する。 【解決手段】 砒素が添加されたn型のシリコンウエー
ハであって、ウエーハの抵抗率に応じて所定濃度範囲に
窒素濃度が制御されたシリコンウエーハおよび該ウエー
ハの表面にエピタキシャル層が形成されたエピタキシャ
ルウエーハ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイスと
して使用されるシリコンウエーハおよびエピタキシャル
シリコンウエーハに関するものであって、さらに詳しく
は、n型ドーパントとして砒素(As)を添加したゲッ
タリング特性に優れるシリコンウエーハおよびエピタキ
シャルシリコンウエーハに関する。
【0002】
【従来の技術】現在、シリコン半導体デバイスの高集積
化は急速に進行しており、シリコンウエ−ハに要求され
る品質特性はますます厳しくなっている。高集積化デバ
イスにあっては、デバイスが形成されるデバイス活性領
域に結晶欠陥、あるいはドーパント以外の金属不純物が
含まれていると、リーク電流の増大などの電気的特性の
劣化を招くため、金属不純物をデバイス活性領域から離
れた場所(シンク)に捕獲させる、いわゆるゲッタリン
グ技術の採用が必要とされている。
【0003】一般的に、ボロン(B)等をドープしたp
型のシリコンウエーハは、デバイスプロセスにおいて過
飽和の格子間酸素を起因として酸素析出物や転位、積層
欠陥などの結晶欠陥が誘起されることは良く知られてお
り、デバイスプロセスの熱処理中に自然に誘起される酸
素起因の結晶欠陥によって重金属不純物をゲッタリング
させるイントリンシックゲッタリング(IG)効果が期
待できる。一方、リン(P)やアンチモン(Sb)をド
ープしたn型のシリコンウエーハは、p型のシリコンウ
エーハよりも酸素析出が抑制されることがWada氏ら
によって報告(Semiconductor Sili
con 1986,P778,H.R.Huff an
d T.Abe)されている。
【0004】近年、MOSFETや高耐圧バイポーラ用
のシリコンウエーハとして、砒素(As)を添加したn
型のシリコンウエーハにエピタキシャル層を形成したエ
ピタキシャルウエーハが使用されている。しかしなが
ら、砒素を添加したシリコンウエーハもまた、リンやア
ンチモンと同様にウエーハ内部の酸素析出量が低いた
め、その後のデバイスプロセスにおいてウエーハ内にゲ
ッタリング源となる結晶欠陥を充分に誘起することが非
常に困難であり、加えてエピタキシャル成長処理工程で
は1050〜1200℃の高温熱処理が施されることか
ら、シリコンウエーハに内在する酸素析出核が縮小、消
滅し、ウエーハ内にゲッタリング源となる結晶欠陥を充
分に誘起できない。このため、デバイスプロセスの初期
はもちろんのこと、プロセス全体にわたって金属不純物
に対して充分なIG効果を望めないという問題があっ
た。
【0005】
【発明が解決しようとする課題】本発明は、上述した問
題に鑑みなされたものであり、デバイス製造工程におい
て、汚染源である重金属のゲッタリング能力に優れた砒
素を添加したn型のシリコンウエーハ、および当該ウエ
ーハを使用したエピタキシャル層が低欠陥で重金属不純
物濃度の極めて低いエピタキシャルシリコンウエーハの
提供を目的とするものである。
【0006】
【課題を解決するための手段】近年、シリコンウエーハ
のIG能の向上を目的に、酸素析出物の成長を促進させ
る不純物をシリコン結晶内に添加する方法が検討されて
いる。例えば、特開平11−189493号では、p型
不純物であるボロンを添加したシリコン単結晶に窒素を
1×1013atoms/cm以上添加することで、
単結晶育成時に形成される酸素析出核の熱的安定性が増
大し、エピタキシャル工程での高温熱処理を受けても酸
素析出核が消滅せず、十分なゲッタリング効果が得られ
ることが示されている。
【0007】本発明者らは、砒素がシリコン単結晶の欠
陥挙動にどのような影響を明らかにするために、砒素濃
度を種々変更したシリコンウエーハについて、評価熱処
理後にどの程度の熱処理誘起欠陥(BMD:Bulk
Micro Defect)がウエーハ内部に形成され
るのかを調査した。
【0008】具体的には、抵抗率が10Ωcm〜0.0
01Ωcmとなるように砒素が添加されたシリコン融液
から、それぞれチョクラルスキー法により、初期酸素濃
度14〜16×1017atoms/cm(ASTM
F121−79)、結晶方位(100)、直径150
mmのシリコン単結晶を育成し、該シリコン単結晶から
ウエーハを切り出し鏡面研磨したサンプルウエーハを用
意した。この各サンプルウエーハに評価熱処理として2
段階熱処理(T℃/4hr+1000℃/16hr,T
=600℃,700℃,800℃,900℃)および等
温熱処理(1000℃,1100℃/16hr)を施し
た後、ウェーハを劈開してライトエッチング液により5
分間エッチングし、光学顕微鏡によりウエーハ劈開断面
のBMD密度を調査した。その結果を図1に示す。
【0009】図1から明らかなように、評価した全ての
サンプルウエーハは、砒素の添加量を変化させた以外
は、酸素濃度など全て同一育成条件で作成されたウエー
ハであることから、砒素濃度が増大し、ウエーハの抵抗
率が低下するにしたがってBMD密度が減少し酸素析出
が抑制されるていることが分かる。この現象は、先述し
たWada氏らの報告による酸素ドナーを析出核とする
モデルにより説明することができる。すなわち、酸素ド
ナーは形成される際に電子を放出するが、ドナー不純物
であるn型不純物の添加は酸素ドナーを解離する方向に
寄与しているものと考えられる。
【0010】ここで注目すべき点は、砒素を高濃度に添
加した0.005Ωcm以下の低抵抗率のシリコンウエ
ーハにあっては、抵抗率の低下にともなってBMD密度
が増大する傾向が観察されたことにある。0.005Ω
cm以下のサンプルでBMD密度が増大する理由は明ら
かではないが、高濃度にドープされた砒素がバルク中で
酸素との複合体、あるいは砒素元素の集合体を形成し、
これらが酸素析出の不均一核として作用しているものと
推測される。
【0011】本発明者らは、上記の実験結果に基づき鋭
意研究した結果、砒素を添加したn型のシリコンウエー
ハにあっては、ウエーハの抵抗率(砒素濃度)に応じて
適正な範囲で窒素を含有させることで、ゲッタリング能
力に優れたシリコンウエーハならびにエピタシャルシリ
コンウエーハとなることを知見し、本発明を完成させ
た。
【0012】本発明のウエーハは、下記の(1)〜
(6)のシリコンウエーハ及びエピタキシャルシリコン
ウエーハを発明の要旨とするものである。
【0013】(1)抵抗率が10Ωcm〜0.001Ω
cmとなるように砒素が添加され、窒素濃度が1×10
13〜1×1015atoms/cmの範囲に制御さ
れたシリコンウエーハ。
【0014】(2)抵抗率が0.1Ωcm〜0.005
Ωcmとなるように砒素が添加され、窒素濃度が1×1
14〜1×1015atoms/cmの範囲に制御
されたシリコンウエーハ。
【0015】(3)抵抗率が0.005Ωcm〜0.0
01Ωcmとなるように砒素が添加され、窒素濃度が1
×1013〜3×1014atoms/cmの範囲に
制御されたシリコンウエーハ。
【0016】(4)上記(1)〜(3)のいずれかのシ
リコンウエーハの表層部にエピタキシャル層が形成され
ていることを特徴とするエピタキシャルシリコンウエー
ハ。
【0017】(5)酸素析出物形成熱処理が施されたシ
リコンウエーハにエピタキシャル層が形成されているこ
とを特徴とする上記(4)のエピタキシャルシリコンウ
エーハ。
【0018】(6)前記酸素析出物形成熱処理として7
00℃以上900℃未満の温度で30分〜4時間の熱処
理を加えられたものであることを特徴とする上記(5)
のエピタキシャルシリコンウエーハ。
【0019】
【発明の実施の形態】本発明のシリコンウエーハ(1)
は、抵抗率が10Ωcm〜0.001Ωcmとなるよう
に砒素が添加され、窒素濃度が1×1013〜1×10
15atoms/cmの範囲に制御されたシリコンウ
エーハであることから、窒素添加によりウエーハ内部に
存在する酸素析出核が熱的に安定化し、酸素析出が促進
されるため、砒素添加による酸素析出量の低下が補正さ
れ、デバイス製造工程での熱処理を受けた場合に、高い
ゲッタリング能力を発揮するシリコンウエーハとなる。
窒素濃度が1×1013atoms/cm未満では酸
素析出物の熱的安定効果を得られず、1×1015at
oms/cmを超える場合には、シリコン単結晶育成
過程で単結晶が多結晶化し、製品歩留まりの低下をもた
らすこととなる。
【0020】本発明のシリコンウエーハ(2)は、抵抗
率が0.1Ωcm〜0.005Ωcmとなるように砒素
が高濃度に添加されたシリコンウエーハであることか
ら、図1で示したように抵抗率の低下に伴い酸素析出が
抑制される傾向があるため、これを補正するように窒素
濃度を1×1014〜1×1015atoms/cm
の高濃度範囲に制御することで、デバイス製造工程での
熱処理を受けた場合に、極めて高いゲッタリング能力を
発揮するシリコンウエーハとなる。窒素濃度が1×10
14atoms/cm未満では酸素析出物の熱的安定
効果を得られず、ウエーハ内部に1×10個/cm
以上の結晶欠陥密度を形成することができない。
【0021】本発明のシリコンウエーハ(3)は、抵抗
率が0.005Ωcm〜0.001Ωcmとなるように
砒素がより高濃度に添加されたシリコンウエーハである
ことから、図1で示したように抵抗率の低下に伴い酸素
析出が促進される傾向があるため、必要以上の窒素添加
はウエーハ表面部での酸素析出物形成を誘起してしまい
表面品質を悪化させてしまうこととなる。このため、抵
抗率が0.005Ωcm〜0.001Ωcmとなるよう
に砒素を高濃度に添加する場合には、窒素濃度を1×1
13〜3×1014atoms/cmの低濃度範囲
に制御することが必要であり、これによりデバイス製造
工程での熱処理を受けた場合に、極めて高いゲッタリン
グ能力を発揮するシリコンウエーハとなる。窒素濃度が
3×10 14atoms/cmを超える場合には、ウ
エーハ内部に1×10個/cm 以上の結晶欠陥密度
が形成されるものの、ウエーハ表面部での酸素析出物形
成が誘起され易くウエーハ表面品質が悪化することとな
る。
【0022】上述したように本発明のシリコンウエーハ
(1)〜(3)は、ウエーハ内部に熱的に安定な酸素析
出物が十分に形成されることから、このシリコンウエー
ハをエピタキシャルウエーハを製造するための基板ウエ
ーハとして使用した本発明のエピタキシャルシリコンウ
エーハ(4)は、エピタキシャル成長処理の高温熱処理
を受けてもウエーハ内部の酸素析出核が消滅せず、金属
不純物汚染のない良質のエピタキシャル層をもつゲッタ
リング特性に優れたエピタキシャルシリコンウエーハと
なる。
【0023】本発明のエピタキシャルシリコンウエーハ
(5)および(6)は、本発明のシリコンウエーハ
(1)〜(3)の何れかのウエーハを使用し、これに酸
素析出物形成熱処理を施した後、エピタキシャル層を形
成したエピタキシャルシリコンウエーハであって、極め
てゲッタリング能力に優れたエピタキシャルシリコンウ
エーハである。
【0024】上述したように本発明のシリコンウエーハ
(1)〜(3)は、窒素添加により熱的に安定な酸素析
出物がウエーハ内部に形成されるものの、サイズの小さ
な酸素析出物はエピタキシャル成長処理時の高温熱処理
によって消滅してしまう。このため、本発明のエピタキ
シャルシリコンウエーハ(5)および(6)では、エピ
タキシャル成長処理前のシリコンウエーハに酸素析出物
形成熱処理を施すことによって、サイズの小さな酸素析
出物を予めエピタキシャル成長処理時の高温熱処理で消
滅し難いサイズまで成長させておくことで、更なるゲッ
タリング能力の向上を図ることができる。
【0025】酸素析出物形成熱処理としては、700℃
以上900℃未満の温度で30分〜4時間の熱処理を施
すことが望ましい。このウエーハにエピタキシャル層を
形成した本発明のエピタキシャルシリコンウエーハ
(6)は、極めてゲッタリング能力に優れたウエーハと
なる。
【0026】酸素析出物形成熱処理時には炉からの汚染
が時折生じることがあり、ウエーハの汚染防止のため酸
化膜が保護膜として存在することは有効であり、この酸
素析出物形成熱処理は酸素と不活性ガスの混合ガス雰囲
気中で行うことが望ましい。また、この酸素析出物形成
熱処理をウエーハの鏡面研磨工程前に実施すれば、ウエ
ーハ表面上の酸化膜は鏡面研磨工程にて除去されるた
め、酸化膜を取り除くための特別な工程、例えばHFに
よる酸化膜の除去工程などが不要となる。
【0027】本発明のシリコンウエーハの酸素濃度は、
酸素濃度不足によるウエーハ強度の低下抑制および十分
なIG効果を得るために必要な酸素析出量を確保する観
点から、8×1017atoms/cm(ASTM
F121−79)以上にすることが望ましい。酸素濃度
が高すぎる場合には、ウエーハの表面層に酸素析出物が
形成され、このウエーハ表面にエピタキシャル層を形成
した場合には酸素析出物に起因した欠陥がエピタキシャ
ル層に発生してしまうことから、18×10 ato
ms/cm(ASTM F121−79)までの濃度
範囲にすることが望ましい。
【0028】本発明のシリコンウエーハを製造する方法
としては、基本的にはチョクラルスキー法(CZ法)に
より、砒素および窒素が所定範囲に調整されたシリコン
単結晶を育成し、このシリコン単結晶からウエーハを製
作することによって本発明のシリコンウエーハを得るこ
とができる。ウエーハに加工する工程、得られたウエー
ハにエピタキシャル成長処理によりエピタキシャル膜を
形成する工程などは、公知のいずれの加工工程、気相成
長法をも採用、組み合わせて適宜適用することが可能で
ある。
【0029】例えば、チョクラルスキー法によりシリコ
ン単結晶の育成に関して言えば、窒素が添加されている
ことから、特段、引き上げ速度を遅くして単結晶内に形
成されるGrown-in欠陥密度を低くするような引き上げを
実施しなくても良いし、シリコン単結晶への窒素の添加
方法としては、所定濃度の窒素を添加できるのであれば
どのような方法でもよく、原料中あるいは融液中への窒
化物の混合、窒素を添加したFZシリコン結晶や表面に
窒化珪素膜を形成させたウエーハの原料への混合、窒素
ガスあるいは窒素化合物ガス雰囲気中での単結晶引き上
げ、窒化物るつぼの使用等が挙げられる。
【0030】また、シリコンウエーハの加工に関して言
えば、シリコン単結晶をスライスしてウエーハを得るス
ライス工程、ウエーハの欠けや割れを防ぐための面取り
工程、面取りされたウエーハを平坦化するためのラッピ
ング工程、前記工程によりウエーハに発生した加工歪み
層を除去するエッチング工程、面取り部を仕上げ研磨す
る面取り部研磨工程、前記ウエーハを片面あるいは両面
研削する平面研削工程、前記ウエーハの仕上げ研磨を行
う鏡面研磨工程など種々の工程が提案されており、これ
ら工程の選択組み合わせや順序は多岐に亘るが、いずれ
の工程も適用することが可能である。
【0031】
【実施例】以下、本発明の実施例に基づき具体的に説明
するが、本発明はこれらに限定されるものではない。
【0032】〔実施例1〕砒素を添加したn型ウエーハ
における窒素添加の有効性を調査するため、砒素濃度お
よび窒素濃度を種々変更したシリコンウエーハを作成
し、評価熱処理後のウエーハ内部のBMD密度を測定し
た。
【0033】具体的には、抵抗率が0.018Ωcm〜
0.003Ωcmの範囲となるように砒素濃度を種々変
化させ、および窒素濃度を種々変化させたシリコン融液
から、それぞれチョクラルスキー法により、初期酸素濃
度11.5〜18.5×10 17atoms/cm
(ASTM F121−79)、結晶方位(10
0)、直径150mmのシリコン単結晶を育成した。そ
れぞれのシリコン単結晶からウエーハを切り出し鏡面研
磨したサンプルウエーハを作成し、各サンプルウエーハ
に評価熱処理として等温熱処理(1100℃/16h
r)を施した後、ウエーハを劈開してライトエッチング
液で5分間エッチングして、光学顕微鏡によりウエーハ
劈開断面のBMD密度を調査した。その結果を表1に示
す。
【0034】
【表1】
【0035】表1から明らかなように、0.01Ωcm
以上の抵抗率となるように砒素が添加されたウエーハで
は、窒素濃度を1×1014atoms/cm以上と
することにより、1×10個/cm以上のBMDが
形成されており、0.005Ωcm以下の抵抗率では、
窒素濃度を1×1013atoms/cm以上とする
ことにより、1×10個/cm以上のBMDが形成
されていることがわかる。
【0036】〔実施例2〕砒素を添加したn型ウエーハ
にエピタキシャル処理を行ったエピタキシャルシリコン
ウエーハおける窒素添加の有効性を調査するため、砒素
濃度および窒素濃度を種々変更したシリコンウエーハを
作成し、これにエピタキシャル成長処理を行ったエピタ
キシャルシリコンウエーハについて、評価熱処理後にバ
ルクウエーハ内部に形成されるBMD密度を測定した。
また、エピタキシャル成長処理前にバルクウエーハに酸
素析出物形成熱処理を行ったエピタキシャルシリコンウ
エーハについても、BMD密度を測定した。
【0037】具体的には、抵抗率が0.018Ωcm〜
0.003Ωcmの範囲となるように砒素添加量を種々
変化させ、窒素濃度を種々変更したシリコン融液から、
それぞれチョクラルスキー法により、初期酸素濃度8〜
18.5×1017atoms/cm(ASTM F
121−79)、結晶方位(100)、直径150mm
のシリコン単結晶を育成した。各シリコン単結晶からウ
エーハを切り出し鏡面研磨したシリコンウエーハを作成
し、気相成長法により、堆積温度1150℃で厚み約1
8μmのエピタキシャル層を成長させたエピタキシャル
シリコンウエーハを作成した。また、エピタキシャル成
長処理前の上記の各シリコンウエーハに酸素析出物形成
熱処理として、880℃、30分の熱処理を行った後、
気相成長法により、堆積温度1150℃で厚み約18μ
mのエピタキシャル層を成長させたエピタキシャルシリ
コンウエーハを作成した。次に、各エピタキシャルシリ
コンウエーハを酸素雰囲気中で1000℃、16時間の
評価熱処理を施した後、ウエーハを劈開して、ライトエ
ッチング液で5分間エッチングし、光学顕微鏡によりバ
ルクウエーハ劈開断面のBMD密度を調査した。その結
果を表2に示す。
【0038】
【表2】
【0039】表2から明らかなように、バルクウエーハ
内に窒素が全く添加されないエピタキシャルシリコンウ
エーハ(サンプル6〜10)は、抵抗率および酸素濃度
に関係なく、BMD密度が低い値であるのに対し、バル
クウエーハ内に窒素が添加されたエピタキシャルシリコ
ンウエーハ(サンプル11〜15)は、全て1×10
個/cm以上のBMDが検出され、また、バルクウエ
ーハ内に窒素が添加され、かつエピタキシャル成長処理
前に酸素析出物形成熱処理が施されたエピタキシャルシ
リコンウエーハ(サンプル16〜20)は、全て1×1
個/cm以上のBMDが確保されていることが分
かる。
【0040】
【本発明の効果】本発明のシリコンウエーハによれば、
砒素が高濃度に添加されたn型のシリコンウエーハであ
るにも係わらず、デバイス製造工程において酸素析出物
密度を確保することができ、十分なゲッタリング効果を
発揮することができる。しかも、このシリコンウエーハ
にエピタキシャル層を形成した本発明のエピタキシャル
シリコンウエーハによれば、エピタキシャル成長処理が
施されているにも係わらず、デバイス製造工程において
酸素析出物密度を確保することができ、十分なゲッタリ
ング効果を発揮することができる。
【図面の簡単な説明】
【図1】抵抗率を種々変更した砒素添加シリコンウエー
ハ中のBMD密度を示す図である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G077 AA02 AA03 BA04 CF10 DB01 EB01 FE20 5F045 AB02 AD15 AF03 BB12

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 抵抗率が10Ωcm〜0.001Ωcm
    となるように砒素が添加され、窒素濃度が1×1013
    〜1×1015atoms/cmの範囲に制御された
    シリコンウエーハ。
  2. 【請求項2】 抵抗率が0.1Ωcm〜0.005Ωc
    mとなるように砒素が添加され、窒素濃度が1×10
    14〜1×1015atoms/cmの範囲に制御さ
    れたシリコンウエーハ。
  3. 【請求項3】 抵抗率が0.005Ωcm〜0.001
    Ωcmとなるように砒素が添加され、窒素濃度が1×1
    13〜3×1014atoms/cmの範囲に制御
    されたシリコンウエーハ。
  4. 【請求項4】 請求項1ないし請求項3のいずれか1項
    に記載のシリコンウエーハの表層部にエピタキシャル層
    が形成されていることを特徴とするエピタキシャルシリ
    コンウエーハ。
  5. 【請求項5】 酸素析出物形成熱処理が施されたシリコ
    ンウエーハにエピタキシャル層が形成されていることを
    特徴とする請求項4記載のエピタキシャルシリコンウエ
    ーハ。
  6. 【請求項6】 前記酸素析出物形成熱処理として700
    ℃以上900℃未満の温度で30分〜4時間の熱処理を
    加えられたものであることを特徴とする請求項5記載の
    エピタキシャルシリコンウエーハ。
JP2001312092A 2001-10-10 2001-10-10 シリコンウエーハおよびエピタキシャルシリコンウエーハ Pending JP2003124219A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001312092A JP2003124219A (ja) 2001-10-10 2001-10-10 シリコンウエーハおよびエピタキシャルシリコンウエーハ
US10/245,692 US20030104222A1 (en) 2001-10-10 2002-09-18 Silicon wafer and epitaxial silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001312092A JP2003124219A (ja) 2001-10-10 2001-10-10 シリコンウエーハおよびエピタキシャルシリコンウエーハ

Publications (1)

Publication Number Publication Date
JP2003124219A true JP2003124219A (ja) 2003-04-25

Family

ID=19130804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001312092A Pending JP2003124219A (ja) 2001-10-10 2001-10-10 シリコンウエーハおよびエピタキシャルシリコンウエーハ

Country Status (2)

Country Link
US (1) US20030104222A1 (ja)
JP (1) JP2003124219A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066532A (ja) * 2004-08-25 2006-03-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006179592A (ja) * 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法
US7341787B2 (en) 2004-01-29 2008-03-11 Siltronic Ag Process for producing highly doped semiconductor wafers, and dislocation-free highly doped semiconductor wafers
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
WO2011021349A1 (ja) * 2009-08-19 2011-02-24 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US9074298B2 (en) 2008-08-18 2015-07-07 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN110998789A (zh) * 2017-08-04 2020-04-10 硅电子股份公司 单晶硅的半导体晶片和制造半导体晶片的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050104156A1 (en) * 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
JP4442892B2 (ja) * 2004-03-29 2010-03-31 コバレントマテリアル株式会社 シリコン単結晶引上げ用砒素ドーパントの製造方法
KR100647252B1 (ko) * 2004-12-31 2006-11-23 주식회사 실트론 에피택셜 웨이퍼 및 이의 제조 방법
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP5029234B2 (ja) * 2006-09-06 2012-09-19 株式会社Sumco エピタキシャルウェーハの製造方法
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP2010251407A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置およびその製造方法
JP6035982B2 (ja) * 2012-08-09 2016-11-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20200002839A1 (en) * 2018-06-28 2020-01-02 Global Wafers Co., Ltd. Monitoring a moving average of the ingot neck pull rate to control the quality of the neck for ingot growth
US20200002838A1 (en) * 2018-06-28 2020-01-02 Global Wafers Co., Ltd. Methods for producing a silicon ingot that involve monitoring a moving average of the ingot neck pull rate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4696701A (en) * 1986-11-12 1987-09-29 Motorola, Inc. Epitaxial front seal for a wafer
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6059875A (en) * 1999-01-11 2000-05-09 Seh America, Inc. Method of effecting nitrogen doping in Czochralski grown silicon crystal
US6312517B1 (en) * 2000-05-11 2001-11-06 Memc Electronic Materials, Inc. Multi-stage arsenic doping process to achieve low resistivity in silicon crystal grown by czochralski method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341787B2 (en) 2004-01-29 2008-03-11 Siltronic Ag Process for producing highly doped semiconductor wafers, and dislocation-free highly doped semiconductor wafers
JP4711167B2 (ja) * 2004-08-25 2011-06-29 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2006066532A (ja) * 2004-08-25 2006-03-09 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2006179592A (ja) * 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法
US9074298B2 (en) 2008-08-18 2015-07-07 Sumco Techxiv Corporation Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot
JP2010087327A (ja) * 2008-10-01 2010-04-15 Shin Etsu Handotai Co Ltd シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
JP2011044505A (ja) * 2009-08-19 2011-03-03 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
CN102498545A (zh) * 2009-08-19 2012-06-13 信越半导体股份有限公司 外延硅晶片的制造方法
WO2011021349A1 (ja) * 2009-08-19 2011-02-24 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
WO2013121696A1 (ja) * 2012-02-14 2013-08-22 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2013168415A (ja) * 2012-02-14 2013-08-29 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP2015130397A (ja) * 2014-01-07 2015-07-16 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN110998789A (zh) * 2017-08-04 2020-04-10 硅电子股份公司 单晶硅的半导体晶片和制造半导体晶片的方法
CN110998789B (zh) * 2017-08-04 2023-07-07 硅电子股份公司 单晶硅的半导体晶片和制造半导体晶片的方法

Also Published As

Publication number Publication date
US20030104222A1 (en) 2003-06-05

Similar Documents

Publication Publication Date Title
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
KR100786881B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR100622622B1 (ko) 에피텍셜 실리콘 단결정 웨이퍼의 제조 방법 및 에피텍셜 실리콘단결정 웨이퍼
JP3626364B2 (ja) エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ
JP6289621B2 (ja) チョクラルスキ法で成長したインゴットからスライスされた高ドープシリコンウエハ中の酸素析出
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
JP2000272995A (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP2008311418A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR102279113B1 (ko) 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
JP2003086596A (ja) シリコン半導体基板およびその製造方法
JPH10223641A (ja) 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
KR102318313B1 (ko) 단결정질 실리콘의 반도체 웨이퍼 및 반도체 웨이퍼를 제조하는 방법
JP2003286094A (ja) 半導体シリコン基板の製造方法
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP2010016169A (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
CN115135817B (zh) 半导体硅晶片的制造方法
JP2000077418A (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法