JP2003286094A - 半導体シリコン基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＢＭＤの結晶軸方向における不均一を抑制
し、エピタキシャル層近傍にＢＭＤ等の欠陥を形成する
ことなく、安価でＩＧ能力に優れたシリコンウェーハを
提供。 【解決手段】 ＣＺ法又はＭＣＺ法にて単結晶シリコン
を引き上げる際に、所定のカーボンを添加し、かつ引き
上げ速度を所定の範囲で高速化することにより、育成し
た単結晶シリコンより切り出したシリコンウェーハのＢ
ＭＤ密度が、結晶部位に関係なく、均一で安定して現
れ、その後施されるＩＧ処理など効果が単結晶のトップ
〜ボトムにかかわらず均等に得られ、基板表面近傍のＢ
ＭＤを収縮・溶解を容易にして、エピタキシャル成長に
より形成したエピタキシャル膜を形成した場合でも、表
面及び近傍に欠陥の無いエピタキシャルシリコンウェー
ハを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＵＬＳＩやＬＳ
Ｉ等の高集積デバイスの製造に使用する半導体シリコン
基板の製造方法の改良に関し、不純物としてカーボンを
導入してＣＺ（チョクラルスキー）法又はＭＣＺ（マグ
ネティックチョクラルスキー）にて特定の引き上げ速度
で育成された単結晶シリコンより切り出したシリコンウ
ェーハであり、酸素析出能が前記単結晶の軸方向に依ら
ず均一化され、例えばデバイスでの熱処理を含むその後
の熱処理において、いずれの単結晶位置から切り出され
たウェーハであってもＩＧ能力が必要十分なＢＭＤ（Ｂ
ｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）密度を有すると同
時に、エピタキシヤル膜を成膜した場合も表面欠陥が少
なく必要十分なＩＧ能力を有する半導体シリコン基板の
製造方法に関する。

【０００２】

【従来の技術】通常、半導体デバイスを作成するシリコ
ンウェーハ表面には、単結晶インゴット成長時に導入さ
れるＣＯＰを含むＧｒｏｗｎ‐ｉｎ欠陥（以下同様）や
微少な酸素析出物が存在している。

【０００３】半導体デバイスの微細化が進むに従い、シ
リコン基板表面に存在するＧｒｏｗｎ‐ｉｎ欠陥、特に
ＣＯＰや酸素析出物が、デバイスの歩留を低下させる要
因であることが明らかになってきた。このような問題点
を解決する手段として、下記の種々の提案がなされてい
る。

【０００４】（１）低ＣＯＰ結晶育成法又はＣＯＰ‐ｆ
ｒｅｅ結晶育成法が提案されている。すなわち、引き上
げ速度（成長速度）Ｖと固液界面での成長軸方向の温度
勾配Ｇとの比Ｖ／Ｇをある臨界値以下に制御することに
より、Ｇｒｏｗｎ‐ｉｎ欠陥が少ないかあるいは無い結
晶を育成する方法が、特開平７‐２５７９９１、特開平
８‐１２４９８、特開平８−３８０３１６等に示され、
また論文（日本結晶成長学会誌Ｖｏｌ．２５，Ｐ２０
７）に報告されている。

【０００５】（２）高温熱処理（１１５０℃以上の水素
やＡｒガス雰囲気下での熱処理）が提案されている。シ
リコンウェーハを水素雰囲気にて１２００℃×１時間程
度、処理する方法及び効果を示す文献が種々公開されて
いる。この高温水素熱処理の効果は、Ｇｒｏｗｎ‐ｉｎ
欠陥や酸素析出核のＳｉ‐Ｏ結合を水素の還元作用で解
離・分解するものと考えられている。｛Ｐｒｏｃ．２０
ｔｈ Ｓｙｍｐ．ＯｎＵＬＳＩ Ｕｌｔｒａ Ｃｌｅａ
ｎ Ｔｅｃｈｎｏｌｏｇｙ １０２‐１０９（１９９
３）．Ｔｈｅ Ｄｅｇｒａｄａｔｉｏｎ ｏｆ Ｅｌｅ
ｃｔｒｏｎｉｃＤｅｖｉｃｅｓ ｄｕｅ ｔｏ Ｄｅｖ
ｉｃｅ Ｏｐｅｒａｔｉｏｎ ａｓｗｅｌｌ ａｓ Ｃ
ｒｙｓｔａｌｌｉｎｅ ａｎｄ Ｐｒｏｃｅｓｓ‐ｉｎ
ｄｕｃｅｄ Ｄｅｆｅｃｔｓ，ｐ１０１‐１１０，Ｅｌ
ｅｃｔｒｏｃｈｅｍ． Ｓｏｃｉｅｔｙ（１９９４）｝

【０００６】（３）ＩＧ処理方法が提案されている。こ
のＩＧ（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）処
理法は、以前より種々の手法が提案されてきた。すなわ
ち、一般的なＩＧ処理法はａ．ｌ１５０〜１２００℃の
高温熱処理、ｂ．５００〜８００℃の低温多段階熱処
理、ｃ．９００〜１０００℃の中温熱処理の３段階又は
上記のａ．及びｂ．の２段階で実施されてきた。（「超
ＬＳＩプロセス制御工学」津屋英樹 Ｐ２０３‐２１９
丸善株式会社 １９９５）

【０００７】また、ＩＧ処理を施す対象は、エピタキシ
ャル前の状態を含めたシリコンウェーハとエピタキシャ
ル成長後のシリコンウェーハとに大別される。エピタキ
シャル成長後のシリコン基板にＩＧ処理を施す方法で
は、エピタキシャル層に酸素が拡散してデバイスの熱処
理プロセスにて欠陥を発生してしまう可能性がある。さ
らに、基板やエピタキシャル層のドーパント不純物が拡
散してエピタキシャル層の膜厚、比抵抗及び遷移領域等
の特性を換えてしまうことと、エピタキシャル成長後の
熱処理によりシリコン基板表面にパーティクルを付着さ
せて歩留が低下する問題があり、一般的ではない。

【０００８】ＩＧ処理をエピタキシャル成長前のシリコ
ンウェーハに施す方法には、エピタキシャル成長前に下
記に示すような方法が提案されている。ｄ．６００〜８
００℃の熱処理を実施する１段熱処理法（特開平１‐２
９８７２６号）、ｅ．４００〜５５０℃の第１熱処理後
に、６５０〜７５０℃の第２熱処理を実施する２段階熱
処理法（特開平５‐１０２１６７号）、ｆ．８５０〜１
０００℃の第１熱処理、７００℃以下の第２熱処理、８
００〜１０００℃の第３熱処理を実施する３段階熱処理
法（特開平５‐２５９１７１号）。

【０００９】

【発明が解決しようとする課題】ところが、従来提案さ
れている方法では種々の問題がある。（１）低ＣＯＰ結
晶育成法又はＣＯＰ‐ｆｒｅｅ結晶育成法では、引き上
げ速度と結晶内の温度勾配を制御して、ＣＯＰを含むＧ
ｒｏｗｎ‐ｉｎ欠陥の形成を防止していくので、一般的
に引き上げ速度を従来より遅くする必要があり、生産性
が低下してしまう。さらに、単結晶引き上げに於いて単
結晶トップ側及びテイル側では、温度勾配と結晶引き上
げ速度を制御できないので、この部分ではＣＯＰを含む
Ｇｒｏｗｎ‐ｉｎ欠陥の形成防止ができず、使用できな
いという欠点が生じる。

【００１０】また、このような結晶を使用したシリコン
ウェーハでは、デバイス投入前の酸化膜耐圧特性、特
に、経時絶縁破壊特性（ＴＤＤＢ）は良好であるが、デ
バイスプロセスでの熱処理を経た場合には酸化膜耐圧特
性が劣化してしまう欠点がある。すなわち、シリコンウ
ェーハ表面には、引き上げ速度が遅いことにより、ＣＯ
Ｐ密度は少ないがそのサイズが大きくなり、加えて格子
間シリコンリッチな領域であるので、デバイスでの熱処
理において表面が改質され難く、酸素析出が起こり難い
ので、ゲッタリング効果が少ないためと考えられる。

【００１１】このサイズの大きなＣＯＰを有するシリコ
ンウェーハに、例えば、１２００℃×１時間の水素雰囲
気やＡｒ雰囲気の高温熱処理を行ってもＣＯＰが消滅し
難くなり、表面改質効果が十分でなく、デバイス特性に
影響がでてしまう。同様に、エピタキシャル成長処理を
行っても、エピタキシャル膜表面に欠陥が発生してしま
う。

【００１２】また、３００ｍｍ等の大口径単結晶シリコ
ンインゴットの作成においては、さらに引き上げ速度を
遅くする必要があり、生産性が低下してコストの大幅な
上昇を招いてしまうと同時に、デバイスの低温化が進む
中での表面改質効果やゲッタリング効果がデバイスプロ
セスにて十分形成できないと言う問題も生じてしまう。

【００１３】（２）高温熱処理では、例えば高温１段熱
処理は高温の非酸化雰囲気で行われており、Ｇｒｏｗｎ
‐ｉｎ欠陥や酸素析出物は表面近傍より分解・消滅して
いく。しかし、通常の結晶では、結晶成長軸方向に酸素
濃度が低くなり、引き上げ中の熱履歴が結晶部位におい
て相違するために、結晶のトップ側ではＧｒｏｗｎ‐ｉ
ｎ欠陥や酸素析出物が残留し、表面近傍に欠陥領域が発
生してしまう。

【００１４】また、単結晶のボトム側では、酸素濃度が
トップ側より低下すると同時に引き上げ中の熱処理時間
が短く、Ｇｒｏｗｎ‐ｉｎ欠陥や酸素析出物は消滅する
が、ＩＧ能力の確保に必要なＢＭＤ密度が得られないと
いう欠点が生じる。さらに、シリコンウェーハ内部に析
出するＢＭＤ密度も結晶部位に依存しており、結晶全体
では、酸素濃度及び熱履歴の差違も有り、ＩＧ効果がば
らついてしまう。

【００１５】また、上記（１）のＣＯＰが少ない結晶か
ら製造したシリコンウェーハに高温熱処理、例えば１１
５０℃以上の水素やＡｒガス雰囲気下での熱処理を施す
方法もあるが、ＣＯＰサイズが大きいため消滅し難く、
ウェーハ表面にＣＯＰが残存してしまうと同時にＢＭＤ
形成が十分でないという問題が生じていた。

【００１６】（３）ＩＧ処理方法では、一般的に、ＣＺ
法又はＭＣＺ法にて引き上げた単結晶シリコンインゴッ
トより切り出したウェーハに熱処理、例えば１０００℃
×１２時間、酸素雰囲気で熱処理した場合には、形成さ
れるＢＭＤ密度は結晶の軸方向に一定にならず、トップ
からボトム方向に少なくなっていく特性がある。

【００１７】従って、従来から提案されているＩＧ処理
方法では、シリコン基板内部に形成されるＢＭＤ密度を
一定とするべく、結晶の引き上げ長さ、酸素濃度、結晶
部位及び目標ＢＭＤ密度に応じたＩＧ処理の調整が行わ
れていた。

【００１８】すなわち、プロセス調整内容は、例えば低
温多段熱処理の投入温度と昇温時間の調整する方法、あ
るいは中温熱処理時間の調整方法にて実施されていた。
この調整には、投入されるシリコンウェーハを用いた調
整作業が必要な場合もある。

【００１９】また、エピタキシャル成長前に行うＩＧ処
理法においては、前述した１段階熱処理する方法では、
ＢＭＤが結晶軸方法に均一に形成されない傾向が特に強
く出てしまうため、ＢＭＤやＤＺ幅に結晶軸方法の依存
性が生じて、ゲッタリング作用が不十分となったり、エ
ピタキシャル膜表面に欠陥が生じてしまう問題があっ
た。

【００２０】前述した２段階熱処理方法では、ＢＭＤの
軸方法不均一性は、１段階熱処理方法より緩和される
が、第２段階の熱処理温度が不適当であるため、ゲッタ
リング作用が不十分となったり、エピタキシャル膜表面
に欠陥が生じたりしてしまう。

【００２１】前述した３段階熱処理する方法では、ＢＭ
Ｄ形成に長時間を要すると同時に、結晶の軸方法でのＢ
ＭＤ均一化にプロセス調整が必要であり、生産性やコス
トの点で不利な点が生じる。

【００２２】この発明は、ＩＧ能を付与するためのシリ
コンウェーハの製造方法における前述の問題、すなわち
ＢＭＤの結晶軸方向における不均一を抑制し、エピタキ
シャル層近傍にＢＭＤ等の欠陥を形成することなく、安
価でＩＧ能力に優れたシリコンウェーハを提供できる半
導体シリコン基板の製造方法の提案を目的としている。

【００２３】

【課題を解決するための手段】発明者は、熱処理に伴う
酸素析出能が単結晶の軸方向に依らず均一である単結晶
シリコンインゴットの製造を目的に種々検討した結果、
ＣＺ法又はＭＣＺ法にて単結晶シリコンを引き上げる際
に、故意に所定のカーボンを添加し、かつ引き上げ速度
を所定の範囲で高速化することにより、育成した単結晶
シリコンより切り出したシリコンウェーハのＢＭＤ密度
が、結晶部位に依らず、均一で安定して現れることを知
見した。

【００２４】また、発明者は、ＣＺ法又はＭＣＺ法にお
いて、カーボンを故意に添加した場合にはシリコン基板
内部のＢＭＤがより低温側で発生することを知見し、さ
らに、単結晶引き上げ速度を速くすると、単結晶中のＧ
ｒｏｗｎ‐ｉｎ欠陥のサイズが小さくなること、かかる
シリコンウェーハに８００℃以上の熱処理を行うと表面
近傍のＧｒｏｗｎ‐ｉｎ欠陥は減少するが、ウェーハ内
部にはＢＭＤが形成されやすくなることを知見した。

【００２５】通常の引き上げ速度では、基板表面近傍に
顕在化するＧｒｏｗｎ‐ｉｎ欠陥は、その後のエピタキ
シャル成長における１０００℃以上の熱処理を受けても
消滅せず、エピタキシャル層に積層欠陥を発生させた
り、デバイス工程での熱処理によりシリコンウェーハ表
面に欠陥を発生させてしまうことがある。

【００２６】しかし発明者は、前記製造方法による単結
晶シリコンを用いると、８００℃以上の熱処理を加えた
場合の基板表面近傍のＢＭＤが従来より低減すること、
並びにエピタキシャル成長後のエピタキシャル層表面の
欠陥が従来より少ないことを知見し、この発明を完成し
た。

【００２７】すなわち、この発明は、ＣＺ法又はＭＣＺ
法により、カーボンを不純物として導入し、単結晶引き
上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）が１８
０ｍｍ²／ｍｉｎ以上を満足する条件下で育成されたシ
リコン単結晶をウェーハに加工することを特徴とする半
導体シリコン基板の製造方法である。

【００２８】また、この発明は、上記構成において、ウ
ェーハに無欠陥層形成熱処理、例えば、水素ガス雰囲気
あるいは不活性ガス雰囲気中で１１５０℃以上の温度で
３０分〜４時間の熱処理を施す方法、ウェーハに酸素析
出物形成熱処理、例えば、不活性ガス雰囲気、処理温度
が８００〜１０００℃、処理時間が３０分〜２時間の処
理、あるいは、４００〜７００℃に１〜２４時間保持
し、次に８５０〜１０５０℃に３０分〜４時間保持する
二段階熱処理を施す方法、ウェーハにエピタキシャル成
膜処理する方法、を併せて提案する。

【００２９】さらに、この発明は、ＣＺ法又はＭＣＺ法
により、カーボンを不純物として導入し、単結晶引き上
げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）が１８０
ｍｍ ²／ｍｉｎ以上を満足する条件下で育成されたシリ
コン単結晶に、４５０〜６００℃の温度で１〜２４時間
の前段熱処理を施し、このシリコン単結晶より得られた
ウェーハに、８５０〜１０５０℃の温度で３０分〜４時
間の後段熱処理を施し、その後エピタキシャル成長によ
りシリコン基板表面にエピタキシャル膜を形成する半導
体シリコン基板の製造方法である。

【００３０】

【発明の実施の形態】この発明による半導体シリコン基
板の製造方法は、ＣＺ法又はＭＣＺ法で単結晶シリコン
を引き上げる際に、所定量のカーボンを導入すると同時
に、目標とするインゴット直径に応じて単結晶引き上げ
速度を、単結晶引き上げ速度（ｍｍ／ｍｉｎ）×単結晶
直径（ｍｍ）が１８０ｍｍ²／ｍｉｎ以上を満足する条
件にて育成した単結晶シリコンを出発材料とすることを
特徴としている。

【００３１】この発明は、目標とするインゴット直径に
応じて単結晶引き上げ速度を所定条件に設定した単結晶
を出発材料とすることにより、切り出された後に施され
るＩＧ処理などで問題となる、単結晶のトップ〜ボトム
におけるＢＭＤ形成速度や密度の差違をなくすと同時
に、基板表面近傍のＢＭＤを収縮・溶解を容易にして、
エピタキシャル成長により形成したエピタキシャル膜を
形成した場合でも、表面及び近傍に欠陥の無いエピタキ
シャルシリコンウェーハを得ることができる。

【００３２】この発明において、ＣＺ法又はＭＣＺ法
は、公知の結晶成分溶融液に浸した種結晶の所定面に単
結晶を育成させるチョクラルスキー法並びにその装置を
採用することが可能であり、種々制御を併用した構成
や、交流磁界を作用させる構成、磁場中引上げを行うＭ
ＣＺ法等、いずれの構成からなる方法、装置も採用する
ことができる。

【００３３】この発明において、ＣＺ法又はＭＣＺ法の
育成時に抵抗率調整ために導入するボロン、リン、砒素
等のドーパント剤以外に、不純物としてカーボンを導入
する。導入する炭素濃度の範囲は引き上げ単結晶のトッ
プ側で１〜１０×１０¹⁷ａｔｏｍｓ／ｃｃとなるように
導入することが好ましい。

【００３４】炭素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｃ未
満では、単結晶成長方向にＢＭＤ核を均一に形成する効
果が期待できず、また１０×１０¹⁷ａｔｏｍｓ／ｃｃを
越えると、シリコン中の固溶度内ではあるが、単結晶育
成時の単結晶化率が悪化し、結晶歩留が低下してコスト
アップとなる。さらに好ましい炭素濃度の範囲は、１〜
８×１０¹⁷ａｔｏｍｓ／ｃｃである。

【００３５】この発明において、酸素濃度の範囲は９〜
１７×１０¹⁷ａｔｏｍｓ／ｃｃ（ｏｌｄ ＡＳＴＭ）と
することが望ましい。酸素濃度が９×１０¹⁷ａｔｏｍｓ
／ｃｃ未満では必要なＢＭＤ密度を得るのに時間を要
し、１７×１０¹⁷ａｔｏｍｓ／ｃｃを越えると基板表面
にＢＭＤが残存してエピタキシャル層に欠陥を発生させ
てしまう。さらに好ましい酸素濃度範囲は１０〜１６×
１０¹⁷ａｔｏｍｓ／ｃｃである。

【００３６】この発明の特徴である、引き上げ速度（ｍ
ｍ／ｍｉｎ）×単結晶直径（ｍｍ）の単結晶化条件は、
１８０ｍｍ²／ｍｉｎ以上が望ましい。この単結晶化条
件の上限は、育成する単結晶インゴット径に応じて変動
し、直径１５０ｍｍでは４００ｍｍ²／ｍｉｎ、直径２
００ｍｍの場合は４４０ｍｍ²／ｍｉｎ、直径３００ｍ
ｍの場合は５４０ｍｍ²／ｍｉｎ以下の範囲が望まし
い。なお、実際の引上げインゴット径は、ウェーハ径２
００ｍｍの場合は２００数ｍｍ等の若干大きい外径のも
のとなるが、この発明の単結晶条件はいずれの外径でも
同様であり、同様の作用効果をもたらす。

【００３７】前記単結晶化条件の上限値を超えると、単
結晶インゴットの育成が不安定となると同時に単結晶イ
ンゴットのトップ側及びボトム側での引き上げ速度制御
が困難となり、その部分の単結晶インゴットが使用でき
なくなり、歩留まり低下が生じてしまう。

【００３８】前記引き上げ速度（ｍｍ／ｍｉｎ）×単結
晶直径（ｍｍ）の単結晶化条件は、直径１５０ｍｍでは
１８０〜４００ｍｍ²／ｍｉｎ、直径２００ｍｍの場合
は１８０〜４４０ｍｍ²／ｍｉｎ、直径３００ｍｍの場
合は１８０〜５４０ｍｍ²／ｍｉｎの範囲が特に好まし
い。

【００３９】この発明において、前記単結晶条件で成長
させたシリコン単結晶より、ウェーハに加工する工程、
得られたウェーハにトリクロロシラン等を用いたエピタ
キシャル成長によりエピタキシャル膜を形成する工程な
どは、公知のいずれの加工工程、熱処理工程、気相成長
法をも採用、組み合せて適宜適用することが可能であ
る。

【００４０】例えば、単結晶インゴットをスライスして
薄円板状のウェーハを得るスライス工程、ウェーハの欠
けや割れを防ぐための面取り工程、面取りされたウェー
ハを平坦化するためのラッピング工程、前記加工により
ウェーハに発生した加工歪み層を除去するエッチング工
程、面取り部を仕上研磨する面取り部研磨工程、前記ウ
ェーハを片面あるいは両面研削する平面研削工程、前記
ウェーハを片面あるいは両面研磨する研磨工程、前記ウ
ェーハの仕上げ研磨を行う工程など種々の工程並びに装
置が提案されており、これら工程の選択組合せや順序は
多岐に渡るが、この発明方法に、後述の熱処理工程とと
もにいずれの工程も適用することが可能である。

【００４１】また、無欠陥層形成熱処理や酸素析出物形
成熱処理工程も、公知のいずれの雰囲気や処置条件の熱
処理工程であっても、この発明方法に適宜選定適用で
き、単結晶のトップ〜ボトムにおけるＢＭＤ形成速度や
密度の差違をなくしたことから、いずれの結晶位置から
切り出されたウェーハも前記熱処理による同等の効果が
得られる。

【００４２】この発明において、無欠陥層形成熱処理
は、例えば、水素ガス雰囲気あるいは不活性ガス雰囲気
中で１１５０℃以上の温度で３０分〜４時間の熱処理が
好ましい。熱処理温度が１１５０℃未満、保持時間が３
０分未満では無欠陥層形成効果が十分でなく、４時間を
超えて処理しても該効果が飽和するため好ましくない。

【００４３】この発明において、酸素析出物形成熱処理
は、例えば、不活性ガス雰囲気、処理温度が８００〜１
０００℃、処理時間が３０分〜２時間の処理が好まし
い。処理温度が８００℃未満では、ＢＭＤ析出核を結晶
成長軸方向に均一に且つ十分な密度で形成できず、１０
００℃を越えると形成効果が飽和し、処理時間が３０分
未満ではこの温度範囲内の熱処理におけるＢＭＤ核形成
が不均一となり、２時間を超えてもＢＭＤ核の形成にあ
まり変化がない。

【００４４】この発明において、酸素析出物形成熱処理
は、４００〜７００℃に１〜２４時間保持し、次に８５
０〜１０５０℃に３０分〜４時間保持する二段階熱処理
が好ましい。前段熱処理は、処理温度が４５０℃未満で
は、ＢＭＤ析出核を結晶成長軸方向に均一に且つ十分な
密度で形成するのに非常に時間を要し、生産性が大きく
低下するために好ましくなく、７００℃を越えると、酸
素析出核が成長して、基板表面近傍まで形成され、後段
熱処理及びエピタキシャル成長にて収縮・消滅しなくな
り、基板表面に欠陥が顕在化してしまうため、４００〜
７００℃に保持する。

【００４５】前段熱処理は、処理時間が１時間未満で
は、この温度範囲内の熱処理におけるＢＭＤ核形成が不
均一となり、その後形成されるＢＭＤ密度にばらつきが
生じるため好ましくなく、２４時間を超えてもＢＭＤ核
の形成にあまり変化が無く、生産性の低下を招くので１
〜２４時間の保持時間とする。

【００４６】後段の熱処理は、処理温度が８５０℃未満
では、基板表面近傍のＢＭＤ消滅効果が少ないと同時に
酸素起因の析出が生じてしまう、１０５０℃を越えると
基板内部に形成されたＢＭＤ核が成長前に消滅して、サ
イズの大きなＢＭＤが形成されてエピタキシャル層に積
層欠陥等の欠陥を発生させてしまうため、８５０〜１０
５０℃の温度に保持する。

【００４７】また、後段の熱処理保持時間は３０分未満
では、ＢＭＤの成長に不十分であり、４時間を超えると
基板表面にＢＭＤが顕在化してエピタキシャル層に欠陥
が発生してしまうので、３０分〜４時間の保持時間とす
る。

【００４８】この前段の熱処理は、不活性ガス、例えば
窒素ガスあるいはアルゴンガス雰囲気で実施する。酸化
雰囲気で行うと、格子間にシリコンが注入されて酸素と
結合して安定な酸素起因欠陥を形成し、又基板表面から
酸素が拡散し、Ｇｒｏｗｎ‐ｉｎ欠陥（ＣＯＰ）に結合
して安定化させるため、後段の熱処理やエピタキシャル
成長の熱処理を受けても、表面近傍に形成された欠陥は
消滅せず、エピタキシャル層に欠陥を形成してしまう。
後段の熱処理は、酸素又は不活性ガスの各々単独又は混
合雰囲気で実施されるが、上述した観点から、窒素ガス
又はアルゴン雰囲気で実施する事が特に望ましい。

【００４９】この発明において、上述の前段の熱処理
は、単結晶シリコンインゴット状態で実施してもよい。
すなわち、ＣＺ法により成長した単結晶シリコンインゴ
ットに、４５０〜７００℃の温度で１〜２４時間の前段
熱処理を施しても、シリコン基板状態で同じ熱処理をす
る場合と同様のＢＭＤ核形成効果が得られ、その後単結
晶インゴットを基板に加工して８５０〜１０５０℃の温
度で３０分〜４時間の熱処理を施し、その後エピタキシ
ャル成長によりシリコン基板表面にエピタキシャル膜を
形成することで、ＩＧ能に優れたエピタキシャル半導体
シリコン基板を製造することができる。

【００５０】

【実施例】実施例１ ＣＺ法にて、結晶のトップにて１．５×１０¹⁷ａｔｏｍ
ｓ／ｃｃ濃度となるようにカーボンドーブし、引き上げ
速度を種々変更して、直径が１５０ｍｍ、２００ｍｍ、
３００ｍｍ（インゴット外周研削後の値）の３種のカー
ボンドーブ有り単結晶シリコンインゴットを作成した。
同様に、結晶のトップにてカーボン濃度が０．１×１０
¹⁷ａｔｏｍｓ／ｃｃ以下のカーボンドーブ無し単結晶シ
リコンインゴットを作成した。各単結晶シリコンインゴ
ットの他の育成条件は、何れもＰ型（１００）結晶、抵
抗率１０〜５Ω・ｃｍ、酸素濃度１１〜１３×１０¹⁷ａ
ｔｏｍｓ／ｃｍ³（ｏｌｄ ＡＳＴＭ）とした。

【００５１】次に、各単結晶インゴットの直胴部トップ
より１００ｍｍ、５００ｍｍ、９００ｍｍの３カ所より
スライス、ラッピング、エッチング、鏡面研磨加工を行
ってウェーハに加工しサンプルウェーハを作成した。

【００５２】各単結晶インゴット中の軸方向の酸素析出
能を調べるため、各サンプルウェーハに酸素析出物評価
熱処理として等温熱処理（１１００℃／１６ｈｒ）を施
した後、ウェーハを劈開してライトエッチング液で５分
間エッチング処理して、光学顕微鏡によりウェーハ劈開
断面のＢＭＤ密度を調査した。カーボンドープ有り単結
晶インゴットから得られた各ウェーハのＢＭＤ密度分布
の結果を図１に示し、カーボンドープ無し単結晶インゴ
ットから得られた各ウェーハのＢＭＤ密度分布の結果を
図２に示す。なお、図１Ａ，図２Ａのグラフ中、菱形は
１００ｍｍ、四角は５００ｍｍ、三角は９００ｍｍの位
置でスライスされたサンプルの場合であり、図１Ｂ，図
１Ｃ，図２Ｂ，図２Ｃのグラフ中、菱形は５００ｍｍ、
四角は９００ｍｍ、三角は１００ｍｍの位置でスライス
されたサンプルの場合である。

【００５３】図１から明らかなように、カーボンをドー
プした単結晶から得られたウェーハにおいて、引上げ速
度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０
ｍｍ ²／ｍｉｎ以上の場合に、ＢＭＤ密度が高密度に引
上げ軸方向に均一化することが分かる。一方、図２から
明らかなように、カーボンをドーブしない単結晶から得
られたウェーハは、引上げ速度に関係なく、ＢＭＤ密度
が引上げ軸方向に均一化しないことが分かる。

【００５４】また、各サンプルウェーハ表面のパーティ
クル（ＬＰＤ：Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃ
ｔ）サイズを調査するため、レーザーパーティクルカウ
ンター（ＫＬＡ−Ｔｅｎｃｏｒ ＳＰ‐１）を用いて、
各ウェーハ表面のＬＰＤサイズ（平均粒径）を調査し
た。この評価実験結果の代表例として、直径２００ｍｍ
のサンプルウェーハを評価したときの実験結果を図３に
示す。図３Ａはカーボンをドープした単結晶から得られ
たサンプルウェーハを用いたときの結果を示し、図３Ｂ
はカーボンをドープしない単結晶から得られたサンプル
ウェーハを用いたときの結果を示す。なお、図３Ａのグ
ラフ中、菱形は１００ｍｍ、四角は５００ｍｍ、三角は
９００ｍｍの位置でスライスされたサンプルの場合であ
り、図３Ｂのグラフ中、菱形は５００ｍｍ、四角は９０
０ｍｍ、三角は１００ｍｍの位置でスライスされたサン
プルの場合である。

【００５５】図３Ａおよび図３Ｂから明らかなように、
カーボンをドープした単結晶から得られたウェーハは、
ノンドープのウェーハよりもＬＰＤサイズが縮小化する
ことが分かり、引上げ速度が０．９ｍｍ／ｍｉｎ以上、
すなわち引上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍ
ｍ）の値が１８０ｍｍ²／ｍｉｎ 以上の場合に、ＬＰ
Ｄの平均粒径が０．１μｍ以下になることが分かる。な
お、他の結晶サイズから得られたサンプルウェーハにお
いても、カーボンが添加され引上げ速度（ｍｍ／ｍｉ
ｎ）×単結晶直径（ｍｍ）の値が１８０ｍｍ²／ｍｉｎ
以上を満足する場合において、ほぼ同様の結果であっ
た。

【００５６】実施例２ 実施例１で作成した各サンプルウェーハの表面にエピタ
キシャル成長処理を実施した。具体的には、各サンプル
ウェーハをエピタキシャル成長炉内で１１５０℃で１分
間の水素ベークに続き、１１００℃でウェーハ表面に３
μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法により
形成した。

【００５７】エピタキシャル成長後の表面の積層欠陥
（ＳＦ）などの結晶欠陥密度を調査するため、エピタキ
シャル膜の表面をライトエッチング液で１μｍエッチン
グ除去した後、光学顕微鏡を用いて、エピタキシャル膜
表面の欠陥密度を測定した。この評価実験結果の代表例
として、直径２００ｍｍのサンプルウェーハを評価した
ときの実験結果を図４に示す。図４Ａはカーボンをドー
プした単結晶から得られたサンプルウェーハを用いたと
きの結果を示し、図４Ｂはカーボンをドープしない単結
晶から得られたサンプルウェーハを用いたときの結果を
示す。なお、図４Ａのグラフ中、菱形は１００ｍｍ、四
角は５００ｍｍ、三角は９００ｍｍの位置でスライスさ
れたサンプルの場合であり、図４Ｂのグラフ中、菱形は
５００ｍｍ、四角は９００ｍｍ、三角は１００ｍｍの位
置でスライスされたサンプルの場合である。

【００５８】図４Ａおよび図４Ｂから明らかなように、
カーボンをドープした単結晶から得られたウェーハの表
面にエピタキシャル膜を形成したウエーハは、エピタキ
シャル膜表面で観察される結晶欠陥密度が少なく、引上
げ速度が０．９ｍｍ／ｍｉｎ以上、すなわち引上げ速度
（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０ｍ
ｍ²／ｍｉｎ以上の場合において、より結晶欠陥密度が
低減することが分かる。なお、他の結晶サイズから得ら
れたサンプルウェーハにエピタキシャル膜を形成したサ
ンプルウェーハにおいても、カーボンがドープされ、引
上げ速度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が
１８０ｍｍ²／ｍｉｎ以上を満足する場合において、ほ
ぼ同様の結果であった。

【００５９】エピタキシャル膜表面の結晶欠陥密度が低
減した理由としては、恐らく、実施例１で説明したよう
に、カーボンがドープされ高速引き上げにより育成され
た単結晶から得られたウエーハはＬＰＤの平均粒径が微
細化していることから、この微小サイズ化したＬＰＤが
エピタキシャル成長処理における高温熱処理中に消滅し
たことによるものと考えられる。

【００６０】上記した説明から明らかなように、本発明
で規定するカーボンが所定濃度でドープされ、引上げ速
度（ｍｍ／ｍｉｎ）×単結晶直径（ｍｍ）の値が１８０
ｍｍ ²／ｍｉｎ以上の条件を満足する単結晶から切り出
されたシリコン単結晶ウェーハは、ＢＭＤ密度が高密度
に引上げ軸方向に均一化し、ＬＰＤサイズも縮小化す
る。しかもこのウェーハにエピタキシャル成長処理を施
してもエピタキシャル膜表面で観察される結晶欠陥密度
が少ないという効果を発揮する。

【００６１】次に、本発明で規定するウェーハに無欠陥
層形成熱処理および／または酸素析出物形成熱処理ある
いはこれらの熱処理後にエピタキシャル成長処理を実施
したときの実験条件および実験結果を実施例３〜８に基
づき説明する。

【００６２】実施例３ 実施例１と同条件で作成したカーボンドープした各サン
プルウェーハについて、無欠陥層形成熱処理を実施し
た。具体的には、各サンプルウェーハを水素ガス雰囲気
中で１２００℃の温度で１時間の高温熱処理する無欠陥
層形成熱処理を実施した。また、この無欠陥層形成熱処
理された各サンプルウェーハをエピタキシャル成長炉内
で１１５０℃で１分間の水素ベークに続き、１１００℃
でウェーハ表面に３μｍ厚さのシリコンエピタキシャル
膜をＣＶＤ法により形成した。

【００６３】実施例４ 実施例１と同条件で作成したカーボンドープした各サン
プルウェーハについて、酸素析出物形成熱処理を実施し
た。具体的には、各サンプルウェーハを窒素ガス雰囲気
中で９００℃の温度で１時間熱処理する酸素析出物形成
熱処理を実施した。また、この酸素析出物形成熱処理さ
れた各サンプルウェーハをエピタキシャル成長炉内で１
１５０℃で１分間の水素ベークに続き、１１００℃でウ
ェーハ表面に３μｍ厚さのシリコンエピタキシャル膜を
ＣＶＤ法により形成した。

【００６４】実施例５ 実施例１と同条件で作成したカーボンドープした各サン
プルウェーハについて、無欠陥層形成熱処理を施した
後、酸素析出物形成熱処理を実施した。具体的には、各
サンプルウェーハを５％酸素（９５％窒素）ガス雰囲気
中で１１５０℃の温度で５時間熱処理する無欠陥層形成
熱処理を施した後、窒素ガス雰囲気中で７５０℃の温度
で４時間熱処理する酸素析出物形成熱処理を実施した。
また、この酸素析出物形成熱処理された各サンプルウェ
ーハをエピタキシャル成長炉内で１１５０℃で１分間の
水素ベークに続き、１１００℃でウェーハ表面に３μｍ
厚さのシリコンエピタキシャル膜をＣＶＤ法により形成
した。

【００６５】実施例６ 実施例１と同条件で作成したカーボンドープした各サン
プルウェーハについて、二段階の酸素析出物形成熱処理
を実施した。具体的には、各サンプルウェーハを窒素ガ
ス雰囲気中で５００℃の温度で１０時間熱処理した後、
窒素ガスとアルゴンガスの混合ガス雰囲気中で９５０℃
の温度で１．５時間熱処理する酸素析出物形成熱処理を
実施した。また、この酸素析出物形成熱処理された各サ
ンプルウェーハをエピタキシャル成長炉内で１１５０℃
で１分間の水素ベークに続き、１１００℃でウェーハ表
面に３μｍ厚さのシリコンエピタキシャル膜をＣＶＤ法
により形成した。

【００６６】実施例３〜６で得られた各サンプルシリコ
ンウェーハについて、ＳＣ−１洗浄およびＳＣ−２洗浄
を行った後、酸素析出物評価熱処理として、２％酸素
（９８％窒素）ガス雰囲気にて、８００℃で３時間の熱
処理および１０００℃で１２時間の熱処理を施した後、
ウェーハを劈開してライトエッチング液で５分間エッチ
ング処理して、光学顕微鏡によりウェーハ劈開断面のＢ
ＭＤ密度および無欠陥層の幅（ＤＺ層）を調査した。ま
た、実施例３〜６で得られた各サンプルエピタキシャル
ウェーハについて、エピタキシャル膜を形成した表面を
ライトエッチング液で１μｍエッチング除去した後、光
学顕微鏡を用いてエピタキシャル膜表面の欠陥（エピ欠
陥）密度を測定した。

【００６７】その結果、実施例３および実施例５で得ら
れた各サンプルシリコンウェーハは、無欠陥層形成熱処
理が施されていることから、ウェーハ表面に２０μｍ以
上の無欠陥層が形成されており、実施例１と同等のＢＭ
Ｄ密度分布を示した。また、実施例４〜６で得られた各
サンプルシリコンウェーハは、特定のＩＧ処理が実施さ
れていることから、結晶の部位依存性がなくウェーハ内
部に１×１０⁵個／ｃｍ²レベルのＢＭＤ密度が均一に確
保されており十分なゲッタリング能力を有していること
が確認された。一方、実施例３〜６で得られた各サンプ
ルエピタキシャルウェーハは、何れもエピタキシャル膜
表面の欠陥（エピ欠陥）密度が１０個／ウェーハ以下で
あり、良好な結果を示した。

【００６８】なお、実施例６において、一段目の酸素析
出物形成熱処理を単結晶インゴットの状態で実施し、そ
の後ウェーハに加工してから二段目の酸素析出物形成熱
処理を実施しても、一段目の酸素析出物形成熱処理をウ
ェーハの状態で実施した場合と同等の効果があることが
確認された。また、本実施例では全てＰ型（１００）結
晶を用いた場合について説明したが、何らこれに限定さ
れずＮ型結晶への適用が否定されるものではない。

【００６９】

【発明の効果】この発明は、ＣＺ法又はＭＣＺ法で故意
にカーボンを添加し、引き上げ速度を所定範囲で高速側
に設定した条件で育成された単結晶シリコンインゴット
より切り出されたシリコン基板を用いることにより、Ｂ
ＭＤを顕在化させるＩＧ処理の均一性を向上させると同
時に、表面近傍の欠陥を低減できることにより、欠陥が
無く高いＩＧ能力を有するシリコンウェーハを提供でき
る。

【００７０】また、この発明は、エピタキシャル成長に
よりエピタキシャル膜を形成したシリコンウェーハにお
いても、ＩＧ効果が高く表面欠陥が少ないウェーハを提
供できる。

【００７１】さらに、この発明で得られたシリコンウェ
ーハは、ウェーハ内部に強固にＢＭＤを形成することが
可能であり、またウェーハ表面及び近傍に欠陥がないの
で、デバイスプロセス中に発生する汚染を確実にゲッタ
リングでき、またＢＭＤ密度にばらつきがないことによ
り、デバイスの信頼性を向上するだけでなく、デバイス
での歩留も飛躍的に向上させることが可能となる。

【図面の簡単な説明】

【図１】カーボンドープした結晶における、引上げ速度
とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サイ
ズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは結
晶サイズが３００ｍｍの場合を示す。

【図２】カーボンドープしない結晶における、引上げ速
度とＢＭＤ密度の関係を示すグラフであり、Ａは結晶サ
イズが１５０ｍｍ、Ｂは結晶サイズが２００ｍｍ、Ｃは
結晶サイズが３００ｍｍの場合を示す。

【図３】引上げ速度とウェーハ表面のＬＰＤサイズ（平
均粒径）との関係を示すグラフであり、Ａはカーボンド
ープした結晶サイズが２００ｍｍ、Ｂはカーボンドープ
しない結晶サイズが２００ｍｍの場合を示す。

【図４】引上げ速度とエピタキシャル膜表面の欠陥密度
との関係を示すグラフであ、Ａはカーボンドープした結
晶サイズが２００ｍｍ、Ｂはカーボンドープしない結晶
サイズが２００ｍｍの場合を示す。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ＣＺ法又はＭＣＺ法により、カーボンを
   不純物として導入し、単結晶引き上げ速度（ｍｍ／ｍｉ
   ｎ）×単結晶直径（ｍｍ）が１８０ｍｍ²／ｍｉｎ以上
   を満足する条件下で育成されたシリコン単結晶をウェー
   ハに加工する半導体シリコン基板の製造方法。
2. 【請求項２】 ウェーハに無欠陥層形成熱処理を施す請
   求項１に記載の半導体シリコン基板の製造方法。
3. 【請求項３】 ウェーハに酸素析出物形成熱処理を施す
   請求項１に記載の半導体シリコン基板の製造方法。
4. 【請求項４】 ウェーハにエピタキシャル成膜処理する
   請求項１から請求項３のいずれかに記載の半導体シリコ
   ン基板の製造方法。
5. 【請求項５】 無欠陥層形成熱処理は、水素ガス雰囲気
   あるいは不活性ガス雰囲気中で１１５０℃以上の温度で
   ３０分〜４時間の熱処理である請求項２に記載の半導体
   シリコン基板の製造方法。
6. 【請求項６】 酸素析出物形成熱処理は、不活性ガス雰
   囲気、処理温度が８００〜１０００℃、処理時間が３０
   分〜２時間である請求項３に記載の半導体シリコン基板
   の製造方法。
7. 【請求項７】 酸素析出物形成熱処理は、４００〜７０
   ０℃に１〜２４時間保持し、次に８５０〜１０５０℃に
   ３０分〜４時間保持する二段階熱処理である請求項３に
   記載の半導体シリコン基板の製造方法。
8. 【請求項８】 育成されたシリコン単結晶に、４５０〜
   ６００℃の温度で１〜２４時間の前段熱処理を施す請求
   項１に記載の半導体シリコン基板の製造方法。
9. 【請求項９】 前段熱処理を施したシリコン単結晶より
   得られたウェーハに、８５０〜１０５０℃の温度で３０
   分〜４時間の後段熱処理を施し、その後エピタキシャル
   成長によりシリコン基板表面にエピタキシャル膜を形成
   する請求項８に記載の半導体シリコン基板の製造方法。