JP2010114211A - エピタキシャルシリコンウェーハの製造方法 - Google Patents
エピタキシャルシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP2010114211A JP2010114211A JP2008284541A JP2008284541A JP2010114211A JP 2010114211 A JP2010114211 A JP 2010114211A JP 2008284541 A JP2008284541 A JP 2008284541A JP 2008284541 A JP2008284541 A JP 2008284541A JP 2010114211 A JP2010114211 A JP 2010114211A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- epitaxial
- ppma
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】エピタキシャル成長用のシリコンウェーハに施すRTA熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いBMD密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
【解決手段】シリコンウェーハを準備する工程と、準備したシリコンウェーハに雰囲気ガス中でRTA熱処理を施す工程と、RTA熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、シリコンウェーハを準備する工程において、初期酸素濃度が16〜20ppmaで、炭素濃度が1ppmaより大きいシリコンウェーハを準備して、RTA熱処理工程において、1200℃未満の温度で熱処理を施すエピタキシャルシリコンウェーハの製造方法。
【選択図】図1
【解決手段】シリコンウェーハを準備する工程と、準備したシリコンウェーハに雰囲気ガス中でRTA熱処理を施す工程と、RTA熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、シリコンウェーハを準備する工程において、初期酸素濃度が16〜20ppmaで、炭素濃度が1ppmaより大きいシリコンウェーハを準備して、RTA熱処理工程において、1200℃未満の温度で熱処理を施すエピタキシャルシリコンウェーハの製造方法。
【選択図】図1
Description
本発明は、RTA熱処理を施した後にエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法に関する。
半導体素子を形成するための基板として、CZ(Czochralski)法やMCZ(Magnetic field CZ)法で成長させた単結晶で作製されたシリコンウェーハや、このシリコンウェーハの表面にエピタキシャル層を形成したエピタキシャルシリコンウェーハ、シリコンウェーハに熱処理を施したアニールウェーハ等が従来から用いられている。
特に、エピタキシャルシリコンウェーハは、半導体素子を製造する観点から見ると、基板とは異なる抵抗率を有する電気的活性層を形成することができるので、半導体素子を設計する際の自由度が大きく、また高純度の単結晶薄膜を任意の厚さに形成できる等の利点が多いため、高耐圧半導体素子や集積回路素子、固体撮像素子(CCD<Charge−Coupled Device>、CIS<CMOS Image Sensor>)等で製品に実用化されている。
しかし、エピタキシャルシリコンウェーハは通常のシリコンウェーハと比較するとIG能力が低いという問題があった。即ち、エピタキシャルシリコンウェーハは、エピタキシャル層の成長工程が1050℃〜1150℃程度の高温であり、またそのときの昇温速度も大きいことから、エピタキシャル層の成長工程で下地のシリコンウェーハ内部にある空孔等の酸素析出核が減少あるいは消滅したり、格子間Siが注入されたりするため、その後の熱処理によっても下地シリコンウェーハ内に酸素析出物(BMD:Bulk Micro Defect)が形成されにくくなり、通常の鏡面ウェーハと比較してIG能力が低下していた。
このため、従来では、エピタキシャル層成長工程の前に、エピタキシャル成長用のシリコンウェーハにRTA熱処理(RTA:Rapid Thermal Annealing)を施して、ウェーハ内部に空孔を注入してからエピタキシャル層を成長させるエピタキシャルシリコンウェーハの製造方法がある。しかし、この場合でも高密度のBMDを形成することは困難であった。
これに対して、例えば特許文献1では、1200℃以上の温度でRTA熱処理を施した後に、1170℃以下の温度でエピタキシャル層を成長させて、所望のBMD密度を得る方法が記載されている。
しかし、上記のような製造方法では、比較的高温のRTA熱処理によりシリコンウェーハにスリップが発生してしまうという問題があった。
そこで、本発明は、このような問題点に鑑みてなされたもので、エピタキシャル成長用のシリコンウェーハに施すRTA熱処理の低温化を図り、シリコンウェーハのスリップの発生を抑制すると共に、ウェーハ内部に良好な酸素析出を生じさせて、十分に高いBMD密度を有し、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる方法を提供することを目的とする。
上記目的を達成するために、本発明は、少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でRTA熱処理を施す工程と、該RTA熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、前記シリコンウェーハを準備する工程において、初期酸素濃度が16〜20ppmaで、炭素濃度が1ppmaより大きいシリコンウェーハを準備して、前記RTA熱処理工程において、1200℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法を提供する(請求項1)。
このように、炭素濃度が上記のようなシリコンウェーハであれば、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が上記のようなシリコンウェーハであれば、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。
そして、空孔注入のためのRTA熱処理を、1200℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のBMDを形成することができる。このため、本発明の製造方法によれば、BMD密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
そして、空孔注入のためのRTA熱処理を、1200℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のBMDを形成することができる。このため、本発明の製造方法によれば、BMD密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
このとき、前記RTA熱処理工程において、前記雰囲気ガスとして、窒素ガスに100ppm未満の濃度の酸素を混入させたもの、又は、窒素ガスに10ppm以上150ppm以下の濃度の水分を混入させたものを用いることが好ましい(請求項2)。
このような雰囲気ガス中でRTA熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、NH3等の有毒ガスを用いる必要がないため特別な装置を用いる必要がなく、より高密度のBMD層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
このような雰囲気ガス中でRTA熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、NH3等の有毒ガスを用いる必要がないため特別な装置を用いる必要がなく、より高密度のBMD層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
このとき、前記エピタキシャル層成長工程において、1080℃以下の温度でエピタキシャル層を成長させることができる(請求項3)。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
本発明であれば、内部に高密度のBMDを有し、スリップのない高品質のエピタキシャルシリコンウェーハを製造することができる。
従来、エピタキシャル成長用のシリコンウェーハにRTA熱処理を行って空孔を注入していたが、酸素析出が不十分であったり、スリップの発生等の問題があった。
これに対して、本発明者らは、低温の熱処理によってウェーハ内部へ空孔を注入して、BMD密度が十分に高い、例えばBMD密度が1×106(/cm2)以上で、スリップのないエピタキシャルシリコンウェーハを製造する方法について鋭意検討を重ねた。
これに対して、本発明者らは、低温の熱処理によってウェーハ内部へ空孔を注入して、BMD密度が十分に高い、例えばBMD密度が1×106(/cm2)以上で、スリップのないエピタキシャルシリコンウェーハを製造する方法について鋭意検討を重ねた。
検討の結果、エピタキシャル層の成長工程において、空孔が減少する原因として、エピタキシャル成長中の高い温度のみではなく、成長中に注入される格子間シリコンにより空孔が減少しており、この格子間シリコンによる空孔減少を防止する方法として、エピタキシャル成長用のシリコンウェーハに炭素をドープすればよいことを見出した。さらに、初期酸素濃度を調整することにより、良好に酸素析出が生じて、これらによりエピタキシャル工程後であっても十分に高いBMD密度にすることができることを見出した。
そして、スリップの発生しにくい比較的低温の1200℃未満の温度でRTA熱処理して空孔注入した場合でも、後工程のエピタキシャル層成長工程や熱処理工程後に、十分なBMD密度を有するエピタキシャルシリコンウェーハにすることができる、炭素ドープの濃度と、初期酸素濃度をさらに検討した。
そして、スリップの発生しにくい比較的低温の1200℃未満の温度でRTA熱処理して空孔注入した場合でも、後工程のエピタキシャル層成長工程や熱処理工程後に、十分なBMD密度を有するエピタキシャルシリコンウェーハにすることができる、炭素ドープの濃度と、初期酸素濃度をさらに検討した。
初期酸素濃度が14、16、18、20ppmaの4条件で、炭素濃度1ppmaより大きいものと1ppma以下のものを1200℃未満の温度でRTA熱処理して、エピタキシャル層成長、酸素析出させるための2段階熱処理後のBMD密度を測定した結果を図1に示す。なお、初期酸素濃度が20ppmaより大きい場合には、析出過多になってしまい、反りが発生する等の問題が生じ得るため、初期酸素濃度の上限は20ppma以下とした。
図1に示すように、初期酸素濃度14ppmaでは炭素濃度が高い場合でもBMD密度が不十分であり、初期酸素濃度が16〜20ppma、かつ炭素濃度が1ppmaより大きい場合には、BMD密度が1×106(/cm2)以上となることがわかった。
尚、これらのウェーハにスリップの発生は見られなかった。
図1に示すように、初期酸素濃度14ppmaでは炭素濃度が高い場合でもBMD密度が不十分であり、初期酸素濃度が16〜20ppma、かつ炭素濃度が1ppmaより大きい場合には、BMD密度が1×106(/cm2)以上となることがわかった。
尚、これらのウェーハにスリップの発生は見られなかった。
以上から、1200℃未満の温度でRTA熱処理をした場合でも、エピタキシャル成長用のシリコンウェーハの初期酸素濃度を16〜20ppma、炭素濃度を1ppmaより大きくすることにより、十分に高いBMD密度を有する、スリップのないエピタキシャルシリコンウェーハを製造することができることを見出して、本発明を完成させた。
以下、図を参照しながら、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
まず、エピタキシャル成長用のシリコンウェーハを準備するが、本発明の製造方法では、初期酸素濃度が16〜20ppmaで、炭素濃度が1ppmaより大きいシリコンウェーハを準備する。
ここで、本発明の製造方法で準備するシリコンウェーハを作製する方法としては、特に限定されず、例えばCZ(チョクラルスキー)法によって炭素をドープしたシリコン単結晶棒を育成して、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコンウェーハを作製する方法がある。
また、このような単結晶棒に炭素をドープするには、一般的な手法を用いればよい。例えば、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊(粒状のカーボン)をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び/又は炭化ケイ素繊維を用いることも可能である。
また、このような単結晶棒に炭素をドープするには、一般的な手法を用いればよい。例えば、石英ルツボ中に収容された多結晶シリコン原料の融液に種結晶を接触させ、これを回転させながらゆっくりと引き上げて所望直径のシリコン単結晶棒を育成する際に、雰囲気ガスに炭素を含んだものを使用することができるし、または高純度炭素粉末をドープ剤として原料融液に添加することもでき、さらには、炭素塊(粒状のカーボン)をあらかじめ石英ルツボ内に入れることもできる。さらにはドープ剤として炭素繊維及び/又は炭化ケイ素繊維を用いることも可能である。
この際、炭素ガス濃度あるいは導入時間や添加炭素粉末等の量を調整することによって、単結晶棒中の炭素ドープ量を制御して、炭素濃度が1ppmaより大きいシリコンウェーハを作製することができる。
また、準備するシリコンウェーハの初期酸素濃度についても、例えばチョクラルスキー法により単結晶棒を作製する際に、ルツボ回転や温度分布等の適宜条件を制御して、16〜20ppmaの初期酸素濃度とすることができる。
また、準備するシリコンウェーハの初期酸素濃度についても、例えばチョクラルスキー法により単結晶棒を作製する際に、ルツボ回転や温度分布等の適宜条件を制御して、16〜20ppmaの初期酸素濃度とすることができる。
次に、本発明の製造方法では、準備したシリコンウェーハに1200℃未満の温度でRTA熱処理を施す。
1200℃未満の温度であれば、比較的低温であるため、シリコンウェーハにスリップが発生するのを防止しながら空孔注入を行うことができる。
1200℃未満の温度であれば、比較的低温であるため、シリコンウェーハにスリップが発生するのを防止しながら空孔注入を行うことができる。
図2に本発明で使用することができるRTA用の熱処理炉の一例を示す。本発明ではエピタキシャル成長用のシリコンウェーハの条件を調整することで、所望のBMD密度にすることができるため、特別な装置等を用いる必要が無く、熱処理炉としては、実質的に従来のものと同様のものを使用できる。
熱処理炉10は、シリコンウェーハWの搬入口をふさぐための蓋15、雰囲気ガスを供給するためのガス供給口12、雰囲気ガスを排出するためのガス排出口14、シリコンウェーハWを載置するためのサセプタ13とシリコンウェーハWを加熱するランプ11を具備している。
このような熱処理炉10内にシリコンウェーハWを載置して、ガス供給口12から雰囲気ガスを流しながら、RTA熱処理を行う。
熱処理炉10は、シリコンウェーハWの搬入口をふさぐための蓋15、雰囲気ガスを供給するためのガス供給口12、雰囲気ガスを排出するためのガス排出口14、シリコンウェーハWを載置するためのサセプタ13とシリコンウェーハWを加熱するランプ11を具備している。
このような熱処理炉10内にシリコンウェーハWを載置して、ガス供給口12から雰囲気ガスを流しながら、RTA熱処理を行う。
このような本発明のRTA熱処理の温度以外の条件としては、特には限定されず、例えば、20〜50℃/secで昇温し、1〜60秒の熱処理を施した後、20〜50℃/secで降温することができる。
また、RTA熱処理の際の雰囲気ガスとしても、特には限定されず、例えば窒素ガスに100ppm未満の濃度の酸素を混入させたもの、又は、窒素ガスに10ppm以上150ppm以下の濃度の水分を混入させたものを用いることが好ましい。
このような雰囲気ガス中でRTA熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、NH3等の有毒ガスを用いないため特別な装置を用いる必要がなく、より高密度のBMD層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
なお、窒素ガスに混入させる水分濃度の調整としては、窒素ガスの露点を制御することで、比較的容易に調整できる。上記のような水分濃度範囲の場合には、窒素ガスの露点を−60℃〜−38℃に制御する。
このような雰囲気ガス中でRTA熱処理を行うことにより、比較的低温であっても効率的に空孔を注入することができ、NH3等の有毒ガスを用いないため特別な装置を用いる必要がなく、より高密度のBMD層を有するエピタキシャルシリコンウェーハを低コストで製造することができる。
なお、窒素ガスに混入させる水分濃度の調整としては、窒素ガスの露点を制御することで、比較的容易に調整できる。上記のような水分濃度範囲の場合には、窒素ガスの露点を−60℃〜−38℃に制御する。
次に、RTA熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる。
例えば、H2をキャリアガスとしてSiHCl3等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、CVD法により、エピタキシャル成長させることによって形成することができるが、このときの温度としても、特には限定されず、例えば1080℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
例えば、H2をキャリアガスとしてSiHCl3等のソースガスをチャンバー内に導入し、サセプタ上に配置したウェーハ上に、CVD法により、エピタキシャル成長させることによって形成することができるが、このときの温度としても、特には限定されず、例えば1080℃以下の温度でエピタキシャル層を成長させることができる。
このように、比較的低温でエピタキシャル成長させることにより、空孔の減少をより効果的に防止することができる。
以上のような本発明の製造方法では、炭素濃度が1ppmaより大きいシリコンウェーハを用いるため、エピタキシャル層成長時にウェーハ中に注入される格子間シリコンを炭素が捕獲して、空孔の減少を効果的に防止することができ、さらには初期酸素濃度が16〜20ppmaと比較的高い濃度のシリコンウェーハを用いるため、エピタキシャル成長中やその後の熱処理において効率的に酸素析出が生じる。また、初期酸素濃度が20ppma以下であるため、析出過多にもならず、反りや表面に欠陥が発生することを防止することができる。
従って、空孔注入のためのRTA熱処理を、1200℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のBMDを形成することができる。このため、本発明の製造方法によれば、BMD密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
従って、空孔注入のためのRTA熱処理を、1200℃未満の温度でスリップを防止しながら行った場合でも、空孔量減少の防止と、効率的な酸素析出の効果により、エピタキシャルシリコンウェーハの内部に十分な密度のBMDを形成することができる。このため、本発明の製造方法によれば、BMD密度が十分に高く、スリップのない高品質なエピタキシャルシリコンウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例、比較例)
エピタキシャル成長用のシリコンウェーハとして、初期酸素濃度が14、16、18、20ppma(JEIDA)のシリコンウェーハを、炭素濃度が1.3ppmaのもの、1.1ppmaのもの、1.0ppmaのもの、0.05ppma以下のものをそれぞれ1枚ずつ計16枚準備した。
次に、雰囲気ガスとして、水分濃度が100ppmの窒素ガスを用いて、RTA熱処理温度1190℃、熱処理時間30秒、昇温速度50℃/sec、降温速度33℃/secで、シリコンウェーハにRTA熱処理を施した。
エピタキシャル成長用のシリコンウェーハとして、初期酸素濃度が14、16、18、20ppma(JEIDA)のシリコンウェーハを、炭素濃度が1.3ppmaのもの、1.1ppmaのもの、1.0ppmaのもの、0.05ppma以下のものをそれぞれ1枚ずつ計16枚準備した。
次に、雰囲気ガスとして、水分濃度が100ppmの窒素ガスを用いて、RTA熱処理温度1190℃、熱処理時間30秒、昇温速度50℃/sec、降温速度33℃/secで、シリコンウェーハにRTA熱処理を施した。
次に、RTA熱処理を施したシリコンウェーハの表面に、1130℃の温度でエピタキシャル層を成長させてエピタキシャルシリコンウェーハを製造した。
その後、酸素析出のために2段階熱処理(800℃/4時間、1000℃/16時間)を施した。この2段階熱処理後のエピタキシャルシリコンウェーハを、へき開、エッチングしてBMD密度を測定した。
図1にBMD密度の測定結果を示す。
その後、酸素析出のために2段階熱処理(800℃/4時間、1000℃/16時間)を施した。この2段階熱処理後のエピタキシャルシリコンウェーハを、へき開、エッチングしてBMD密度を測定した。
図1にBMD密度の測定結果を示す。
図1からわかるように、初期酸素濃度が14ppmaの場合には、いずれもBMD密度が低く、初期酸素濃度が16〜20ppmaの場合には、炭素濃度が1ppmaより大きければBMD密度が1×106(/cm2)以上と、十分に高いことがわかる。また、炭素濃度が1ppm以下の場合には、いずれの初期酸素濃度条件でも所望のBMD密度を得ることはできず、初期酸素濃度が高い20ppmaであっても、表層付近では高いBMD密度となっているものの、内部では酸素析出が不十分であることがわかる。
また、炭素濃度が1.1ppmaのものであれば、初期酸素濃度が16ppma以上であれば所望のBMD密度を得ることができ、十分な酸素析出が生じていたが、炭素濃度が1.0ppmaのものは、低酸素濃度のときに所望のBMD密度を得ることができないものもあった。なお、いずれの条件のシリコンウェーハにもスリップは発生しなかった。
以上から、1200℃未満のRTA熱処理を行った場合でも、エピタキシャル成長用のシリコンウェーハの炭素濃度が1ppmaより大きいものであれば、初期酸素濃度16ppma以上で十分な酸素析出が生じることがわかった。
以上から、1200℃未満のRTA熱処理を行った場合でも、エピタキシャル成長用のシリコンウェーハの炭素濃度が1ppmaより大きいものであれば、初期酸素濃度16ppma以上で十分な酸素析出が生じることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…熱処理炉、 11…ランプ、 12…ガス供給口、
13…サセプタ、 14…ガス排出口、 15…蓋、
W…シリコンウェーハ。
13…サセプタ、 14…ガス排出口、 15…蓋、
W…シリコンウェーハ。
Claims (3)
- 少なくとも、シリコンウェーハを準備する工程と、該準備したシリコンウェーハに雰囲気ガス中でRTA熱処理を施す工程と、該RTA熱処理が施されたシリコンウェーハの表面にエピタキシャル層を成長させる工程とを有するエピタキシャルシリコンウェーハの製造方法であって、
前記シリコンウェーハを準備する工程において、初期酸素濃度が16〜20ppmaで、炭素濃度が1ppmaより大きいシリコンウェーハを準備して、前記RTA熱処理工程において、1200℃未満の温度で熱処理を施すことを特徴とするエピタキシャルシリコンウェーハの製造方法。 - 前記RTA熱処理工程において、前記雰囲気ガスとして、窒素ガスに100ppm未満の濃度の酸素を混入させたもの、又は、窒素ガスに10ppm以上150ppm以下の濃度の水分を混入させたものを用いることを特徴とする請求項1に記載のエピタキシャルシリコンウェーハの製造方法。
- 前記エピタキシャル層成長工程において、1080℃以下の温度でエピタキシャル層を成長させることを特徴とする請求項1又は請求項2に記載のエピタキシャルシリコンウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284541A JP2010114211A (ja) | 2008-11-05 | 2008-11-05 | エピタキシャルシリコンウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008284541A JP2010114211A (ja) | 2008-11-05 | 2008-11-05 | エピタキシャルシリコンウェーハの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012056632A Division JP5333620B2 (ja) | 2012-03-14 | 2012-03-14 | エピタキシャルシリコンウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010114211A true JP2010114211A (ja) | 2010-05-20 |
Family
ID=42302558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008284541A Pending JP2010114211A (ja) | 2008-11-05 | 2008-11-05 | エピタキシャルシリコンウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010114211A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014229872A (ja) * | 2013-05-27 | 2014-12-08 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハ |
CN113517191A (zh) * | 2020-04-09 | 2021-10-19 | 胜高股份有限公司 | 硅晶片及其制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100761A (ja) * | 2001-09-25 | 2003-04-04 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2003286094A (ja) * | 2002-03-27 | 2003-10-07 | Sumitomo Mitsubishi Silicon Corp | 半導体シリコン基板の製造方法 |
JP2003318114A (ja) * | 2002-04-23 | 2003-11-07 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
WO2005038899A1 (ja) * | 2003-10-21 | 2005-04-28 | Sumco Corporation | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびsoiウェーハの製造方法 |
JP2005142434A (ja) * | 2003-11-07 | 2005-06-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ |
JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
-
2008
- 2008-11-05 JP JP2008284541A patent/JP2010114211A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100761A (ja) * | 2001-09-25 | 2003-04-04 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2003286094A (ja) * | 2002-03-27 | 2003-10-07 | Sumitomo Mitsubishi Silicon Corp | 半導体シリコン基板の製造方法 |
JP2003318114A (ja) * | 2002-04-23 | 2003-11-07 | Sumitomo Mitsubishi Silicon Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
WO2005038899A1 (ja) * | 2003-10-21 | 2005-04-28 | Sumco Corporation | 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびsoiウェーハの製造方法 |
JP2005142434A (ja) * | 2003-11-07 | 2005-06-02 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ |
JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
JP2007045662A (ja) * | 2005-08-10 | 2007-02-22 | Sumco Corp | 半導体シリコンウェーハおよびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014229872A (ja) * | 2013-05-27 | 2014-12-08 | シャープ株式会社 | 窒化物半導体エピタキシャルウェハ |
CN113517191A (zh) * | 2020-04-09 | 2021-10-19 | 胜高股份有限公司 | 硅晶片及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100424872B1 (ko) | 실리콘 반도체웨이퍼 및 그 실리콘 반도체웨이퍼의 제조방법 | |
US8211228B2 (en) | Method for producing single crystal and a method for producing annealed wafer | |
JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
KR100581046B1 (ko) | 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼 | |
KR101684873B1 (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
KR20070075349A (ko) | 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법 | |
JP2004304095A (ja) | シリコンウェーハおよびその製造方法 | |
KR100853001B1 (ko) | 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼 | |
JP2008115050A (ja) | エピタキシャルウェーハの製造方法 | |
JP2019004173A (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
JP4529416B2 (ja) | シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ | |
JP3614019B2 (ja) | シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ | |
JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
KR101532154B1 (ko) | 어닐링 웨이퍼를 제조하는 방법 | |
US6238478B1 (en) | Silicon single crystal and process for producing single-crystal silicon thin film | |
WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP2007242920A (ja) | 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ | |
JP2005206391A (ja) | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 | |
JP2009170940A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
WO2010050120A1 (ja) | シリコンウェーハの製造方法 | |
JP2010114211A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP5333620B2 (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2003318114A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |