JP2007045662A - 半導体シリコンウェーハおよびその製造方法 - Google Patents
半導体シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2007045662A JP2007045662A JP2005231515A JP2005231515A JP2007045662A JP 2007045662 A JP2007045662 A JP 2007045662A JP 2005231515 A JP2005231515 A JP 2005231515A JP 2005231515 A JP2005231515 A JP 2005231515A JP 2007045662 A JP2007045662 A JP 2007045662A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- single crystal
- atoms
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】炭素添加によりOSFの形成を抑制し、酸素濃度の許容上限(濃度マージン)を高めることが可能になり、優れたゲッタリンク能力の無欠陥ウェーハを提供する。
【解決手段】CZ法により製造され、結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させることなく、かつ炭素濃度が5×1015〜1×1017atoms/cm3(ASTM F123−1981)であるシリコン単結晶から切り出されることを特徴とする半導体シリコンウェーハである。さらに、酸素濃度が10×1017〜16×1017atoms/cm3(ASTM F121−1979)であるシリコン単結晶から切り出されるのが望ましく、急速昇降温熱処理(RTA)により、ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部にBMD最大密度が1×109個/cm3以上となるピーク位置を形成することができる。
【選択図】図3
【解決手段】CZ法により製造され、結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させることなく、かつ炭素濃度が5×1015〜1×1017atoms/cm3(ASTM F123−1981)であるシリコン単結晶から切り出されることを特徴とする半導体シリコンウェーハである。さらに、酸素濃度が10×1017〜16×1017atoms/cm3(ASTM F121−1979)であるシリコン単結晶から切り出されるのが望ましく、急速昇降温熱処理(RTA)により、ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部にBMD最大密度が1×109個/cm3以上となるピーク位置を形成することができる。
【選択図】図3
Description
本発明は、結晶全面に亘りGrown−in欠陥を存在させることがない半導体シリコンウェーハおよびその製造方法に関し、さらに詳しくは、チョクラルスキー法(以下、「CZ法」という)の引上げ過程で炭素を添加することにより、リング状の酸素誘起積層欠陥(OSF:Oxidation Indused Stacking Fault)の発生を抑制するとともに、ウェーハ内部および最表面に形成される無欠陥層(DZ層:Denuded Zone)の境界面近傍の表層部での酸素析出物(BMD:Bulk Micro Defect)形成を促進することができる半導体シリコンウェーハおよび半導体シリコンウェーハの製造方法に関するものである。
近年において、半導体回路の高集積化にともない素子の微細化が促進され、その基板となるCZ法で作製されたシリコン単結晶に対する品質要求が高まっている。特に、COP(Crystal Originated Particle)、転位クラスター等のGrown−in欠陥は酸化膜耐圧特性やデバイスの特性を悪化させることから、デバイス形成領域にこれらのGrown−in欠陥が存在しない無欠陥ウェーハを作製することが重要になる。
この無欠陥ウェーハを作製する手法は大きく二つに区分され、第1の手法として、水素ガス、またはアルゴンガス雰囲気中でウェーハを高温熱処理してウェーハ表層部からGrown−in欠陥を消滅させて無欠陥層を形成するアニールウェーハによる方法があり、第2の手法として、CZ法による単結晶インゴットの育成段階においてGrown−in欠陥が存在しない完全結晶を育成し、その無欠陥領域から切り出して無欠陥ウェーハを得る方法がある。
第1の手法で得られるアニールウェーハでは、ウェーハ表層部に形成される無欠陥層厚さに20μm程度の限界があることから、ウェーハ内部まで無欠陥領域を構成することができない。このため、ウェーハ表面から深い位置まで無欠陥領域を構成することを要求される場合には、このような要求に対しては対応することができない。
第2の手法で得られる無欠陥ウェーハは、ウェーハ表面から裏面に至るまで無欠陥領域を構成できるが、CZ法による育成段階において、シリコン単結晶に取り込まれる空孔(Vacancy)型点欠陥と格子間型シリコン(Interstitial−Si)点欠陥とを適切に排除しなければならない。
すなわち、シリコン単結晶インゴット内では格子間シリコン型点欠陥が優勢な領域(以下、「I−rich領域」という)と、空孔型点欠陥が優勢な領域(以下、「V−rich領域」という)とがあり、両者の間には原子の不足や余分が少ないニュートラル(Neutral)な領域(以下、「P領域」という)が存在する。
V−rich領域とは、空孔によりシリコン原子の不足から発生するCOPが発生し易い領域であり、酸化膜耐圧を劣化させる要因となる。また、I−rich領域とは、シリコン原子が余分に存在することにより転位クラスターが発生し易い領域である。COPや転位クラスターは格子間シリコンや空孔が過飽和な状態のときに、点欠陥の凝集体として発生するものであり、多少の原子の偏りがあっても、飽和状態以下のニュートラルなP領域では発生することがない。
図1は、シリコンウェーハで観察される典型的な欠陥分布の例を模式的に示す図である。同図では、成長直後の単結晶からウェーハを切り出し、硝酸銅水溶液に浸けてCuを付着させ、熱処理後、X線トポグラフ法により微小欠陥分布の観察をおこなった結果を、模式的に示している。
このウェーハのV−rich領域には、外径の約2/3の位置にリング状OSFが現れ、そのリングの内側部分にはCOPが見出され、また、リング状OSFに接してすぐ外側には酸素析出物が現れやすい酸素析出促進領域がある。酸素析出促進領域はCOPや転位クラスターが存在しない無欠陥領域(PV領域)である。一方、I−rich領域には、前記酸素析出促進領域に接して酸素析出物が現れがたい酸素析出抑制領域があり、その外側のウェーハの周辺部には転位クラスターが発生している。酸素析出抑制領域も上記の酸素析出促進領域と同様にCOPや転位クラスターが存在しない無欠陥領域(PI領域)である。
図2は、CZ法による育成段階における引き上げ速度と結晶欠陥の発生位置との関係を模式的に説明する図である。図2に示すように、上記欠陥の発生位置は、通常、単結晶育成の際の引き上げ速度に大きく影響される。したがって、前記図1は、図2における単結晶のAにおける引き上げ軸に垂直な断面、またはその引き上げ速度で育成した単結晶のウェーハを示したものであることが分かる。
前記第2の手法により無欠陥ウェーハを得る場合に、前記図1に示した欠陥分布において、ニュートラルなP領域に相当するリング状OSFに接する酸素析出促進領域および酸素析出抑制領域を拡大できれば、COPおよび転位クラスターからなるGrown−in欠陥をなくすことができる。
例えば、特許文献1に開示された発明は、単結晶育成時の引き上げ速度をV(mm/min)、融点から1300℃までの温度範囲における引き上げ軸方向の温度勾配をG(℃/mm)とするとき結晶中心より外周から30mmまでの内部位置ではV/Gを0.20〜0.22mm2/(℃・min)とし、結晶外周に向かってはこれを漸次増加させるよう、温度勾配を制御する。
このような凝固直後の結晶内の温度分布を積極的に制御する方法の例として、特許文献2または特許文献3には、単結晶の周囲を取り囲む熱遮蔽体の寸法や位置の選定、さらには冷却用部材の使用などにより、引き上げ軸方向の結晶内温度勾配を、中心部は大きく外周部は小さくする技術の発明が提示されている。
引き上げ軸方向の結晶内温度勾配を、中心部がGc、外周部がGeとすると、通常、凝固直後の引き上げ中の単結晶は表面からの熱放散により冷却されるので、外周部が大きく中心部が小さい。すなわちGc<Geである。これに対し、上記特許文献2、3の発明では、凝固直後の単結晶の周囲を取り囲む熱遮蔽体の寸法、位置、さらには冷却用部材の使用などホットゾーンの構造の改良により、融点から1250℃近傍までの温度域において、Gc>Geとなるようにする。これは、引き上げ中単結晶の融液から立ち上がる部分近傍において、表面部はるつぼ壁面や融液面からの熱輻射により保温するようにし、単結晶の上部を熱遮蔽体や冷却部材等を用いてより強く冷却することにより中心部は熱伝達で冷却し、中心部の方を相対的に温度勾配が大きくなるようにさせる。
図3は、凝固直後の単結晶の引き上げ方向の温度勾配を改善して引き上げた場合における、引き上げ速度と結晶欠陥の発生位置との関係を模式的に示した図である。凝固直後の単結晶内の温度分布を制御することにより、図3に示すように、リング状OSFの発生領域をU字状にし、ウェーハの面内から転位クラスターが発生する領域とCOPが発生する領域を存在させないことができる。
図3に示す単結晶のBにおける引き上げ速度で育成した単結晶のウェーハでは、リング状OSF発生領域を含む酸素析出促進領域および酸素析出抑制領域の無欠陥領域のウェーハからなり、Grown−in欠陥であるCOPおよび転位クラスターを存在させない無欠陥ウェーハとなる。同様に、Cにおける引き上げ速度で育成した単結晶のウェーハでは、リング状OSF発生領域の外側の無欠陥領域からなる無欠陥ウェーハとなる。
ところが、無欠陥ウェーハであれば、ウェーハ表面から裏面に至るまで無欠陥領域で構成できるが、ウェーハ中の酸素濃度が高い場合には、デバイス製造プロセスでデバイスが形成されるウェーハ表面近傍においてOSF核が顕在化する。このため、これが要因となって、デバイスの特性が悪化することになる。
特許文献4では、ウェーハ全面の酸素濃度を24ppma未満(6.5〜12×1017atoms/cm3(ASTM F121−1979))とし、酸素析出熱処理によりリング状のOSFの潜在核は存在するが、熱酸化処理をした際にはリング状のOSFが発生せず、またウェーハ全面内にFPD(Flow Pattern Defect)および格子間転位ループが存在しないシリコンウェーハを提案している。
しかし、提案のシリコンウェーハでは、含有される酸素濃度が低いため、ウェーハに酸素析出核を形成するための低温熱処理、引き続き酸素析出核を成長させる高温熱処理を施しても、酸素析出物の形成が殆ど起こらない。このため、重金属汚染に対する十分なゲッタリング能力を発揮することができない。
さらに、無欠陥ウェーハの製造に関し、特許文献5では、無欠陥結晶ウェーハを水素ガス、アルゴンガス雰囲気中で高温熱処理して、ウェーハ内に僅かに残存するGrown−in欠陥を消滅させるシリコンウェーハの製造方法を提案している。また、特許文献6では、無欠陥結晶ウェーハを窒素含有ガス雰囲気中で高温熱処理して、シリコンウェーハ内部に空孔を導入し、内部の空孔に酸素を析出させる析出処理するシリコンウェーハの製造方法を提案している。
ところが、特許文献5、6で提案される製造方法によれば、得られたウェーハの酸素濃度が低い場合には、ウェーハ内部に酸素析出物を十分に形成させることはできない。また、ウェーハの酸素濃度が高い場合には、ウェーハ内部に酸素析出物を形成できるものの、形成される酸素析出物はウェーハ中心部から表面に向けてBMD密度が低下する分布となり、BMD最大密度のピーク位置(ウェーハ中心位置)からウェーハ表面までの距離が長くなり、ゲッタリング能力が低下することになる。
前述の通り、OSFは結晶の成長時にその核となる点欠陥が導入されており、無欠陥ウェーハをデバイス基板として採用する場合に、ウェーハ中の酸素濃度が高いと、半導体デバイスを製造する際の酸化工程等でOSFの潜在核が顕在化し、作製したデバイスのリーク電流の増加等の不良原因となり、デバイス特性を悪化させることになる。
そのため、低酸素濃度の無欠陥ウェーハを採用したとしても、初期酸素濃度が所定以上確保されていない場合には、前記特許文献4〜6で提案されるように、充分に酸素析出物を形成できないことから、ウェーハ内部にゲッタリング層を形成することができない。
本発明は、上述した無欠陥ウェーハに関する問題点に鑑みてなされたものであり、単結晶の引上げ過程において炭素を添加させることによって、結晶中に含有される酸素濃度が中酸素および高酸素レベルであっても、半導体デバイス製造工程でのOSF核の顕在化を抑制するとともに、低温プロセスにおける酸素析出作用を発揮し、ウェーハ内部での酸素析出物の形成を促進し優れたゲッタリング性能を発揮する半導体シリコンウェーハおよびその製造方法を提供することを目的としている。
デバイス構造がウェーハ最表面層に形成される傾向が進展するのにともない、益々、ウェーハ表面近傍の表層部におけるゲッタリング能力が必要となっている。このような技術傾向に対応するため、本発明者らは検討を重ねた結果、単結晶へのドープ剤として炭素を選択することにより、デバイスの低温プロセスにおいて酸素析出を促進させる効果があることに着目した。
さらに、無欠陥ウェーハを育成する条件において、引上げ過程で炭素を添加することにより、結晶中に現れるリング状OSFの形成が抑制されること、および、その結果として、OSF核の顕在化にともなって規定されていた酸素濃度の許容上限(濃度マージン)を高めることができ、中酸素濃度レベルおよび高酸素濃度レベルであってもデバイス特性を低下させることなく、無欠陥ウェーハを育成できることを知見した。
したがって、本発明の半導体シリコンウェーハは、CZ法により製造され、結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させることなく、かつ炭素濃度が5×1015〜1×1017atoms/cm3(ASTM F123−1981)であるシリコン単結晶から切り出されることを特徴としている。
さらに、本発明の半導体シリコンウェーハは、酸素濃度を10×1017〜16×1017atoms/cm3(ASTM F121−1979)とすることができる。すなわち、引上げ過程での炭素添加により、リング状OSFの形成を抑制し、さらには消滅させることができるので、従来において、リング状OSFの潜在核の顕在化によって規定される酸素濃度の許容量を高めることができ、十分に酸素析出物の形成を促進することができる。しかも、炭素はデバイスの低温プロセスにおいても酸素析出を促進させる効果があることから、低温の熱処理によっても初期のゲッタリンク能力に優れた無欠陥ウェーハの育成が可能になる。
また、本発明の半導体シリコンウェーハは、急速昇降温熱処理(RTA:Rapid Thermal Annealing)を施すことにより、ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部に酸素析出物の最大密度が1×109個/cm3以上となるピーク位置を形成させることができる。
上述したデバイス構造が最表面に形成される技術傾向に対応して、極表面近傍の表層部にゲッタリング層を形成するのが望ましい。上記RTA処理を施すことにより、ウェーハ表面に析出物を突き抜けさせることなく、ゲッタリング層を表面近傍に形成することが可能になる。このとき、シリコンウェーハが高濃度に炭素を含有していれば、ウェーハ内部のみならず、最表面に形成されるDZ層の境界面近傍の表層部にゲッタリング層を形成することができる。
本発明の半導体シリコンウェーハの製造方法では、CZ法により結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させない条件で育成し、かつ炭素濃度を5×1015〜1×1017atoms/cm3(ASTM F123−1981)として育成したシリコン単結晶から切り出すことを特徴とする。さらに、酸素濃度を10×1017〜16×1017atoms/cm3(ASTM F121−1979)として育成したシリコン単結晶から切り出すことができる。
本発明の半導体シリコンウェーハの製造方法では、シリコン単結晶から切り出した後、不活性ガス雰囲気、またはアンモニアおよび不活性ガスの混合雰囲気中で、加熱温度が800〜1200℃および加熱時間が1〜600minの条件でRTA処理を施すことができる。これにより、ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部に酸素析出物の最大密度が1×109個/cm3以上となるピーク位置を形成させることができ、一層、表面層でのゲッタリンク能力の向上を図ることができる。
さらに、本発明の半導体シリコンウェーハは、ベースウェーハとして用いてSIMOX型半導体シリコンウェーハ、または、活性層側のウェーハとして用いて貼り合わせ型のSOI半導体シリコンウェーハとすることができる。
すなわち、集積回路製造のカストマーからは、用途によりウェーハに対する様々な要求がある場合に、無欠陥ではあるがBMDが必要なウェーハとしての用途の他に、SIMOX(Separation−by−implanted−oxygen)または貼り合わせなどのSOI(Silicon−on−insulator)基板に用いる無欠陥ウェーハとしてもそれぞれ対応することができる。
本発明の半導体シリコンウェーハおよびその製造方法によれば、CZ法による引上げ過程で炭素を添加することにより、デバイスの低温プロセスにおいても酸素析出を促進させる効果があるとともに、育成結晶中に現れるリング状OSFの形成を抑制することができる。これにより、リング状OSFの形成により規定されていた酸素濃度の許容上限(濃度マージン)を高めることができ、優れたゲッタリンク能力を発揮する無欠陥ウェーハを育成できる。しかも、得られた無欠陥ウェーハにRTA処理を施すことによって、デバイス構造が形成されるウェーハ最表面層でのゲッタリンク能力の向上を図ることができる。
本発明は、CZ法の育成により結晶全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させない領域からなる無欠陥ウェーハに関するものであり、所定の炭素濃度を含有させて育成することによって、酸素濃度の許容上限(濃度マージン)を高めることが可能になり、結晶内部および表層部での酸素析出を促進できる半導体シリコンウェーハの製造する方法である。以下に、本発明を上記のように規定した理由を説明する。
本発明では、CZ法による引上げ過程で炭素を添加することが必須となる。このため、CZ法の引上げ前段階の多結晶シリコンを融解するときに純炭素を添加して、引上げ後のシリコン単結晶に含有させる炭素濃度を調整する。
含有される炭素濃度が5×1015atoms/cm3未満であると、低温熱処理における酸素析出を促進させる効果や結晶中に現れるリング状OSFの形成を抑制する効果が乏しい。一方、炭素濃度が1×1017atoms/cm3を超えると、結晶中に炭素の偏析が生ずるようになり、引上げ中に有転位化を生じる不具合がある。このため、シリコン単結晶に含有させる炭素濃度を5×1015〜1×1017atoms/cm3(ASTM F123−1981)と規定した。
この場合に、後述する実施例で示すように、高酸素レベルのシリコンウェーハであっても安定したデバイス特性を発揮させるためには、炭素濃度を1×1016〜1×1017atoms/cm3(ASTM F123−1981)とするのが望ましい。
本発明では、上記の炭素添加によりリング状OSFの形成を抑制し、さらには消滅させることができることから、酸素濃度の許容量を高めることができるが、酸素濃度が10×1017atoms/cm3未満であると、充分にウェーハ強度を確保することができずスリップが発生し易くなる。一方、酸素濃度が16×1017atoms/cm3を超えるようになると、ウェーハ表層部に酸素析出物の発生やOSFの形成が顕在化し、デバイス特性を悪化させるおそれがある。
このため、本発明が対象とする半導体ウェーハの酸素濃度を10×1017〜16×1017atoms/cm3(ASTM F121−1979)とするのが望ましい。また、後述するRTA処理において、注入した空孔の安定化には初期酸素濃度依存性があり、比較的に低酸素濃度であると注入した空孔が後の熱処理過程で消失するおそれがあるため、酸素濃度を12×1017atoms/cm3(ASTM F121−1979)以上とするのがさらに望ましい。
本発明において、CZ法により結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させない条件とは、無欠陥ウェーハを育成する引上げ条件を規定するものであり、例えば、引き上げ軸方向の結晶内温度勾配を中心部がGc、外周部がGeとした場合に、前記特許文献2、3で開示する装置構成のようなホットゾーン構造の改良により、融点から1250℃近傍までの温度域において、Gc>Geとなる引上げ条件を適用することが該当する。その結果、前記図3に示すBからCの速度範囲で引上げを行うことによって、結晶径方向の全面に亘りGrown−in欠陥を存在させない領域を構成することができる。
さらに、本発明において、COPおよび転位クラスターからなるGrown−in欠陥が存在しないとは、単結晶から切り出し表面の歪み層を取り除いて鏡面加工されたシリコンウェーハにK2、Cr2、O7と弗酸と水の混合液で表面にエッチング(Seccoエッチング)を施した後に、光学顕微鏡により観察面積とエッチング取り代との積を検査体積として観察した際に、転位クラスター(格子間シリコン型点欠陥)およびCOP(空孔型欠陥)の各凝集体の個数が検出下限値(例えば、1×103個/cm3)以下であることをいう。
本発明では、シリコン単結晶から切り出された後、不活性ガス雰囲気、またはアンモニアおよび不活性ガスの混合雰囲気中で、加熱温度が800〜1200℃および加熱時間が1〜600minの条件でRTA処理を施すことができる。不活性ガス雰囲気、またはアンモニアおよび不活性ガスの混合雰囲気中でRTA処理することにより、ウェーハ内部に空孔が注入される。
前述の通り、本発明が対象とする無欠陥ウェーハは、点欠陥の凝集体が存在しないシリコンウェーハであるので、注入される空孔を対消滅させる格子間シリコン型点欠陥がほとんどなく、酸素析出に必要な空孔が効率的に注入できる。また、空孔型点欠陥もほとんど存在しないため、RTA処理により十分な空孔密度を確保することができる。
その後のデバイスの低温プロセスにおいて熱処理を施すことにより、空孔への酸素析出が促進され、熱処理によって酸素析出核の安定化を図り、析出物の成長が行われる。すなわち、このRTA処理により、ウェーハ面内の酸素析出の均一化が充分に図れるとともに、デバイス構造が形成されるウェーハ最表面層近傍の表層部でのゲッタリンク能力を向上できる。
また、本発明が対象とする無欠陥ウェーハにおいて、ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部に酸素析出物の最大密度が1×109個/cm3以上となるピーク位置が形成されることとしているのは、表層部での酸素析出物の最大密度を確保することによって、ウェーハ最表面層でのNi、Fe等の重金属を充分にゲッタリングするためである。
集積回路の高集積化により、高速化および低電力消費化が要求され、そのためには構成される素子間の絶縁分離が重要課題になる。このような課題に対応して、SOI構造の基板が多用されるようになってきている。このSOI基板には、SIMOX型や貼り合わせ型などがあるが、本発明の半導体シリコンウェーハは、SIMOX型半導体基板のベースウェーハとして、また、貼り合わせ型のSOI半導体基板の活性層側のウェーハとして適用できる。
本発明の炭素添加した半導体シリコンウェーハが発揮する優れた効果を、下記の(実施例1)〜(実施例3)に基づいて説明する。
(実施例1)
図4に模式的に示した断面構造の装置を用いて、育成実験をおこなった。この図において、熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造であるが、るつぼに入る部分の外径が480mm、最下端における最小内径Sは270mm、半径方向の幅Wは105mmで、内面は下端部から始まる逆円錐台面とし、その垂直方向に対する傾きは21°であった。るつぼ1の内径は550mmのものを用い、熱遮蔽体7の下端の融液面からの高さHは、60mmとした。
(実施例1)
図4に模式的に示した断面構造の装置を用いて、育成実験をおこなった。この図において、熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造であるが、るつぼに入る部分の外径が480mm、最下端における最小内径Sは270mm、半径方向の幅Wは105mmで、内面は下端部から始まる逆円錐台面とし、その垂直方向に対する傾きは21°であった。るつぼ1の内径は550mmのものを用い、熱遮蔽体7の下端の融液面からの高さHは、60mmとした。
るつぼ内に高純度シリコンの多結晶を装入し、この多結晶シリコンに純炭素を添加して、装置内を減圧雰囲気とし、ヒータ2により加熱してシリコンを溶融させ、融液3とした。シードチャック5に取り付けた種結晶を融液3に浸漬し、るつぼ1および引き上げ軸4を回転させつつ引き上げを行い、結晶無転位化のためのシード絞りをおこなった後、ショルダー部を形成させ、肩変えして直胴部を形成した。
図4に示すホットゾーン構造を有する育成装置を用いて、直胴部の目標直径を200mmとし、育成中単結晶内部の軸方向温度勾配を融点から1370℃までの範囲で、中心部は3.0〜3.2℃/mm、周辺部は2.3〜2.5℃/mmとし、引き上げ速度を1mm/minから0.3mm/minに低下させながらシリコン単結晶を引き上げる引き上げ速度変更実験を行った。
育成されたシリコン単結晶中のGrown−in欠陥およびOSFリングの分布を観察するために、シリコン単結晶を引き上げ軸方向に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製してCuデコレーションを行った。具体的には、それぞれの試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃の温度にて20分程度の熱処理を施した。
その後、試片表層のCuシリサイド層を除去するために、HF/HNO3混合溶液中に浸漬し、表層数十ミクロンをエッチング除去してからX線トポグラフ法によりOSFリングの発生位置や各Grown−in欠陥領域の分布を調査した。この各Grown−in欠陥領域の分布から、COPおよび転位クラスターが発生しない引き上げ速度範囲を求めることができる。
次に、上述の引き上げ速度変更実験によって得られたCOPおよび転位クラスターが発生しない引き上げ速度範囲にてシリコン単結晶を育成した。引き上げ速度条件を変更した以外は、上述の引き上げ速度変更実験と同条件にてシリコン単結晶を育成した。
引上げられたシリコン単結晶のそれぞれの部位から供試するシリコンウェーハをスライスし、さらにラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハを得て、それらを試験No.1〜5とした。
さらに、急速昇降温(RTA)炉を用いアルゴンガスとアンモニアの混合雰囲気内で、最高到達温度が1200℃であり、加熱時間が1minで、昇温レート100℃/secおよび降温レート50℃/secのRTA処理を実施し、バルク内部に空孔を注入したウェーハを作製し、試験No.6とした。
発明例の炭素添加による効果を確認するため、比較例として、純炭素を添加することなく、融解して引上げ用のシリコン融液を形成した後、発明例と同様の育成装置を用いて、直胴部の全長に亘りCOPおよび転位クラスターを含まないシリコン単結晶を引き上げ、発明例と同じ部位から供試するシリコンウェーハをスライスし、さらにラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハを得て、それらを試験No.7〜9とした。
供試されたシリコンウェーハ(試験No.1〜9)中にGrown−in欠陥が存在しないことを確認するための調査を行った。具体的には、各ウェーハについて無攪拌状態で30分間のSecoエッチングを施し、エッチング後の表面を光学顕微鏡を用いて観察し、COPおよび転位クラスターの有無を調査した。その結果、いずれのウェーハも検出下限値(1×103個/cm3)以下であり、COPおよび転位クラスターが存在しないことを確認した。
次に、供試されたシリコンウェーハの炭素濃度および酸素濃度をフーリエ変換赤外分光(FT−IR)により測定した。また、各シリコンウェーハを酸素雰囲気下で加熱温度800℃で4時間の熱処理した後、さらに酸素雰囲気下で加熱温度1000℃で16時間の熱処理を行った。その熱処理後のシリコンウェーハをへき開し、ライト(wright)エッチング液で選択エッチングを行い、光学顕微鏡により断面観察を実施し、深さ中心部の酸素析出物(BMD:Bulk Micro Defect)の密度を計測した。炭素濃度、酸素濃度およびBMD密度の測定結果を表1に示す。
表1に示す結果から、炭素濃度が5×1015atoms/cm3(ASTM F123−1981)以上と本発明で規定する範囲内にある場合には、いずれもBMD密度は1×109/cm3以上と安定して酸素析出物の形成を促進する効果を確認することができる(試験No.1〜5)。
さらに、RTA処理を施すことによって、一層、酸素析出物の形成を促進できることを確認した(試験No.6)。
(実施例2)
次に、炭素添加によるOSF核の形成を抑制する効果を確認するため、炭素濃度を変動させるとともに、酸素濃度を低酸素レベル(10〜11×1017atoms/cm3)、中酸素レベル(12〜14×1017atoms/cm3)、および高酸素レベル(15〜16×1017atoms/cm3)に区分したシリコン単結晶を引き上げた。このとき、結晶面内にリング状OSFが現れる引上げ条件とした。
(実施例2)
次に、炭素添加によるOSF核の形成を抑制する効果を確認するため、炭素濃度を変動させるとともに、酸素濃度を低酸素レベル(10〜11×1017atoms/cm3)、中酸素レベル(12〜14×1017atoms/cm3)、および高酸素レベル(15〜16×1017atoms/cm3)に区分したシリコン単結晶を引き上げた。このとき、結晶面内にリング状OSFが現れる引上げ条件とした。
引き上げられたシリコン単結晶からシリコンウェーハを切り出し、これらウェーハをTZDB(Time zero dependence breakdown)法を用いて酸化膜耐圧評価を実施し、そのときのyield(歩留まり%)を測定した。
そのときの測定結果を酸素濃度レベル別に、低酸素レベル(10〜11×1017atoms/cm3)の結果を表2に、中酸素レベル(12〜14×1017atoms/cm3)の結果を表3に、および高酸素レベル(15〜16×1017atoms/cm3)の結果を表4にそれぞれ示した。
表2〜3に示す結果から、炭素濃度が5×1015atoms/cm3(ASTM F123−1981)以上と本発明で規定する範囲内にある場合には、低酸素レベルは当然として、中酸素レベルのシリコンウェーハにおける酸化膜耐圧を低下させないことを確認することができる。
高酸素レベルのシリコンウェーハになると、炭素濃度が5×1015atoms/cm3程度であると、酸化膜耐圧の低下傾向が観られるが、炭素濃度が1×1016atoms/cm3以上になると、何ら酸化膜耐圧を低下させることがない。
したがって、無欠陥ウェーハの育成に際し、炭素濃度を5×1015〜1×1017atoms/cm3(ASTM F123−1981)とすることにより、さらに望ましくは1×1016〜1×1017atoms/cm3(ASTM F123−1981)とすることにより、安定してデバイス特性の優れた半導体用シリコンウェーハを製造することができる。
(実施例3)
炭素濃度がDZ層の境界面近傍の表層部のゲッタリング能力に及ぼす影響を調査した。3種類の炭素濃度からなるシリコン単結晶のそれぞれの部位から供試するシリコンウェーハをスライスし、さらにラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハを得て、それらを試験No.31〜33とした。
(実施例3)
炭素濃度がDZ層の境界面近傍の表層部のゲッタリング能力に及ぼす影響を調査した。3種類の炭素濃度からなるシリコン単結晶のそれぞれの部位から供試するシリコンウェーハをスライスし、さらにラッピングし、面取り加工を施した後、化学エッチング処理によりウェーハ表面のダメージを除去して鏡面シリコンウェーハを得て、それらを試験No.31〜33とした。
得られたシリコンウェーハに、急速昇降温(RTA)炉を用いアルゴンガスとアンモニアの混合雰囲気内で、最高到達温度が1200℃であり、加熱時間が1minで、昇温レート100℃/secおよび降温レート50℃/secのRTA処理を実施し、バルク内部に空孔を注入した。
さらに、RTA処理したシリコンウェーハを酸素雰囲気下で加熱温度800℃で4時間の熱処理した後、さらに酸素雰囲気下で加熱温度1000℃で16時間の熱処理を行った。この熱処理により酸素析出物を形成した後に、シリコンウェーハをへき開し、ライト(wright)エッチング液で選択エッチングを行い、光学顕微鏡により断面観察を実施し、各シリコンウェーハのDZ層を比較した。さらに、得られたシリコンウェーハ(Wf)の中心部におけるBMD平均密度、さらにDZ層の境界層近傍における表層部のBMD最大密度および境界層からのピーク位置深さを測定し、それらの測定結果を表5に示す。
表5に示す結果から、炭素濃度を5×1015〜1×1017atoms/cm3(ASTM F123−1981)とすることにより、DZ層を確保しつつ、ウェーハ表面に析出物を突き抜けさせることなく、DZ層の境界層近傍における極表面層でBMDの最大密度を1×109個/cm3以上確保することができ、表層部でのゲッタリング能力を確保できることが分かる。
本発明の半導体シリコンウェーハおよびその製造方法によれば、CZ法による引上げ過程で炭素を添加することにより、デバイスの低温プロセスにおいても酸素析出を促進させる効果があるとともに、育成結晶中に現れるリング状OSFの形成を抑制することができる。これにより、リング状OSFの形成により規定されていた酸素濃度の許容上限(濃度マージン)を高めることができ、優れたゲッタリンク能力を発揮する無欠陥ウェーハを育成できる。しかも、得られた無欠陥ウェーハにRTA処理を施すことによって、デバイス構造が形成されるウェーハ最表面層でのゲッタリンク能力の向上を図ることができる。これにより、無欠陥ウェーハの製造方法として、広く利用することができる。
1:るつぼ、 1a:るつぼ保持容器
1b:るつぼ支持軸、 2:ヒーター
3:シリコン溶融液、 4:引き上げ軸
5:シードチャック、 6:単結晶
7:熱遮蔽体
1b:るつぼ支持軸、 2:ヒーター
3:シリコン溶融液、 4:引き上げ軸
5:シードチャック、 6:単結晶
7:熱遮蔽体
Claims (9)
- チョクラルスキー法により製造され、結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させることなく、かつ炭素濃度が5×1015〜1×1017atoms/cm3(ASTM F123−1981)であるシリコン単結晶から切り出されることを特徴とする半導体シリコンウェーハ。
- さらに、酸素濃度が10×1017〜16×1017atoms/cm3(ASTM F121−1979)であるシリコン単結晶から切り出されることを特徴とする請求項1に記載の半導体シリコンウェーハ。
- 不活性ガス雰囲気、またはアンモニアおよび不活性ガスの混合雰囲気中で、加熱温度が800〜1200℃および加熱時間が1〜600minの条件で急速昇降温熱処理(RTA)が施され、ウェーハ最表面に形成された無欠陥層(DZ層)の境界面から深さ50μmまでの表層部に酸素析出物の最大密度が1×109個/cm3以上となるピーク位置が形成されることを特徴とする請求項1または2に記載の半導体シリコンウェーハ。
- チョクラルスキー法により結晶径方向の全面に亘りCOPおよび転位クラスターからなるGrown−in欠陥を存在させない条件で育成し、かつ炭素濃度が5×1015〜1×1017atoms/cm3(ASTM F123−1981)であるシリコン単結晶から切り出すことを特徴とする半導体シリコンウェーハの製造方法。
- さらに、酸素濃度が10×1017〜16×1017atoms/cm3(ASTM F121−1979)として育成したシリコン単結晶から切り出すことを特徴とする請求項4に記載の半導体シリコンウェーハの製造方法。
- 前記シリコン単結晶から切り出した後、不活性ガス雰囲気、またはアンモニアおよび不活性ガスの混合雰囲気中で、加熱温度が800〜1200℃および加熱時間が1〜600minの条件で急速昇降温熱処理(RTA)を施すことを特徴とする請求項4または5に記載の半導体シリコンウェーハの製造方法。
- 当該ウェーハ最表面に形成されたDZ層の境界面から深さ50μmまでの表層部に酸素析出物の最大密度が1×109個/cm3以上となるピーク位置が形成されることを特徴とする請求項6に記載の半導体シリコンウェーハの製造方法。
- 請求項1〜3のいずれかに記載のシリコンウェーハをベースウェーハに用いたことを特徴とするSIMOX型半導体シリコンウェーハ。
- 請求項1〜3のいずれかに記載のシリコンウェーハを活性層側のウェーハとした貼り合わせ型のSOI半導体シリコンウェーハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231515A JP2007045662A (ja) | 2005-08-10 | 2005-08-10 | 半導体シリコンウェーハおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231515A JP2007045662A (ja) | 2005-08-10 | 2005-08-10 | 半導体シリコンウェーハおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007045662A true JP2007045662A (ja) | 2007-02-22 |
Family
ID=37848815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005231515A Pending JP2007045662A (ja) | 2005-08-10 | 2005-08-10 | 半導体シリコンウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007045662A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009049256A (ja) * | 2007-08-22 | 2009-03-05 | Sumco Corp | シリコンウェーハ及びその製造方法 |
US20090301385A1 (en) * | 2005-04-26 | 2009-12-10 | Sumco Techxiv Kabushiki Kaisha | Method for producing silicon wafer |
JP2010013303A (ja) * | 2008-07-02 | 2010-01-21 | Sumco Corp | 単結晶の育成方法 |
JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
KR101218664B1 (ko) * | 2009-05-26 | 2013-01-04 | 주식회사 엘지실트론 | 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법 |
JP2013043809A (ja) * | 2011-08-25 | 2013-03-04 | Shin Etsu Handotai Co Ltd | 炭素ドープシリコン単結晶の製造方法 |
JP2014144909A (ja) * | 2007-04-27 | 2014-08-14 | Freiberger Compound Materials Gmbh | インゴットおよびシリコンウェハ |
KR101494730B1 (ko) | 2012-08-08 | 2015-02-23 | 실트로닉 아게 | 모노크리스탈 실리콘으로 구성된 반도체 웨이퍼 및 그 생성 방법 |
JP2018101746A (ja) * | 2016-12-21 | 2018-06-28 | 株式会社Sumco | pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ |
JP2018101745A (ja) * | 2016-12-21 | 2018-06-28 | 株式会社Sumco | pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ |
TWI694183B (zh) * | 2017-10-26 | 2020-05-21 | 德商世創電子材料公司 | 由單晶矽製成的半導體晶圓 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
WO2004008521A1 (ja) * | 2002-07-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corporation | 高抵抗シリコンウエーハ及びその製造方法 |
-
2005
- 2005-08-10 JP JP2005231515A patent/JP2007045662A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006615A (ja) * | 2002-04-26 | 2004-01-08 | Sumitomo Mitsubishi Silicon Corp | 高抵抗シリコンウエーハ及びその製造方法 |
WO2004008521A1 (ja) * | 2002-07-17 | 2004-01-22 | Sumitomo Mitsubishi Silicon Corporation | 高抵抗シリコンウエーハ及びその製造方法 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8864906B2 (en) * | 2005-04-26 | 2014-10-21 | Sumco Techxiv Kabushiki Kaisha | Method for producing silicon wafer |
US20090301385A1 (en) * | 2005-04-26 | 2009-12-10 | Sumco Techxiv Kabushiki Kaisha | Method for producing silicon wafer |
US9103048B2 (en) | 2007-04-27 | 2015-08-11 | Frieberger Compound Materials Gmbh | Device and process for producing poly-crystalline or multi-crystalline silicon; ingot as well as wafer of poly-crystalline or multi-crystalline silicon produced thereby, and use for the manufacture of solar cells |
JP2014144909A (ja) * | 2007-04-27 | 2014-08-14 | Freiberger Compound Materials Gmbh | インゴットおよびシリコンウェハ |
JP2009049256A (ja) * | 2007-08-22 | 2009-03-05 | Sumco Corp | シリコンウェーハ及びその製造方法 |
JP2010013303A (ja) * | 2008-07-02 | 2010-01-21 | Sumco Corp | 単結晶の育成方法 |
JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
KR101218664B1 (ko) * | 2009-05-26 | 2013-01-04 | 주식회사 엘지실트론 | 탄소가 도핑된 반도체 단결정 잉곳 및 그 제조 방법 |
JP2013043809A (ja) * | 2011-08-25 | 2013-03-04 | Shin Etsu Handotai Co Ltd | 炭素ドープシリコン単結晶の製造方法 |
KR101494730B1 (ko) | 2012-08-08 | 2015-02-23 | 실트로닉 아게 | 모노크리스탈 실리콘으로 구성된 반도체 웨이퍼 및 그 생성 방법 |
JP2018101746A (ja) * | 2016-12-21 | 2018-06-28 | 株式会社Sumco | pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ |
JP2018101745A (ja) * | 2016-12-21 | 2018-06-28 | 株式会社Sumco | pn接合シリコンウェーハの製造方法およびpn接合シリコンウェーハ |
TWI694183B (zh) * | 2017-10-26 | 2020-05-21 | 德商世創電子材料公司 | 由單晶矽製成的半導體晶圓 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4797477B2 (ja) | シリコン単結晶の製造方法 | |
JP4742711B2 (ja) | シリコン単結晶育成方法 | |
JP2007045662A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
JP5515406B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2011088818A (ja) | シリコン単結晶育成方法、シリコンウェーハ製造方法、soi基板製造方法 | |
JP2007022863A (ja) | シリコン単結晶の育成方法およびシリコンウェーハの製造方法 | |
TWI390091B (zh) | Silicon single crystal wafer and its manufacturing method | |
US20130323153A1 (en) | Silicon single crystal wafer | |
JPWO2007013189A1 (ja) | シリコンウェーハおよびその製造方法 | |
KR101012350B1 (ko) | 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법 | |
JP4806975B2 (ja) | シリコン単結晶の育成方法 | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP2007176732A (ja) | アニールウエハ及びアニールウエハの製造方法 | |
KR20140001815A (ko) | 실리콘 기판의 제조 방법 및 실리콘 기판 | |
JP2010126401A (ja) | シリコン単結晶およびその育成方法、シリコンウェーハおよびその製造方法 | |
EP1536044B1 (en) | Method of manufacturing an epitaxial silicon wafer | |
JP6052189B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
JP5262021B2 (ja) | シリコンウェーハ及びその製造方法 | |
JP2007045682A (ja) | シリコン単結晶の育成方法およびシリコンウェーハ | |
JP4715402B2 (ja) | 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法 | |
JP2004250263A (ja) | 高品質ウェーハおよびその製造方法 | |
JP4501507B2 (ja) | シリコン単結晶育成方法 | |
JP4577320B2 (ja) | シリコンウェーハの製造方法 | |
JP4577319B2 (ja) | シリコン単結晶の育成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
A977 | Report on retrieval |
Effective date: 20100310 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100406 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100824 |