JP4742711B2 - シリコン単結晶育成方法 - Google Patents

シリコン単結晶育成方法 Download PDF

Info

Publication number
JP4742711B2
JP4742711B2 JP2005203865A JP2005203865A JP4742711B2 JP 4742711 B2 JP4742711 B2 JP 4742711B2 JP 2005203865 A JP2005203865 A JP 2005203865A JP 2005203865 A JP2005203865 A JP 2005203865A JP 4742711 B2 JP4742711 B2 JP 4742711B2
Authority
JP
Japan
Prior art keywords
single crystal
hydrogen
defect
region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005203865A
Other languages
English (en)
Other versions
JP2006312575A (ja
Inventor
敏昭 小野
渉 杉村
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005203865A priority Critical patent/JP4742711B2/ja
Priority to EP10002649.1A priority patent/EP2194168B1/en
Priority to PCT/JP2005/016961 priority patent/WO2006112053A1/ja
Priority to EP05783521.7A priority patent/EP1892323B1/en
Priority to CN2005800494091A priority patent/CN101155950B/zh
Priority to KR1020077022928A priority patent/KR100916055B1/ko
Priority to TW094134050A priority patent/TW200636098A/zh
Priority to US11/393,892 priority patent/US20060225639A1/en
Publication of JP2006312575A publication Critical patent/JP2006312575A/ja
Priority to US12/453,579 priority patent/US20090261301A1/en
Priority to US12/453,578 priority patent/US20090293799A1/en
Application granted granted Critical
Publication of JP4742711B2 publication Critical patent/JP4742711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

本発明は半導体集積回路の基板として用いられるシリコンウェーハの素材となるシリコン単結晶の育成方法に関する。
半導体集積回路(デバイス)の基板に用いられるシリコンウェーハはシリコンの単結晶より切り出されるが、この単結晶の製造に最も広く採用されているのは、チョクラルスキー法(以下、「CZ法」という)による育成方法である。CZ法は石英るつぼ内の溶融したシリコンに種結晶を浸けて引き上げ、単結晶を成長させる方法であるが、この育成技術の進歩により欠陥の少ない無転位の大型単結晶が製造されるようになってきている。
半導体デバイスは、単結晶から得られたウェーハを基板として、回路形成のため多数のプロセスを経過して製品化される。そのプロセスには数多くの物理的処理、化学的処理、さらには熱的処理が施され、中には1000℃を超える過酷な処理も含まれる。このため、単結晶の育成時にその原因が形成され、デバイスの製造過程で顕在化してその性能に大きく影響してくる微細欠陥、すなわちGrown−in欠陥が問題になる。
このGrown−in欠陥のないウェーハを製造する方法として、ウェーハに成形後熱処理を施す方法があるが、得られる無欠陥部は表層部に限定され、表面から深い位置まで十分に無欠陥領域とするには、単結晶育成段階で形成させなければならない。この無欠陥単結晶を得る方法には、素材となる単結晶引き上げの凝固直後の冷却部分すなわちホットゾーンの構造を改善した育成方法、および育成中の装置内雰囲気に水素を添加する方法がある。
図1は、CZ法にて得られたシリコン単結晶に存在する代表的なGrown−in欠陥の分布状況を説明する図である。CZ法にて得られたシリコン単結晶のGrown−in欠陥は、欠陥赤外線散乱体またはCOP(Crystal Originated Particle)などと呼ばれる大きさが0.1〜0.2μm程度の空孔欠陥、および転位クラスターと呼ばれる大きさが10μm程度の微小転位からなる欠陥である。これら欠陥の分布は、通常の引き上げ育成をおこなった場合、例えば、図1のように観察される。これは育成直後の単結晶から引き上げ軸に垂直な面のウェーハを切り出し、硝酸銅水溶液に浸けてCuを付着させ、熱処理後X線トポグラフ法にて微小欠陥の分布観察をおこなった結果を模式的に示した図である。
このウェーハは、リング状に分布した酸素誘起積層欠陥(以下、「OSF」−Oxygen induced Stacking Fault−という)が外径の約2/3の位置に現れたものであるが、そのリングの内側部分には赤外線散乱体欠陥が105〜106個/cm3程度検出され、外側には転位クラスター欠陥が103〜104個/cm3程度存在する領域がある。
OSFは酸化熱処理時に生じる格子間原子による積層欠陥であり、デバイスの活性領域であるウェーハ表面に生成成長した場合には、リーク電流の原因になりデバイス特性を劣化させる。また、赤外線散乱体は初期の酸化膜耐圧性を低下させる因子であり、転位クラスターもそこに形成されたデバイスの特性不良の原因になる。
図2は、単結晶引き上げ時の、引き上げ速度と結晶欠陥の発生位置との一般的な関係を、引き上げ速度を徐々に低下させて育成した単結晶の断面の欠陥分布状態にて模式的に説明した図である。上述した欠陥の発生状態は、通常、単結晶育成の際の引き上げ速度と、凝固直後の単結晶内温度分布に大きく影響される。例えば、引き上げ速度を徐々に低下させつつ成長させた単結晶を、結晶中心の引き上げ軸に沿って切断し、その断面にて前記図1と同様な手法で欠陥の分布を調べてみると、図2を得ることができる。
これを引き上げ軸に垂直な面で見ていくと、まず、ショルダー部を形成させ所要単結晶径とした後の胴部の引き上げ速度の早い段階では、結晶周辺部にリング状OSFがあり、内部は赤外線散乱体欠陥が多数発生する領域となっている。そして、引き上げ速度の低下にしたがって、リング状OSFの径は次第に小さくなり、それとともにリング状OSFの外側部分には、転位クラスターの発生する領域が現れ、やがてリング状OSFは消滅して、全面が転位クラスター欠陥発生領域になってしまう。
前記図1は、この図2におけるAの位置、またはこのAの位置に相当する引き上げ速度で育成された単結晶のウェーハを示したものである。
これらの欠陥の分布をさらに詳細に調べると、リング状OSFの発生する領域近傍では赤外線散乱体欠陥も転位クラスター欠陥もきわめて少ないことがわかる。そして、リング状OSF発生領域に接してその外側に、処理条件によっては酸素析出の現れる酸素析出促進領域があり、さらにその外側の転位クラスター発生領域との間に、酸素析出を生じない酸素析出抑制領域がある。これら酸素析出促進領域および酸素析出抑制領域は、リング状OSF発生領域と同じく、いずれもGrown−in欠陥のきわめて少ない無欠陥領域である。
これらの欠陥の成因については必ずしも明らかではないが、次のように考えられる。液相の融液から固相の単結晶が育成されるとき、固液界面近傍の固相の結晶格子には原子の欠けた空孔と過剰の原子とが多量に取り込まれる。取り込まれた空孔や格子間原子は、凝固が進み温度が降下していく過程で、拡散によって相互に合体したり表面に達したりして消滅していく。そして、相対的に空孔の方が格子間原子よりも多く取り込まれ、かつ拡散速度が速いことから、引き上げ速度が大きく冷却が速ければ空孔が残存し、それらが合体して赤外線散乱体欠陥を生じさせ、引き上げ速度が遅ければ空孔は消滅して、残った格子間原子が転位クラスター欠陥を形成させる。
この空孔の数と格子間原子の数とがちょうどバランスして合体消滅する領域では、赤外線散乱体欠陥も転位クラスター欠陥もきわめて少ない無欠陥領域になる。ただし、無欠陥領域でも赤外線散乱体欠陥が多数発生する領域に隣接する位置にはリング状OSFが発生しやすい。さらにそれより外側、または低速側には酸素析出促進領域があるが、この領域は空孔が優勢な無欠陥領域と考えられるので、以下、PV領域ということにする。また、このPV領域より外側、または低速側に酸素析出抑制領域があるが、ここは格子間元素が優勢な無欠陥領域と考えられ、PI領域ということにする。
赤外線散乱体欠陥は、転位クラスターほどの悪影響を及ぼさないことや、生産性向上の効果もあることなどから、従来は、リング状OSFの発生領域が結晶の外周部に位置するように引き上げ速度を速くして、単結晶育成がおこなわれてきた。
しかしながら、近年の小型化高密度化の要求から集積回路がより微細化してくると、赤外線散乱体欠陥も良品歩留まり低下の大きな原因になり、その発生密度を低減することが重要課題となってきた。そこでこれに対し、前述の無欠陥領域を拡大してウェーハ全面が無欠陥領域となるように、ホットゾーンの構造を改良した単結晶育成方法が提案されている。
例えば、特許文献1に開示された発明は、単結晶育成時の引き上げ速度をV(mm/min)、融点から1300℃までの温度範囲における引き上げ軸方向の温度勾配をG(℃/mm)とするとき結晶中心より外周から30mmまでの内部位置ではV/Gを0.20〜0.22mm2/(℃・min)とし、結晶外周に向かってはこれを漸次増加させるよう、温度勾配を制御する。
このような凝固直後の結晶内の温度分布を積極的に制御する方法の例として、特許文献2または特許文献3には、単結晶の周囲を取り囲む熱遮蔽体の寸法や位置の選定、さらには冷却用部材の使用などにより、引き上げ軸方向の結晶内温度勾配を、中心部は大きく外周部は小さくする技術の発明が提示されている。
引き上げ軸方向の結晶内温度勾配を、中心部がGc、外周部がGeとすると、通常、凝固直後の引き上げ中の単結晶は表面からの熱放散により冷却されるので、外周部が大きく中心部が小さい。すなわちGc<Geである。これに対し、上記特許文献の発明では、凝固直後の単結晶の周囲を取り囲む熱遮蔽体の寸法、位置、さらには冷却用部材の使用などホットゾーンの構造の改良により、融点から1250℃近傍までの温度域において、Gc>Geとなるようにする。これは、引き上げ中単結晶の融液から立ち上がる部分近傍において、表面部はるつぼ壁面や融液面からの熱輻射により保温するようにし、単結晶の上部を熱遮蔽体や冷却部材等を用いてより強く冷却することにより中心部は熱伝達で冷却し、中心部の方を相対的に温度勾配が大きくなるようにさせる。
図3は、凝固直後の単結晶の引き上げ方向の温度勾配が、結晶中心部(Gc)よりも結晶周辺部(Ge)の方が小さい(Gc>Ge)ホットゾーン構造をもつ育成装置により引き上げた単結晶の断面の欠陥分布状態にて模式的に説明した図である。その結果、前記図2で示した場合と同様にして、引き上げ速度を変えて単結晶を育成すると、単結晶内の各欠陥の発生分布は図3のように変わる。そこで、このようにホットゾーン構造を改良した育成装置にて、図3のBからCの速度範囲で引き上げ育成をおこなうと、胴部の大半が無欠陥領域となる単結晶が得られ、Grown−in欠陥のきわめて少ないウェーハを製造することができる。
一方、育成中の装置内雰囲気に水素を添加する方法は、特許文献4または5などに開示された発明であるが、水素を添加した雰囲気にて単結晶の引き上げ育成をおこなう。これは雰囲気中に水素を添加すると、その量に応じてシリコン融液に水素が溶け込み、その水素は凝固する単結晶中に一部取り込まれ、その結果、Grown−in欠陥の数が減少しその大きさが小さくなるというものである。
ドーピングの形で結晶中に取り込まれた水素は、空孔と結合して空孔の拡散挙動を抑制したり、格子間原子と同様な作用を持つので格子間原子の取り込みを低減させたりするが、冷却過程の高温時に容易に拡散して逸散してしまうので、結果として欠陥を低減させると推測される。しかし、水素の雰囲気中添加だけでは完全には欠陥をなくすことはできず、このようにして得られた単結晶から切り出したウェーハにより、さらに水素を含む雰囲気にて高温での熱処理をおこなって無欠陥ウェーハとしているようである。
特許文献6には、このような水素の効果を利用し、前述のGe<Gcとなるようにホットゾーンの構造を改良した育成装置を用い、水素を含む不活性ガスを装置内に供給しつつ引き上げをおこなう、Grown−in欠陥のない単結晶の育成方法の発明が開示されている。
凝固直後の単結晶内部の温度分布をGe<Gcとなるようにすると、図3のB〜C間のようなウェーハ断面全面がGrown−in欠陥のない領域となる引き上げ速度範囲が得られ、その引き上げ速度で育成すれば、単結晶全体を無欠陥にすることができる。しかしながら、その速度範囲は狭く、単結晶の径が大きくなってくると、ウェーハ全面を無欠陥領域とする速度範囲が得られなくなったり、単結晶の直胴部全長を安定して無欠陥にするのは容易ではなくなってくる。これに対し特許文献6の発明方法では、図3のB〜Cの間隔が拡大し、ウェーハ全面を無欠陥領域にできる引き上げ速度範囲が拡大するので、Grown−in欠陥のない単結晶が容易に、かつ従来より高速で育成できるとしている。
特開平8−330316号公報 特開2001−220289号公報 特開2002−187794号公報 特開2000−281491号公報 特開2001−335396号公報 国際公開WO2004/083496号パンフレット
本発明は、Grown−in欠陥のきわめて少ないシリコン単結晶の製造方法およびそれを用いたウェーハに関するものである。このような無欠陥単結晶の育成技術として、凝固直後の引き上げ軸方向の温度勾配が、外周部よりも中心部の方を大きくなるようにしたホットゾーン構造の装置を用い、引き上げ速度を限定する方法がある。この製造法において、より安定して無欠陥単結晶が得られ、さらにゲッタリング作用を有するBMD(Bulk−Micro−Defect)と呼ばれる欠陥が存在するウェーハを得るための単結晶と、BMDもないウェーハを得るための単結晶とを作り分ける製造方法、およびそれらの単結晶によるシリコンウェーハの提供を目的とする。
本発明の要旨は次のとおりである。
(1)CZ法によるシリコン単結晶育成において、育成装置内の不活性雰囲気中の水素分圧を40Pa以上、160Pa以下とし、単結晶直胴部を空孔優勢無欠陥領域として育成することを特徴とするシリコン単結晶育成方法。
(2)CZ法によるシリコン単結晶育成において、育成装置内の不活性雰囲気中の水素分圧を160Paを超え、400Pa以下とし、単結晶直胴部を格子間シリコン優勢無欠陥領域として育成することを特徴とするシリコン単結晶育成方法。
(3)CZ法によるシリコン単結晶育成において、単結晶の直胴部を育成する期間だけ育成装置内の不活性雰囲気中に水素原子含有物質の気体を添加することを特徴とする上記(1)および(2)のシリコン単結晶育成方法。
本発明のシリコン単結晶育成方法によれば、ウェーハを切り出す部分全域にわたって、空孔優勢無欠陥領域か、または格子間シリコン優勢無欠陥領域である単結晶を容易に作り分けることが可能であり、それによって、BMDの必要なウェーハ、または必要のないウェーハを要求に応じて作り分けることができ、さらには欠陥のないSIMOX型、または貼り合わせ型のSOI基板を安定して製造できるようになる。
本発明者らは、ウェーハ面全面にわたって均一な、Grown−in欠陥のないウェーハを得るため、引き上げ中の結晶内温度分布がGe<Gcであり、さらにこれの装置内雰囲気に水素を添加する効果について種々検討をおこなった。
特許文献6に記載の方法では、装置内の雰囲気を不活性ガスに水素を添加した雰囲気とすることにより、Grown−in欠陥のない領域を得ることのできる引き上げ速度範囲が拡大し、無欠陥単結晶が従来より高速の引き上げ速度で育成できるとしている。
しかしながら、この特許文献6に記載の方法にて単結晶育成を試みたところ、水素分圧の限定範囲がきわめて広範であり、その効果が必ずしも明確でない場合もある。そこで、この水素分圧の大小の影響をさらに詳細に調査した結果、特定範囲に限定すれば、新たなる効果の現れることが明らかになってきた。
育成中の装置内の雰囲気ガス中に水素を混入して得られる効果は、雰囲気ガスには通常アルゴンなどの化学的に全く不活性な気体を用いるので、その中に含まれる水素の分圧に比例した水素がシリコンの融液中に溶け込み、これが凝固するシリコン結晶中に分配されることによると推測される。
雰囲気中に混入する水素量は少量で、しかも装置内は大気圧より低い減圧下なので、融液中に溶け込む水素はわずかである。したがって、その溶け込む量が平衡状態になったときの水素の濃度LHは、気相中元素の希薄溶液に関する次式のヘンリーの法則
H=kPH (kは係数) (1)
すなわち、雰囲気中の水素分圧PHに比例するという関係が成り立つはずである。
そこで、ホットゾーン構造を改良した育成装置にて、雰囲気中の水素分圧および引き上げ速度を種々変え、欠陥の発生状況を調査した。雰囲気中の水素分圧は、装置内の雰囲気ガス圧をP0とすると、導入する雰囲気ガス中に含有される水素の体積比率がX(%)であれば、
H=P0X/100 (2)
である。したがって、装置内の雰囲気ガス圧が異なる場合、水素分圧を一定、すなわち融液中の水素濃度を一定にするには、(2)式にしたがって混入する水素の体積比率を変えなければならない。
このようにして、装置内の水素分圧を種々選定し、引き上げ速度を連続的に変化させて単結晶を育成し、前記図2または図3の場合と同じ方法で欠陥分布の形態を調査した。
図4は、前記図3と同じ育成装置による引き上げにおいて、さらに装置内の不活性雰囲気に水素を添加した場合に引き上げた単結晶の断面の欠陥分布状態にて模式的に説明した図である。図4に示す場合は、雰囲気の水素分圧を250Paとし、引き上げ速度を連続して変化させて単結晶を育成した。
図4を図3と比較すればわかるように、雰囲気に水素を添加することにより、無欠陥領域は、引き上げ方向の幅が拡大している。すなわち、同じ特性の領域を製造できる引き上げ速度の許容範囲が大きくなる。したがって、もし図4にてD〜E間の引き上げ速度を選定すれば、ほぼ全面がPVの領域(酸素析出促進領域あるいは空孔優勢無欠陥領域)のウェーハが得られ、F〜G間の引き上げ速度を選定すれば、全面がPIの領域(酸素析出抑制領域あるいは格子間シリコン優勢無欠陥領域)のウェーハが得られる。
図5は、前記図3と同じ育成装置内の不活性雰囲気中に、水素を添加した場合の、水素分圧と無欠陥領域の発生引き上げ速度幅との関係を説明する図である。図5では、育成単結晶の中心部における、引き上げ速度によるGrown−in欠陥の現れ方について、雰囲気中水素分圧を種々変えた場合の調査結果を整理したが、明かな傾向が見られた。
引き上げ中の単結晶内部の温度分布は、ホットゾーン構造が同じであれば、引き上げ速度が変化してもほとんど変化しないので、上記図5の縦軸は引き上げ速度と見なすことができる。ここで、リング状OSFの領域、PVの領域およびPIの領域は、いずれもGrown−in欠陥の無欠陥領域である。上記図5からわかるように、無欠陥領域の得られる引き上げ速度は雰囲気中の水素分圧が増すと低下していくが、その速度の幅は水素分圧が増すほど広くなっている。そして、OSF領域、PV領域およびPI領域のそれぞれの引き上げ速度幅をみると、まずOSF領域は、水素分圧が増すと幅が狭くなり、酸素量にもよるが、ついには消失するまでに至る。
OSF領域はGrown−in欠陥の少ない領域であるが、酸素析出により二次的な欠陥を生じやすく、できればこの領域は回避する方が好ましいと考えられる。PV領域はGrown−in欠陥がなく、かつBMDを形成させることのできる領域である。この領域は水素分圧の増加により広がったり狭まったりしており、水素分圧が相対的に低ければ速度幅は大きくなっている。PI領域は、水素分圧が低い場合には狭いが、水素分圧が高くなると大幅に拡大される。
育成中の雰囲気に水素を添加しその分圧を変えると、このように無欠陥領域の得られる引き上げ速度の幅が変化する理由については必ずしも明らかではない。しかし、水素中で融点に近い高温に加熱したシリコンウェーハを急冷すると、空孔または格子間シリコンと水素の結合した水素複合体が見出されるという報告もあることから、凝固直後の結晶内において、取り込まれた水素が、空孔または格子間原子と何らかの相互作用があると推定される。
もし空孔に水素が結合し空孔の移動を阻害するとすれば、空孔が凝集して形成される赤外線散乱体欠陥の発生を抑制して、OSF領域やPV領域を拡大させると考えられる。その一方、水素はシリコン結晶の格子間に入り込む元素なので、多く存在するとシリコンの格子間原子の濃度を高めたのと同じ効果があり、凝固の過程で融液から結晶内に取り込まれるシリコンの格子間原子の数を低減させるのではないかと思われる。このため、上記図5に見られるように、水素分圧が増すと格子間原子に起因する転位クラスターの発生が抑制されて、無欠陥領域が引き上げ速度の低速側に移行し、そしてPI領域が大幅に拡大されるのであろう。
このようにGrown−in欠陥の形成に影響を及ぼした水素のほとんどは、その後の冷却の過程で単結晶外に逸散していくと思われる。
以上のように、ホットゾーン構造の改善によりウェーハ面すなわち引き上げ軸に垂直な面における無欠陥領域を拡大させた育成装置において、さらに装置内の雰囲気に水素を添加すれば、無欠陥領域の得られる引き上げ速度幅を拡大でき、そして水素分圧を変えることにより、無欠陥領域内のOSF領域、PV領域およびPI領域の幅をそれぞれ変えられることがわかった。上述した図5の結果から、次のような可能性が考えられる。
(a)無欠陥領域形成のための引き上げ速度幅が拡大されるので、ウェーハ面内の特性変動を低減でき、大口径の無欠陥ウェーハの製造が容易になる。ホットゾーン構造の改善だけでは、ウェーハ全面を無欠陥領域とするための引き上げ速度幅が狭く、全面が同一性能の無欠陥であるウェーハを得るには厳しい引き上げ速度管理が必要であり、特に単結晶の口径が大きくなるとウェーハ内の特性のばらつきが大きくなり、適用が困難であった。
(b)引き上げ速度幅が拡大されることにより、BMDの形成される無欠陥ウェーハ、BMDが形成されない無欠陥ウェーハ、といった作りわけが可能になる。たとえば、図5において水素分圧を I で示した範囲に制御すれば、PV領域を得る引き上げ速度範囲が拡大させるので、全面がPV領域であるウェーハを得ることが容易になり、IIで示した範囲に制御すれば、全面がPI領域であるウェーハの製造が容易になる。集積回路製造のカストマーからは、用途によりウェーハに対する様々な要求があり、無欠陥ではあるがBMDが必要なウェーハ、SIMOX(Separation−by−implanted−oxygen)あるいは貼り合わせなどのSOI(Silicon−on−insulator)基板に用いるBMD不要の無欠陥ウェーハにそれぞれ対応できる。
(c)OSFを縮小させることができるので、酸素を高くした無欠陥ウェーハが製造できる。
これらの可能性についてその実現性を検討し、さらに実現させるための限界を明らかにして本発明を完成させた。本発明の範囲を限定した理由は次のとおりである。
(1)ホットゾーン構造を改良した育成装置を用い、装置内を分圧が40〜400Paの水素を含む不活性ガス雰囲気として融液から単結晶を引き上げて、単結晶直胴部をGrown−in欠陥が存在しない無欠陥領域として育成する。
ホットゾーンを改良した育成装置とは、融液から引き上げ中の単結晶が融点から1250℃までの温度範囲において結晶内温度分布がGe<Gcであるようにした装置である。このような温度分布とすれば、引き上げ速度の選定により、単結晶のウェーハ面方向の無欠陥領域を拡大することができるが、この結晶内温度分布が得られるのであれば、ホットゾーンの構造はどんなものでもよい。
無欠陥単結晶を得るための引き上げ速度範囲は、単結晶の口径およびホットゾーンの構造により異なってくるが、装置および単結晶径が同じであれば同じ範囲であるので、始めに引き上げ速度を連続して変化させた単結晶を育成し、それにより速度範囲を調査して選定すればよい。
装置内の雰囲気中の水素分圧を40〜400Paとするのは、無欠陥領域の得られる引き上げ速度範囲がさらに拡大できるからである。40Pa未満では、この雰囲気中に水素を含有させた効果が十分得られず、400Paを超える水素分圧では、水素欠陥といわれる巨大空洞欠陥が発生しやすくなる。装置内の雰囲気ガスの圧力は、水素分圧が上記の範囲であれば特に限定する必要はなく、通常適用される条件であればよい。
(2)装置内の雰囲気中の水素分圧を40Pa以上、160Pa以下とし、単結晶直胴部を空孔優勢無欠陥領域として育成する。
上記(1)の範囲内であるが、水素分圧を40Pa以上、160以下とし、引き上げ速度を選定すれば、ウェーハ全面を空孔優勢無欠陥領域(PV領域)とした単結晶を容易に育成することができる。水素分圧を40Pa以上とするのは、40Pa未満ではこの無欠陥領域を得るための引き上げ速度範囲がせまく、160Pa以下とするのは、160Paを超えるとPI領域が混在するウェーハになりやすいからである。
V領域のウェーハでは酸素析出物を形成しやすく、例えば、表面にいわゆるDZ(Denuded Zone)層形成処理を施したとき、内部にゲッタリング作用を有するBMDを容易に形成する。PI領域では、BMDの形成が困難である。
(3)装置内の雰囲気中の水素分圧を160Paを超え、400Pa以下とし、単結晶直胴部を格子間シリコン優勢無欠陥領域として育成する。
上記(1)の範囲内であるが、水素分圧を160Paを超え、400Pa以下とし、引き上げ速度を選定すれば、ウェーハ全面をPI領域とした単結晶を容易に育成することができる。水素分圧を160Pa超とするのは、160Pa以下ではウェーハ面にPV領域が混在してくるおそれが多いからであり、400Pa以下とするのは400Paを超えると巨大空洞欠陥が発生しやすくなるからである。
Grown−in欠陥のないウェーハであっても、空孔優勢無欠陥領域では酸素析出物が生じやすく、回路が形成されるデバイス活性領域にて酸素析出物およびその二次欠陥発生を極度に避けたい場合がある。酸素濃度を低減させればよいが、一方において酸素の低減はウェーハ強度を低下させ、小さな応力でも変形して転位を発生させるので、限度がある。これに対し、PI領域は酸素析出物が発生せず、酸素を高いレベルにすることができるが、従来はウェーハ面全面がPI領域となる単結晶の育成は困難であった。
(4)装置内の不活性雰囲気に水素を含有させるため、水素原子含有物質の気体を添加するのは、単結晶の所要径となっている胴部を引き上げる時間だけでよい。
不活性ガス雰囲気でのるつぼ内の多結晶融解、脱ガス、種結晶浸漬、ネッキング、肩部形成の段階では水素を含有させる必要はない。また育成が終了し、径を小さくしてコーンを形成させ融液から引き離す段階でも、装置内へ導入する雰囲気ガスに水素を含有させなくてもよい。これは、水素は短時間に融液中に容易に溶け込むので、直胴部を引き上げる間だけ雰囲気に含有させれば、十分その効果が得られる。また、水素の取り扱いの安全確保の観点からも、必要以上に使用しないのが好ましい。
本発明が対象とする水素原子含有物質は、シリコン融液中に溶け込んだ際に熱分解されて、シリコン融液中に水素原子を供給できる物質である。この水素原子含有物質を不活性ガス雰囲気中に導入することにより、シリコン融液中の水素濃度を向上させることができる。水素原子含有物質の具体例としては、水素ガス、H2O、HCl等の水素原子を含む無機化合物や、シランガス、CH4、C22などの炭化水素、アルコール、カルボン酸等の水素原子を含む各種物質を例示できるが、特に水素ガスを用いることが望ましい。また、不活性ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体、あるいはこれらの混合ガスを用いることができる。
なお、不活性雰囲気中に酸素ガス(O2)が存在する場合には、気体の水素分子換算での濃度と酸素ガスの濃度の2倍との濃度差が3体積%以上の濃度で存在できる。水素原子含有ガスの水素分子換算での濃度と酸素ガスの濃度の2倍の濃度差が3体積%未満であると、シリコン結晶中に取り込まれた水素原子によるCOPおよび転位クラスター等のGrown−in欠陥の生成を抑制する効果が得られないことによる。
また、不活性雰囲気中の窒素濃度が高濃度になるとシリコン結晶が有転位化するおそれがあるので、通常の炉内圧が1.3〜13.3kPa(10〜100Torr)の範囲にあっては、窒素濃度20%以下にするのが好ましい。
水素原子含有物質の気体として水素ガスを添加する場合には、市販の水素ガスボンベ、水素ガス貯蔵タンク、水素吸蔵合金を充填したタンク等から、専用の配管を通じて装置内の不活性雰囲気に供給することができる。
(5)酸素濃度が1.2×1018atoms/cm3(ASTM F121,1979)以上である無欠陥のシリコンウェーハが製造できる。
従来、ウェーハ中の酸素濃度が高くなるとデバイス活性領域に酸素析出物およびその二次欠陥が発生しやすくなり回路の特性を劣化させるので、通常、単結晶の酸素の濃度は1.2×1018atoms/cm3以下に制限される。これに対し、本発明の製造方法では酸素濃度が1.2×1018atoms/cm3以上であっても、デバイス活性領域での酸素析出が抑制される。
これは、OSFおよびPV領域としたウェーハの場合、BMDの発生量が多くなり、PI領域としたウェーハでは、強度を向上させることができる。このような効果が得られるのは、水素と空孔との交互作用により、酸素析出物の析出サイトが減少したためではないかと思われる。
とくに全面をPI領域とし酸素濃度を高くしたウェーハは、無欠陥の表面活性化領域と内部のBMD生成とを両立させることができるので、とくにRTA処理して用いるウェーハに好適である。
ただし、酸素濃度が高くなりすぎるとこの析出抑制効果はなくなるので、酸素濃度は多くても1.6×1018atoms/cm3までである。
(6)酸素濃度が1.0×1018atoms/cm3(ASTM F121,1979)以下の酸素析出物のできない無欠陥のシリコンウェーハが製造できる。
集積回路の高集積化により、高速化および低電力消費化が要求され、そのためには構成される素子間の絶縁分離が重要課題になる。このような課題に対応して、SOI構造の基板が多用されるようになってきている。このSOI基板には、SIMOX型や貼り合わせ型などがあるが、いずれも赤外線散乱体欠陥と酸素析出を極力抑止しなければならない。この目的にはPI領域からなるウェーハを用いればよいが、よりすぐれた基板を得るためには酸素濃度を1.0×1018atoms/cm3以下とするのがよい。
〔実施例1〕
図6に模式的に示した断面構造の装置を用いて、育成実験をおこなった。この図において、熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造であるが、るつぼに入る部分の外径が480mm、最下端における最小内径Sは270mm、半径方向の幅Wは105mmで、内面は下端部から始まる逆円錐台面とし、その垂直方向に対する傾きは21°であった。るつぼ1の内径は550mmのものを用い、熱遮蔽体7の下端の融液面からの高さHは、60mmとした。
この育成装置は、融液から引き上げる単結晶が融点から1250℃までの温度範囲において、結晶内の温度分布がGc<Geを満足するように、熱遮蔽体7の下端部厚さを厚く、熱遮蔽体7の下端の融液面からの高さHを高くするように設定している。
るつぼ内に高純度シリコンの多結晶を装入し、装置内を減圧雰囲気とし、ヒータ2により加熱してシリコンを溶融させ、融液3とした。シードチャック5に取り付けた種結晶を融液3に浸漬し、るつぼ1および引き上げ軸4を回転させつつ引き上げを行い、結晶無転位化のためのシード絞りをおこなった後、ショルダー部を形成させ、肩変えして直胴部を形成した。
図6に示すホットゾーン構造を有する育成装置を用いて、直胴部の目標直径を200mmとし、育成中単結晶内部の軸方向温度勾配を融点から1370℃までの範囲で、中心部は3.0〜3.2℃/mm、周辺部は2.3〜2.5℃/mmとした。また、装置内の雰囲気の圧力を4000Paとし、引き上げ速度を0.6mm/min→0.3mm/min→0.6mm/minと変化させて単結晶を育成した。その場合に、装置内雰囲気の水素分圧を、水素添加なし、水素ガスの添加により20Pa、40Pa、160Pa、240Paおよび400Paの6水準に変えて、育成をおこなった。
得られた単結晶を引き上げ軸に沿って縦割りして、引き上げ中心軸近傍を面内に含む板状試験片を作製し、Grown−in欠陥の分布を観察した。その観察は、硫酸銅水溶液に浸漬後乾燥して、窒素雰囲気中900℃にて20分加熱し、冷却後、弗酸−硝酸混合液に浸漬して表層のCu−シリサイド層を除去してエッチング除去してから、X線トポグラフ法によりOSFリングの位置や各欠陥領域の分布を調査した。調査結果を表1に示す。
Figure 0004742711
表1の数値は、それぞれの領域が現れる速度範囲を示すが、Grown−in欠陥のない領域については、結晶の径方向すなわちウェーハ面の全域にわたって欠陥がない速度範囲である。OSF、PVおよびPIのそれぞれの速度範囲は、結晶中心部における引き上げ軸方向での幅であるが、これら3者の合計は、ほぼGrown−in欠陥のない領域の速度範囲に等しい。
Vの速度範囲を見ると、雰囲気に水素を含有させない場合に比較し、40〜160Paの水素分圧とすることによって、速度幅が2倍から4倍に増加している。また、PIの速度幅は240Paおよび400Paの結果からわかるように、4倍から6倍に拡大されている。
〔実施例2〕
実施例1にて用いた育成装置により、酸素濃度が1.24×1018atoms/cm3と、1.07×1018atoms/cm3との2種の単結晶について、表2に示す条件にて引き上げ速度および雰囲気中の水素分圧を変えて、無欠陥ウェーハを得る単結晶の育成をおこなった。
Figure 0004742711
ウェーハのBMDの発生状況を知るため、得られた単結晶のほぼ中央部からウェーハを採取して、800℃にて4時間加熱し、ついで1000℃にて16時間加熱後、破面にて2μmのライトエッチングをおこない析出物の密度を測定した。半径方向のこのBMDとなる析出物の密度の分布を図7および図8に示す。
図中に水素を雰囲気中に添加せずに無欠陥ウェーハを作製したときのウェーハのBMDの結果を比較用ウェーハとして示す。この場合、無欠陥ウェーハは得られるが、BMDの形成量がウェーハの位置により異なり、全面均一な量のBMDを形成させるのは困難であった。
これに対し、雰囲気中に水素ガスを添加してその分圧を制御し、引き上げ速度を選定することにより、全面ほぼ均一に充分な量のBMDが形成されるPVウェーハ、または全面ほぼ均一にBMD発生の少ないPIウェーハを作り分けることが可能である。
酸素濃度の高い場合、図7に見られるように充分な量のBMDをほぼ均一に形成できるウェーハを得ることができ、酸素濃度を低くすれば、図8に見られるように、BMDのきわめて少ないSOI基板に適した無欠陥ウェーハを得ることができる。
本発明のシリコン単結晶育成方法によれば、ウェーハを切り出す部分全域にわたって、空孔優勢無欠陥領域か、または格子間シリコン優勢無欠陥領域である単結晶を容易に作り分けることが可能であり、それによって、BMDの必要なウェーハ、または必要のないウェーハを要求に応じて作り分けることができ、さらには欠陥のないSIMOX型、または貼り合わせ型のSOI基板を安定して製造できるようになる。これにより、半導体集積回路の基板として用いられるシリコン単結晶の製造方法として、広く利用することができる。
シリコンウェーハで観察される典型的な欠陥分布の例を、模式的に示した図である。 単結晶引き上げ時の、引き上げ速度と結晶欠陥の発生位置との一般的な関係を、引き上げ速度を徐々に低下させて育成した単結晶の断面の欠陥分布状態にて模式的に説明した図である。 凝固直後の単結晶の引き上げ方向の温度勾配が、結晶中心部(Gc)よりも結晶周辺部(Ge)の方が小さい(Gc>Ge)ホットゾーン構造をもつ育成装置により引き上げをおこなった単結晶の、図2と同じ方法にて説明した図である。 図3と同じ育成装置による引き上げにおいて、さらに装置内の不活性雰囲気に水素を添加した場合の図である。 Gc>Geのホットゾーン構造をもつ育成装置内の不活性雰囲気中に、水素を添加した場合の、水素分圧と無欠陥領域の発生引き上げ速度幅との関係を説明する図である。 実施例に用いたシリコン単結晶の育成装置の構成例を模式的に示した図である。 酸素を高くした場合の、ウェーハ面内の酸素析出物発生の分布を調べた図である。 酸素を低くした場合の、ウェーハ面内の酸素析出物発生の分布を調べた図である。
符号の説明
1:るつぼ、 1a:るつぼ保持容器
1b:るつぼ支持軸、 2:ヒーター
3:シリコン溶融液、 4:引き上げ軸
5:シードチャック、 6:単結晶
7:熱遮蔽体

Claims (3)

  1. チョクラルスキー法によるシリコン単結晶の育成において、育成装置内の不活性雰囲気中の水素分圧を40Pa以上、160Pa以下とし、単結晶直胴部を空孔優勢無欠陥領域として育成することを特徴とするシリコン単結晶育成方法。
  2. チョクラルスキー法によるシリコン単結晶の育成において、育成装置内の不活性雰囲気中の水素分圧を160Paを超え、400Pa以下とし、単結晶直胴部を格子間シリコン優勢無欠陥領域として育成することを特徴とするシリコン単結晶育成方法。
  3. チョクラルスキー法によるシリコン単結晶の育成において、単結晶の直胴部を育成する期間だけ育成装置内の不活性雰囲気中に水素原子含有物質の気体を添加することを特徴とする請求項1または2に記載のシリコン単結晶育成方法。
JP2005203865A 2005-04-08 2005-07-13 シリコン単結晶育成方法 Active JP4742711B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2005203865A JP4742711B2 (ja) 2005-04-08 2005-07-13 シリコン単結晶育成方法
PCT/JP2005/016961 WO2006112053A1 (ja) 2005-04-08 2005-09-14 シリコン単結晶の育成方法、並びにシリコンウェーハおよびそれを用いたsoi基板
EP05783521.7A EP1892323B1 (en) 2005-04-08 2005-09-14 Silicon single crystal growing method
CN2005800494091A CN101155950B (zh) 2005-04-08 2005-09-14 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底
KR1020077022928A KR100916055B1 (ko) 2005-04-08 2005-09-14 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼 및 그것을이용한 soi 기판
EP10002649.1A EP2194168B1 (en) 2005-04-08 2005-09-14 Silicon single crystal growing method.
TW094134050A TW200636098A (en) 2005-04-08 2005-09-29 Method for growing silicon single crystal, and silicon wafer and SOI substrate using the same
US11/393,892 US20060225639A1 (en) 2005-04-08 2006-03-31 Method for growing silicon single crystal, and silicon wafer
US12/453,579 US20090261301A1 (en) 2005-04-08 2009-05-15 Method for growing silicon single crystal, and silicon wafer
US12/453,578 US20090293799A1 (en) 2005-04-08 2009-05-15 Method for growing silicon single crystal, and silicon wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005112649 2005-04-08
JP2005112649 2005-04-08
JP2005203865A JP4742711B2 (ja) 2005-04-08 2005-07-13 シリコン単結晶育成方法

Publications (2)

Publication Number Publication Date
JP2006312575A JP2006312575A (ja) 2006-11-16
JP4742711B2 true JP4742711B2 (ja) 2011-08-10

Family

ID=37114801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005203865A Active JP4742711B2 (ja) 2005-04-08 2005-07-13 シリコン単結晶育成方法

Country Status (7)

Country Link
US (1) US20090293799A1 (ja)
EP (2) EP2194168B1 (ja)
JP (1) JP4742711B2 (ja)
KR (1) KR100916055B1 (ja)
CN (1) CN101155950B (ja)
TW (1) TW200636098A (ja)
WO (1) WO2006112053A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006347855A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP4806974B2 (ja) 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶育成方法
JP5262021B2 (ja) * 2007-08-22 2013-08-14 株式会社Sumco シリコンウェーハ及びその製造方法
US20080292523A1 (en) 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Igbt用のシリコン単結晶ウェーハの製造方法
WO2009025339A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025336A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5359874B2 (ja) * 2007-08-21 2013-12-04 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
FR2937797B1 (fr) * 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
US9773265B2 (en) * 2009-04-21 2017-09-26 Perk Dynamics, LLC Method and system for remote orders
JP5428608B2 (ja) * 2009-07-15 2014-02-26 株式会社Sumco シリコン単結晶の育成方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN112986294A (zh) * 2021-02-02 2021-06-18 西安奕斯伟硅片技术有限公司 一种晶圆缺陷检测方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4147599B2 (ja) * 1997-12-26 2008-09-10 株式会社Sumco シリコン単結晶及びその製造方法
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4460671B2 (ja) * 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3573045B2 (ja) 2000-02-08 2004-10-06 三菱住友シリコン株式会社 高品質シリコン単結晶の製造方法
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
DE60135992D1 (de) * 2000-06-30 2008-11-13 Shinetsu Handotai Kk Verfahren zur herstellung von silizium-einkristall-wafer
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
US6682597B2 (en) * 2000-10-23 2004-01-27 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134517A (ja) * 2000-10-27 2002-05-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
WO2004083496A1 (ja) * 2003-02-25 2004-09-30 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006347855A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
WO2006112053A1 (ja) 2006-10-26
KR20070113279A (ko) 2007-11-28
JP2006312575A (ja) 2006-11-16
EP1892323A1 (en) 2008-02-27
EP1892323A4 (en) 2009-07-01
KR100916055B1 (ko) 2009-09-08
CN101155950A (zh) 2008-04-02
TW200636098A (en) 2006-10-16
CN101155950B (zh) 2012-07-04
EP2194168B1 (en) 2016-05-11
EP1892323B1 (en) 2016-05-11
US20090293799A1 (en) 2009-12-03
EP2194168A1 (en) 2010-06-09
TWI320434B (ja) 2010-02-11

Similar Documents

Publication Publication Date Title
JP4742711B2 (ja) シリコン単結晶育成方法
JP4797477B2 (ja) シリコン単結晶の製造方法
TWI302952B (en) Silicon wafer, method for manufacturing the same, and method for growing silicon single crystal
JP5691504B2 (ja) シリコン単結晶育成方法
US20070095274A1 (en) Silicon wafer and method for producing same
JP2007022863A (ja) シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP4806975B2 (ja) シリコン単結晶の育成方法
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
US20080292523A1 (en) Silicon single crystal wafer and the production method
JP4821179B2 (ja) シリコン単結晶の育成方法
US20090261301A1 (en) Method for growing silicon single crystal, and silicon wafer
JP4806974B2 (ja) シリコン単結晶育成方法
JP2010126401A (ja) シリコン単結晶およびその育成方法、シリコンウェーハおよびその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2007045682A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP2004250263A (ja) 高品質ウェーハおよびその製造方法
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法
JP2001240490A (ja) 半導体シリコンウエーハの製造方法
JP2001044207A (ja) Ig処理法及びこの処理法で作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4742711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250