WO2004083496A1 - シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 - Google Patents

シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 Download PDF

Info

Publication number
WO2004083496A1
WO2004083496A1 PCT/JP2004/002239 JP2004002239W WO2004083496A1 WO 2004083496 A1 WO2004083496 A1 WO 2004083496A1 JP 2004002239 W JP2004002239 W JP 2004002239W WO 2004083496 A1 WO2004083496 A1 WO 2004083496A1
Authority
WO
WIPO (PCT)
Prior art keywords
crystal
wafer
grown
silicon
defect
Prior art date
Application number
PCT/JP2004/002239
Other languages
English (en)
French (fr)
Inventor
Masataka Horai
Wataru Sugimura
Toshiaki Ono
Tadami Tanaka
Original Assignee
Sumitomo Mitsubishi Silicon Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corporation filed Critical Sumitomo Mitsubishi Silicon Corporation
Priority to JP2005503641A priority Critical patent/JPWO2004083496A1/ja
Priority to US10/546,600 priority patent/US7704318B2/en
Priority to EP04714469.6A priority patent/EP1598452B1/en
Publication of WO2004083496A1 publication Critical patent/WO2004083496A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Definitions

  • the present invention relates to a silicon pen as a material of a semiconductor device and a method of manufacturing the same, and a method of growing a silicon single crystal as a material of a silicon wafer.
  • a typical method for producing silicon single crystal, which is a material of silicon, is a rotary pulling method called CZ method.
  • CZ method a rotary pulling method
  • a seed crystal is immersed in a silicon melt formed in a quartz crucible, and the seed crystal is pulled up while rotating the crucible and the seed crystal.
  • a silicon single crystal is grown below. It is known that silicon single crystals produced in this manner have various types of green-in defects that are problematic in the device formation process.
  • Two typical Gr-in defects are dislocation clusters generated in the interstitial silicon dominant region, and COPs or voids generated in the vacancy dominant region. Become. Furthermore, there are vacancy type and interstitial silicon type green defect free regions.
  • a typical defect distribution in the crystal diameter direction will be described with reference to FIG.
  • a ring OSF generation region exists in a ring shape at an intermediate position in the crystal diameter direction.
  • the inside of the ring 0 SF generation area is a COP or void generation area via the defect-free area.
  • the outside of the ring OSF generation area is acid
  • the region is a dislocation cluster generation region through the elemental precipitation promotion region and the oxygen precipitation suppression region.
  • the oxygen precipitation accelerating region is a vacancy type grow-in defect free region
  • the oxygen precipitation suppression region is an interstitial silicon type grow-in defect free region.
  • Figure 2 shows the defect distribution on the longitudinal section of a single crystal grown while gradually lowering the bow I raising speed.
  • the ring OSF generation region is located at the outer periphery of the crystal. Therefore, wafers collected from single crystals grown under high-speed pulling conditions generate COP almost entirely in the crystal diameter direction.
  • the ring 0 S F generation region gradually moves to the center of the crystal as the bow I raising speed decreases, and eventually disappears at the center of the crystal. Therefore, e-ha, collected from a single crystal grown under low-speed pulling conditions, generates dislocation classes in almost the entire crystal diameter direction.
  • the cross-section of the crystal in FIG. 1 corresponds to the cross-section at the position A in FIG.
  • Both dislocation clusters and COP are harmful grown-in defects that degrade the device characteristics, but the harmfulness of COP is smaller and there is a demand for productivity.
  • the growth was performed under the high-speed pulling conditions where the ⁇ ⁇ SF generation region as shown at the position D or higher was located at the outer peripheral portion of the crystal or was excluded outside the crystal.
  • dislocation clusters and COP do not occur in the defect-free region inside the ring OSF generation region, but also in the ring OSF generation region itself, and also in the oxygen precipitation promotion region and the oxygen precipitation suppression region outside the ring OSF generation region. Does not occur. In other words, these four regions are Grown-in defect-free regions.
  • the temperature gradient Gc at the center and the temperature gradient Ge at the outer periphery will be It can be the same or larger. Then, the shape of the SF generation region in the longitudinal section of the single crystal grown while gradually lowering the pulling speed, as shown in Fig.
  • this pulling speed condition is in the range of B-C.
  • the pull-up speed range (magine: range of B-C in Fig. 3) for freeing Grown-in defects is narrow, making it difficult to grow Grown-in defects free crystals stably.
  • the crystal diameter increases to 200 mm and 300 mm, it becomes more difficult to satisfy the relationship of Ge ⁇ Gc, and the pulling speed range B-C for defect free tends to become narrower. There was a need for a technology to break through this.
  • SOI substrates can increase the speed and reduce the power consumption of semiconductor devices, and demand for them is expected to increase in the future.
  • the SOI substrate can be manufactured by laminating a wafer with an oxide film and a normal wafer, or by oxidizing at a high temperature of 1300 ° C or more after implanting oxygen ions.
  • the main method is a SIM 0X (Separation by Implanted Oxygen) method in which a buried oxide film layer (BOX: Barried Oide Layer) is formed.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • SOI substrates are expected as high-performance semiconductor substrates for next-generation MOS-LSI.
  • the production process is more complicated and the cost is higher than that of the ordinary euca, so there is a strong demand for cost reduction.
  • the SI MOX substrate must be essentially COP-free.
  • oxygen ions when oxygen ions are implanted into a substrate containing COP, oxygen ions are scattered because the COP portion is hollow, or when implanted deeper than in the normal portion, so that SI MOX annealing is performed. Abnormalities occur in the buried oxide film layer (B OX).
  • the substrate for the SI MOX uses a silicon wafer whose surface layer is made COP-free by epi growth or high-temperature treatment in an atmosphere of hydrogen or argon. There was a problem that the cost was high because additional processes such as anneal processing were required.
  • a bonded SOI substrate if COP is present on the substrate located on the active layer side, when a thin film bonded SOI with an active layer of 0.1 or less is manufactured, a portion including the COP is required.
  • the active layer becomes thinner and becomes a pinhole that partially or completely penetrates to the BOX layer. Failures such as so-called HF defects will occur. Therefore, it is necessary to use a wafer without COP as the substrate on the active layer side.
  • a thick-film bonded SOI having an active layer of 0.1 / m or more if COP is contained in the active layer, the oxide film breakdown voltage characteristics and the element insulation isolation become poor, so that there is no C0P. It is desirable to use No. 18 as the substrate on the active layer side.
  • Grown-in defect-free crystals are originally free of COP, so if they are used for SOI substrates, additional processes such as epi growth and high-temperature annealing are not required. It is promising as an SOI substrate that requires low cost.
  • the growth rate of the Grown-in defect free crystal is slower than that of a normal CZ crystal, and the pulling speed range (margin) for freeing the Grown-in defect is free. , The production yield was low, and it was difficult to reduce the cost of crystal production.
  • An object of the present invention is to provide a method for growing a silicon single crystal capable of stably growing a grown-in defect free crystal with good productivity for use as a mirror-polished wafer or SOI. is there.
  • Another object of the present invention is to provide a high-quality, low-cost mirror-polished silicon wafer or S0I wafer manufactured by such a silicon single crystal growing method and a method for manufacturing the same. . Disclosure of the invention
  • the bow I raising speed is gradually increased.
  • the 0 SF generation region in the vertical section is made U-shaped. If a small amount of hydrogen gas is mixed into the inert gas introduced into the pulling furnace, the crystal crosses. As shown in Fig. 4, the defect distribution on the surface shows that the pull-up speed range B'-C 'for defect free is smaller in the crystal axis direction than B-C in Fig. 3 when hydrogen is not doped. Expanding.
  • the expansion of the pulling speed range is realized by increasing the critical speed V 0 at which the ring OSF generation region disappears at the center of the crystal and decreasing the critical speed V d at which dislocation clusters are generated.
  • the pulling speed range B'-C for defect-free is higher on the high-speed side, that is, on the upper side in FIG. 3, and lower on the low-speed side than on B--C in FIG. Expands below. This phenomenon is described with reference to FIG.
  • Figure 5 shows the effect of defect distribution on the relationship between the pulling speed and the 0 S F ring diameter.
  • the broken line indicates that the temperature gradient G c at the center of the crystal is smaller than the temperature gradient G e at the outer periphery of the crystal, that is, ⁇ SF generation in the longitudinal section of the single crystal grown while gradually lowering the pulling rate
  • the shape of the region is a V-shape that is convex downward.
  • the OSF ring diameter gradually decreases as the pulling speed decreases, and converges to 0 at the critical speed Vo.
  • the solid line indicates the case where the temperature gradient G c at the center of the crystal is equal to or greater than the temperature gradient G e at the outer periphery of the crystal, that is, the single crystal grown while gradually lowering the bow I raising speed.
  • Shape of the 0 SF generation region in the longitudinal section of the crystal This is a case where the shape is u-shaped and hydrogen is non-doped. In this case, the pulling speed at which the OSF ring diameter starts to shrink decreases, and the OSF ring shrinks more rapidly than the starting speed, and converges to 0 at the critical speed V 0 which is almost the same as the case of the broken line. That is, while the critical speed Vo is kept constant, the decreasing gradient of the ring diameter becomes steep.
  • the solid line (thick line) indicates that the temperature gradient G c at the center of the crystal is equal to or greater than the temperature gradient Ge at the outer periphery of the crystal, that is, the crystal is grown while the pulling rate is gradually reduced.
  • the shape of the 0 SF generation region in the vertical cross section of the single crystal is a U-shape and a case where a hydrogen dove is used.
  • the critical velocity increases from Vo to Vo 'while the decreasing gradient of the ring diameter remains steep as compared with the solid line (thin line).
  • the solid line (thick line) moves parallel to the high-speed side in the solid line (thick line).
  • the critical speed at which the ring 0 SF region disappears at the center of the crystal is increased, and as a result, the crystal diameter in the as-grown direction is increased.
  • Gr 0 wn-in defect-free single crystals, in which dislocation clusters and COP do not exist in the whole area can be grown by pulling faster than before.
  • the lowering of the pulling rate Vd at which dislocation clusters occur due to the hydrogen doping reduces to Vd ', and the pulling rate range for defect freeing expands from B-C to B'-C.
  • Defective crystals can be stably grown, and the production yield of grown-in defect-free crystals is significantly improved.
  • the reason why the combination of hydrogen doping increases the pulling speed range for defect free that is, the reason why the critical speed Vo of the ring OSF increases and the critical speed Vd at which dislocation clusters occur decreases, is as follows. like Conceivable.
  • the excess vacancy or interstitial silicon in the silicon crystal reacts with hydrogen to form a complex such as vacancy-hydrogen or interstitial silicon-hydrogen.
  • the concentration of holes and interstitial silicon will decrease. For this reason, aggregation of vacancy-interstitial silicon is suppressed, and CZ crystals without COP and dislocation clusters or having small size can be grown.
  • interstitial silicon-type hydrogen defects can be formed under sufficiently small intergranular silicon predominant conditions (Reference 4: Y. Sugit: Jpn. J. Appl. Phys 4 (1965) p962).
  • the pulling speed by the CZ method in an atmosphere containing sufficient hydrogen is sufficient.
  • the generation of COP can be suppressed, but it cannot be used as a wafer for semiconductors due to the formation of huge cavities.
  • the generation of dislocation clusters is suppressed, but the generation of dislocation pairs makes them unusable as semiconductor devices.
  • Figure 6 shows the vacancy and interstitial silicon concentrations Cv and C i, the pulling rate V, and the crystal side near the solid-liquid interface at a temperature of 110 ° C or higher at the center of the crystal during CZ crystal growth. This is a relationship between the temperature gradient G and the ratio V / G, and shows the effect of suppressing generation of C 0 P and dislocation clusters when hydrogen is present in the crystal. The reason why the generation of COPs and dislocation clusters is suppressed is explained using this figure.
  • Vo, Vc, and Vd are the critical velocities at which the ring OSF region, COP, and dislocation class begin to form at the center of the crystal or a part of the radial direction, respectively, and Cv—OSF, Cv—COP, and C i— D is 1 indicates the critical point defect concentration generated by the OSF ring region, COP, and dislocation class, respectively.
  • the pulling speed Vo for the generation of the OSF ring shifts to a higher speed like Vo 'and Vo ", and the pulling speed Vc for the generation of COP also becomes faster as Vc'. Will shift to the side.
  • free interstitial silicon is formed because interstitial silicon and hydrogen form a complex. Concentration decreases. Therefore, the pulling speed Vd for generating dislocation clusters shifts to Vd 'or Vd "on the lower speed side so as to coincide with the critical concentration Ci-dis1.
  • the concentration of vacancies and interstitial silicon is sufficiently low. No dislocation clusters are generated, and no vacancy-type hydrogen defects as giant cavities or interstitial silicon-type hydrogen defects as dislocation pairs are generated.
  • the range (margin) of the pulling speed at which G r 0 wn-in defects are free is significantly increased as compared with the case where hydrogen is not doped, the defect-free crystal can be grown more stably at a high yield. Can be.
  • V / G is larger than the critical V / G
  • the ring 0 SF does not close at the center of the crystal and C 0 F is generated in its inner region, but its size is reduced due to a decrease in the vacancy concentration due to hydrogen doping. In this case, too, the vacancy concentration is sufficiently low so that no giant cavities are generated.
  • the silicon wafer is a silicon single crystal grown by the CZ method in an inert atmosphere containing hydrogen, and has an amorphous state.
  • the silicon wafer in the state where it is not subjected to the as-pulled heat treatment, it is a complete grown-in defect free wafer that does not contain COP in the entire area in the crystal diameter direction in the entire area in the thickness direction of the wafer, or a COP of 0.1 m or less in size Is quasi-Grown-in defect-free at least in the-part of the crystal diameter direction.
  • any Gr 0 wn- in defect free wafer does not include dislocation clusters in the entire crystal thickness direction in the entire thickness direction in the as-grown state.
  • the hydrogen concentration in the silicon single crystal during growth in an inert atmosphere containing hydrogen can be controlled by the hydrogen partial pressure in the atmosphere.
  • the hydrogen in the atmosphere dissolves in the silicon melt and becomes a steady (equilibrium) state.
  • the concentration in the liquid phase and the solid phase is distributed to the crystal by concentration segregation during solidification.
  • the hydrogen concentration in the melt is determined by Henry's law depending on the hydrogen partial pressure in the gas phase.
  • the concentration in the crystal is determined by the relationship between the concentration in the melt and the paranoia.
  • C SH2 is the hydrogen concentration in the crystal
  • k ' is the segregation coefficient of hydrogen between the silicon melt and the crystal.
  • the hydrogen concentration in the crystal immediately after solidification can be controlled at a desired concentration in the axial direction of the crystal by controlling the hydrogen partial pressure in the atmosphere.
  • the ring OSF generation region may exist in a part of the crystal diameter direction, or may disappear at the center of the crystal.
  • the silicon wafer of the present invention has a PW (Polished Wafer.
  • COP-free such as hydrogen anneal or argon anneal of 110 to 1200 ° C x lhr or more It is preferable to remove COP at a depth of 1 ⁇ m or more from the surface by using a filter.
  • the method for producing a silicon single crystal according to the present invention may further comprise:
  • the vacancies trapped by hydrogen may then promote oxygen precipitation and reduce the free energy of the oxygen precipitate formation reaction, and may form even larger cavities. There is.
  • the concentration of vacancies introduced during solidification is high because V / G is sufficiently large.
  • the wrapped hydrogen-vacancy complex generates stable precipitation nuclei at high temperature, grows by heat treatment of the device, remains as a strong precipitate near the surface layer, and generates OSF by oxidation heat treatment. It may cause deterioration of characteristics.
  • V / G is sufficiently large and the hydrogen concentration is high, a huge cavity is further generated.
  • such a method is not suitable as a semiconductor wafer.
  • the size of the crystal is limited to 0.1 / m or less even if there is a completely grown-in defect-free single crystal without dislocation clusters and C0P in the entire diameter direction of the crystal, or COP is present.
  • Quasi-Grown-in defect-free single crystals can be grown efficiently and stably by pulling up a very high speed range (margin) faster than before.
  • the vicinity of the critical speed is qualitatively the pulling speed at which a complete Grown-in defect-free crystal free of dislocation clusters and COPs is obtained in the entire area in the crystal diameter direction.
  • the COP size is within the limit of 0.1 m or less, a slightly higher pulling speed may be used.
  • the pulling rate is about 1.7 times (1.7Vo) the critical velocity as Vo, but the density and size of COP depend on V / G and the cooling rate near 1100 ° C. However, since it depends on the thermal environment of the CZ furnace, it cannot be determined uniquely. If the speed is lower than this range, dislocation clusters will be generated, and if the speed is higher, excessive COPs exceeding 0.1 m in size and oxygen precipitation nuclei stable at high temperatures will be generated. Furthermore, when the hydrogen concentration becomes relatively high, Cavities also occur.
  • the lower limit is preferably at least 0.1% by volume, particularly preferably at least 3% by volume. At 0.1% or less, the effect of hydrogen is almost negligible, and at less than 3%, at 0.1% or more, the effect of hydrogen is to some extent, but not sufficient.
  • the upper limit is preferably equal to or less than the hydrogen concentration (about 10% by volume) determined by the dilution limit by the inert gas used, and particularly preferably equal to or less than 8% by volume.
  • the silicon wafer manufacturing method of the present invention is to collect silicon wafers from high-quality and economical single crystals manufactured by the silicon single crystal manufacturing method of the present invention. Economics can be balanced at a high level.
  • the sampled silicon wafer is a quasi-Grown-in defect-free wafer containing a COP of size less than 0.1 jum
  • wafers collected from completely crystallized defect-free or quasi-grown-in defect-free single crystals can be used for PW (polished wafers, mirror-finished wafers) and base wafers for SI MOX type SOI substrates. As described above, it can also be used for the first step on the active layer side of the bonded SOI substrate.
  • the temperature gradient Gc at the center of the crystal is smaller than the temperature gradient Ge at the outer periphery, and the longitudinal section of the single crystal grown while gradually lowering the pulling rate
  • FIG. 1 is a defect distribution diagram in the crystal diameter direction.
  • Figure 2 shows the distribution of defects in the longitudinal section of a single crystal grown while gradually increasing the bow I raising speed.
  • the temperature gradient Gc at the center of the crystal is smaller than the temperature gradient Ge at the periphery of the crystal. Is shown.
  • Figure 3 shows the distribution of defects on the longitudinal section of a single crystal grown while gradually increasing the bow I raising speed.
  • the temperature gradient G c at the center of the crystal is the same as the temperature gradient G e at the outer periphery of the crystal. Or larger than this.
  • Figure 4 is a defect distribution diagram on the longitudinal section of a single crystal grown while gradually lowering the pulling speed.
  • the temperature gradient Gc at the center of the crystal is the same as or equal to the temperature gradient Ge at the outer periphery of the crystal. It shows the case of larger than that and the case of hydrogen doping.
  • Figure 5 shows the effect of defect distribution on the relationship between pulling speed and 0 SF ring diameter. It is a chart showing a degree.
  • FIG. 6 is a chart showing the effect of V / G on the point defect concentration and the conditions for generating various defect regions, and shows the shift of the critical G for defect generation due to hydrogen doping.
  • FIG. 7 is a longitudinal sectional view of a CZ bow I raising furnace suitable for carrying out the silicon single crystal manufacturing method of the present invention.
  • FIG. 8 is a chart showing the relationship between the V / G and the hydrogen concentration in the regions where various defects are generated, and shows the enlargement of the V / G region for defect generation by hydrogen doping.
  • FIG. 9 is a chart showing the relationship between the crystal position and the pulling speed range (margin) in which the Grown-in defect free region can be obtained.
  • FIG. 7 is a longitudinal sectional view of a CZ furnace suitable for carrying out the silicon single crystal manufacturing method of the present invention. First, the structure of the CZ furnace will be described.
  • the CZ furnace includes a crucible 1 arranged at the center of the chamber 1 and a heater 2 arranged outside the crucible 1.
  • the crucible 1 has a double structure in which a quartz crucible 1a containing a raw material melt 3 inside is held by an outer graphite crucible 1b, and is driven to rotate and move up and down by a support shaft called a digital.
  • a cylindrical heat shield 7 is provided above the crucible 1.
  • the heat shield 7 has a structure in which an outer shell is made of graphite and the inside is filled with graphite felt.
  • the inner surface of the heat shield 7 has a tapered surface whose inner diameter gradually decreases from the upper end to the lower end.
  • the upper outer surface of the heat shield 7 is a tapered surface corresponding to the inner surface, and the lower outer surface gradually increases the thickness of the heat shield 7 downward. It is formed on an almost straight surface.
  • This CZ furnace is a single crystal growth device of 20 Omm. Using this apparatus, it is possible to grow a single crystal having a target diameter of, for example, 21 Omm and a body length of, for example, 1200 mm.
  • the heat shield 7 forms a hot zone structure in which the temperature gradient Gc at the center of the crystal is equal to or larger than the temperature gradient Ge at the outer periphery of the crystal.
  • the specification examples of the heat shield 7 are as follows.
  • the outer diameter of the part entering the crucible is, for example, 47 Omm.
  • the minimum inner diameter S at the lowermost end is, for example, 27 Omm.
  • the radial width W is, for example, 100 mm, and the inclination of the inner surface which is the inverted frustoconical surface with respect to the vertical direction is, for example, 2 1 °.
  • the inner diameter of the crucible 1 is, for example, 55 Omm, and the height H of the lower end of the heat shield 7 from the melt surface is, for example, 6 Omm.
  • the axial temperature gradient from the melting point to 1370 ° C is 3.0 to 3.2 ° C / It is 2.3 to 2.5 ° C / mm at the periphery (Ge), and 0 ⁇ / 06 is about 1.3. This state hardly changes even if the lifting speed is changed.
  • the hydrogen concentration for example 0, 0.1, 3, 5, 8, 1 0 and the mixture ratio of the volume 0/0, respectively
  • a polycrystal of high-purity silicon is charged into the crucible, for example, at 13 O kg, and the p-type (B, A 1, Ga, etc.) is set so that the electric resistivity of the single crystal becomes a desired value, for example, 1 OQcm.
  • add an n-type (P, As, Sb, etc.) dopant reduce the pressure to 10 to 200 torr in an argon atmosphere inside the device.
  • hydrogen is set into the above-mentioned predetermined mixing ratio of 10% by volume or less with respect to argon, and is caused to flow into the furnace.
  • the mixture is heated by a heater to melt the silicon, thereby obtaining a melt 3.
  • the seed crystal attached to the seed chuck 5 is immersed in the melt 3, and the crystal is pulled while rotating the crucible 1 and the pulling shaft 4.
  • the crystal orientation is either ⁇ 100 ⁇ , ⁇ 111 ⁇ , or ⁇ 110 ⁇ . After performing the shading to eliminate dislocations in the crystal, a shoulder is formed and the shoulder is changed. To the target body diameter.
  • the body length When the body length reaches, for example, 30 Omm, adjust the pulling speed sufficiently higher than the critical speed, for example, to 1. Omm / min, and then decrease the pulling speed almost linearly according to the pulling length.
  • the body length When the body length reaches, for example, 60 Omm, it becomes lower than the critical speed, for example, 0.3 mm / min, and then, at this pulling speed, a part of the body is grown to, for example, 110 Omm. After performing the squeezing under the normal conditions, the crystal growth is terminated.
  • each specimen is immersed in an aqueous solution of copper sulfate and then dried, and subjected to a heat treatment at 900 ° C. for about 10 minutes in a nitrogen atmosphere. Thereafter, in order to remove Cu Shirisai de layer coupons surface, HF / HN0 3 mixed solution immersed in, after a surface layer several tens of microns was removed by etching, the position and the defect 0 SF ring by X-ray topography Examine the distribution of the area.
  • the COP density of this sliced piece is investigated by, for example, the OPP method
  • the dislocation cluster density is investigated by, for example, the Secc0 etching method.
  • a single crystal pulling device that satisfies Ge / Gc ⁇ 1 As shown in Fig. 3, the defect distribution of the grown crystal is such that a ring-shaped 0 SF is generated in a U-shape, and as the hydrogen concentration increases, the defect-free site expands as shown by B'-C in Fig. 4. The range of the pulling speed (magazine) that becomes a defect-free crystal is expanded.
  • V / G and hydrogen concentration in each defect region such as V-type and I-type Grown-in defect free regions and dislocation cluster regions, is obtained (Fig. 8).
  • the pulling speed is set to a speed higher than the upper limit indicated by the solid line in Fig. 9 and within about 1.7 times the upper limit, the grow-in defect will not be completely free, but the size will be zero. .1
  • hydrogen or argo Annealing in an atmosphere such as an atmosphere makes it possible to make at least a 1 m or more depth near the surface layer free of green-in defects.
  • the size of the defects is less than 0.1 lm, it is possible to completely eliminate COP in a region about 1 wm deep from the surface layer with an annealing of about 110 hrs / 2 hr. .
  • Such a wafer can be used as it is as a normal PW (polishing wafer, mirror surface wafer) for device manufacturing, and is also useful as a substrate for SOI.
  • a technique for doping hydrogen during growth of a silicon single crystal by the CZ method to completely eliminate grown-in defects such as COPs and dislocation clusters or to reduce the COP size to 0.1 / m or less can be used for the SOI substrate by the SI MOX method or the bonding method.
  • the active layer since there is no crystal defect in the active layer or the COP size is as small as 0.1 or less, the active layer easily disappears by heat treatment, and it is hard to be a pinhole penetrating. Further, it is possible to provide an S 0 I substrate that is less likely to be scattered by implanted ions or to become a defect of a buried oxide film at the time of ion implantation by the smart cut method ⁇ S I MOX method. In addition, since the doping of hydrogen increases the pull-in speed of the Gro-in defect free crystal, the production yield of the grown-in defect free crystal is greatly increased. Can be greatly reduced.
  • a silicon single crystal rod doped with hydrogen by the CZ method is grown under the manufacturing conditions shown in FIG.
  • a silicon single crystal wafer doped with hydrogen is produced.
  • a silicon single crystal rod containing the desired concentrations of hydrogen and oxygen is obtained by the CZ method, it is sliced with a cutting device such as an ID saw or a wire saw according to a normal processing method, and then chamfered. It is processed into silicon single crystals through processes such as lapping, etching and polishing. In addition to these steps, there are various other steps such as washing, and the steps are appropriately changed and used according to the purpose such as changing the order of the steps and omitting the steps.
  • an SOI substrate is fabricated by a SI MOX method or a bonding method.
  • the manufacturing conditions of the SOI substrate by the SI MOX method need to be particularly limited except for using the above-mentioned hydrogen-doped silicon single crystal wafer or the silicon wafer that has been annealed in a hydrogen or argon atmosphere.
  • an acceleration voltage of 180 keV to 200 keV is usually used as an oxygen injection condition, but a higher or lower voltage than this range may be used.
  • OX 10 18 cm 2 or more dose Shi desirable to use a bur, or a dose outside this range.
  • As an annealing condition it is preferable to use a temperature of 1300 or more in order to obtain a high quality buried oxide film, but a lower temperature may be used.
  • the atmosphere in anneal may be oxidizing or non-oxidizing.
  • the pinhole density of the SOI buried oxide layer manufactured by the SI MOX method in this manner is the same as that of a normal silicon layer without hydrogen, because hydrogen-doped wafers without void defects are used. The number is clearly smaller than when C is used.
  • the active layer side wafer which is the raw material, and the base wafer.
  • the active layer side is a silicon single crystal doped with hydrogen grown by the CZ method. Of course, both of the two sheets may be doped with hydrogen.
  • a heat treatment is performed on the active layer side surface to form an oxide film on the surface.
  • This heat treatment is performed, for example, at a high temperature of 100 ° C. or more.
  • the oxide film may be formed on the base layer 18 or the oxide film may be formed on both layers 18.
  • the active layer side wafer on which the oxide film is formed is adhered to the base wafer.
  • a heat treatment is applied to this in an oxidizing atmosphere, so that the active layer side wafer and the base wafer are firmly bonded to form a bonded substrate.
  • an oxide film is also formed on the outer surface of the bonded SOI substrate.
  • the heat treatment may be performed at a temperature of 400 ° C. to 1200 ° C. in an atmosphere containing oxygen or water vapor, and more preferably. Is performed at a temperature of 900 ° C. or more. By performing the heat treatment in such a high temperature range, the two sheets can be firmly bonded.
  • the Grown-in defects do not affect the device electrical characteristics. Become.
  • the bonded SOI substrate having a high quality active layer can be manufactured by thinning the surface of the wafer on the active layer side to a desired thickness by means such as grinding and polishing. In particular, thin the active layer to 1 / zm or less. When a film is formed, the Grown-in defect penetrates easily to form a pinhole, and thus the method of the present invention is effective.
  • the present invention is also effective in the case of gas phase etching, which has attracted attention as a technique for thinning the SOI layer in recent years, or the smart cut method in which ions are implanted into silicon wafers to be bonded and then separated.
  • the entire region in the crystal diameter direction does not contain dislocation clusters and C 0 P, is completely defect-free, or the COP size is limited to 0.1 m or less. It is a semi-defect-free high-quality product, and has a high pulling rate as a result of being subjected to hydrogen doping during the crystal growth stage, resulting in high productivity and low cost.
  • the size of crystal defects in the SOI layer is small, and an SOI substrate with few pinholes can be manufactured at low cost and high productivity. Sex can be obtained.
  • the method for manufacturing a silicon wafer of the present invention uses a completely defect-free crystal or a quasi-defect-free crystal grown at a high pulling rate as a material, and performs a high pulling rate by performing hydrogen doping at the crystal growing stage. As a result, high quality silicon wafers can be manufactured at low cost.
  • the critical speed is increased by doping with hydrogen. It can be manufactured with good productivity at low cost.
  • the present invention is effective for manufacturing a thin-film SOI substrate having a SOI layer thickness of 1 micron or less, in which crystal defects and pinholes in the SOI layer are particularly problematic.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

明 細 書 シリコンゥユーハ及びその製造方法、 並びにシリコン単結晶育成方法 技術分野
本発明は、 半導体デバイスの素材であるシリコンゥニ一八及びその製 造方法、 並びにシリコンゥ ーハの素材であるシリコン単結晶の育成方 法に関する。 背景技術
シリコンゥヱ一八の素材であるシリコン単結晶の製造方法として代表 的なものは、 CZ法と呼ばれる回転引上げ法である。 CZ法によるシリ コン単結晶の製造では、 周知のとおり、 石英ルツボ内に形成したシリコ ン融液に種結晶を浸漬し、 ルツボ及び種結晶を回転させながら種結晶を 引上げることにより、 種結晶の下方にシリコン単結晶を育成する。 こうして製造されるシリコン単結晶には、 デバイス形成工程で問題と なる様々の種類の Gr own— i n欠陥が生じることが知られている。 代表的な Gr o n- i n欠陥は、 格子間シリコン優勢領域に発生する 転位クラスタ、 及び空孔優勢領域に発生する COPまたはボイドの二つ であり、 両領域の間はリング OS F発生領域となる。 さらに空孔型及び 格子間シリコン型の Gr own- i n欠陥フリー領域がある。 結晶径方 向における典型的な欠陥分布を図 1により説明すると、 以下の如くであ る。
結晶径方向の中間位置にリング OS F発生領域がリング状に存在して いる。 リング 0 S F発生領域の内側は無欠陥領域を介して COPまたは ポイド発生領域になっている。 一方、 リング OS F発生領域の外側は酸 素析出促進領域、 および酸素析出抑制領域を介して転位クラスタ発生領 域になっている。 酸素析出促進領域は、 空孔型の Gr own— i n欠陥 フリ一領域であり、 酸素析出抑制領域は格子間シリコン型の G r own - i n欠陥フリー領域である。
このような欠陥分布は、 次の二つの因子によって制御されることが知 られている。 一つは結晶引上げ速度であり、 今一つは凝固直後の結晶内 温度分布である。 結晶引上げ速度の影響を図 2により説明すると、 以下 の如くである。
図 2は、 弓 I上げ速度を徐々に低下させながら成長させた単結晶の縦断 面における欠陥分布を示している。 引上げ速度が速い段階では、 リング OSF発生領域は結晶外周部に位置する。 したがって、 高速引上げ条件 で育成した単結晶から採取されたゥェ一ハは、 結晶径方向のぼぼ全域に COPを発生する。 弓 I上げ速度の低下に伴ってリング 0 S F発生領域は 結晶中心部へ徐々に移動し、 最終的には結晶中心部で消滅する。 したが つて、 低速引上げ条件で育成した単結晶から採取されたゥエーハは、 結 晶径方向のぼぼ全域に転位クラス夕を発生する。 ちなみに、 図 1の結晶 横断面は、 図 2中の A位置での断面図に相当している。
転位クラスタも COPも共にデバィス特性を悪化させる有害な G r o wn- i n欠陥であるが、 有害度は COPの方が小さく、 生産性に対す る要求もあって、 従来はもつばら図 2中に D位置以上で示されるような 〇 S F発生領域を結晶外周部に位置させるか結晶外へ排除する高速引 げ条件での育成が行われていた。
しかしながら、 近年における集積回路の著しい微細化に伴い、 COP の有害性さえもが指摘され始め、 転位クラスタと共に COPの発生を防 止する必要性が生じてきた。 この要求に応える技術の一つが、 特開 20 01 - 220289号公報及び特開 2002— 187794号公報に記 載されているような、 点欠陥分布制御による欠陥フリー結晶の育成であ る。
特開 2 00 1— 2 2 02 8 9号公報及び特開 20 02— 1 8 779 4 号公報に記載されている育成結晶における Gr own— i n欠陥フリ一 化は、 前述した凝固直後の結晶内温度分布によって欠陥分布が制御され る現象を利用したものである。
即ち、 通常の CZ引上げでは、 凝固直後の結晶は外周面から放熱され る。 このため、 凝固直後の結晶内の軸方向温度勾配は、 中心部での温度 勾配 G cより外周部での温度勾配 G eが大となる傾向を示す。 その結果 、 弓 I上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけ る欠陥分布、 特にリング O S F発生領域は、 下方に凸で且つ先が尖った V字形状になる。 その結果、 リング OS F発生領域が結晶中心部に消滅 する臨界速度近傍の引上げ条件を採用しても、 Gr own- i n欠陥フ リ一の領域は結晶中心部に限定的に生じるだけであり、 結晶径方向の全 域を欠陥フリ一化することはできない
ちなみに、 転位クラスタ及び COPは、 リング OS F発生領域内側の 無欠陥領域に発生しなのは勿論のこと、 リング OS F発生領域自体、 更 にはその外側の酸素析出促進領域及び酸素析出抑制領域にも生じない。 即ち、 これら 4つの領域が Gr own— i n欠陥フリー領域である。 これに対し、 結晶引上げ炉におけるホットゾーン構造の工夫により、 凝固直後の結晶を外面側から積極的に保温するようにすると、 中心部で の温度勾配 G cを外周部での温度勾配 G eと同一かこれより大きくする ことが可能となる。 そうすると、 引上げ速度を徐々に低下させながら成 長させた単結晶の縦断面における◦ S F発生領域の形状は、 図 3に示す ように、 下方に凸の傾向のままで先がフラット化して U字形状になる。 そしてこの状態で、 0 S F発生領域が結晶中心部に消滅する臨界速度近 傍の引上げ条件を採用することにより、 結晶径方向の全域を欠陥フリ一 化することが可能になる。 ちなみに図 3では、 この引上げ速度条件は B —Cの範囲内となる。
なお、 育成結晶における欠陥フリー化の他の技術としては、 例えば特 開 2 0 00— 2 8 1 49 1号公報及び特開 200 1— 3 3 5 39 6号公 報に示されるような結晶引き上げ時の水素ドープがある。 これは引上げ 炉内に導入する不活性ガス中に微量の水素ガスを混入するものであり、 シリコン融液への窒素ドープと同様に空孔欠陥の形成を抑制できる。 特開 20 0 1— 2 20 2 8 9号公報及び特開 200 2— 1 87 7 94 号公報に記載されているような欠陥分布制御による Gr own— i n欠 陥フリ一結晶の育成技術では、 引上げ条件として 0 S F発生領域が結晶 中心部に消滅する臨界速度近傍の低速引上げ条件を選択する必要がある 。 このため、 生産性の低下が避けられない。
加えて、 Gr own— i n欠陥フリー化のための引上げ速度範囲 (マ —ジン:図 3中の B— Cの範囲) が狭く、 Gr own— i n欠陥フリー 結晶の安定な育成が難しい。 その結果、 Gr own— i n欠陥フリー結 晶を結晶全長に渡って得ることが困難であり、 Gr 0 wn— i n欠陥フ リ一結晶の製造歩留まりが低くなる。 このために、 Gr own— i n欠 陥フリー結晶の製造コストの削減が困難となる問題があった。 特に、 結 晶直径が 2 00 mm、 30 0 mmと大きくなるに従って、 Ge≤Gcの 関係を満足することが困難となり、 欠陥フリ一化のための引き上げ速度 範囲 B— Cはさらに狭くなる傾向があり、 これをブレークスルーする技 術が望まれていた。
—方、 SO I (Silicon on Insulator) 基板は、 半導体デバイスの高 速化および低消費電力化が可能であり、 今後 需要の増大が期待されて いる。 SO I基板の製造法としては、 酸化膜付ゥェ一ハと通常ゥヱ一ハを貼 り合わせる貼り合わせ法と、 酸素イオンを注入したのち 1 300 °C以上 の高温で酸化することにことにより埋め込み酸化膜層 (BOX : Barr i e d O ide Layer ) を形成する S I M 0 X (Separation by Implanted Ox ygen)法とが主な方法である。
これらの SO I基板の SO I層に形成された MOSFET (Metal Ox ide Semiconductor Field Effect Transistor ) は、 高い放射線耐性と ラッチアップ耐性を持ち、 高信頼性を示すことに加えて、 デバイスの微 細化にともなうショートチヤネル効果を抑制し、 かつ低消費電力動作が 可能となる。 このため、 SO I基板は次世代 M OS— LS I用の高機能 半導体基板として期待されている。 しかしながら、 通常のゥユーハに比 較して製造工程が複雑であり、 コストが嵩むことから、 低コスト化が強 く求められている。
S I MOX基板は本質的に COPフリーである必要がある。 すなわち 、 COPを含む基板に酸素をイオン注入した場合、 COPの部分が空洞 であるために、 酸素イオンが散乱されたり、 正常部分と比較して深く注 入されるために、 S I MOXァニールした場合に埋め込み酸化膜層 (B OX) に異常が生じる。 このため、 S I MOX用の基板には、 ェピ成長 、 または水素またはアルゴン雰囲気中での高温処理により、 表層近傍が COPフリー化されたゥヱ一ハが用いられており、 ェピ成長や高温ァニ ール処理などの付加工程が必要なために、 コストが高くなる問題があつ た。
また、 貼り合わせ SO I基板では、 活性層側に位置する基板に COP が存在すると、 0. 1 以下の活性層を有する薄膜貼り合わせ SO I ゥヱ一八を製造する場合に、 COPを含む部分で活性層が薄くなり、 部 分的に、 または完全に BOX層まで貫通したピンホールになるため、 い わゆる HF欠陥等の不良となる。 このため、 COPを含まないゥェ一ハ を活性層側の基板として使用することが必要である。 もちろん 0. 1 / m以上の活性層を有する厚膜貼り合わせ SO Iの場合も、 活性層に CO Pを含むと酸化膜耐圧特性や素子絶縁分離の不良となるため、 C 0 Pの ないゥヱ一八を活性層側の基板として用いることが望ましい。
以上のことから、 Gr own— i n欠陥フリー結晶は、 もともと CO Pがフリーであることから、 SO I基板に採用した場合、 ェピ成長や高 温ァニール処理のような付加的な工程が不要となり、 低コストが要求さ れる SO I基板として有望である。 しかしながら、 Gr own— i n欠 陥フリー結晶は、 前述したとおり、 通常の CZ結晶に比較して引き上げ 速度が遅く、 また、 Gr own— i n欠陥をフリー化するための引き上 げ速度範囲 (マージン) が極めて狭いために、 製造歩留まりが低く、 こ のために結晶製造のコストを下げることが困難であった。
この問題を克服するためには、 引き上げ速度を大きく して生産性を向 上させ、 さらに Gr own— i n欠陥フリー化ができる引き上げ速度範 囲 (マージン) を拡大することで、 結晶成長を安定化させ製造歩留まり を向上させる必要があった。
本発明の目的は、 鏡面研磨ゥヱーハまたは SO Iゥヱ一八として用い るために、 Gr own— i n欠陥フリ一結晶を生産性よく安定に育成で きるシリコン単結晶の育成方法を提供することにある。 本発明の別の目 的は、 そのようなシリコン単結晶育成方法により製造された高品質で低 コストな鏡面研磨シリコンゥヱ一ハまたは S 0 Iゥヱ一ハ及びその製造 方法を提供することにある。 発明の開示
欠陥分布制御による欠陥フリ一結晶の育成技術で問題となる生産性 - 歩留まりの低さを改善することを目的として、 本発明者らは水素ドープ 技術に着目し、 検討を行った結果、 以下の二つの結論に到達した。
第 1に、 結晶中心部での温度勾配 G cを結晶外周部での温度勾配 G e と同一かこれより大きくするように工夫されたホットゾ一ン構造を用い て、 弓 I上げ速度を徐々に低下させながら単結晶を成長させたときの結晶 縦断面における 0 S F発生領域を U字形化する場合に、 引上げ炉内に導 入する不活性ガス中に微量の水素ガスを混入すると、 その結晶縦断面に おける欠陥分布は、 図 4に示すように、 欠陥フリー化のための引上げ速 度範囲 B ' — C ' が、 水素ノンドープのときの図 3中の B— Cに比べて 結晶軸方向に拡大する。
第 2に、 この引上げ速度範囲の拡大は、 リング O S F発生領域が結晶 中心部に消滅する臨界速度 V 0が上がることと、 転位クラスタが発生す る臨界速度 V dが低下することにより実現される。 つまり、 欠陥フリー 化のための引上げ速度範囲 B ' - C は、 水素ノンドープのときの図 3 中の B— Cに比べて高速側、 即ち図 3中の上方、 および低速側、 即ち図 3中の下方へ拡大する。 この現象を図 5により説明すると、 以下の如ぐ である。
図 5は引上げ速度と 0 S Fリング径の関係に及ぼす欠陥分布の影響度 を示している。 図中、 破線は結晶中心部での温度勾配 G cが結晶外周部 での温度勾配 G eより小さい場合、 即ち、 引上げ速度を徐々に低下させ ながら成長させた単結晶の縦断面における◦ S F発生領域の形状が下に 凸の V字形の場合である。 この場合は、 引上げ速度が低下するにつれて O S Fリング径が徐々に縮小し、 臨界速度 V oで 0に収束する。
実線 (細線) は、 結晶中心部での温度勾配 G cを結晶外周部での温度 勾配 G eと同一かこれより大きくした場合、 即ち、 弓 I上げ速度を徐々に 低下させながら成長させた単結晶の縦断面における 0 S F発生領域の形 状を u字形状化した場合で、 且つ水素ノンドープの場合である。 この場 合は、 OSFリング径が縮小を開始する引上げ速度が低下し、 その開始 速度より急激に縮小が起こり、 破線の場合とほぽ同じ臨界速度 V 0で 0 に収束する。 即ち、 臨界速度 Voが一定のままでリング径の減少勾配が 急になる。 これにより、 臨界速度 Voの近傍で、 結晶径方向全域で転位 クラスタ及び COPが存在しない欠陥フリ一の単結晶が育成されるが、 臨界速度 Voが上がるわけではないので、 低速引上げを強いられる。 これに対し、 実線 (太線) は、 結晶中心部での温度勾配 G cを結晶外 周部での温度勾配 Geと同一かこれより大きく した場合、 即ち、 引上げ 速度を徐々に低下させながら成長させた単結晶の縦断面における 0 SF 発生領域の形状を U字形状にした場合で、 且つ水素ドーブの場合である 。 この場合は、 実線 (細線) と比べて、 リング径の減少勾配が急勾配の ままで臨界速度が Voから Vo' へ上がる。 実線(細線) が高速側へ平 行移動したのが実線 (太線) である。
このように、 G r own— i nフリー欠陥結晶の育成に水素ド一プを 組み合わせることにより、 リング 0 S F領域が結晶中心部で消滅する臨 界速度が上がり、 これにより、 a s g r ownで結晶径方向全域に転 位クラスタ及び COPが存在しない Gr 0 wn- i n欠陥フリーの単結 晶が、 従来より高速の引上げにより育成可能となる。 さらに、 水素ドー ブにより、 転位ククラスタの発生する下限の引き上げ速度 Vdが Vd' に低下することにより、 欠陥フリ一化のための引上げ速度範囲が B— C から B' -C に広がる結果、 無欠陥結晶が安定して育成可能となり、 Gr own- i n欠陥フリー結晶の製造歩留まりが著しく向上する。 水素ド一プを組み合わせることにより欠陥フリー化のための引上げ速 度範囲が拡大する理由、 すなわちリング OS Fの臨界速度 Voが増大し 、 転位クラスタが発生する臨界速度 V dが低下する理由は以下のように 考えられる。
1 3 0 0〜1 3 9 0での高温水素中でシリコンゥェ一ハを熱処理し急 冷した場合、 空孔または格子間シリコンと水素が反応し空孔一水素また は格子間シリコン—水素複合体が形成される (文献 1 :末澤正志 1 9 9 9年 6月 3日 応用物理学会結晶工学分科会第 1100回研究会テキスト P 1 1 ) 。 従って、 水素を含む不活性雰囲気中で CZ結晶を育成した 場合、 結晶冷却過程の COP (約 1 1 0 0°C) または転位クラスタ (約 l O O Ot) 等の Gr own— i n欠陥が形成される温度よりも高温部 において、 シリコン結晶中で過剰に存在する空孔または格子間シリコン と水素が反応し、 空孔—水素または格子間シリコン一水素などの複合体 が形成されるために、 空孔および格子間シリコンの濃度が低下すること になる。 このために、 空孔ゃ格子間シリコンの凝集は抑制され、 COP および転位クラスタのない、 またはサイズが小さい C Z結晶が育成でき ることになる。
しかし、 水素を含む不活性雰囲気中で V/Gが充分大きい空孔優勢条 件下で C Z結晶を育成するとき、 水素濃度が高くなると水素欠陥と呼ば れる大きさ数 wm〜数 1 0 mの巨大空洞 (空孔の凝集体と考えられる ) ができ (文献 2 : E. Πηο、 K.Takano、 M.Kimura, H.Yamagishi : Mate rial Science and Engineering B 3 6 ( 1 9 9 6 ) 1 4 6— 1 4 9及 び文献 3 : T.H.Wang、 T.F.Ciszk、 and T. Schuyler : J. Cryst. Grow th 1 0 9 ( 1 9 9 1 ) 1 5 5— 1 6 1 ) 、 また V/Gが充分小さい格 子間シリコン優勢条件下では、 格子間シリコン型の水素欠陥 (格子間シ リコンの凝集体と考えられる転位対) ができることが知られている (文 献 4 : Y. Sugit : Jpn. J. Appl. Phys 4 ( 1 9 6 5) p 9 6 2 ) 。
このため、 引き上げ速度をリング O S F領域の発生する臨界速度以下 に低下させなくても、 水素を十分含む雰囲気中で C Z法で引き上げた場 合、 COPの生成を抑制できるが、 巨大空洞が発生するために半導体用 のゥェ一ハとして使えないことになる。 また、 低速引き上げの場合にも 、 転位クラスタの生成は抑制されるが、 転位対の発生によって半導体用 のゥヱ一ハとして使えないことになる。
図 6は、 C Z結晶育成時の結晶中心部における 1 1 0 0°C以上の温度 での、 空孔および格子間シリコンの濃度 Cvおよび C i と引き上げ速度 Vと固液界面近傍での結晶側の温度勾配 Gとの比 V/ Gとの関係であり 、 水素が結晶中に存在する場合の C 0 Pおよび転位クラスタの生成抑制 効果を示している。 この図を用いて、 COPおよび転位クラスタの生成 が抑制される理由を説明する。 ここで、 Vo、 Vc及び Vdはそれぞれ リング OSF領域、 COP及び転位クラス夕が結晶中心部または径方向 の一部に生成し始める臨界速度であり、 Cv— OSF、 Cv— COP及 び C i— D i s 1は、 それぞれ OSFリング領域、 COP及び転位クラ ス夕が生成する臨界点欠陥濃度を示す。
Gr own- i n欠陥フリー結晶が育成できるように結晶径方向に V /Gが、 Gc≥Geの関係を満たすように設計されたホットゾーンから なる C Z炉を用いて、 結晶を育成する場合、 引き上げ速度を Voより大 きくした場合 (図 6の 〔H 2〕 = 0の場合) 、 空孔が優勢な点欠陥種で ある COPが通常発生する。 しかしながら、 水素を含む雰囲気中で CZ 結晶を育成する場合 (図 6の H 1、 H 2の場合) には、 空孔と水素が複 合体を形成するため、 自由な空孔の濃度は低下する。 この自由空孔の濃 度の低下は結晶中の水素濃度に依存し、 水素濃度が増大するほど空孔濃 度の低下は大きくなる。 このため、 水素が存在する場合、 OSFリング が生成するための引き上げ速度 Voは Vo' 、 Vo" のように高速側に シフトし、 COPが生成するための引き上げ速度 Vcも Vc' のように 高速側にシフトすることになる。 一方、 引き上げ速度を Vdよりも小さくした場合 (図 6の 〔H 2〕 = 0の場合) には、 格子間シリコンが優勢な点欠陥種となり、 格子間シリ コンの濃度は C i >C i— d i s lとなり、 格子間シリコンの 1次欠陥 として転位クラスタが通常発生する。 しかし、 水素を含む雰囲気中で育 成する場合 (図 6の 〔H 2〕 -H Iまたは H 2場合) には、 格子間シリ コンと水素が複合体を形成するために、 自由な格子間シリコンの濃度が 低下する。 従って、 転位クラスタを生成するための引き上げ速度 Vdは 、 臨界濃度 C i— d i s 1と一致するように、 より低速側の Vd' 又は Vd" にシフトすることになる。
図 6の 〔H 2〕 =H 1のように水素濃度が相対的に低い場合、 V/G が充分大きくなると、 空孔濃度が COPを生成するための臨界濃度 C V - COPよりも高くなるために、 COPの生成は完全には抑制されない が、 水素が存在しない場合よりも空孔濃度が低下するために、 COPの サイズは小さくなる。
さらに、 図 6の 〔H 2〕 =H 2のように水素濃度が相対的に高くなる と、 空孔濃度が Cv— COPよりも低くなり、 弓 1上げ速度を可能な範囲 で増大させても、 COPは形成されなくなる。
OSFリング発生の臨界速度 Vo' または Vo" 以下、 および転位ク ラスタ発生の臨界速度 Vd' または Vd" 以上の引き上げ速度の範囲で は、 空孔および格子間シリコンの濃度は十分低いので、 COPおよび転 位クラスタは発生せず、 さらに巨大空洞である空孔型の水素欠陥、 また は転位対である格子間シリコン型の水素欠陥も発生することはない。 ま た、 水素をドープしない場合よりも、 G r 0 wn— i n欠陥フリ一とな る引き上げ速度の範囲 (マージン) が顕著に拡大するので、 無欠陥結晶 をより安定に高歩留まりで育成することができる。
また 0 S Fリングが閉じる臨界 V/ G条件よりも V/ Gが大きいが比 較的近い場合には、 リング 0 S Fは結晶中心部で閉じず C 0 Fがその内 側領域に発生するが、 そのサイズは水素ドープによって空孔濃度が低下 するために小さくなる。 また、 この場合にも、 空孔濃度が充分に低いた めに巨大空洞を発生することはない。
本発明はかかる知見を基礎にして完成されたものであり、 そのシリコ ンゥエーハは、 水素を含む不活性雰囲気中で CZ法により育成されたシ リコン単結晶のゥヱ一ハであり、 a s g r own状態、 即ち引き上げ たままの熱処理を受けない状態で、 ゥエーハ厚さ方向全域で結晶径方向 の全域に COPを含まない完全 Gr own- i n欠陥フリ一ゥヱーハか 、 若しくはサイズが 0. 1 m以下の COPが結晶径方向の少なくとも —部に存在する準 Gr own— i n欠陥フリーゥヱ一八である。
いずれの G r 0 wn— i n欠陥フリーウェーハも、 as gr own 状態で、 ゥ 一八厚さ方向全域で結晶径方向の全域に転位クラスタを含 まないことは言うまでもない。
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は 、 雰囲気中の水素分圧によって制御できる。 水素の結晶への導入は、 雰 囲気中の水素がシリコン融液に溶解して定常 (平衡) 状態となり、 さら に、 結晶へは凝固時に濃度偏析によって液相と固相中の濃度が分配され る。
融液中の水素濃度は、 ヘンリーの法則から気相中の水素分圧に依存し て決まり、
丄 H2 = k C lH2
と、 表される。 ここで、 PH2は雰囲気中の水素分圧、 CLHZ はシリコン 融液中の水素濃度、 kは両者の間の係数である。
一方、 結晶中の濃度は融液中濃度と偏祈の関係で決まり、
Figure imgf000014_0001
と、 表される。 ここで、 CSH2 は結晶中の水素濃度、 k' は水素のシリ コン融液—結晶間の偏析係数である。
以上から、 凝固直後の結晶中水素濃度は雰囲気中の水素分圧を制御す ることで結晶の軸方向に一定に所望する濃度で制御できる。
リング OS F発生領域については、 結晶径方向の一部にこれが存在し ていてもよいし、 結晶中心部で消滅していてもよい。
本発明のシリコンゥヱ一ハは、 PW (Polished Wafer. 鏡面ゥヱーハ
) に使用できる他、 S I M0X型 S 0 Iゥヱーハ、 又は貼り合わせ型 S
0 Iの活性層側ゥヱ一ハとしても使用できる。
a s g r ownで結晶径方向の全域に COPが含まれない完全 Gr own— i n欠陥フリーのゥヱ一ハの場合は必要ないが、 サイズが 0.
1 m以下に制限された COPが含まれる準 Gr own— i n欠陥フリ ーゥェ一八の場合は、 1 1 00〜1 200 °Cx l h r以上の水素ァニ一 ル、 又はアルゴンァニールといった COPフリー化ァ二一ルにより、 表 面から 1 um以上の深さの部分で COPを除去するのが好ましい。 また、 本発明のシリコン単結晶製造方法は、 結晶中心部での温度勾配
G cが結晶外周部での温度勾配 G eと同一かこれより大きくなるホッ ト ゾーン構造を用いて、 CZ法によりシリコン単結晶を育成する際に、 水 素を含む不活性ガスを引上げ炉内に供給し、 且つ、 リング OSF発生領 域が結晶中心部で消滅する臨界速度の近傍で結晶引上げを行うものであ る。
水素でトラップされた空孔 (水素一空孔複合体) は、 その後、 酸素析 出物の形成反応の自由エネルギーを低下させるために、 酸素析出を促進 させ、 また、 さらに巨大空洞を形成する可能性がある。 リング OSFが 発生する臨界速度よりも充分速い育成条件では、 V/Gが充分大きくな るために、 凝固時に導入される空孔濃度が高い。 このために、 水素でト ラップされた水素一空孔複合体によって高温で安定な析出核が生成し、 デバイスの熱処理により成長して表層近傍に強固な析出物として残留し たり、 酸化熱処理で OS Fを発生させるために、 デバイス特性の劣化を 招く恐れがある。 また、 V/Gが十分大きく、 かつ、 水素濃度が高い場 合には、 さらに巨大空洞が発生するが、 もちろんこのようなゥヱ一ハは 、 半導体用のゥェ一ハとして適切でないことは言うまでもない。 このよ うな、 安定酸素析出核や巨大空洞の生成を防止するためには、 導入され る空子し濃度を低くする必要があり、 このために V / Gが相対的に小さく なるリング 0 S F領域発生の臨界引き上げ速度近傍に制御する必要があ る。
この方法により、 結晶径方向全域で転位クラスタ及び C 0 Pが存在し ない完全 Gr own- i n欠陥フリーの単結晶、 若しくは COPが存在 してもそのサイズが 0. 1 / m以下に制限された準 Gr own— i n欠 陥フリーの単結晶が、 従来より高速で、 かつ極めて広い速度範囲 (マー ジン) の引上げにより能率的にかつ安定的に育成される。
臨界速度の近傍とは、 定性的には、 結晶径方向の全域に転位クラスタ 及び COPを含まない完全 Gr own- i n欠陥フリー結晶が得られる 引上げ速度であって、 図 4中の B' — C' であるが、 COPサイズが 0 . 1 m以下に制限される範囲内であれば、 これより若干高い引上げ速 度でもよい。
定量的には、 臨界速度を Voとして約 1. 7倍程度 (1. 7Vo) の 引き上げ速度であるが、 COPの密度とサイズは V/Gと 1 100°C近 傍の冷却速度に依存し、 CZ炉の熱的環境に依存するため一義的に決め ることはできない。 この範囲より低速であると転位クラスタが発生し、 高速である場合はサイズが 0. 1 mを超える過大な COPと高温安定 な酸素析出核が発生する。 さらに、 水素濃度が相対的に高くなると巨大 空洞も発生する。
水素ガス添加量については、 不足すると臨界速度を上げる効果が不十 分となり、 多くすると炉内に空気がリークしたときに、 燃焼、 更には爆 ごうを生じる危険性が生じる。 このため下限については 0. 1体積%以 上が好ましく、 3体積%以上が特に好ましい。 0. 1%以下では水素の 効果がほとんどなく、 また 3%未満で 0. 1%以上では水素の効果はあ る程度あるが、 十分ではない。 上限については、 使用する不活性ガスに よる希釈限界できまる水素濃度 (約 1 0体積%) 以下が好ましく、 特に 8体積%以下が特に好ましい。 この場合、 仮に空気が炉内にリークして 流入したとしても、 燃焼することはなく、 安全な操業が可能である。 また、 本発明のシリコンゥェ一ハ製造方法は、 本発明のシリコン単結 晶製造方法により製造された高品質で経済的な単結晶からシリコンゥニ —ハを採取するものであり、 シリコンゥエーハの品質及び経済性を高い 次元で両立させることができる。
採取されたシリコンゥェ一ハがサイズ 0. 1 jum以下の COPを含む 準 Gr own— i n欠陥フリーゥヱ一ハの場合は、 1 1 00~1 200 °C X 1 h r以上の水素ァニール、 又はアルゴンァニールといった C OP フリー化ァニールにより、 表面から 1 以上の深さの部分で COPを 除去するのが好ましいのは、 前述したとおりである。
また、 完全 Gr own- i n欠陥フリー又は準 Gr own- i n欠陥 フリーの単結晶から採取されたゥヱ一ハは PW (Polished Wafer,鏡面 ゥエーハ) に使用できる他、 S I MOX型 SO I基板のベースゥヱーハ に、 又は貼り合わせ型 SO I基板の活性層側のゥヱ一ハに使用できるこ とも前述のとおりである。
なお、 結晶中心部での温度勾配 G cが外周部での温度勾配 G eより小 であり、 引上げ速度を徐々に低下させながら成長させた単結晶の縦断面
I 5 における OS F発生領域が、 下方に尖った V字形状になる通常のホッ ト ゾーン構造を用いて、 臨界速度近傍で引上げを行う場合に水素ドープを 組み合わせると、 以下のようになり、 本発明が狙う効果は得られない。
Ge >Gじの場合にも、 水素の効果によって、 リング OS F発生領域 および COPが結晶中心部で発生し始める臨界速度 Vo、 Vcは増大し 、 転位クラスタが結晶の一部に発生しはじめる臨界速度 V dは低下する 。 従って、 Ge >Gcであっても両者が比較的近い場合には、 C〇Pや 転位クラス夕の無い完全 G r own— i n欠陥フリー結晶が得られる場 合もあるが、 引き上げ速度のマージンは、 Ge≤Gcを満たす場合に比 較すると極めて狭く、 安定して欠陥フリーの結晶を製造できない。 また 、 Ge >Gcで Geと Gcの差が大きい場合には、 たとえ水素を添加し ても欠陥フリ一となる速度マージンは得られない。 図面の簡単な説明
図 1は、 結晶径方向における欠陥分布図である。
図 2は、 弓 I上げ速度を徐々に低下させながら成長させた単結晶の縦断 面における欠陥分布図であり、 結晶中心部での温度勾配 G cが結晶外周 部での温度勾配 G eより小の場合を示している。
図 3は、 弓 I上げ速度を徐々に低下させながら成長させた単結晶の縦断 面における欠陥分布図であり、 結晶中心部での温度勾配 G cが結晶外周 部での温度勾配 G eと同一かこれより大きい場合を示している。
図 4は、 引上げ速度を徐々に低下させながら成長させた単結晶の縦断 面における欠陥分布図であり、 結晶中心部での温度勾配 G cが結晶外周 部での温度勾配 G eと同一かこれより大きい場合で、 且つ水素ドープの 場合を示している。
図 5は、 引上げ速度と 0 S Fリング径の関係に及ぼす欠陥分布の影響 度を示す図表である。
図 6は、 点欠陥濃度および各種欠陥領域の発生条件に及ぼす V / Gの 影響を示す図表であって、 水素ドープによる欠陥発生のための臨界 Gのシフトを示す。
図 7は、 本発明のシリコン単結晶製造方法を実施するのに適した C Z 弓 I上げ炉の縦断面図である。
図 8は、 各種欠陥の発生領域を V / Gと水素濃度の関係により示す図 表であって、 水素ドープによる欠陥発生のための V/ G領域の拡大を示 す。
図 9は、 結晶位置と G r o w n— i n欠陥フリー領域の得られる引き 上げ速度範囲 (マージン) との関係を示す図表である。 発明を実施するための最良の形態
以下に本発明の実施形態を図面に基づいて説明する。 図 7は本発明の シリコン単結晶製造方法を実施するのに適した C Z炉の縦断面図である まず、 C Z炉の構造について説明する。
C Z炉は、 チャンバ一内の中心部に配置された坩堝 1と、 坩堝 1の外 側に配置されたヒータ 2とを備えている。 坩堝 1は、 内側に原料融液 3 を収容する石英坩堝 1 aを外側の黒鉛坩堝 1 bで保持する二重構造であ り、 ぺデイスタルと呼ばれる支持軸により回転および昇降駆動される。 坩堝 1の上方には、 円筒形状の熱遮蔽体 7が設けられている。 熱遮蔽体 7は、 黒鉛で外殻を作り、 内部に黒鉛フェルトを充填した構造である。 熱遮蔽体 7の内面は、 上端部から下端部にかけて内径が漸減するテーパ 一面になっている。 熱遮蔽体 7の上部外面は内面に対応するテーパー面 であり、 下部外面は、 熱遮蔽体 7の厚みを下方に向かって漸増させるよ うにほぼストレート面に形成されている。
この CZ炉は 20 Ommの単結晶育成装置である。 この装置を用いて 目標直径が例えば 2 1 Omm. ボディ長が例えば 1 20 0 mmの単結晶 育成が可能である。 そして、 熱遮蔽体 7により、 結晶中心部での温度勾 配 G cが結晶外周部での温度勾配 G eと同一かこれより大きくなるホッ トゾーン構造が構成される。 熱遮蔽体 7の仕様例を挙げると次のとおり である。 るつぼに入る部分の外径は例えば 4 7 Omm. 最下端における 最小内径 Sは例えば 27 Omm. 半径方向の幅 Wは例えば 1 00 mm、 逆円錐台面である内面の垂直方向に対する傾きは例えば 2 1° とする。 また、 るつぼ 1の内径は例えば 5 5 Ommであり、 熱遮蔽体 7の下端の 融液面からの高さ Hは例えば 6 Ommである。
上記断面構造の単結晶育成装置を用いて引き上げを行う場合、 融点か ら 1 3 70°Cまでの軸方向温度勾配は、 単結晶中心部 (Gc) で 3. 0 〜3. 2°C/mmであり、 周辺部 (Ge) では 2. 3〜2. 5°C/mm で、 0〇/06は約 1. 3となる。 この状態は、 引き上げ速度を変えて もほとんど変わらない。
次に、 Gr own— i n欠陥フリー結晶を育成するための操業条件の 設定方法について説明する。
まず水素濃度と無欠陥結晶が得られる引き上げ速度の許容範囲を把握 するために、 水素濃度をたとえば 0、 0. 1、 3、 5、 8、 1 0体積0 /0 の混合比率とし、 それぞれの条件で目標直径、 例えば 2 1 Ommの単結 晶を育成する。
即ち、 るつぼ内に高純度シリコンの多結晶を例えば 1 3 O kg装入し 、 単結晶の電気抵抗率を所望の値、 例えば 1 OQcmになるように p型 (B, A 1 , Ga等) または n型 (P, As, Sb等) のド一パントを 添加する。 装置内をアルゴン雰囲気で、 減圧の 1 0〜2 0 0 t o r rと し、 水素をアルゴンに対して 1 0体積%以下の上記の所定混合比率とな るように設定して炉内に流入させる。
次いでヒー夕 により加熱してシリコンを溶融させ、 融液 3とする。 次に、 シードチャック 5に取り付けた種結晶を融液 3に浸漬し、 るつぼ 1および引き上げ軸 4を回転させつつ結晶引き上げをおこなう。 結晶方 位は { 1 0 0 } 、 { 1 1 1 } または { 1 1 0 } のいずれかとし、 結晶無 転位化のためのシ一ド絞りをおこなった後、 ショルダー部を形成させ、 肩変えして目標ボディ 径とする。
ボディ長さが例えば 30 Ommに達した時点で、 引き上げ速度を臨界 速度よりも充分大きな、 例えば 1. Omm/m i nに調整し、 その後引 き上げ長さに応じてほぼ直線的に引き上げ速度を低下させ、 ボディ長さ が例えば 6 0 Ommに達したときに臨界速度よりも小さい例えば 0. 3 mm/m i nとなるようにし、 その後はこの引き上げ速度で例えば 1 1 0 Ommまでボディ一部を育成し、 通常条件でティル絞りを行った後、 結晶成長を終了する。
このようにして、 異なる水素濃度で育成された単結晶を引き上げ軸に 沿って縦割りし、 引き上げ軸近傍を含む板状試片を作製し、 Gr own — i n欠陥の分布を観察するために、 C uデコレーションを行う。 まず 、 それぞれの試片を硫酸銅水溶液に浸漬した後き然乾燥し、 窒素雰囲気 中で 9 00 °Cで、 10分程度の熱処理を施す。 その後、 試片表層の Cu シリサイ ド層を除去するために、 HF/HN03 混合溶液中に浸漬し、 表層数十ミクロンをエッチング除去した後、 X線トポグラフ法により 0 SFリングの位置や各欠陥領域の分布を調査する。 また、 このスライス 片の COPの密度を、 例えば OPP法、 転位クラスタの密度を例えば S e c c 0エッチング法にてそれぞれ調査する。
このよう Ge/Gc≥ 1を満たす単結晶引き上げ装置を用いて育成され た結晶の欠陥分布は、 図 3に示すようにリング状 0 S Fが U字の状態に 発生し、 水素濃度が大きくなると無欠陥となる部位が図 4の B' -C のように拡大し、 無欠陥結晶となる引き上げ速度の範囲 (マ一ジン) の 拡大が起こる。
上記のような引き上げ実験によって、 COP領域、 OSFリング領域
、 V型および I型 Gr own- i n欠陥フリー領域、 転位クラスタ領域 等の各欠陥領域の V/Gと水素濃度との関係 (図 8) が得られる。
また、 引き上げ速度を変化させる位置を、 300 mmから 600 mm
、 50 Ommから 80 Ommおよび 70 Ommから 1000 mmのよう に異なる部位で数箇所実施することで、 Gr own— i n欠陥フリー化 のための引き上げ速度範囲 (マージン) と結晶軸方向位置との関係 (図
9) が求められる。 この図から、 Gr own— i n欠陥フリー結晶を得 るための操業条件の設定が可能となる。
次に、 各種ゥェーハの製造方法について説明する。
図 9中の実線で示す速度範囲内で引き上げ速度を対応する結晶位置で 設定することによって、 トップからボトムまで一本まるまる Gr own 一 i n欠陥フリーの結晶の育成が可能となる。
そして、 水素をドープすることによって G r 0 wn- i n欠陥フリー となる引き上げ速度の範囲 (マージン) が図 9に示すように、 従来の水 素ドープなしの点線の範囲から実線に示すように顕著に拡大することに よって、 Gr own— i n欠陥フリー結晶の製造歩留まりは飛躍的に増 大する。
また、 図 9の実線で示された上限値以上で上限値の 1. 7倍程度以内 の速度に引き上げ速度を設定した場合、 Gr own— i n欠陥は完全に はフリーにならないが、 サイズが 0. 1 以下の COPが含まれる糸吉 晶の育成が可能となる。 このような結晶を用いると、 水素またはァルゴ ン等の雰囲気中でのァニールによって、 すくなくとも 1 m以上の深さ の表層近傍領域を Gr own- i n欠陥フリーとすることが可能となる 。 しかも、 欠陥のサイズが 0. l m以下であるために、 1 1 1 0で/ 2 h r程度のァニールで表層から 1 wm程度の深さの領域で完全に CO Pを消滅させることが可能となる。 このようなゥヱ一ハはこのまま通常 の PW (ポリッシユウヱ一ハ、 鏡面ゥヱ一ハ) としてデバイス製造に用 いることができるし、 S 0 I用の基板としても有用である。
本発明においてチヨクラルスキー法によって水素をド一プしたシリコ ン単結晶を育成するに場合、 融液に磁場が印加されているか否かは問わ れないものであり、 いわゆる磁場を印加する MCZ法も含まれる。 本発明では、 CZ法によってシリコン単結晶育成中に水素をドープし て COPや転位クラスタ等の Gr own— i n欠陥を完全に消滅させる か、 または COPサイズを 0. 1 / m以下に小さくする技術により作製 されたシリコン単結晶ゥヱーハ、 またはさらに水素またはアルゴン雰囲 気中でァニールされたゥヱ一八を、 S I MOX法、 または貼り合わせ法 による SO I基板に用いることができる。 このため、 活性層中に結晶欠 陥がないか、 COPサイズが 0. 1 以下と小さいため、 熱処理によ り消滅しやすく、 また貫通するピンホールとなりにくくなる。 さらに、 スマートカツト法ゃ S I MOX法でのイオン注入時に注入イオンが散乱 したり埋め込み酸化膜の欠陥となりにくい S 0 I基板を提供できる。 また、 水素ドープによって G r o n- i n欠陥フリ一の引上げ速度 マ一ジンが広がるため、 Gr own- i n欠陥フリ一結晶の製造歩留ま りが大幅に増大することから、 SO I基板のコストを大幅に下げること が出来る。
本発明の SO I基板製造方法においては、 まず、 CZ法によって水素 をドープしたシリコン単結晶棒を、 図 9に示した製造条件で育成し、 こ の単結晶棒をスラィスして加工することによって、 水素がドープされた シリコン単結晶ゥヱ一ハを作製する。
即ち、 CZ法により所望濃度の水素と酸素を含有する、 シリコン単結 晶棒が得られると、 これを通常の加工方法にしたがい、 I Dソ一または ワイヤソ一等の切断装置でスライスした後、 面取り、 ラッピング、 エツ チング、 研磨等の工程を経てシリコン単結晶ゥヱ一八に加工する。 尚、 これらの工程の他にも洗浄等種々の工程があり、 工程順の変更、 省略等 目的に応じ適宜工程は変更使用される。
次に、 得られたシリコン単結晶ゥエーハを少なくとも活性層側 (デバ イス作製側) ゥヱ一ハとして用い、 S I MOX法または貼り合わせ法よ る SO I基板を作製する。
S I MOX法による SO I基板の製造条件については、 上記の水素ド —ブされたシリコン単結晶ウェハ又はそれを水素またはアルゴン雰囲気 中でァニールされたゥヱ一ハを用いる以外には特に限定する必要はない 。 S I M0X基板の製造においては、 酸素注入条件として加速電圧 1 8 0 ke V〜200 k eVが通常用いられるが、 この範囲よりも高電圧で も低電圧でも良い。 酸素イオンのドーズ量としては 4 X 1 017 c m— 2前 後、 もしくは 1. OX 1018 cm 2以上のドーズ量を用いるのが望まし いが、 この範囲以外のドーズ量でもよい。 ァニール条件としても、 良質 な埋め込み酸化膜を得るためには 1 300で以上の温度を用いるのが望 ましいが、 これよりも低い温度でも良い。 またァニールにおける雰囲気 は酸化性でも非酸化性でも良い。
このようにして作製された S I MOX法による SO I埋め込み酸化層 のピンホール密度は、 ボイ ド欠陥のない水素ドープゥヱ一ハを用いてい るために、 水素をド一ブしていない通常のシリコンゥヱ一ハを用いた場 合に比較して明らかに少なくなる。 貼り合わせにより S O I基板を作製する場合は、 原料ゥエーハである 活性層側ゥヱーハ及びべ一スウェーハを用意する。 ここで、 少なくとも 活性層側ゥヱ一ハは、 上記 C Z法により育成された水素をドープしたシ リコン単結晶ゥヱ一ハとする。 もちろん二枚のゥヱ一ハの両方とも水素 をドープしたものとしても良い。
そして、 用意されたシリコン単結晶基板のうち、 活性層側ゥヱ一ハに 熱処理を施し、 表面に酸化膜を形成する。 この熱処理は、 例えば 1 0 0 o c以上の高温で行なわれる。 この場合、 酸化膜の形成は、 ベースゥェ 一八に行なっても良く、 また両方のゥヱ一八に酸化膜を形成させてもよ い。
次に、 この酸化膜を形成した活性層側ゥ ーハとべ一スゥヱ一ハを密 着させる。 これに酸化性雰囲気下で熱処理を加えて、 活性層側ゥェ一ハ とべ一スゥヱーハを強固に結合させ、 貼り合わせ基板とする。 この時、 貼り合わせ S O I基板の外表面にも酸化膜が形成される。
この二枚のゥヱ一ハを結合させるための熱処理条件としては、 例えば 、 酸素または水蒸気を含む雰囲気下、 4 0 0 °C〜 1 2 0 0 °Cの温度で行 えば良いが、 より好ましくは 9 0 0 °C以上の温度で行なうようにする。 このような高い温度範囲で熱処理をすることによって、 二枚のゥヱ一ハ を強固に結合することができる。
このようにして、 G r o w n— i n欠陥がない或いは C O Pサイズが 小さい水素ドープ基板を S 0 I基板の少なくとも活性層側に用いること により、 G r o w n— i n欠陥のデバイス電気特性劣化への影響がなく なる。
最後に、 活性層側ゥェ一ハの表面を研削 ·研磨等の手段によって、 所 望する厚さまで薄膜化することで、 高品質の活性層を有する貼り合わせ S O I基板を作製することができる。 特に、 活性層を 1 /z m以下まで薄 膜化する場合に、 G r o w n - i n欠陥が貫通しピンホールを形成し易 いので、 本発明の方法は有効である。
活性層側ゥヱ一ハの薄膜化にあたっては、 研削、 研磨、 あるいはエツ チングなどの手法が挙げられるが、 何らこれら手法に限定されるもので はない。 特に、 近年 S O I層を薄膜化する技術として注目されている気 相エッチングあるいはゥヱ一ハにイオン注入して結合し、 その後に分離 するスマートカツト法による場合にも本発明は有効である。
上記実施形態では二枚のシリコンゥヱ一ハを貼り合わせて、 S O I基 板を作製する場合を説明したが、 本発明の水素ドープされた C Zシリコ ンゥェ一ハと石英、 炭化珪素、 窒化珪素、 アルミナ、 サフアイャ、 その 他のセラミックス材のような絶縁基板と貼り合わせて、 貼り合わせ S〇 I基板を作製する場合にも有効である。 産業上の利用可能性
以上に説明したとおり、 本発明のシリコンゥヱ一ハは、 a s g r 0 w n状態で結晶径方向の全域に転位クラスタ及び C 0 Pを含まない完全 欠陥フリー、 若しくは C O Pサイズが 0 . 1 m以下に制限された準欠 陥フリーの高品質ゥヱ一ハであり、 しかも、 結晶育成段階で水素ドープ を受けることにより高い引上げ速度が確保されているので、 生産性が高 く、 低コストである。 また、 水素をド一プしたシリコン単結晶ゥヱ一ハ を用いて S O I基板を作製することによって、 S O I層中の結晶欠陥サ ィズが小さく、 ピンホールの少ない S O I基板を低コスト、 高生産性で 得ることができる。
また、 本発明のシリコンゥェ一ハ製造方法は、 高い引上げ速度で育成 された完全欠陥フリー結晶、 若しくは準欠陥フリー結晶を素材とし、 し かも、 その結晶育成段階で水素ドープを行うことにより高い引上げ速度 を確保しているので、 高品質なシリコンゥヱ一ハを低コストで製造でき る。
また、 本発明のシリコン単結晶育成方法は、 完全欠陥フリー結晶若し くは準欠陥フリ一結晶を育成する際に、 水素ドープにより臨界速度の引 上げを図るので、 高品質なシリコン単結晶を生産性よく低コストで製造 できる。
特に、 本発明は S O I層中の結晶欠陥、 ピンホールが特に問題となる 、 S O I層の厚さが 1ミクロン以下の薄膜 S O I基板の製造に有効であ る。

Claims

請 求 の 範 囲
1. 水素を含む不活性雰囲気中で C Z法により育成されたシリコン単結 晶のゥュ一ハであり、 且つ、 ゥユーハ厚さ方向全域で結晶径方向の全域 に COPを含まない完全 G r own— i n欠陥フリーゥヱ一ハ、 若しく はサイズが 0. 1 以下の COPまたはボイドが結晶径方向の少なく とも一部に存在する準 Gr own— i n欠陥フリーゥヱーハであるシリ コンゥェ一ノヽ。
2. 結晶径方向全域に転位クラスタを含まない請求の範囲第 1項に記載 のシリコンゥヱ一ハ。
3, 前記 Gr own- i n欠陥フリーウェーハは、 表面から 1 m以上 の深さの部分に前記 COPまたはボイドを含まない請求の範囲第 1項に 記載のシリコンゥヱーハ。
4. リング 0 S F発生領域が結晶径方向の一部に存在するか又は結晶中 心部で消滅した請求の範囲第 1項に記載のシリコンゥヱ一八。
5. 請求の範囲第 1項に記載のシリコンゥヱ一八をベースゥヱ一ハとし た S I MOX型、 又は活性層側ゥヱーハとした貼り合わせ型の SO I基 板。
6. 結晶中心部での温度勾配 G cが結晶外周部での温度勾配 G eと同一 かこれより大きくなるホットゾーン構造を用いて、 CZ法によりシリコ ン単結晶を育成する際に、 水素を含む不活性ガスを引上げ炉内に供給し 、 且つ、 リング OS F発生領域が結晶中心部で消滅する臨界速度の近傍 で結晶引上げを行うシリコン単結晶育成方法。
7. 結晶径方向の全域に COP及び転位クラスタ一を含まない完全 Gr own- i n欠陥フリー結晶の場合、 C 0 Pが発生する空孔優勢領域が 結晶径方向全域において消滅する引き上げ速度を上限とし、 転位クラス 夕一が発生する格子間シリコン優勢領域が結晶径方向の一部に発生する 弓 Iき上げ速度を下限とする請求の範囲第 6項に記載のシリコン単結晶育 成方法。
8. サイズが 0. 1 um以下の C 0 Pまたはボイドが結晶径方向の少な くとも一部に存在する準 Gr own— i n欠陥フリー結晶の場合、 0.
1 m以上の COPが消滅する引き上げ速度を上限とする請求の範囲第 6項に記載のシリコン単結晶育成方法。
9. 請求の範囲第 6項に記載のシリコン単結晶育成方法により育成され たシリコン単結晶よりゥヱーハを採取するシリコンゥヱーハ製造方法。
10. 採取されたゥ ーハがゥニーハ厚さ方向全域で結晶径方向の少な くとも一部にサイズが 0. 1 111以下の(:0?を含む準6 own— i n欠陥フリ一ゥヱ一八の場合に、 表面から 1 以上の深さの部分で C 0 Pを除去する C 0 Pフリー化ァニールを実施する請求の範囲第 9項に 記載のシリコンゥヱ一ハ製造方法。
1 1. 請求の範囲第 9項に記載のシリコンゥュ一ハ製造方法により製造 されたシリコンゥヱ一ハをべ一スゥヱ一八に使用した S I MOX型の S 0 I基板、 又は前記シリコンゥヱ一ハを活性層側のゥヱーハとした貼り 合わせ型の S 0 I基板を製造する S 0 I基板製造方法。
1 2. 請求の範囲第 1 0項に記載のシリコンゥ —ハ製造方法により製 造されたシリコンゥヱ一ハをベースウェーハに使用した S I MOX型の SO I基板、 又は前記シリコンゥヱ一ハを活性層側のゥヱ一ハとした貼 り合わせ型の SO I基板を製造する SO I基板製造方法。
PCT/JP2004/002239 2003-02-25 2004-02-25 シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 WO2004083496A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005503641A JPWO2004083496A1 (ja) 2003-02-25 2004-02-25 シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
US10/546,600 US7704318B2 (en) 2003-02-25 2004-02-25 Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
EP04714469.6A EP1598452B1 (en) 2003-02-25 2004-02-25 Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003/47565 2003-02-25
JP2003047565 2003-02-25

Publications (1)

Publication Number Publication Date
WO2004083496A1 true WO2004083496A1 (ja) 2004-09-30

Family

ID=33027657

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/002239 WO2004083496A1 (ja) 2003-02-25 2004-02-25 シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法

Country Status (6)

Country Link
US (1) US7704318B2 (ja)
EP (1) EP1598452B1 (ja)
JP (2) JPWO2004083496A1 (ja)
KR (2) KR100782662B1 (ja)
CN (1) CN100472001C (ja)
WO (1) WO2004083496A1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
EP1710328A2 (en) * 2005-04-07 2006-10-11 Sumco Corporation Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
WO2006112054A1 (ja) * 2005-04-08 2006-10-26 Sumco Corporation シリコン単結晶の製造方法およびシリコンウェーハ
WO2006112053A1 (ja) * 2005-04-08 2006-10-26 Sumco Corporation シリコン単結晶の育成方法、並びにシリコンウェーハおよびそれを用いたsoi基板
WO2006137179A1 (ja) * 2005-06-20 2006-12-28 Sumco Corporation シリコン単結晶の育成方法
WO2006137174A1 (ja) 2005-06-20 2006-12-28 Sumco Corporation シリコン単結晶の育成方法及びその方法により育成されたシリコン単結晶
JP2006347855A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2006347857A (ja) * 2005-06-20 2006-12-28 Sumco Corp 半導体単結晶製造装置
JP2006347856A (ja) * 2005-06-20 2006-12-28 Sumco Corp 半導体単結晶製造装置
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP2007067321A (ja) * 2005-09-02 2007-03-15 Sumco Corp Simox基板およびその製造方法
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
KR100822249B1 (ko) * 2005-05-25 2008-04-17 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
US7473314B2 (en) 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
KR100912703B1 (ko) 2007-10-11 2009-08-19 세메스 주식회사 기판 처리 장치 및 이 장치를 이용한 기판 처리 방법
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2010208877A (ja) * 2009-03-09 2010-09-24 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
US20100288184A1 (en) * 2006-02-21 2010-11-18 Toshiaki Ono Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2010265143A (ja) * 2009-05-15 2010-11-25 Sumco Corp シリコン単結晶の製造方法及びシリコンウェーハの製造方法
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP5246163B2 (ja) * 2007-08-21 2013-07-24 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Igbt用のシリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) * 2007-08-21 2013-10-23 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
WO2014073165A1 (ja) * 2012-11-07 2014-05-15 信越半導体株式会社 単結晶製造装置
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
US20060249074A1 (en) * 2005-05-05 2006-11-09 Sumco Corporation Method for supplying hydrogen gas in silicon single-crystal growth, and method for manufacturing silicon single-crystal
US7442251B2 (en) * 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
EP2058846B1 (de) * 2006-01-20 2011-08-31 Infineon Technologies Austria AG Verfahren zur Herstellung einer n-dotierten Zone in einem Halbleiterwafer und Halbleiterbauelement
WO2007100158A1 (ja) 2006-03-03 2007-09-07 Niigata University CZ法によるSi単結晶インゴットの製造方法
DE102007049666B4 (de) * 2006-10-18 2013-03-28 Siltronic Ag Verfahren zur Herstellung von p- -dotierten und epitaktisch beschichteten Halbleiterscheiben aus Silicium
SG142208A1 (en) 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
CN110629283A (zh) * 2019-09-23 2019-12-31 上海新昇半导体科技有限公司 一种硅单晶的生长方法
KR20220045831A (ko) 2020-10-06 2022-04-13 삼성전자주식회사 이미지 센서

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068489A (ja) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi基板およびその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61178495A (ja) * 1985-01-31 1986-08-11 Fujitsu Ltd 単結晶の成長方法
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
KR0162510B1 (ko) * 1993-07-12 1999-02-01 가네꼬 히사시 반도체 장치 및 그 제조방법
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Soi基板の製造方法
MY127594A (en) * 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
KR100395181B1 (ko) * 1997-08-26 2003-08-21 미츠비시 스미토모 실리콘 주식회사 고품질 실리콘 단결정 및 그 제조방법
JP2998731B2 (ja) * 1998-01-28 2000-01-11 住友金属工業株式会社 高品質シリコン単結晶ウェーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Sumco シリコン単結晶及びその製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
KR100565438B1 (ko) * 1998-02-02 2006-03-30 신닛뽄세이테쯔 카부시키카이샤 Soi기판 및 그의 제조방법
US6133106A (en) * 1998-02-23 2000-10-17 Sharp Laboratories Of America, Inc. Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement
JP4510948B2 (ja) * 1998-03-25 2010-07-28 シルトロニック・ジャパン株式会社 シリコン単結晶ウェ―ハの製造方法
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP2001127067A (ja) * 1999-10-28 2001-05-11 Nippon Steel Corp シリコン半導体基板
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
WO2001055485A1 (fr) * 2000-01-25 2001-08-02 Shin-Etsu Handotai Co., Ltd. Plaquette de silicium, procede de determination de la condition dans laquelle est produit un monocristal de silicium et procede de production d'une plaquette de silicium
JP3573045B2 (ja) 2000-02-08 2004-10-06 三菱住友シリコン株式会社 高品質シリコン単結晶の製造方法
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
AU6004101A (en) * 2000-04-24 2001-11-07 Beijing Normal University Method for fabricating silicon-on-insulator
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Sumco Techxiv株式会社 ボロンドープされたシリコンウエハの熱処理方法
JP4150167B2 (ja) * 2001-02-16 2008-09-17 株式会社Sumco シリコン単結晶の製造方法
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
US6551898B1 (en) * 2001-11-01 2003-04-22 The United States Of America As Represented By The Secretary Of The Navy Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
US20030194846A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corp. Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process
US6911380B2 (en) * 2002-07-22 2005-06-28 Intel Corporation Method of forming silicon on insulator wafers
JP3978780B2 (ja) * 2002-08-09 2007-09-19 信越半導体株式会社 ウエーハの研磨方法及び装置
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068489A (ja) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi基板およびその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1598452A4 *

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
US7790573B2 (en) 2005-04-07 2010-09-07 Sumco Corporation Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
EP1710328A2 (en) * 2005-04-07 2006-10-11 Sumco Corporation Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
EP1710328A3 (en) * 2005-04-07 2009-07-22 Sumco Corporation Process for producing SOI substrate and process for regeneration of layer transferred wafer in the production
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
EP1892323A4 (en) * 2005-04-08 2009-07-01 Sumco Corp METHOD OF PULLING SILICONE INCLUDING CRYSTALS, SILICON WAFERS AND SOI SUBSTRATE USING SUCH A SILICON WASHER
EP2110466A3 (en) * 2005-04-08 2011-10-05 Sumco Corporation Silicon single crystal manufacturing method and silicon wafer
EP1892323A1 (en) * 2005-04-08 2008-02-27 SUMCO Corporation Silicon single crystal growing method, silicon wafer and soi substrate using such silicon wafer
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP2006312575A (ja) * 2005-04-08 2006-11-16 Sumco Corp シリコンウェーハおよびその製造方法
EP2194168A1 (en) 2005-04-08 2010-06-09 SUMCO Corporation Silicon single crystal growing method, silicon wafer and soi substrate using such silicon wafer
KR100916055B1 (ko) * 2005-04-08 2009-09-08 가부시키가이샤 섬코 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼 및 그것을이용한 soi 기판
KR100913635B1 (ko) * 2005-04-08 2009-08-24 가부시키가이샤 섬코 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
WO2006112053A1 (ja) * 2005-04-08 2006-10-26 Sumco Corporation シリコン単結晶の育成方法、並びにシリコンウェーハおよびそれを用いたsoi基板
JP2006312576A (ja) * 2005-04-08 2006-11-16 Sumco Corp シリコン単結晶の製造方法およびシリコンウェーハ
WO2006112054A1 (ja) * 2005-04-08 2006-10-26 Sumco Corporation シリコン単結晶の製造方法およびシリコンウェーハ
KR100822249B1 (ko) * 2005-05-25 2008-04-17 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
US7846252B2 (en) 2005-06-09 2010-12-07 Sumco Corporation Silicon wafer for IGBT and method for producing same
EP1895028A4 (en) * 2005-06-20 2009-06-10 Sumco Corp DEVICE FOR PRODUCING A SEMICONDUCTOR CRYSTAL
KR100955887B1 (ko) * 2005-06-20 2010-05-06 가부시키가이샤 사무코 실리콘 단결정의 육성 방법 및 실리콘 웨이퍼의 제조 방법
EP1895027A1 (en) * 2005-06-20 2008-03-05 SUMCO Corporation Method of growing silicon single crystal and process for producing silicon wafer
EP1895029A1 (en) * 2005-06-20 2008-03-05 SUMCO Corporation Apparatus for producing semiconductor single crystal
EP1895028A1 (en) * 2005-06-20 2008-03-05 SUMCO Corporation Apparatus for producing semiconductor single crystal
WO2006137179A1 (ja) * 2005-06-20 2006-12-28 Sumco Corporation シリコン単結晶の育成方法
WO2006137174A1 (ja) 2005-06-20 2006-12-28 Sumco Corporation シリコン単結晶の育成方法及びその方法により育成されたシリコン単結晶
JP4710429B2 (ja) * 2005-06-20 2011-06-29 株式会社Sumco 半導体単結晶製造装置
US7473314B2 (en) 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
CN101203634B (zh) * 2005-06-20 2011-06-08 胜高股份有限公司 单晶硅的生长方法
EP1895026A4 (en) * 2005-06-20 2009-06-24 Sumco Corp METHOD FOR PULLING A SILICON CRYSTAL AND THEN RENEWED SILICON INGREDIENT
EP1895027A4 (en) * 2005-06-20 2009-06-24 Sumco Corp METHOD FOR PULLING A SILICON CRYSTAL AND PROCESSING FOR PRODUCING A SILICON WAFER
EP1895029A4 (en) * 2005-06-20 2009-07-01 Sumco Corp DEVICE FOR PRODUCING A SEMICONDUCTOR MONOCRYSTAL
JP2006347853A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法
WO2006137178A1 (ja) * 2005-06-20 2006-12-28 Sumco Corporation シリコン単結晶の育成方法およびシリコンウェーハの製造方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
JP2006347856A (ja) * 2005-06-20 2006-12-28 Sumco Corp 半導体単結晶製造装置
JP2006347854A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法
KR100953693B1 (ko) * 2005-06-20 2010-04-19 가부시키가이샤 사무코 실리콘 단결정의 육성 방법
EP1895026A1 (en) * 2005-06-20 2008-03-05 SUMCO Corporation Method of growing silicon single crystal and silicon single crystal grown by the method
JP2006347857A (ja) * 2005-06-20 2006-12-28 Sumco Corp 半導体単結晶製造装置
JP2006347855A (ja) * 2005-06-20 2006-12-28 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
US7374741B2 (en) 2005-08-12 2008-05-20 Sumco Corporation Method for growing silicon single crystal and silicon wafer
JP2007067321A (ja) * 2005-09-02 2007-03-15 Sumco Corp Simox基板およびその製造方法
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
US8617311B2 (en) 2006-02-21 2013-12-31 Sumco Corporation Silicon single crystal wafer for IGBT and method for manufacturing silicon single crystal wafer for IGBT
US20100288184A1 (en) * 2006-02-21 2010-11-18 Toshiaki Ono Silicon single crystal wafer for igbt and method for manufacturing silicon single crystal wafer for igbt
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) * 2007-08-21 2013-07-24 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5304649B2 (ja) * 2007-08-21 2013-10-02 株式会社Sumco Igbt用のシリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) * 2007-08-21 2013-10-23 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
KR100912703B1 (ko) 2007-10-11 2009-08-19 세메스 주식회사 기판 처리 장치 및 이 장치를 이용한 기판 처리 방법
US8460463B2 (en) 2008-08-28 2013-06-11 Sumco Corporation Silicon wafer and method for producing the same
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2010208877A (ja) * 2009-03-09 2010-09-24 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP2010265143A (ja) * 2009-05-15 2010-11-25 Sumco Corp シリコン単結晶の製造方法及びシリコンウェーハの製造方法
WO2014073165A1 (ja) * 2012-11-07 2014-05-15 信越半導体株式会社 単結晶製造装置
WO2018037755A1 (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ

Also Published As

Publication number Publication date
KR100743821B1 (ko) 2007-07-30
KR20070059214A (ko) 2007-06-11
US20060156969A1 (en) 2006-07-20
EP1598452A1 (en) 2005-11-23
JP2011088818A (ja) 2011-05-06
KR20050121677A (ko) 2005-12-27
CN100472001C (zh) 2009-03-25
CN1780940A (zh) 2006-05-31
JP5691504B2 (ja) 2015-04-01
JPWO2004083496A1 (ja) 2006-06-22
EP1598452A4 (en) 2007-02-21
EP1598452B1 (en) 2015-10-14
KR100782662B1 (ko) 2007-12-07
US7704318B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
WO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
TWI302952B (en) Silicon wafer, method for manufacturing the same, and method for growing silicon single crystal
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP5194146B2 (ja) シリコン単結晶の製造方法、シリコン単結晶、およびウエハ
WO2002025717A1 (fr) Tranche de silicium, tranche epitaxiale de silicium et procedes de fabrication
KR20070112261A (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
JP2006312575A (ja) シリコンウェーハおよびその製造方法
KR20160019495A (ko) 초크랄스키 방법에 의해 성장시킨 잉곳으로부터 슬라이싱된 고농도로 도핑된 실리콘 웨이퍼에서의 산소 침전
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP4854917B2 (ja) Soiウェーハ及びその製造方法
TWI338058B (ja)
JP4380141B2 (ja) シリコンウェーハの評価方法
JP2003086597A (ja) シリコン半導体基板およびその製造方法
WO2004065666A1 (ja) Pドープシリコン単結晶の製造方法及びpドープn型シリコン単結晶ウェーハ
KR100977631B1 (ko) 고저항 실리콘 단결정과 그 제조방법 및 웨이퍼
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004265903A (ja) Soiウエーハ及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006156969

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10546600

Country of ref document: US

Ref document number: 1020057015590

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005503641

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004714469

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048111738

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004714469

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057015590

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10546600

Country of ref document: US