JP2010056316A - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2010056316A
JP2010056316A JP2008220049A JP2008220049A JP2010056316A JP 2010056316 A JP2010056316 A JP 2010056316A JP 2008220049 A JP2008220049 A JP 2008220049A JP 2008220049 A JP2008220049 A JP 2008220049A JP 2010056316 A JP2010056316 A JP 2010056316A
Authority
JP
Japan
Prior art keywords
wafer
silicon
manufacturing
heat treatment
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008220049A
Other languages
English (en)
Inventor
Shigeru Umeno
繁 梅野
Manabu Nishimoto
学 西元
Masataka Horai
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008220049A priority Critical patent/JP2010056316A/ja
Priority to US12/544,482 priority patent/US20100052103A1/en
Priority to EP09168544A priority patent/EP2159827A2/en
Publication of JP2010056316A publication Critical patent/JP2010056316A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/30—Mechanisms for rotating or moving either the melt or the crystal
    • C30B15/305—Stirring of the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B30/00—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions
    • C30B30/04—Production of single crystals or homogeneous polycrystalline material with defined structure characterised by the action of electric or magnetic fields, wave energy or other specific physical conditions using magnetic fields
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ＩＧＢＴ用基板にも好適に用いることができるＣＺ法によるシリコンウェーハ及びその製造方法を提供する。
【解決手段】ＣＺ法により格子間酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であるシリコンインゴットを形成し、該シリコンインゴットにリンをドープしてからウェーハを切り出し、該ウェーハの一方の主面にポリシリコン層または歪み層を形成し、他方の主面を鏡面研磨し、前記ウェーハに対して非酸化性雰囲気において熱処理を施す。
【選択図】 図１

Description

この発明は、シリコンウェーハ及びその製造方法に関する。特に限定されないが、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴともいう。）の基板として好適に用いられるチョクラルスキー法（以下、ＣＺ法ともいう。）により形成されてなるシリコンウェーハ及びその製造方法に関するものである。
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、ＭＯＳＦＥＴに正孔注入用ＰＮ接合が付加された構造からなり、高抵抗のｎ−型シリコン層の表面側にゲート及びエミッタが形成され、裏面側にＰＮ接合を介してコレクタが形成されている。
ＩＧＢＴは、コレクタ−エミッタ間の電流を、シリコン酸化膜を介したゲートに印加する電圧で制御する素子である。ゲート及びエミッタとコレクタとの間に位置するｎ−型シリコンウェーハに対してコレクタ側から正孔が注入されることにより、オン抵抗を下げることができ、また大電流を流した場合でも破壊されにくいという特徴を備えている。
上述のように、ＩＧＢＴは酸化膜を介したゲートで電流の制御を行うので、ゲート酸化膜には欠陥がないことが望まれる。また、電流は、素子表面のエミッタと裏面のコレクタの間を流れるので、ウェーハ内部の欠陥はＩＧＢＴの特性を大きく左右する。このため、従来のＩＧＢＴ用基板には、エピタキシャルウェーハのエピタキシャル層や、ＦＺ法により形成されたシリコンウェーハが用いられてきた。
しかし、高耐圧ＩＧＢＴを構成するｎ−型シリコン層には、１００μｍ前後の厚みが必要となり、エピタキシャル層でこの厚みを実現するためには、エピタキシャル成長工程に長時間を要するため、製造コストが大幅に増加するという問題がある。
また、ＦＺ法により形成されたシリコンウェーハは、製造工程において混入する不純物量が少なく、ＣＺ法と比べて比較的欠陥の少ないウェーハが得られる一方、ＦＺ法ではウェーハの大口径化が難しく、ウェーハの大量生産に適さないという問題がある。
一方、ＣＺ法により形成されたシリコンウェーハには、０．１〜０．３μｍ程度の微少空洞からなる欠陥が存在し、この欠陥がウェーハ表面に露出するとピットになって現れる。これらの欠陥は一般的にＣＯＰ（Crystal Originated Particle）と呼ばれているが、このＣＯＰが存在するウェーハを、そのままＩＧＢＴ用に用いることは不可能であった。
そこで、特許文献１に記載されているように、ＣＺ法により得られたウェーハを熱処理してＣＯＰを少なくするウェーハの製造方法が開発されている。
また、特許文献２に記載されているように、酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３以下のウェーハに酸化性雰囲気で熱処理を行ってウェーハ内部のＣＯＰを消滅させ、熱処理後の表面近傍に残留するＣＯＰを研磨によって除去する製造方法が開発されている。
国際公開ＷＯ２００４／０７３０５７パンフレット 特開２００６−３４４８２３号公報
ＣＺ法は、大口径ウェーハの製造が容易であり直径３００ｍｍのウェーハも量産されており、ＬＳＩ用基板には適している。しかし、ＣＺ法によるウェーハは次の理由でＩＧＢＴ用基板には用いられていなかった。
第一に、ＧＯＩ（Gate Oxide Integrity）歩留まりが悪いという問題がある。すなわち、ＣＺ法によるウェーハでは単結晶育成時に過剰な空孔が凝集して０．１〜０．３μｍ程度のボイド欠陥であるＣＯＰが生じる。このＣＯＰが表面に露出してできたピットまたは表面近傍に存在するＣＯＰが、熱酸化によって酸化膜に取り込まれると、ＧＯＩ特性を劣化させることになる。
第二に、酸素ドナーによって抵抗率が低下するという問題がある。ＣＺ法によりシリコンには１×１０１８ａｔｏｍｓ／ｃｍ３オーダ（フーリエ変換赤外分光光度法ＡＳＴＭ Ｆ−１２１）の過剰な酸素が含まれており、４５０℃程度の低温熱処理を受けると酸素ドナーが発生して基板の抵抗率が下がり、コレクタ・エミッタ間の耐圧が低下することになる。
第三に、酸素析出物が発生するという問題がある。先にも述べたように、通常、ＣＺ法によるシリコンには１×１０１８ａｔｏｍｓ／ｃｍ３オーダの酸素が含まれている。このため、デバイスプロセスの熱処理過程において、ウェーハ中の過剰な酸素がＳｉＯ2となって析出し、コレクタ・エミッタ間のリークを引き起こすことになる。
第四に、抵抗率の均一性が悪いという問題がある。ＣＺ法によるシリコンの抵抗率は、多結晶シリコンに添加するドーパント量によって制御できるが、ＩＧＢＴ用基板に使われるリンは偏析係数が小さいために単結晶インゴットの長さ方向で濃度が大きく変化する。そのため、一本の単結晶シリコンインゴットの中で仕様に合った抵抗率のウェーハが作れる範囲が狭い。
上記特許文献１で開示された技術によれば、ＧＯＩ特性を劣化させる因子であるＣＯＰを消滅することができ、ＩＧＢＴ用シリコンウェーハの製造技術として適用可能な技術ではある。しかしながら、ＣＯＰ消滅を可能とする酸素濃度であっても、その濃度が高い場合には、上述したような酸素ドナー発生によるコレクタ・エミッタ間の耐圧低下や過剰な酸素析出物を形成することによるコレクタ・エミッタ間のリークなどの問題を引き起こすこととなる。
また上記特許文献２で開示された技術によれば、ＧＯＩ特性を劣化させる因子であるＣＯＰを消滅することができ、酸素ドナーによるコレクタ・エミッタ間の耐圧低下や酸素析出物によるコレクタ・エミッタ間のリークを回避でき、ＩＧＢＴ用シリコンウェーハの製造技術として適用可能な技術ではある。しかしながら、この方法では単結晶から切り出したウェーハに加工歪み除去のためのエッチングまで施した後の、比較的清浄度の低い状態で高温の熱処理を施さなければならないので、熱処理による汚染の可能性が高い。これを防ぐためには、エッチング後にウェーハ製造工程で最高レベルの清浄度の高い洗浄を行わなければならない。このような清浄度の高い洗浄は、通常のシリコンウェーハの製造では、鏡面研磨後に最終段階の洗浄として実施されている。ウェーハ製造工程の中で比較的清浄度の低いエッチング上がりのウェーハに、清浄度の高い洗浄を行うには、専用の洗浄設備を導入する必要があった。
発明が解決しようとする課題は、ＩＧＢＴ用基板にも好適に用いることができるＣＺ法によるシリコンウェーハ及びその製造方法を提供することである。
この発明に係るシリコンウェーハの製造方法は、チョクラルスキー法（ＣＺ法）により格子間酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であるシリコンインゴットを形成し、該シリコンインゴットにリンをドープしてからウェーハを切り出し、該ウェーハの一方の主面にポリシリコン層または歪み層を形成し、他方の主面を鏡面研磨し、前記ウェーハに対して非酸化性雰囲気において熱処理を施すことを特徴とする。
また、この発明に係るシリコンウェーハは、酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、リンがドープされており、非酸化性雰囲気での熱処理後の表面と熱処理後に７μｍ研磨した後の表面においても、光散乱法で検出される０．０９μｍ以上の光散乱体の個数が０．１個／ｃｍ２以下であり、一方の主面にポリシリコン層または歪み層を有することを特徴とする。
上記発明によれば、ＩＧＢＴ用基板にも好適に用いることができるＣＺ法によるシリコンウェーハを提供することができる。
以下、発明の実施形態であるＩＧＢＴ用シリコンウェーハの製造方法を図面に基づいて詳細に説明する。図１は本実施形態のシリコンウェーハの製造方法を示す工程図である。
本例のシリコンウェーハの製造方法は、チョクラルスキー法により格子間酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下（ＡＳＴＭ Ｆ−１２１）であるシリコンインゴットを形成する。次に、該シリコンインゴットに中性子照射によってリンをドープしてからウェーハを切り出す。そして、ウェーハの一方の主面にゲッタリング層であるポリシリコン層または歪み層を形成し、他方の主面を鏡面研磨する。最後に、非酸化性雰囲気で熱処理を施す。
以下、各工程について詳細に説明する。
《インゴットの製造》
格子間酸素濃度［Ｏｉ］が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であるシリコンインゴットは、ＣＺ法により製造することができる。
ＣＺ法によるシリコンインゴットの製造は次の工程で行われる。まず、引き上げ装置の石英製坩堝に多結晶シリコン塊を投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とする。次にシリコン融液に種結晶を浸漬させ、次に種結晶及び石英製坩堝を回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させる。
この場合の製造条件としては、単結晶の成長速度をＶ（ｍｍ／分）とし、単結晶成長時の融点から１３５０℃の温度勾配Ｇ（℃／ｍｍ）としたときの比Ｖ／Ｇを０．２２〜０．２７程度に制御するという条件を例示することができる。また、他の条件としては、石英製坩堝の回転数を０．０５〜０．５ｒｐｍとし、アルゴン雰囲気の圧力を３０Ｔｏｒｒとし、更に磁場強度を３５００Ｇａｕｓｓという条件を例示することができる。
シリコンインゴットの格子間酸素濃度を７×１０１７ａｔｏｍｓ／ｃｍ３以下にすることで、ＩＧＢＴ製造工程での酸素ドナー発生を防止することができる。格子間酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３を越えるとＩＧＢＴ製造工程で酸素ドナーが生じ、ＩＧＢＴの特性を変えてしまうので好ましくない。
《リンドープ》
次に、製造されたシリコンインゴットに対して中性子線を照射する。この中性子線照射によって、シリコン原子の一部をリンに変換させ、これによりシリコンインゴットにリンを均一にドープさせて抵抗率が均一なインゴットが得られる。
ｎ型の単結晶シリコンでは、引き上げ時にシリコン融液にリンを添加する方式でリンをドープさせると、引き上げ方向に沿ってインゴットの抵抗率が変化してしまう。この抵抗率の変化はＩＧＢＴの特性の変化を招く。このため本例では、インゴット全体のドーパント濃度を均一にできる中性子照射法を採用する。
中性子線の照射条件は、例えば、３．０×１０１２個/ｃｍ２/ｓの中性子線束である位置において、結晶回転約２ｒｐｍで約８０時間の照射とすることができる。こうして中性子線が照射されたシリコンインゴットは、抵抗率が４８Ω・ｃｍ〜５２Ω・ｃｍ程度になる。
《スライス・ゲッタリング層の形成・鏡面研磨等》
次に、シリコンインゴットからウェーハを切り出し、必要に応じてラッピングやエッチング等を行った後に、ウェーハの一方の主面にゲッタリング層として、サンドブラスト法などによって歪み層を形成するか、これに代えてポリシリコン膜を形成する。次いで、ウェーハの他方の主面を鏡面研磨したのち、洗浄を行って汚染物質を除去する。
《非酸化性雰囲気の熱処理》
次に、ウェーハを非酸化性雰囲気で熱処理する。非酸化性雰囲気としては、アルゴンまたは水素が好ましい。アルゴン雰囲気または水素雰囲気でウェーハを熱処理すれば、ウェーハ表面近傍のＣＯＰが消滅する。また、熱処理温度が低ければＣＯＰが消滅するのに時間を要するので生産性が悪くなり、熱処理温度が高ければスリップ転位が発生し易くなるので、アニール温度は、１１００〜１２５０℃の範囲が好ましい。
《実施形態による効果》
上記のシリコンウェーハの製造方法によれば、格子間酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３以下のシリコンインゴットを用いることで、ＩＧＢＴ製造工程での酸素析出物（ＢＭＤ）の生成によるコレクタ・エミッタ間のリーク及び酸素ドナー形成によるコレクタ・エミッタ間の耐圧低下を防止できる。
また、ウェーハに対して非酸化性雰囲気で熱処理を行うことにより、ウェーハ表面近傍（ＩＧＢＴのゲート領域）のＣＯＰを消滅させることができ、ＧＯＩ歩留まりが向上する。
また、シリコンインゴットに中性子を照射することによりシリコン原子の一部をリンに変換させ、これによりシリコンインゴットにリンを均一にドープさせることが可能となり、抵抗率が均一なウェーハが得られる。
また、鏡面研磨後に清浄度の高い洗浄を施してから、高温の熱処理を施すので、熱処理による汚染を防ぐことが可能となり、エッチング上がりのウェーハに、清浄度の高い洗浄を行うために専用の洗浄設備を導入する必要もない。
こうして得られたシリコンウェーハは、ＩＧＢＴのゲート領域にＣＯＰが殆ど存在せず、しかもウェーハ面内及び同じインゴットから切り出されたウェーハ間での抵抗率のばらつきが小さくなる。また、ＩＧＢＴ製造工程でのＢＭＤ生成や抵抗率変化が殆ど起きない。これにより、本例のウェーハを絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）用基板として好適に用いることが可能になる。
また、一方の主面にゲッタリング層としてのポリシリコン層または歪み層が形成されているので、ＩＧＢＴ製造工程における重金属汚染を除去することができる。
《実施例１，２および比較例１，２に共通条件》
まず、ＣＺ法により、実施例１，２および比較例１，２のように種々の格子間酸素濃度を有するシリコンインゴットを製造した。
具体的には、多結晶シリコン塊を石英製坩堝に投入し、アルゴン雰囲気中で多結晶シリコン塊を加熱してシリコン融液とした。次に、シリコン融液に種結晶を浸漬させ、次に種結晶及び石英製坩堝を回転させながら種結晶を徐々に引き上げて種結晶の下に単結晶を成長させた。 なお、単結晶の成長速度をＶ（ｍｍ／分）とし、単結晶成長時の融点から１３５０℃の温度勾配Ｇ（℃／分）としたときの比Ｖ／Ｇを０．２７程度に設定した。
このようにして、単結晶からなるシリコンインゴットを製造した。
シリコンインゴットにおける格子間酸素濃度は、石英製坩堝の回転数及びアルゴン雰囲気の圧力を調整することにより制御した。石英製坩堝の回転数を低くすることにより酸素濃度が低減され、またアルゴン雰囲気の圧力を低くすることによっても酸素濃度が低減される。また、ＭＣＺ法（磁場印加）を採用することで、低酸素濃度のシリコンインゴットの製造がより簡便となり有効である。このようにして、格子間酸素濃度が３×１０１７ａｔｏｍｓ／ｃｍ３〜１１×１０１７ａｔｏｍｓ／ｃｍ３の直径２００ｍｍのシリコンインゴットを製造した。
次に、上述のシリコンインゴットに対して中性子線を照射してリンをドープした。中性子線は、線束３．０×１０１２個／ｃｍ２／sで８０時間照射した（抵抗率約５０Ω・cm）。
その後、シリコンインゴットをスライスしてウェーハを切り出した。切り出されたウェーハには、ラッピング、エッチング、鏡面研磨、洗浄等の表面処理を施した。このウェーハ表面の光散乱体密度を測定したところ、約２個／ｃｍ２であった。鏡面研磨したウェーハで検出される光散乱体の大部分はＣＯＰであることが一般的に知られているので、上記測定結果は、ウェーハ表面に約２個／ｃｍ２のＣＯＰが存在していると解釈して良い。なお、光散乱体密度の測定は、ＫＬＡテンコール社のＳＰ１で０．０９μm以上の光散乱体をカウントすることによって行った。
《実施例１》
上記ウェーハに表面近傍のＣＯＰを消すために、熱処理雰囲気を１００％アルゴンとし、保持温度を１２００℃、保持時間を１時間とする熱処理を行った。このようにして、種々の格子間酸素濃度を有する直径２００ｍｍのシリコンウェーハを得た。
各ウェーハについて、熱処理後のシリコンウェーハの表面と、７μｍの深さを再研磨した表面との光散乱体密度を測定した。光散乱体密度は、酸素濃度と再研磨の有無によらず、約０．０５〜０．０７個／ｃｍ２であった。
次に、ゲート酸化膜厚２５ｎｍ、電極面積８ｍｍ２、判定電界強度１１ＭＶ／ｃｍでＧＯＩ歩留まりを評価したところ、９５％以上であった。
次に、酸素析出物（ＢＭＤ）の評価を赤外トモグラフ法で行った。赤外トモグラフではＣＯＰもＢＭＤも光散乱体として検出され、識別が困難なので、ＢＭＤの評価は次のように行った。すなわち、表面近傍ＣＯＰ消滅熱処理の前の光散乱体密度をＡ（＝ＣＯＰ密度）とし、表面近傍ＣＯＰ消滅熱処理後にＩＧＢＴ製造プロセスを模擬した熱処理（最高温度１１５０℃、最低温度４５０℃）を施した後の光散乱体密度Ｂ（＝ＣＯＰ密度＋ＢＭＤ密度）として、Ｂ／Ａが１を超えた場合に酸素析出が起きた（ＢＭＤが発生した）と判断した。その結果、酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３を超えると酸素析出が起きることが判明した。
次に、ＩＧＢＴ製造プロセスを模擬した熱処理（最高温度１１５０℃、最低温度４５０℃）による抵抗率変化を四探針法で測定した。その結果、酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３を超えると抵抗率が５％を越えることが判明した。
ここで、ＩＧＢＴ用ウェーハの抵抗率規格、抵抗率のウェーハ面内分布、ウェーハロット間ばらつき等を考慮すると、酸素ドナーによる抵抗率変化は５％以下に抑えなければならない。したがって、酸素析出と抵抗率変化の観点から、酸素濃度の上限は７×１０１７ａｔｏｍｓ／ｃｍ３である。
《実施例２》
熱処理雰囲気を１００％アルゴン雰囲気に代えて１００％水素雰囲気にしたこと以外は上記実施例１と同じ条件で、ウェーハ表面近傍のＣＯＰを消すための熱処理を行った。そして実施例１と同様の評価を行った。
各ウェーハについて、熱処理後のシリコンウェーハの表面と、７μｍの深さを再研磨した表面との光散乱体密度を測定したところ、酸素濃度と再研磨の有無によらず、約０．０５〜０．０７個／ｃｍ２であった。
また、ＧＯＩ歩留まりは９５％以上であった。
酸素析出物（ＢＭＤ）については、酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３を超えると酸素析出が起きることが判明した。
四探針法による抵抗率変化は、酸素濃度が７×１０１７ａｔｏｍｓ／ｃｍ３を超えると抵抗率が５％を越えることが判明した。したがって、酸素析出と抵抗率変化の観点から、酸素濃度の上限は７×１０１７ａｔｏｍｓ／ｃｍ３である。
《比較例１》
熱処理雰囲気を１００％アルゴン雰囲気や１００％水素雰囲気に代えて酸素雰囲気にしたこと以外は上記実施例１と同じ条件で、ウェーハ表面近傍のＣＯＰを消すための熱処理を行い、実施例１と同様の評価を行った。
その結果、ウェーハ表面近傍のＣＯＰが消えず（１．８〜２．０個／ｃｍ２）、またＧＯＩ歩留まりが低い（１５〜２３％）ことが判明した。
発明の実施形態に係るシリコンウェーハの製造方法を示す工程図である。

Claims (4)

  1. チョクラルスキー法（ＣＺ法）により格子間酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であるシリコンインゴットを形成する工程と、
    前記シリコンインゴットにリンをドープする工程と、
    前記シリコンインゴットからウェーハを切り出す工程と、
    前記ウェーハの一方の主面にポリシリコン層または歪み層を形成する工程と、
    前記ウェーハの他方の主面を鏡面研磨する工程と、
    前記ウェーハに対して非酸化性雰囲気において熱処理を施す工程と、を備えたことを特徴とするシリコンウェーハの製造方法。
  2. 請求項１に記載のシリコンウェーハの製造方法において、
    前記リンは中性子照射によってドープすることを特徴とするシリコンウェーハの製造方法。
  3. 請求項１又は２に記載のシリコンウェーハの製造方法において、
    前記熱処理は、アルゴン雰囲気又は水素雰囲気において１１００〜１２５０℃の温度で行うことを特徴とするシリコンウェーハの製造方法。
  4. 酸素濃度が７．０×１０１７ａｔｏｍｓ／ｃｍ３以下であり、
    リンがドープされており、
    非酸化性雰囲気での熱処理後の表面と熱処理後に７μｍ研磨した後の表面においても、光散乱法で検出される０．０９μｍ以上の光散乱体の個数が０．１個／ｃｍ２以下であり、
    一方の主面にポリシリコン層または歪み層を有することを特徴とするシリコンウェーハ。
JP2008220049A 2008-08-28 2008-08-28 シリコンウェーハ及びその製造方法 Pending JP2010056316A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008220049A JP2010056316A (ja) 2008-08-28 2008-08-28 シリコンウェーハ及びその製造方法
US12/544,482 US20100052103A1 (en) 2008-08-28 2009-08-20 Silicon wafer and method for producing the same
EP09168544A EP2159827A2 (en) 2008-08-28 2009-08-25 Silicon wafer and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008220049A JP2010056316A (ja) 2008-08-28 2008-08-28 シリコンウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010056316A true JP2010056316A (ja) 2010-03-11

Family

ID=41323786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008220049A Pending JP2010056316A (ja) 2008-08-28 2008-08-28 シリコンウェーハ及びその製造方法

Country Status (3)

Country Link
US (1) US20100052103A1 (ja)
EP (1) EP2159827A2 (ja)
JP (1) JP2010056316A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166897A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111868A1 (ko) * 2011-02-16 2012-08-23 한솔테크닉스(주) 기판처리시스템
US9911563B2 (en) 2013-07-31 2018-03-06 Analog Devices Global MEMS switch device and method of fabrication
US20150170911A1 (en) * 2013-12-16 2015-06-18 Analog Devices Technology Silicon substrate suitable for use with an rf component, and an rf component formed on such a silicon substrate
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102014114683B4 (de) 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165071B2 (ja) * 1997-05-09 2001-05-14 日本電気株式会社 半導体基板及びその製造方法
JPH11314997A (ja) * 1998-05-01 1999-11-16 Shin Etsu Handotai Co Ltd 半導体シリコン単結晶ウェーハの製造方法
JP3800006B2 (ja) * 1998-08-31 2006-07-19 信越半導体株式会社 シリコン単結晶ウエーハの製造方法及びシリコン単結晶ウエーハ
US6806199B2 (en) * 2000-03-16 2004-10-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace
US6428619B1 (en) * 2000-10-23 2002-08-06 Mitsubishi Materials Silicon Corporation Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021166897A1 (ja) * 2020-02-19 2021-08-26 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法
JP7491705B2 (ja) 2020-02-19 2024-05-28 グローバルウェーハズ・ジャパン株式会社 半導体シリコンウェーハの製造方法

Also Published As

Publication number Publication date
EP2159827A2 (en) 2010-03-03
US20100052103A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JPWO2004073057A1 (ja) シリコンウェーハの製造方法
JP2007207875A (ja) シリコンウェーハおよびその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP2007207876A (ja) 高周波ダイオードおよびその製造方法
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
KR102188589B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR20080035447A (ko) 실리콘으로부터의 ｐ￣ 도핑 및 에피택셜 코팅된 반도체웨이퍼의 제조 방법
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP5565079B2 (ja) Ｓｏｉウェーハの製造方法
KR102192287B1 (ko) 실리콘 단결정 웨이퍼의 열처리방법
JP2012134517A (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP2004319642A (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
JP2000277404A (ja) シリコンウェーハ
JP2003332344A (ja) シリコン単結晶層の製造方法及びシリコン単結晶層
JP2004241786A (ja) Ｉｇウェーハの製造方法及びこの方法で作られたｉｇウェーハ