JPWO2004073057A1 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JPWO2004073057A1
JPWO2004073057A1 JP2004568207A JP2004568207A JPWO2004073057A1 JP WO2004073057 A1 JPWO2004073057 A1 JP WO2004073057A1 JP 2004568207 A JP2004568207 A JP 2004568207A JP 2004568207 A JP2004568207 A JP 2004568207A JP WO2004073057 A1 JPWO2004073057 A1 JP WO2004073057A1
Authority
JP
Japan
Prior art keywords
wafer
active layer
silicon wafer
layer side
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004568207A
Other languages
English (en)
Inventor
梅野　繁
繁 梅野
宝来　正隆
正隆 宝来
正和 佐野
正和 佐野
新一郎 三木
新一郎 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JPWO2004073057A1 publication Critical patent/JPWO2004073057A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/916—Oxygen testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

活性層側シリコンウェーハに酸化性雰囲気で熱処理を施して埋め込み酸化膜を形成する。この埋め込み酸化膜を介して支持側ウェーハに貼り合わせてＳＯＩウェーハを製造する。上記酸化熱処理が、温度をＴ（℃）とし、活性層側シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）としたとき、次式を満たす。［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））

Description

この発明はシリコンウェーハの製造方法、詳しくはＣＯＰを低減するシリコンウェーハの製造方法およびこのシリコンウェーハを用いたＳＯＩウェーハの製造方法に関する。
一般的に、チョクラルスキー法（ＣＺ法）で育成されたシリコン単結晶には、育成直後（ａｓ−ｇｒｏｗｎ）の状態においても、０．１μｍ〜０．３μｍ程度の大きさの欠陥が１×１０５個／ｃｍ３〜１×１０７個／ｃｍ３程度の密度で存在している。この欠陥は、シリコン単結晶の冷却過程で過剰な空孔が凝集して生成した微小な空洞である。そして、このシリコン単結晶からスライスされたシリコンウェーハを研磨すると、シリコンウェーハの表面に微小空洞が露出してピットとなる。このピットおよび表面近傍に存在する空洞は、微細なデバイスの構造の障害となる。これらの欠陥は、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）とよばれている。
シリコンウェーハ内のＣＯＰを低減する方法としては、例えば、日本国特開平９−２２９９３号公報に記載の通り、シリコンウェーハに対して水素などの還元性雰囲気またはアルゴンなどの不活性雰囲気中で熱処理を施す方法が知られている。
または、日本国特許第３０８５１８４号公報に記載の通り、エピタキシャルウェーハをＳＯＩウェーハの活性層側シリコンウェーハに使用する方法が知られている。
さらに、日本国特開平８−３３０３１６号公報に記載の通り、シリコン単結晶の育成時に、その育成速度Ｖと、シリコン単結晶の成長方向の単結晶内の温度勾配Ｇとの比Ｖ／Ｇを制御して、ＣＯＰを含まないシリコン単結晶を育成する方法が知られている。
水素またはアルゴン雰囲気中で熱処理を施す方法では、シリコンウェーハの表面から数μｍ未満の深さ位置に存在するＣＯＰを消滅させることができる。しかし、この方法では、シリコンウェーハの表面から数μｍ以上の深さ位置に存在するＣＯＰを消滅させることはできなかった。
また、エピタキシャルウェーハを活性層側シリコンウェーハに使用する方法では、エピタキシャルウェーハにはＣＯＰは存在しないためＣＯＰを含まない活性層を有するＳＯＩウェーハの製造が可能であるが、エピタキシャルウェーハにはエピタキシャルウェーハ特有の積層欠陥や転位などの欠陥が含まれているので欠陥を含まない活性層を有するＳＯＩウェーハを製造できる訳ではない。また、エピタキシャルウェーハは高価であるため、これをＳＯＩウェーハの活性層側シリコンウェーハとして用いると、ＳＯＩウェーハの製造コストが高くなる。
さらに、Ｖ／Ｇを制御することにより、ＣＯＰを含まない領域が存在するシリコン単結晶を成長させることができる。しかし、Ｖ／Ｇが許容範囲から高い方に外れるとＯＳＦ−ｒｉｎｇ領域（熱処理によってＯｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔがリング状に発生する領域）やＣＯＰ領域が現れ、Ｖ／Ｇが許容範囲から低い方に外れると転位クラスター領域が現れてしまう。Ｖ／Ｇの許容範囲は非常に狭く、ＣＯＰも、ＯＳＦ−ｒｉｎｇ領域も、転位クラスターも含まない結晶を安定的に製造するのは容易ではない。
この発明は、シリコンウェーハ内のＣＯＰを消滅させるシリコンウェーハの製造方法を提供することを目的とする。特に、シリコンウェーハの表面から数μｍより深い深さ位置に存在するＣＯＰを消滅させるシリコンウェーハの製造方法を提供することを目的とする。
また、この発明は、シリコンウェーハにＣＯＰが存在しないシリコンウェーハを製造するとともに、これを活性層側シリコンウェーハとして用いて、ＳＯＩウェーハを製造するＳＯＩウェーハの製造方法を提供することを目的とする。
さらに、この発明は、高価なエピタキシャルウェーハや容易に製造できない無欠陥結晶を用いることなく、しかも、従来のＳＯＩ製造プロセスに新たなプロセスを追加することなく、活性層側シリコンウェーハ内のＣＯＰを低減することのできるＳＯＩウェーハの製造方法を提供することを目的としている。
第１の発明は、シリコン単結晶からスライスされたシリコンウェーハを酸化性雰囲気で熱処理するシリコンウェーハの製造方法において、酸化性雰囲気で熱処理する温度をＴ（℃）とし、シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）とし、温度Ｔと格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすシリコンウェーハの製造方法である。
［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
第１の発明にあっては、シリコンウェーハを酸化性雰囲気で熱処理する。このとき、温度Ｔと格子間酸素濃度［Ｏｉ］とは上式を満たす。この結果、シリコンウェーハ内のＣＯＰが消滅する。
シリコンウェーハをアルゴン雰囲気または水素雰囲気で熱処理すると、シリコンウェーハの表面近傍のＣＯＰが消滅する。しかし、深い位置でのＣＯＰは消滅しない。これに対して、上記酸化性雰囲気で熱処理すれば、シリコンウェーハ内の深い位置でのＣＯＰが消滅する。その理由は、酸化熱処理によりシリコンウェーハの表面に生じた格子間シリコン原子がシリコンウェーハの内部に拡散し、これらが空洞であるＣＯＰを埋めるからである。
なお、上記熱処理の雰囲気は１００％酸素雰囲気である必要はなく、一部に酸素を含む雰囲気であればよい。
第２の発明は、第１の発明に係るシリコンウェーハの製造方法にあって、上記シリコン単結晶に、中性子照射によりリンがドープされたシリコンウェーハの製造方法である。
第２の発明に係るシリコンウェーハの製造方法では、まず、ドーパントをドープしないでシリコン単結晶棒を育成する。
そして、この育成されたシリコン単結晶棒に対して、中性子を照射することにより、シリコン単結晶棒にリンをドープする。これにより、シリコン単結晶の、特にその成長軸方向の比抵抗が均一になる。
第３の発明は、第１または第２の発明に係るシリコンウェーハの製造方法にあって、上記シリコン単結晶に、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコンウェーハの製造方法である。
第３の発明に係るシリコンウェーハの製造方法では、シリコン単結晶に窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされている。これにより、ａｓ−ｇｒｏｗｎ結晶でのＣＯＰサイズが縮小し、ＣＯＰがより短い熱処理で消滅する。窒素ドープによりＣＯＰサイズが小さくなるのは、結晶育成時の冷却過程において、空孔の凝集を抑制するためだと考えられている。
また、窒素による転位のピンニング効果により高温熱処理によるスリップ転位の発生を抑えることができる。
また、窒素のドープ量が２×１０１３ａｔｏｍｓ／ｃｍ３未満では、上記効果を達成することができない。
窒素のドープ方法は、既に知られているどの方法でも良い。例えば、窒化膜付きシリコンウェーハをシリコン多結晶原料とともに融解することによってドープすることができる。
第４の発明は、第１〜第３の発明のいずれかに係るシリコンウェーハの製造方法にあって、上記シリコン単結晶に、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコンウェーハの製造方法である。
第４の発明に係るシリコンウェーハの製造方法では、シリコン単結晶に炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上の密度でドープされている。これにより、上記窒素をドープした場合と同様に、シリコンウェーハの機械的強度が向上し、熱処理でのスリップ発生も抑制できる。
炭素のドープ方法は特に限定しないが、例えば、シリコン多結晶原料とともに炭素を所定量だけ融解することによってドープすることができる。
第５の発明は、第１の発明〜第４の発明のいずれかに係るシリコンウェーハの製造方法にあって、上記酸化性雰囲気での熱処理の後にシリコンウェーハを鏡面研磨するシリコンウェーハの製造方法である。なお、熱処理前のシリコンウェーハの表面状態は、鏡面研磨を施していない状態（エッチングされた状態）であっても良い。
シリコンウェーハを酸化性雰囲気で熱処理すると、シリコンウェーハの表面からの深さが略５μｍ以上の深さ領域でのＣＯＰは消滅する。一方、シリコンウェーハの表面からの深さが略５μｍ未満の浅い領域には、酸化性雰囲気での熱処理前と比較して１／１０〜１／１００程度のＣＯＰが残存している。そこで、酸化性雰囲気での熱処理の後にシリコンウェーハの表面を鏡面研磨する。熱処理の後に研磨を行うので、熱処理前には鏡面研磨を行う必要は無い。すなわち、熱処理の後の研磨は、表面の平坦化と表面近傍に残留するＣＯＰの除去という二つの目的のために実施する。水素やアルゴンなどの非酸化性雰囲気で熱処理したウェーハとは異なり、本発明の条件を満たす格子間酸素濃度のウェーハを酸化性雰囲気で熱処理すれば、深い位置のＣＯＰが消滅するので、熱処理後に研磨してもＣＯＰが露出してピットを形成することはないので、特に研磨量を限定する必要はない。
第６の発明は、第５の発明により製造されたシリコンウェーハを活性層側ウェーハとして用いることによりＳＯＩウェーハを製造するＳＯＩウェーハの製造方法である。
第７の発明は、活性層側シリコンウェーハに酸化性雰囲気で酸化熱処理を施すことにより埋め込み酸化膜を形成し、この後その埋め込み酸化膜を介して支持側ウェーハに貼り合わせて貼り合わせＳＯＩウェーハを製造するＳＯＩウェーハの製造方法において、上記酸化熱処理が、活性層側シリコンウェーハを酸化性雰囲気で酸化熱処理する温度をＴ（℃）とし、活性層側シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）としたとき、上記熱処理温度Ｔと活性層側シリコンウェーハの格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすＳＯＩウェーハの製造方法である。
［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
第７の発明に係るＳＯＩウェーハの製造方法では、活性層側シリコンウェーハに施す埋め込み酸化膜形成のための熱処理を、その熱処理温度とウェーハの格子間酸素濃度との関係が上式を満たす条件で行う。この結果、活性層側シリコンウェーハの表面に埋め込み酸化膜が形成されるとともに、ＣＯＰを低減することができる。このようにして作製した活性層側ウェーハを、支持側ウェーハに貼り合わせることによって、ＣＯＰを低減した貼り合わせＳＯＩウェーハを得ることができる。このとき、一般的な貼り合わせＳＯＩウェーハの製造工程に新たな工程を付加することなく、ＣＯＰを低減したＳＯＩ層を有するＳＯＩウェーハを製造することができるのが、本発明の特徴である。
第８の発明は、第７の発明に係るシリコンウェーハの製造方法にあって、上記活性層側シリコンウェーハに、中性子照射によりリンがドープされたシリコン単結晶から作製されたウェーハを用いる、ＳＯＩウェーハの製造方法である。
中性子照射によってリンがドープされたシリコン単結晶からスライスされたシリコンウェーハを活性層側シリコンウェーハとして用い、これに上記酸化熱処理を行う。さらに、活性層側シリコンウェーハを、埋め込み酸化膜を介して支持側ウェーハと貼り合わせる。その結果、ＣＯＰを低減したＳＯＩ層を有するＳＯＩウェーハを作製することができる。このとき、同一の単結晶からスライスした活性層側シリコンウェーハの比抵抗のばらつきは極めて小さく、比抵抗が均一化されたＳＯＩウェーハを作製することができる。
第９の発明は、第７または第８の発明に係るシリコンウェーハの製造方法にあって、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
活性層側シリコンウェーハの機械的強度が、窒素ノンドープシリコンウェーハと比較して高まり、熱処理でのスリップ発生を抑止することができる。さらには、ＣＯＰサイズも縮小でき、酸化性熱処理においてＣＯＰがより短い時間で消滅する。
第１０の発明は、第７〜第９の発明のいずれかに係るＳＯＩウェーハの製造方法において、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたシリコン単結晶を用いて上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
炭素ドープにより、非ドープ品と比較して、ウェーハの機械的強度が改善され、スリップ発生が抑止される。
第１１の発明は、活性層側シリコンウェーハを絶縁膜を介して支持側ウェーハに貼り合わせた後に酸化性雰囲気で貼り合わせ強化熱処理を施して貼り合わせＳＯＩウェーハを製造するＳＯＩウェーハの製造方法であって、上記貼り合わせ強化熱処理が、酸化性雰囲気で貼り合わせ強化熱処理する温度をＴ（℃）とし、活性層側シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）とし、温度Ｔと格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすＳＯＩウェーハの製造方法である。
［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
第１１の発明に係るＳＯＩウェーハの製造方法にあっては、活性層側シリコンウェーハと支持側ウェーハとを貼り合わせた後、上記温度、酸素濃度条件を満たす酸化性雰囲気で貼り合わせ強化熱処理を施す。これにより、一般的な貼り合わせＳＯＩウェーハの製造工程に新たな工程を付加することなく、活性層（ＳＯＩ層）のＣＯＰを低減したＳＯＩウェーハを製造することができる。
第１２の発明は、第１１の発明に係るＳＯＩウェーハの製造方法において、中性子照射によりリンがドープされたシリコン単結晶から上記活性層側シリコンウェーハを用いて作製するＳＯＩウェーハの製造方法である。
中性子照射によるリンドープによりそのシリコン単結晶棒は結晶成長軸方向においてもそのドーパント濃度、則ち比抵抗が均一となる。よって、同一単結晶棒より作製したシリコンウェーハは均一の比抵抗を示す。
第１３の発明は、第１１または第１２の発明に係るＳＯＩウェーハの製造方法において、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶から上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
この窒素ドープにより活性層側シリコンウェーハの機械的強度が増し、スリップの発生が抑止され、さらに、ＣＯＰが短時間で消滅するようになる。
第１４の発明は、第１１〜第１３の発明のいずれかに係るＳＯＩウェーハの製造方法において、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶から上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
炭素が所定濃度にドープされることで、活性層側シリコンウェーハの機械的強度が向上し、スリップ発生を低減できる。
第１５の発明は、酸化性雰囲気で酸化熱処理する温度をＴ（℃）とし、シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）としたとき、熱処理温度Ｔとウェーハの格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たす酸化熱処理を施した後、酸化膜を除去し鏡面研磨を行って活性層側シリコンウェーハを作製し、この活性層側シリコンウェーハに酸化膜を形成して、この酸化膜を介してイオン注入し、この活性層側シリコンウェーハにイオン注入層を形成し、次いで、この活性層側シリコンウェーハを上記酸化膜を介して支持側ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを所定温度に保持して熱処理することにより、上記イオン注入層を境界として活性層側シリコンウェーハの一部を剥離してＳＯＩウェーハを製造するＳＯＩウェーハの製造方法である。
［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
第１５の発明に係るＳＯＩウェーハの製造方法にあっては、上記条件を満たす酸化熱処理を施した後、酸化膜を除去して鏡面研磨を行ってＣＯＰフリーウェーハを作製する。このＣＯＰフリーウェーハ作製では、熱処理の後に研磨を行うので、熱処理前には鏡面研磨を行う必要は無い。すなわち、熱処理の後の研磨は、表面の平坦化と表面近傍に残留するＣＯＰの除去という二つの目的のために実施する。このようにして作製したシリコンウェーハを活性側シリコンウェーハとして用いて、一般的なスマートカット法によりＳＯＩウェーハを製造する。つまり、活性層側シリコンウェーハに対して酸化膜を形成し、この酸化膜を介してイオン注入する。さらに、酸化膜を介して支持側ウェーハに貼り合わせ、剥離熱処理によりイオン注入層を境界として活性層側シリコンウェーハの一部を剥離することにより、ＳＯＩウェーハを作製する。これにより、ＳＯＩ層にＣＯＰを含まないＳＯＩウェーハを製造することができる。
第１６の発明は、第１５の発明に係るＳＯＩウェーハの製造方法において、剥離した活性層側シリコンウェーハ（ドナーウェーハ）の表面を鏡面研磨し、新たなＳＯＩウェーハの活性層を形成する基板として繰り返し使用することを特徴とするＳＯＩウェーハの製造方法である。
第１７の発明は、第１５または第１６の発明に係るＳＯＩウェーハの製造方法において、中性子照射によりリンがドープされたシリコン単結晶から上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
中性子照射によるリンドープにより単一のシリコン単結晶棒は結晶成長軸方向において均一な比抵抗を得ることができる。
第１８の発明は、第１５〜第１７の発明のいずれかに係るＳＯＩウェーハの製造方法において、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶から上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
窒素ドープによって、機械的強度が増し、スリップの発生が抑止され、さらに、ＣＯＰが短時間で消滅するようになる。
第１９の発明は、第１５〜第１８の発明のいずれかに係るＳＯＩウェーハの製造方法において、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶から上記活性層側シリコンウェーハを作製するＳＯＩウェーハの製造方法である。
炭素が所定濃度にドープされることで、活性層側シリコンウェーハの機械的強度が向上し、スリップ発生を低減できる。
以上のように本願の発明によれば、アルゴンや水素雰囲気でシリコンウェーハを熱処理したとき、そのシリコンウェーハ内のＣＯＰが消滅する領域よりもさらに深い位置のＣＯＰを消滅させることができる。
また、活性層側シリコンウェーハに高価なエピタキシャルウェーハを用いることなく、ＳＯＩウェーハの製造コストを低減することができる。
さらに、活性層側シリコンウェーハ内のＣＯＰを消滅させるために特別な工程を必要とすることなくＳＯＩウェーハを製造することができる。
第１図は、この発明に係る酸化熱処理によってＣＯＰを消滅させるための条件を調査した結果であり、破線よりも下側の領域でＣＯＰが消滅することを示している。
最初に、この発明に係る酸化熱処理でＣＯＰが消滅する境界条件を見出すために行った実験を説明する。
まず、格子間酸素濃度が異なるシリコンウェーハを複数枚準備した。これらのシリコンウェーハを、酸素雰囲気、窒素雰囲気、水素雰囲気またはアルゴン雰囲気において、それぞれ温度を変更して熱処理を施した。そして、各シリコンウェーハの表面から３００μｍの深さ位置について、ＣＯＰの有無をそれぞれ調査した。酸素濃度は、ＦＴ−ＩＲ法（換算係数：ＡＳＴＭ Ｆ−１２１，１９７９年）で測定した。また、ＣＯＰの有無の確認は、赤外明視野干渉法での測定結果に基づいて行った。赤外明視野干渉法によるシリコンウェーハ内部の欠陥評価には、アクセントオプティカルテクノロジーズ社製のＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）を用いた。なお、ＯＰＰでの欠陥評価は、シリコンウェーハの表裏面の凹凸の影響を避けるために、表裏面を鏡面研磨したサンプル用シリコンウェーハを用いて、検出下限サイズを略３０ｎｍとして行った。そして、欠陥密度が１．１×１０４個／ｃｍ３以下になった場合に、ＣＯＰが消滅したと判定した。
調査結果を以下の表１に示す。なお、表１は各酸素濃度のウェーハでＣＯＰが消滅した臨界温度（最も低い温度）を示す。
Figure 2004073057
 表１の結果は、酸素雰囲気で熱処理を行った場合の結果である。窒素、水素、アルゴンの各雰囲気中では、深さ３００μｍのＣＯＰは消滅しなかった。
表１の結果により、シリコンウェーハの酸素濃度が低ければ、低温でＣＯＰが消滅することがわかる。この関係を図１に示すように、アレニウスプロットすると、シリコンウェーハ内のＣＯＰを酸化雰囲気熱処理によって消滅させる条件は次の式で示される。
［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））……（１）
ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
では、これから本発明の具体的な実施例を示すが、本発明の請求範囲は下記実施例に限定されるものではない。
実施例におけるウェーハ内部のＣＯＰ評価には、ＣＯＰ消滅条件を見出すための実験と同様に、アクセントオプティカルテクノロジーズ社製のＯＰＰ（検出サイズ３０ｎｍ）を用いた。実施例におけるウェーハ表面の欠陥評価は、光散乱法で行った。具体的には、ＫＬＡテンコール社製のＳｕｒｆｓｃａｎ６２２０（検出下限サイズ０．１０５μｍ）またはＳｕｒｆｓｃａｎ ＳＰ１（検出下限サイズ０．０８５μｍ）を用いた。
格子間酸素濃度の異なるシリコンウェーハの酸化性雰囲気での熱処理について説明する。
格子間酸素濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３の６インチ鏡面ウェーハに、１１５０℃で２時間の酸素雰囲気熱処理を行った後、酸化膜を除去してサンプルＡを作製した。なお、熱処理の温度Ｔが１１５０℃のとき、式（１）の関係を満たす格子間酸素濃度は４．５５×１０１７ａｔｏｍｓ／ｃｍ３以下である。よってサンプルＡは、式（１）を満たす熱処理を受けたウェーハである。
また、格子間酸素濃度が５．５×１０１７ａｔｏｍｓ／ｃｍ３のウェーハにも同様の処理を行って、サンプルＢを作製した。このサンプルＢは、式（１）の関係を満足していない。
そして、サンプルＡとＢの深さ３００μｍの位置の欠陥密度をＯＰＰで測定した結果、サンプルＡでは欠陥は検出されず欠陥密度は１．１×１０４個／ｃｍ３以下、サンプルＢでは約４．４×１０６個／ｃｍ３の欠陥が検出された。式（１）の関係を満たす熱処理を行うことによって、従来の水素またはアルゴン中での熱処理では得られなかった、深い位置でも欠陥密度が極めて低いシリコンウェーハを作製できた。
次に、シリコン単結晶に中性子照射によってリンをドープした場合について説明する。
ドーパントをドープせずにＣＺ法で育成した格子間酸素濃度が４．５〜６．０×１０１７ａｔｏｍｓ／ｃｍ３の８インチシリコン単結晶から長さ４００ｍｍのインゴットを切り出し、中性子照射を行ってリンをドープし、比抵抗が約５０Ω・ｃｍのインゴットを作製した。中性子照射前後の比抵抗（単位：Ω・ｃｍ）を表２に示す。数値の前のｐ、ｎは、それぞれ、ｐ型、ｎ型の意味である。表２の結果により、中性子照射によりリンがドープされると、シリコンインゴット内の各位置での比抵抗値は均一となることがわかる。
Figure 2004073057
 次に、このインゴットから、酸素濃度が５．５×１０１７ａｔｏｍｓ／ｃｍ３のウェーハを切り出して鏡面研磨を行った後に、１２００℃で２時間の酸素雰囲気熱処理を行った。熱処理の温度が１２００℃のとき、式（１）の関係を満たす格子間酸素濃度は６．０６×１０１７ａｔｏｍｓ／ｃｍ３以下である。よって、上記酸素濃度は、式（１）を満たしている。そして、シリコンウェーハの表面から深さ３００μｍ位置でのＣＯＰ密度をＯＰＰで測定した。すると、ＣＯＰは検出されず、このときのＣＯＰ密度は１．１×１０４個／ｃｍ３以下であることが確認された。
また、ＯＰＰで評価したのと同じ水準のサンプルをＳＰ１で測定したところ表面の欠陥数は、１８０個であった。ちなみに、酸素雰囲気熱処理前の欠陥数は約２５６０個であったので、１／１０以下に減少していることが分かった。このウェーハの表面を約５μｍ再研磨した後に、再びＳＰ１で表面の欠陥を測定したところ、欠陥は検出されなかった。このことは、欠陥は、表面近傍５μｍ以内の浅い領域だけに残留していることを意味している。表面近傍のＣＯＰが残留するのは、酸化熱処理時に雰囲気中の酸素がウェーハに内方拡散することによって、表面近傍の酸素濃度が式（１）の関係を満たさなくなるためである。そこで、次の実験を行った。
上記インゴットから、酸素濃度が５．２×１０１７ａｔｏｍｓ／ｃｍ３のウェーハを切り出して加工ひずみを除去するためにエッチングを行い、鏡面研磨を行う前の状態で１２００℃で２時間の酸素雰囲気熱処理を行った。その後、酸化膜を除去して約１０μｍ鏡面研磨を行った。このようにして作製したウェーハの表面を、ＳＰ１で測定したところ欠陥は検出されなかった。このことは、酸化雰囲気熱処理を行った後に鏡面研磨を行う場合には、酸化雰囲気熱処理の前に鏡面研磨を行う必要はないことを意味している。つまり、酸化雰囲気熱処理後の鏡面研磨加工は、欠陥残留層の除去と表面の平坦化という二つの機能を兼ねることができるのである。
次に、シリコン単結晶に窒素をドープした場合について説明する。
まず、窒素をドープしたウェーハでの実施例を示す。格子間酸素濃度が５．６×１０１７ａｔｏｍｓ／ｃｍ３、窒素濃度が２×１０１３ａｔｏｍｓ／ｃｍ３の６インチウェーハに、１２００℃で０．５時間の酸化雰囲気熱処理を行ってサンプルＣを作製した。
また、格子間酸素濃度が５．１×１０１７ａｔｏｍｓ／ｃｍ３で窒素をドープしていないウェーハにも同様の処理を行って、サンプルＤを作製した。
さらに、サンプルＤと同じ結晶から切り出したウェーハに、熱処理条件を１２００℃で１時間とした以外はサンプルＤと同様の処理を行ってサンプルＥを作製した。
これらの３サンプルの欠陥密度をＯＰＰで評価した。その結果、サンプルＣとＥでは欠陥が検出されず、欠陥密度は１．１×１０４個／ｃｍ３以下であった。しかし、サンプルＤでは、２．２×１０５個／ｃｍ３の欠陥が観察された。また、Ｘ線トポグラフでスリップ転位の発生状況を観察したところ、サンプルＤとＥでは長さ１ｃｍ程度のスリップ転位が観察されたが、窒素をドープしたサンプルＣではスリップ転位は観察されなかった。
窒素をドープしたことによって、ＣＯＰが消滅するのに要する時間が短縮され、更に、ウェーハの機械的強度が向上してスリップ転位の発生が防止できた。しかし、窒素濃度が２×１０１３ａｔｏｍｓ／ｃｍ３未満の場合には、これら二つの効果は認められなかった。
次に、シリコン単結晶に炭素をドープした場合について説明する。
まず、格子間酸素濃度が４．１×１０１７ａｔｏｍｓ／ｃｍ３、炭素濃度が５×１０１６ａｔｏｍｓ／ｃｍ３の６インチウェーハに、１１５０℃で２時間の酸化雰囲気熱処理を行ってサンプルＦを作製した。格子間酸素濃度が３．９×１０１７ａｔｏｍｓ／ｃｍ３で炭素をドープしていないウェーハにも同様の処理を行って、サンプルＧを作製した。
ＯＰＰで欠陥評価を行った結果、サンプルＦとＧともに欠陥は検出されず、欠陥密度は１．１×１０４個／ｃｍ３以下であった。Ｘ線トポグラフでスリップ転位の発生状況を観察したところ、サンプルＧでは長さ約４ｍｍのスリップ転位が観察されたが、炭素をドープしたサンプルＦではスリップ転位は観察されなかった。
炭素をドープしたことによって、ウェーハの機械的強度が向上してスリップ転位の発生が防止できた。しかし、炭素濃度が５．０×１０１６ａｔｏｍｓ／ｃｍ３未満の場合には、この効果は認められなかった。
次に、ＳＯＩウェーハの埋め込み酸化膜形成時のＣＯＰ消滅について説明する。
まず、格子間酸素濃度が４．９×１０１７ａｔｏｍｓ／ｃｍ３、窒素濃度が７×１０１３ａｔｏｍｓ／ｃｍ３の６インチシリコン単結晶から切り出し、鏡面研磨したウェーハを活性層側ウェーハとして用い、埋め込み酸化膜形成熱処理を１１７５℃で２時間行った。支持側ウェーハとの貼り合わせ熱処理を１１５０℃で２時間行い、活性層が厚さ１０μｍになるまで研磨して、ＳＯＩウェーハを作製した。
なお、温度が１１７５℃のとき、式（１）の関係を満たす格子間酸素濃度は、５．２６×１０１７ａｔｏｍｓ／ｃｍ３以下である。よって、埋め込み酸化膜形成時の温度と上記酸素濃度は式（１）を満たしている。
上記製造方法により製造された貼り合わせＳＯＩウェーハ活性層の表面をＳｕｒｆｓｃａｎ６２２０で評価したところ、欠陥は検出されなかった。活性層側ウェーハの格子間酸素濃度と埋め込み酸化膜形成熱処理の温度が式（１）の関係を満たすことによって、従来の貼り合わせＳＯＩウェーハ製造工程に新たな工程を追加することなくＣＯＰを含まない高品質のＳＯＩウェーハを作製できた。
次に、貼り合わせＳＯＩウェーハでの貼り合わせ強化熱処理時のＣＯＰ消滅について説明する。
まず、支持側ウェーハに、埋め込み酸化膜形成熱処理（１０５０℃で４時間）を行った。次に、格子間酸素濃度が３．７×１０１７ａｔｏｍｓ／ｃｍ３、窒素濃度が８×１０１３ａｔｏｍｓ／ｃｍ３の鏡面研磨済み６インチウェーハを活性層側ウェーハとして、上記の酸化膜付き支持側ウェーハとの貼り合わせ熱処理を、１１５０℃で２時間行い、活性層が厚さ１０μｍになるまで研磨して、ＳＯＩウェーハを作製した。この貼り合わせ強化熱処理の温度１１５０℃と上記格子間酸素濃度との関係は式（１）を満たしている。
上記製造方法により製造された貼り合わせＳＯＩウェーハの活性層の表面をＳｕｒｆｓｃａｎ６２２０で評価したところ、欠陥は検出されなかった。活性層側ウェーハの格子間酸素濃度と貼り合わせ熱処理の温度が式（１）の関係を満たすことによって、従来の貼り合わせＳＯＩウェーハ製造工程に新たな工程を追加することなくＣＯＰを含まない高品質のＳＯＩウェーハを作製できた。
次に、活性層が薄いＳＯＩウェーハについて説明する。
まず、格子間酸素濃度が３．８×１０１７ａｔｏｍｓ／ｃｍ３、窒素濃度が９×１０１３ａｔｏｍｓ／ｃｍ３の６インチシリコン単結晶から切り出して加工ひずみを除去するためにエッチングを行い、鏡面研磨を行う前の状態で１１５０℃で２時間の酸素雰囲気熱処理を行った。この熱処理温度と上記格子間酸素濃度との関係は式（１）を満たしている。その後、酸化膜を除去して約１０μｍ鏡面研磨を行った。このウェーハを活性層側ウェーハとして、埋め込み酸化膜付きの支持側ウェーハとの貼り合わせ熱処理を、１１５０℃で２時間行い、活性層が厚さ１μｍになるまで研磨して、ＳＯＩウェーハを作製した。
このＳＯＩウェーハの活性層の表面欠陥を評価したが、欠陥は検出されなかった。式（１）の条件を満たす熱処理を施した後に鏡面研磨を行ったウェーハを活性層側ウェーハとして用いることにより、活性層が薄い場合でもＣＯＰを含まないＳＯＩウェーハを作製できた。
最後に、スマートカット法を用いてＳＯＩウェーハを製造する方法について説明する。
まず、格子間酸素濃度が４．０×１０１７ａｔｏｍｓ／ｃｍ３、窒素濃度が８×１０１３ａｔｏｍｓ／ｃｍ３の８インチシリコン単結晶から切り出して加工ひずみを除去するためにエッチングを行い、鏡面研磨を行う前の状態で１１５０℃で２時間の酸素雰囲気熱処理を行った。その後、酸化膜を除去して約１０μｍ鏡面研磨を行った。このウェーハを活性層側ウェーハとして、スマートカット法で薄膜ＳＯＩウェーハを作製した。作製条件は次の通りである。
活性層側ウェーハに約１２０ｎｍの酸化膜を形成し、このウェーハの表面に水素イオンを注入した。注入エネルギーは２５ｋｅＶ、注入線量は８×１０１６ａｔｏｍｓ／ｃｍ２であった。支持側ウェーハと貼り合せた後に５００℃、３０分間の熱処理を行い、微小気泡層を境界として活性側ウェーハを剥離した。次に、１１００℃、２時間の熱処理によって支持側ウェーハと活性層の結合を強化した。活性層を最終的に１００ｎｍまで薄膜化してＳＯＩウェーハ（サンプルＨ）を完成させた。なお、剥離した活性側ウェーハ（ドナーウェーハ）には、約５μｍの再研磨を行い、活性側ウェーハとして５回再利用した。５回目に作製したＳＯＩウェーハをサンプルＩとして、サンプルＨとともに欠陥評価を実施した。
活性側ウェーハに空洞であるＣＯＰが存在すれば、ＳＯＩウェーハの活性層には、貫通した孔が存在することになる。この孔は次のような方法で検出される。すなわち、まず、ＳＯＩウェーハをフッ酸に浸漬する。この操作によって、活性層を貫通する孔が存在すれば、この孔を通してフッ酸が染み込み、埋め込み酸化膜が溶かされ、レーザーパーティクルカウンタで容易に検出できるようになる。この方法で検出される欠陥（活性層を貫通した穴）をフッ酸欠陥と呼ぶ。本実施例では、フッ酸に１５分間程度浸漬し、Ｓｕｒｆｓｃａｎ６２２０で５μｍ以上のＬＰＤ（Ｌｉｇｈｔ Ｐｏｉｎｔ Ｄｅｆｅｃｔ）をカウントした。
上記方法によって、サンプルＨとＩのフッ酸欠陥を評価したところ、どちらでも、検出されなかった。
したがって、上記方法で作製したウェーハを活性側ウェーハとして使用すれば、ＣＯＰに起因したＳＯＩ層を貫通する孔であるフッ酸欠陥が極めて少ない薄膜ＳＯＩウェーハを作製することが可能であり、しかも、本発明の方法で作製したウェーハは、再研磨を行うことによって、活性側ウェーハとして繰り返して使用できることが確認できた。
最後に、本発明の熱処理の対象となるウェーハについて述べる。対象となるウェーハはＣＯＰを含むウェーハである。酸化熱処理でＣＯＰが消滅するか否かは、熱処理温度とウェーハ中の格子間酸素濃度で決まり、ＣＯＰのサイズには依存しない。
従って、ＣＯＰのサイズについては、特に限定する必要はない。しかし、ＣＯＰサイズが大きければ消滅に要する熱処理時間が長くなるので、ＣＯＰサイズは小さい方が好ましい。
具体的には、０．２μｍ以下であれば充分に実用的である。
本発明により作製されたシリコンウェーハは、以下に示すような従来の方法では得られなかった極めて優れた特長を有している。
（１）表面からシリコンウェーハ内部の深い位置（例えば深さ３００μｍ）までＣＯＰが消滅している。
（２）比抵抗の均一性が高い。
（３）エピタキシャルウェーハ特有の積層欠陥や転位を含んでいない。
（４）酸素濃度が低いのでデバイス製造プロセスでの熱処理において、酸素析出物やサーマルドナーなどの比抵抗を変動させる酸素複合体の生成の可能性は極めて低い。

Claims (19)

  1. シリコン単結晶からスライスされたシリコンウェーハを酸化性雰囲気で熱処理するシリコンウェーハの製造方法において、
    酸化性雰囲気で熱処理する温度をＴ（℃）とし、シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）とし、温度Ｔと格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすシリコンウェーハの製造方法。
    ［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
    ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
  2. 上記シリコン単結晶として、中性子照射によりリンがドープされた単結晶を用いる請求項１に記載のシリコンウェーハの製造方法。
  3. 上記シリコン単結晶として、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされた単結晶を用いる請求項１または請求項２に記載のシリコンウェーハの製造方法。
  4. 上記シリコン単結晶として、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされた単結晶を用いる請求項１〜請求項３のいずれか１項に記載のシリコンウェーハの製造方法。
  5. 上記酸化性雰囲気での熱処理の後にシリコンウェーハを鏡面研磨する請求項１〜請求項４のいずれか１項に記載のシリコンウェーハの製造方法。
  6. 請求項５に記載の方法により製造されたシリコンウェーハを活性層側ウェーハとして用いることによりＳＯＩウェーハを製造するＳＯＩウェーハの製造方法。
  7. 活性層側シリコンウェーハに酸化性雰囲気で熱処理を施すことにより埋め込み酸化膜を形成し、この後その埋め込み酸化膜を介して支持側ウェーハに貼り合わせて貼り合わせＳＯＩウェーハを製造するＳＯＩウェーハの製造方法において、
    上記酸化熱処理が、活性層側シリコンウェーハを酸化性雰囲気で熱処理する温度をＴ（℃）とし、活性層側シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）としたとき、上記熱処理温度Ｔと活性層側シリコンウェーハの格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすＳＯＩウェーハの製造方法。
    ［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
    ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
  8. 上記活性層側シリコンウェーハが、中性子照射によりリンがドープされたシリコン単結晶を用いて作製される、請求項７に記載のＳＯＩウェーハの製造方法。
  9. 上記活性層側シリコンウェーハが、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項７または請求項８に記載のＳＯＩウェーハの製造方法。
  10. 上記活性層側シリコンウェーハが、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項７〜請求項９のいずれか１項に記載のＳＯＩウェーハの製造方法。
  11. 活性層側シリコンウェーハを埋め込み酸化膜を介して支持側ウェーハに貼り合わせた後に酸化性雰囲気で貼り合わせ強化熱処理を施して貼り合わせＳＯＩウェーハを製造するＳＯＩウェーハの製造方法であって、
    上記貼り合わせ強化熱処理が、酸化性雰囲気で貼り合わせ強化熱処理する温度をＴ（℃）とし、活性層側シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）とし、温度Ｔと格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たすＳＯＩウェーハの製造方法。
    ［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
    ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
  12. 上記活性層側シリコンウェーハが、中性子照射によりリンがドープされたシリコン単結晶を用いて作製される、請求項１１に記載のＳＯＩウェーハの製造方法。
  13. 上記活性層側シリコンウェーハが、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項１１または請求項１２に記載のＳＯＩウェーハの製造方法。
  14. 上記活性層側シリコンウェーハが、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項１１〜請求項１３のいずれか１項に記載のＳＯＩウェーハの製造方法。
  15. 酸化性雰囲気で熱処理する温度をＴ（℃）とし、シリコンウェーハの格子間酸素濃度を［Ｏｉ］（ａｔｏｍｓ／ｃｍ３）としたとき、熱処理温度Ｔとウェーハの格子間酸素濃度［Ｏｉ］との組み合わせが次式を満たす酸化熱処理を施した後、酸化膜を除去し鏡面研磨を行って活性層側シリコンウェーハを作製し、
    この活性層側シリコンウェーハに酸化膜を形成して、この酸化膜を介してイオン注入することにより、この活性層側シリコンウェーハにイオン注入層を形成し、
    次いで、この活性層側シリコンウェーハを上記酸化膜を介して支持側ウェーハに貼り合わせて貼り合わせウェーハを形成し、
    この後、この貼り合わせウェーハを所定温度に保持して熱処理することにより、上記イオン注入層を境界として活性層側シリコンウェーハの一部を剥離し、ＳＯＩウェーハを製造するＳＯＩウェーハの製造方法。
    ［Ｏｉ］≦２．１２３×１０２１ｅｘｐ（−１．０３５／ｋ（Ｔ＋２７３））
    ここで、格子間酸素濃度［Ｏｉ］は、ＦＴ−ＩＲ法で測定した値（ＡＳＴＭ Ｆ−１２１，１９７９年）、ｋはボルツマン定数８．６１７×１０−５（ｅＶ／Ｋ）である。
  16. 請求項１５において、剥離した活性層側ウェーハの表面を鏡面研磨し、新たなＳＯＩウェーハの活性層を形成する基板として繰り返し使用することを特徴とするＳＯＩウェーハの製造方法。
  17. 上記活性層側シリコンウェーハが、中性子照射によりリンがドープされたシリコン単結晶を用いて作製される、請求項１５または請求項１６に記載のＳＯＩウェーハの製造方法。
  18. 上記活性層側シリコンウェーハが、窒素が２×１０１３ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項１５〜請求項１７のいずれか１項に記載のＳＯＩウェーハの製造方法。
  19. 上記活性層側シリコンウェーハが、炭素が５×１０１６ａｔｏｍｓ／ｃｍ３以上ドープされたシリコン単結晶を用いて作製される、請求項１５〜請求項１８のいずれか１項に記載のＳＯＩウェーハの製造方法。
JP2004568207A 2003-02-14 2003-12-19 シリコンウェーハの製造方法 Pending JPWO2004073057A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003037523 2003-02-14
JP2003037523 2003-02-14
PCT/JP2003/016441 WO2004073057A1 (ja) 2003-02-14 2003-12-19 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JPWO2004073057A1 true JPWO2004073057A1 (ja) 2006-06-01

Family

ID=32866365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004568207A Pending JPWO2004073057A1 (ja) 2003-02-14 2003-12-19 シリコンウェーハの製造方法

Country Status (6)

Country Link
US (1) US7563319B2 (ja)
EP (1) EP1513193A4 (ja)
JP (1) JPWO2004073057A1 (ja)
KR (1) KR100766393B1 (ja)
CN (1) CN100397595C (ja)
WO (1) WO2004073057A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5572091B2 (ja) 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5560546B2 (ja) 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP5201077B2 (ja) 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5977947B2 (ja) 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2986106B1 (fr) 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
EP2784422B1 (en) 2013-03-28 2017-10-04 Mitsubishi Materials Corporation Holding plate for deposition and heat treatment and method of producing the same
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5668786B2 (ja) * 2013-05-28 2015-02-12 株式会社Sumco シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP6950639B2 (ja) * 2018-07-20 2021-10-13 株式会社Sumco シリコン単結晶の炭素濃度測定方法及び装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766149A (ja) * 1993-08-24 1995-03-10 Mitsubishi Materials Corp シリコンウェーハの製造方法
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2001274166A (ja) * 2000-03-27 2001-10-05 Wacker Nsce Corp シリコン単結晶基板及びその製造方法
JP2002009020A (ja) * 2000-06-21 2002-01-11 Sumitomo Metal Ind Ltd 複合基板の分離方法及び分離装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2552621C3 (de) * 1975-11-24 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstandes
CH670332A5 (ja) * 1986-09-17 1989-05-31 Bbc Brown Boveri & Cie
JP2770091B2 (ja) * 1991-11-22 1998-06-25 コマツ電子金属株式会社 シリコンウェハの処理方法
JP3048089B2 (ja) * 1992-06-30 2000-06-05 信越半導体株式会社 シリコン単結晶ウェーハの処理方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH0922993A (ja) 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Ｓｏｉウエハ及びその製造方法
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6797604B2 (en) * 2000-05-08 2004-09-28 International Business Machines Corporation Method for manufacturing device substrate with metal back-gate and structure formed thereby
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6565652B1 (en) * 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
EP1541721B1 (en) * 2002-07-05 2012-03-07 Sumco Corporation Method of producing silicon monocrystal
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766149A (ja) * 1993-08-24 1995-03-10 Mitsubishi Materials Corp シリコンウェーハの製造方法
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
JP2001274166A (ja) * 2000-03-27 2001-10-05 Wacker Nsce Corp シリコン単結晶基板及びその製造方法
JP2002009020A (ja) * 2000-06-21 2002-01-11 Sumitomo Metal Ind Ltd 複合基板の分離方法及び分離装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN1098000477 *

Also Published As

Publication number Publication date
EP1513193A1 (en) 2005-03-09
WO2004073057A1 (ja) 2004-08-26
CN1692482A (zh) 2005-11-02
KR20050111528A (ko) 2005-11-25
CN100397595C (zh) 2008-06-25
US7563319B2 (en) 2009-07-21
KR100766393B1 (ko) 2007-10-11
US20050229842A1 (en) 2005-10-20
EP1513193A4 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
JPWO2004073057A1 (ja) シリコンウェーハの製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
JP5188673B2 (ja) Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
JP5764937B2 (ja) シリコン単結晶ウェーハの製造方法
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2000272995A (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
JP6597493B2 (ja) ｐｎ接合シリコンウェーハの製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
KR20210125942A (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2002016071A (ja) シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
JP5999949B2 (ja) シリコンウェーハの製造方法
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
KR102450059B1 (ko) 단결정 실리콘으로 구성된 반도체 웨이퍼
JP5965607B2 (ja) シリコンウェーハの製造方法
JP5560546B2 (ja) シリコンウェーハ及びその製造方法
JP5906006B2 (ja) シリコンウェーハの製造方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070066A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP2011165820A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100215

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100430