KR100766393B1 - 규소 웨이퍼의 제조방법 - Google Patents

규소 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100766393B1
KR100766393B1 KR1020047020072A KR20047020072A KR100766393B1 KR 100766393 B1 KR100766393 B1 KR 100766393B1 KR 1020047020072 A KR1020047020072 A KR 1020047020072A KR 20047020072 A KR20047020072 A KR 20047020072A KR 100766393 B1 KR100766393 B1 KR 100766393B1
Authority
KR
South Korea
Prior art keywords
wafer
active layer
silicon wafer
layer side
heat treatment
Prior art date
Application number
KR1020047020072A
Other languages
English (en)
Other versions
KR20050111528A (ko
Inventor
시게루 우메노
마사타카 호우라이
마사카즈 사노
신이치로 미키
Original Assignee
주식회사 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사무코 filed Critical 주식회사 사무코
Publication of KR20050111528A publication Critical patent/KR20050111528A/ko
Application granted granted Critical
Publication of KR100766393B1 publication Critical patent/KR100766393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/916—Oxygen testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

활성층측 규소 웨이퍼에 산화성 분위기에서 열처리를 실시하여 매몰 산화막을 형성한다. 이 매몰 산화막을 개재하여 지지측 웨이퍼에 접착시켜 SOI웨이퍼를 제조한다. 상기 산화 열처리가, 온도를 T(℃)로 하고, 활성층측 규소 웨이퍼의 격자간 산소 농도를, [Oi](atoms/cm3)으로 할 때, 하기 식을 만족시킨다.
[Oi] ≤2.123 × 1021exp(-1.035/k(T+273))

Description

규소 웨이퍼의 제조방법{METHOD FOR MANUFACTURING SILICON WAFER}
본 발명은 규소 웨이퍼의 제조방법, 상세하게는, COP를 저감하는 규소 웨이퍼의 제조방법 및 이 규소 웨이퍼를 사용한 SOI웨이퍼의 제조방법에 관한 것이다.
일반적으로, 초크랄스키법(CZ법)으로 육성된 규소 단결정에는, 육성 직후(as-grown)의 상태에 있어서도, 0.1㎛∼0.3㎛정도 크기의 결함이 1×105개/cm3∼1×107개/cm3 정도의 밀도로 존재하고 있다. 이 결함은, 규소 단결정의 냉각 과정에서 과잉의 공극이 응집하여 생성된 미세한 공동이다. 그리고, 이 규소 단결정으로부터 슬라이스된 규소 웨이퍼를 연마하면, 규소 웨이퍼의 표면에 미세한 공동이 노출되어 피트(pit)가 된다. 이 피트 및 표면 근방에 존재하는 공동은, 미세한 디바이스 구조의 장해가 된다. 이들 결함은, COP(Crystal Originated Particle)로 불리고 있다.
규소 웨이퍼 내의 COP를 저감하는 방법으로서는, 예컨대, 일본국 특허공개 평9-22993호 공보에 기재되어 있는 바와 같이, 규소 웨이퍼에 대하여 수소 등의 환원성 분위기 또는 아르곤 등의 불활성 분위기 중에서 열처리를 실시하는 방법이 알려져 있다.
또는, 일본국 특허 제3085184호 공보에 기재되어 있는 바와 같이, 에피택셜 웨이퍼를 SOI웨이퍼의 활성층측 규소 웨이퍼에 사용하는 방법이 알려져 있다.
또한, 일본국 특허공개 평8-330316호 공보에 기재되어 있는 바와 같이, 규소 단결정의 육성시에, 그 육성 속도V와, 규소 단결정의 성장 방향의 단결정내의 온도 구배G의 비 V/G를 제어하여, COP를 함유하지 않는 규소 단결정을 육성하는 방법이 알려져 있다.
수소 또는 아르곤 분위기 중에서 열처리를 실시하는 방법에서는, 규소 웨이퍼의 표면으로부터 수 ㎛미만의 깊이 위치에 존재하는 COP를 소멸시킬 수 있다. 그러나, 이 방법에서는, 규소 웨이퍼의 표면으로부터 수 ㎛이상의 깊이 위치에 존재하는 COP를 소멸시킬 수는 없었다.
또한, 에피택셜 웨이퍼를 활성층측 규소 웨이퍼에 사용하는 방법에서는, 에피택셜 웨이퍼에는 COP는 존재하지 않으므로 COP를 함유하지 않는 활성층을 갖는 SOI웨이퍼의 제조가 가능하지만, 에피택셜 웨이퍼에는 에피택셜 웨이퍼 특유의 적층 결함이나 전위 등의 결함이 포함되어 있으므로, 결함을 포함하지 않는 활성층을 갖는 SOI웨이퍼를 제조할 수 있는 것은 아니다. 또한, 에피택셜 웨이퍼는 고가이므로, 이것을 SOI웨이퍼의 활성층측 규소 웨이퍼로서 사용하면, SOI웨이퍼의 제조 비용이 높게 된다.
또한, V/G를 제어함으로써, COP를 함유하지 않는 영역이 존재하는 규소 단결정을 성장시킬 수 있다. 그러나, V/G가 허용 범위로부터 높은 쪽으로 벗어나면 OSF-ring영역(열처리에 의하여 Oxidation induced Stacking Fault가 링형상으로 발 생하는 영역)이나 COP영역이 나타나고, V/G가 허용범위로부터 낮은 쪽으로 벗어나면, 전위 클러스터 영역이 나타난다. V/G의 허용범위는 매우 좁고, COP도, OSP-ring영역도, 전위 클러스터도 함유하지 않는 결정을 안정적으로 제조하는 것은 용이하지 않다.
본 발명은, 규소 웨이퍼 내의 COP를 소멸시키는 규소 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다. 특히, 규소 웨이퍼의 표면으로부터 수 ㎛ 보다 깊은 깊이 위치에 존재하는 COP를 소멸시키는 규소 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 규소 웨이퍼에 COP가 존재하지 않는 규소 웨이퍼를 제조함과 아울러, 이것을 활성층측 규소 웨이퍼로서 사용하고, SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 고가의 에피택셜 웨이퍼나 용이하게 제조할 수 없는 무결함 결정을 사용하지 않고, 또한, 종래의 SOI제조 프로세스에 새로운 프로세스를 추가시키는 경우가 없고, 활성층측 규소 웨이퍼 내의 COP를 저감시킬 수 있는, SOI웨이퍼의 제조방법을 제공하는 것을 목적으로 하고 있다.
제1의 발명은, 규소 단결정으로부터 슬라이스된 규소 웨이퍼를 산화성 분위기에서 열처리하는 규소 웨이퍼의 제조방법에 있어서, 산화성 분위기에서 열처리하는 온도를 T(℃)로 하고, 규소 웨이퍼의 격자간 산소 농도를, [Oi](atoms/cm3)로 하 고, 온도T와 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 규소 웨이퍼의 제조방법이다.
[Oi] ≤2.123 × 1021exp(-1.035/k(T+273))
여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617 × 10-5(eV/K)이다.
제1의 발명에 있어서는, 규소 웨이퍼를 산화성 분위기에서 열처리한다. 이 때, 온도T와 격자간 산소 농도[Oi]는 상기 식을 만족시킨다. 그 결과, 규소 웨이퍼내의 COP가 소멸한다.
규소 웨이퍼를 아르곤 분위기 또는 수소 분위기에서 열처리하면, 규소 웨이퍼의 표면근방의 COP이 소멸한다. 그러나, 깊은 위치의 COP는 소멸하지 않는다. 이것에 대하여, 상기 산화성 분위기에서 열처리하면, 규소 웨이퍼내의 깊은 위치의 COP가 소멸한다. 그 이유는, 산화 열처리에 의해 규소 웨이퍼의 표면에 발생된 격자간 규소 원자가 규소 웨이퍼의 내부에 확산되고, 이들이 공동인 COP를 메우기 때문이다.
한편, 상기 열처리의 분위기는 100%산소 분위기일 필요는 없고, 일부에 산소를 함유하는 분위기이면 좋다.
제2의 발명은, 제1의 발명에 관한 규소 웨이퍼의 제조방법에 있어서, 상기 규소 단결정에, 중성자 조사에 의해 인이 도핑된 규소 웨이퍼의 제조방법이다.
제2의 발명에 관한 규소 웨이퍼의 제조방법에서는, 우선, 도펀트를 도핑시키 지 않고, 규소 단결정 막대를 육성한다.
그리고, 이 육성된 규소 단결정 막대에 대하여, 중성자를 조사함으로써, 규소 단결정 막대에 인을 도핑한다. 이것에 의해, 규소 단결정의, 특히 그 성장 축방향의 비저항이 균일해진다.
제3의 발명은, 제1 또는 제2의 발명에 관한 규소 웨이퍼의 제조방법에 있어서, 상기 규소 단결정에, 질소가 2×1013 atoms/cm3이상 도핑된 규소 웨이퍼의 제조방법이다.
제3의 발명에 관한 규소 웨이퍼의 제조방법에서는, 규소 단결정에 질소가 2×1O13atoms/cm3이상 도핑되어 있다. 이것에 의해, as-grown결정에서의 COP사이즈가 축소되고, COP가 보다 짧은 열처리로 소멸한다. 질소 도핑에 의해 COP사이즈가 작아지는 것은, 결정 육성시의 냉각 과정에 있어서, 공극의 응집을 억제하기 때문이라고 생각된다.
또한, 질소에 의한 전위의 피닝(pinning) 효과에 의해 고온 열처리에 의한 슬립 전위의 발생을 억제시킬 수 있다.
또한, 질소의 도핑량이 2×1O13atoms/cm3 미만에서는, 상기 효과를 달성할 수 없다.
질소의 도핑 밥법은, 이미 알려져 있는 어떤 방법이어도 좋다. 예컨대, 질화막 부착 규소 웨이퍼를 규소 다결정 원료와 함께 융해시킴으로써 도핑할 수 있다.
제4의 발명은, 제1∼제3의 발명 중 어느 하나에 관한 규소 웨이퍼의 제조방 법에 있어서, 상기 규소 단결정에, 탄소가 5×1O16atoms/cm3이상 도핑된 규소 웨이퍼의 제조방법이다.
제4의 발명에 관한 규소 웨이퍼의 제조방법에서는, 규소 단결정에 탄소가 5×1O16atoms/cm3이상의 밀도로 도핑되어 있다. 이것에 의해, 상기 질소를 도핑한 경우와 동일하게, 규소 웨이퍼의 기계적 강도가 향상하고, 열처리에서의 슬립 발생도 억제시킬 수 있다.
탄소의 도핑 방법은 특히 한정되지 않지만, 예컨대, 규소 다결정 원료와 함께 탄소를 소정량만 융해함으로써 도핑할 수 있다.
제5의 발명은, 제1의 발명∼제4의 발명 중 어느 하나에 관한 규소 웨이퍼의 제조방법에 있어서, 상기 산화성 분위기에서의 열처리 후에 규소 웨이퍼를 경면 연마하는 규소 웨이퍼의 제조방법이다. 또한, 열처리 전의 규소 웨이퍼의 표면 상태는, 경면 연마를 실시하지 않고 있는 상태(에칭된 상태)이어도 좋다.
규소 웨이퍼를 산화성 분위기에서 열처리하면, 규소 웨이퍼의 표면으로부터의 깊이가 약 5㎛이상인 깊은 영역에서의 COP는 소멸한다. 한편, 규소 웨이퍼의 표면으로부터의 깊이가 약 5㎛미만인 얕은 영역에서는, 산화성 분위기에서의 열처리 전과 비교해서 1/10∼1/100정도의 COP가 잔존하고 있다. 거기서, 산화성 분위기에서의 열처리 후에 규소 웨이퍼의 표면을 경면 연마한다. 열처리 후에 연마를 행하므로, 열처리 전에는 경면 연마를 행할 필요는 없다. 즉, 열처리의 후의 연마는, 표면의 평탄화와 표면 근방에 잔류하는 COP의 제거라고 하는 두개의 목적을 위하여 실시된다. 수소나 아르곤 등의 비산화성 분위기에서 열처리한 웨이퍼와는 달리, 본 발명의 조건을 만족시키는 격자간 산소 농도의 웨이퍼를 산화성 분위기에서 열처리하면, 깊은 위치의 COP가 소멸되므로, 열처리 후에 연마하여도 COP가 노출되어 피트를 형성하는 경우는 없으므로, 특히 연마량을 한정시킬 필요는 없다.
제6의 발명은, 제5의 발명에 의해 제조된 규소 웨이퍼를 활성층측 웨이퍼로서 사용함으로써, SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법이다.
제7의 발명은, 활성층측 규소 웨이퍼에 산화성 분위기에서 산화 열처리를 실시함으로써, 매몰 산화막(buried oxide film)을 형성하고, 이 후, 그 매몰 산화막을 개재하여 지지측 웨이퍼에 접착시켜서 접착 SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법에 있어서, 상기 산화 열처리가, 활성층측 규소 웨이퍼를 산화성 분위기에서 산화 열처리하는 온도를 T(℃)로 하고, 활성층측 규소 웨이퍼의 격자간 산소 농도를 [Oi](atom S/cm3)로 하였을 때, 상기 열처리 온도T와 활성층측 규소 웨이퍼의 격자간 산소 농도[Oi]와의 조합이 하기 식을 만족시키는 SOI웨이퍼의 제조방법이다.
[Oi]≤2.123×1021exp(-1.035/k(T+273))
여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.
제7의 발명에 관한 SOI웨이퍼의 제조방법에서는, 활성층측 규소 웨이퍼에 실시하는 매몰 산화막 형성을 위한 열처리를, 그 열처리 온도와 웨이퍼의 격자간 산 소 농도의 관계가 상기 식을 만족시키는 조건으로 행한다. 이 결과, 활성층측 규소 웨이퍼의 표면에 매몰 산화막이 형성됨과 아울러, COP를 저감시킬 수 있다. 이렇게 하여 제작된 활성층측 웨이퍼를, 지지측 웨이퍼에 접착시킴으로써, COP를 저감시킨 접착 SOI웨이퍼를 얻을 수 있다. 이 때, 일반적인 접착 SOI웨이퍼의 제조 공정에 새로운 공정을 부가하는 경우가 없고, COP를 저감시킨 SOI층을 갖는 SOI웨이퍼를 제조할 수 있는 것이, 본 발명의 특징이다.
제8의 발명은, 제7의 발명에 관한 규소 웨이퍼의 제조방법에 있어서, 상기 활성층측 규소 웨이퍼에, 중성자 조사에 의해 인이 도핑된 규소 단결정으로부터 제작된 웨이퍼를 사용하는, SOI웨이퍼의 제조방법이다.
중성자 조사에 의해 인이 도핑된 규소 단결정으로부터 슬라이스된 규소 웨이퍼를 활성층측 규소 웨이퍼로서 사용하고, 이것에 상기 산화 열처리를 행한다. 또한, 활성층측 규소 웨이퍼를, 매몰 산화막을 개재하여 지지측 웨이퍼와 접착시킨다. 그 결과, COP를 저감시킨 SOI층을 갖는 SOI웨이퍼를 제작할 수 있다. 이 때, 동일한 단결정으로부터 슬라이스된 활성층측 규소 웨이퍼의 비저항의 변동은 매우 적고, 비저항이 균일화된 SOI웨이퍼를 제작할 수 있다.
제9의 발명은, 제7 또는 제8의 발명에 관한 규소 웨이퍼의 제조방법에 있어서, 질소가 2×1013atoms/cm3이상 도핑된 규소 단결정을 사용해서 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
활성층측 규소 웨이퍼의 기계적 강도가 질소가 도핑되지 않은 웨이퍼와 비교 하여 높고, 열처리에서의 슬립 발생을 억지시킬 수 있다. 또는, COP사이즈도 축소시킬 수 있고, 산화성 열처리에 있어서 COP가 보다 짧은 시간으로 소멸한다.
제10의 발명은, 제7∼제9의 발명 중 어느 하나에 관한 SOI웨이퍼의 제조방법에 있어서, 탄소가 5×1O16atoms/cm3이상의 농도로 도핑된 규소 단결정을 사용하여 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
탄소 도핑에 의해, 비도핑품과 비교하여 웨이퍼의 기계적 강도가 개선되고, 슬립 발생이 억지된다.
제11의 발명은, 활성층측 규소 웨이퍼를 절연막을 개재하여 지지측 웨이퍼에 서로 접착시킨 후에 산화성 분위기에서 접착 강화 열처리를 실시하여 접착 SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법에 있어서, 상기 접착 강화 열처리가, 산화성 분위기에서 접착 강화 열처리되는 온도를 T(℃)로 하고, 활성층측 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm)로 하여, 온도 T와 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 SOI웨이퍼의 제조방법이다.
[Oi] ≤ 2.123 ×1021exp(-1.035/k(T+273))
여기서, 격자간 산소 농도[Oi]는, FT-lR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.
제11의 발명에 관한 SOI웨이퍼의 제조방법에 있어서는, 활성층측 규소 웨이퍼와 지지측 웨이퍼를 접착시킨 후, 상기 온도, 산소 농도 조건을 만족시키는 산화성 분위기에서 접착 강화 열처리를 행한다. 이것에 의해, 일반적인 접착 SOI웨이퍼 의 제조 공정에 새로운 공정을 부가시키는 경우가 없고, 활성층(SOI층)의 COP를 저감시킨 SOI웨이퍼를 제조할 수 있다.
제12의 발명은, 제11의 발명에 관한 SOI웨이퍼의 제조방법에 있어서, 중성자조사에 의해 인이 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 사용하여 제작하는 SOI웨이퍼의 제조방법이다.
중성자 조사에 의한 인 도핑에 의해 그 규소 단결정 막대는 결정 성장 축방향에 있어서도 그 도펀트 농도, 즉 비저항이 균일하게 된다. 따라서, 동일 단결정 막대로부터 제작된 규소 웨이퍼는 균일한 비저항을 나타낸다.
제13의 발명은, 제11 또는 제12의 발명에 관한 SOI웨이퍼의 제조방법에 있어서, 질소가 2×1O13atoms/cm3 이상 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
이 질소 도핑에 의해 활성층측 규소 웨이퍼의 기계적 강도가 증가하고, 슬립의 발생이 억지되고, 또한, COP가 단시간으로 소멸되게 된다.
제14의 발명은, 제11∼제13의 발명 중 어느 하나에 관한 SOI웨이퍼의 제조방법에 있어서, 탄소가 5×1O16atoms/cm3 이상 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
탄소가 소정 농도로 도핑됨으로써, 활성층측 규소 웨이퍼의 기계적 강도가 향상하고, 슬립 발생을 저감시킬 수 있다.
제15의 발명은, 산화성 분위기에서 산화 열처리하는 온도를 T(℃)로 하고, 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm3)로 하였을 때, 열처리 온도T와 웨이퍼의 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 산화 열처리를 실시한 후, 산화막을 제거하여 경면 연마를 행해서 활성층측 규소 웨이퍼를 제작하고, 이 활성층측 규소 웨이퍼에 산화막을 형성하고, 이 산화막을 개재하여 이온 주입하고, 이 활성층측 규소 웨이퍼에 이온 주입층을 형성하고, 이어서, 이 활성층측 규소 웨이퍼를 상기 산화막을 개재하여 지지측 웨이퍼에 접착시켜 접착 웨이퍼를 형성하고, 이 후, 이 접착 웨이퍼를 소정 온도로 유지하여 열처리함으로써, 상기 이온 주입층을 경계로서 활성층측 규소 웨이퍼의 일부를 박리하여 SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법이다.
[Oi] ≤ 2.123×1021exp(-1.035/k(T+273))
여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.
제15의 발명에 관한 SOI웨이퍼의 제조방법에 있어서는, 상기 조건을 만족시키는 산화 열처리를 실시한 후, 산화막을 제거하고 경면 연마를 행하여 C0P프리 웨이퍼를 제작한다. 이 C0P프리 웨이퍼 제작에서는, 열처리 후에 연마를 행하므로, 열처리 전에는 경면 연마를 행할 필요는 없다. 즉, 열처리 후의 연마는, 표면의 평탄화와 표면 근방에 잔류하는 COP의 제거라고 하는 두개의 목적을 위하여 실시된다. 이렇게 하여 제작한 규소 웨이퍼를 활성측 규소 웨이퍼로서 사용하고, 일반적인 스마트 컷법에 의해 SOI웨이퍼를 제조한다. 요컨대, 활성층측 규소 웨이퍼에 대 하여 산화막을 형성하고, 이 산화막을 개재하여 이온 주입한다. 또한, 산화막을 개재하여 지지측 웨이퍼에 접착시켜, 박리 열처리에 의해 이온 주입층을 경계로서 활성층측 규소 웨이퍼의 일부를 박리시킴으로써, SOI웨이퍼를 제작한다. 이것에 의해, SOI층에 COP를 포함하지 않는 SOI웨이퍼를 제조할 수 있다.
제16의 발명은, 제15의 발명에 관한 SOI웨이퍼의 제조방법에 있어서, 박리된 활성층측 규소 웨이퍼(도너 웨이퍼)의 표면을 경면 연마하고, 새로운 SOI웨이퍼의 활성층을 형성하는 기판으로서 반복 사용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법이다.
제17의 발명은, 제15 또는 제16의 발명에 관한 SOI웨이퍼의 제조방법에 있어서, 중성자 조사에 의해 인이 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
중성자 조사에 의한 인 도핑에 의해 단일의 규소 단결정 막대는 결정 성장축 방향에 있어서, 균일한 비저항을 얻을 수 있다.
제18의 발명은, 제15∼제17의 발명 중 어느 하나에 관한 SOI웨이퍼의 제조방법에 있어서, 질소가 2×1O13atoms/cm3이상 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
질소 도핑에 의해, 기계적 강도가 증가하고, 슬립의 발생이 억지되고, 또한, COP가 단시간으로 소멸되게 된다.
제19의 발명은, 제15∼제18의 발명 중 어느 하나에 관한 SOI웨이퍼의 제조방 법에 있어서, 탄소가 5×1016atoms/cm3이상 도핑된 규소 단결정으로부터 상기 활성층측 규소 웨이퍼를 제작하는 SOI웨이퍼의 제조방법이다.
탄소가 소정 농도로 도핑됨으로써, 활성층측 규소 웨이퍼의 기계적 강도가 향상하고, 슬립 발생을 저감시킬 수 있다.
이상과 같이 본원의 발명에 따르면, 아르곤이나 수소 분위기에서 규소 웨이퍼를 열처리할 때, 그 규소 웨이퍼내의 COP가 소멸하는 영역 보다도 더욱 깊은 위치의 COP를 소멸시킬 수 있다.
또한, 활성층측 규소 웨이퍼에 고가인 에피택셜 웨이퍼를 사용하는 경우가 없어, SOI웨이퍼의 제조 가격을 저감시킬 수 있다.
또한, 활성층측 규소 웨이퍼내의 COP를 소멸시키기 위한 특별한 공정을 필요로 하는 경우가 없이 SOI웨이퍼를 제조할 수 있다.
제1도는, 본 발명에 관한 산화 열처리에 의하여 COP를 소멸시키기 위한 조건을 조사한 결과이고, 파선 보다도 아래쪽의 영역에서 COP가 소멸되는 것을 나타내고 있다.
최초에, 본 발명에 관한 산화 열처리로 COP가 소멸하는 경계 조건을 찾아내기 위해서 행한 실험을 설명한다.
우선, 격자간 산소 농도가 다른 규소 웨이퍼를 복수장 준비하였다. 이들의 규소 웨이퍼를, 산소 분위기, 질소 분위기, 수소 분위기 또는 아르곤 분위기에 있어서, 각각 온도를 변경하여 열처리를 실시하였다. 그리고, 각 규소 웨이퍼의 표면으로부터 300㎛의 깊이 위치에 대해서, COP의 유무를 각각 조사하였다. 산소 농도는, FT-IR법(환산 계수:ASTM F-121, 1979년)으로 측정하였다. 또한, COP의 유무의 확인은, 적외 명시야 간섭법으로의 측정 결과에 근거하여 행하였다. 적외 명시야 간섭법에 의한 규소 웨이퍼 내부의 결함 평가에는, 액센트 옵티컬 테크놀러지사 제품의 0PP(0ptical Precipitate Profiler)를 사용하였다. 또한, OPP에서의 결함평가는, 규소 웨이퍼의 표리면의 요철의 영향을 피하기 위해서, 표리면을 경면 연마한 샘플용 규소 웨이퍼를 사용하고, 검출 하한 사이즈를 약 3Onm로 하여 행하였다. 그리고, 결함 밀도가 1.1×104개/cm3 이하가 되었을 경우에, COP가 소멸하였다고 판정하였다.
조사 결과를 이하의 표 1에 나타낸다. 또한, 표 1은 각 산소 농도의 웨이퍼에서 COP가 소멸한 임계 온도(가장 낮은 온도)를 나타낸다.
[Oi](atoms/cm3) 온도T(℃) 1/(k(T+273))(1/eV)
3.020E + 17 1087 8.533
3.766E + 17 1113 8.373
5.191E + 17 1175 8.014
5.816E + 17 1188 7.943
6.005E + 17 1200 7.878
표1의 결과는, 산소 분위기에서 열처리를 행한 경우의 결과이다. 질소, 수소, 아르곤의 각 분위기 중에서는, 깊이 300㎛의 COP는 소멸하지 않았다.
표1의 결과에 의해, 규소 웨이퍼의 산소 농도가 낮으면, 저온에서 COP가 소 멸하는 것을 발견하였다. 이 관계를 도1에 나타낸 바와 같이, 아레니우스 플롯(Arrhenius plot)하면, 규소 웨이퍼 내의 COP를 산화 분위기 열처리에 의해 소멸시키는 조건은 하기 식으로 나타낸다.
[Oi] ≤ 2.123×1021exp(-1.035/k(T+273)) … (1)
여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.
그러면, 이제부터 본 발명의 구체적인 실시예를 나타내지만, 본 발명의 청구 범위는 하기 실시예에 한정되는 것은 아니다.
실시예에 있어서의 웨이퍼 내부의 COP평가에는, COP소멸 조건을 찾아내기 위한 실험과 동일하게, 액센트 옵티컬 테크놀로지사 제품의 OPP(검출 사이즈 30nm)를 사용하였다. 실시예에 있어서의 웨이퍼 표면의 결함평가는, 광산란법으로 행하였다. 구체적으로는, KLA텐콜사 제품의 Surfscan 6220(검출 하한 사이즈 0.105㎛) 또는 Surfscan SP1(검출 하한 사이즈 0.085㎛)을 사용하였다.
격자간 산소 농도가 다른 규소 웨이퍼의 산화성 분위기에서의 열처리에 대해서 설명한다.
격자간 산소 농도가 4.0×1017atoms/cm3의 6인치 경면 웨이퍼에, 1150℃에서 2시간의 산소 분위기 열처리를 행한 후, 산화막을 제거하여 샘플 A를 제작하였다. 또한, 열처리의 온도T가 1150℃일 때, 식(1)의 관계를 만족시키는 격자간 산소 농 도는 4.55×1017atoms/cm3이하이다. 따라서, 샘플A는, 식(1)을 만족시키는 열처리를 받은 웨이퍼이다.
또한, 격자간 산소 농도가 5.5×1O17atoms/cm3의 웨이퍼에도 동일한 처리를 행하여, 샘플B를 제작하였다. 이 샘플B는, 식(1)의 관계를 만족시키지 않는다.
그리고, 샘플A와 B의 깊이 300㎛의 위치의 결함 밀도를 OPP로 측정한 결과, 샘플A에서는 결함은 검출되지 않고 결함 밀도는 1.1×104개/cm3 이하, 샘플B에서는 약 4.4×106개/cm3의 결함이 검출되었다. 식(1)의 관계를 만족시키는 열처리를 행함으로써, 종래의 수소 또는 아르곤 중에서의 열처리에서는 얻을 수 없었던 깊은 위치에서도 결함 밀도가 극히 낮은 규소 웨이퍼를 제작할 수 있었다.
다음에, 규소 단결정에 중성자 조사에 의해 인을 도핑하였을 경우에 대해서 설명한다.
도펀트를 도핑시키지 않고 CZ법으로 육성한 격자간 산소 농도가 4.5∼6.O×1O17atoms/cm3의 8인치 규소 단결정으로부터 길이 4OOmm의 잉곳을 잘라내고, 중성자 조사를 행하여 인을 도핑하고, 비저항이 약 50Ω·cm인 잉곳을 제작하였다. 중성자조사 전후의 비저항(단위:Ω·cm)을 표2에 나타낸다. 수치 앞의 p, n은, 각각 p형, n형의 의미이다. 표2의 결과에 의해, 중성자 조사에 의해 인이 도핑되면, 규소 잉곳 내의 각 위치에서의 비저항값은 균일하게 되는 것이 밝혀졌다.
잉곳의 상단 잉곳의 하단
결정중심 중심으로부터 50mm 중심으로부터 90mm 결정중심 중심으로부터 50mm 중심으로부터 90mm
중성자 조사 전 p-7869 p-7791 p-7771 p-7347 p-6840 p-7423
중성자 조사 후 n-4.73 n-4.89 n-4.85 n-4.94 n-5.00 n-4.95
다음에, 이 잉곳으로부터, 산소 농도가 5.5×1017atoms/cm3의 웨이퍼를 잘라내어 경면 연마를 행한 후에, 1200℃에서 2시간의 산소 분위기 열처리를 행하였다. 열처리의 온도가 1200℃일 때, 식(1)의 관계를 만족시키는 격자간 산소 농도는 6.06×1017atoms /cm3이하이다. 따라서, 상기 산소 농도는, 식(1)을 만족시키고 있다. 그리고, 규소 웨이퍼의 표면으로부터 깊이 300㎛위치에서의 COP밀도를 0PP로 측정하였다. 그러자, COP는 검출되지 않고, 이 때의 COP밀도는 1.1×1O4개/cm3 이하인 것이 확인되었다.
또한, OPP에서 평가한 것과 같은 수준의 샘플을 SP1으로 측정하였더니, 표면의 결함수는, 180개이었다. 덧붙이자면, 산소 분위기 열처리 전의 결함수는 약2560개이었으므로, 1/10이하로 감소하고 있는 것을 알아내었다. 이 웨이퍼의 표면을 약 5㎛재연마한 후에, 다시 SP1으로 표면의 결함을 측정하였더니, 결함은 검출되지 않았다. 이것은, 결함은, 표면근방 5㎛이내의 얕은 영역에만 잔류하고 있다는 것을 의미하고 있다. 표면 근방의 COP가 잔류하는 것은, 산화 열처리시에 분위기 중의 산소가 웨이퍼에 내부확산됨으로써, 표면 근방의 산소 농도가 식(1)의 관계를 만족시키지 않게 되기 때문이다. 거기서, 다음 실험을 행하였다.
상기 잉곳으로부터, 산소 농도가 5.2×1O17atoms/cm3의 웨이퍼를 잘라 내어 가공 변형을 제거하기 위해서 에칭을 행하고, 경면 연마를 행하기 전의 상태로 1200℃에서 2시간의 산소 분위기 열처리를 행하였다. 그 후, 산화막을 제거해서 약 1O㎛ 경면 연마를 행하였다. 이렇게 하여 제작한 웨이퍼의 표면을, SP1로 측정하였더니, 결함은 검출되지 않았다. 이것은, 산화 분위기 열처리를 행한 후에 경면 연마를 행할 경우에는, 산화 분위기 열처리 전에 경면 연마를 행할 필요는 없다는 것을 의미한다. 요컨대, 산화 분위기 열처리 후의 경면 연마 가공은, 결함 잔류층의 제거와 표면의 평탄화라고 하는 두개의 기능을 겸할 수 있는 것이다.
다음에, 규소 단결정에 질소를 도핑한 경우에 대해서 설명한다.
우선, 질소를 도핑한 웨이퍼에서의 실시예를 나타낸다. 격자간 산소 농도가 5.6×1O17atoms/cm3, 질소 농도가 2×1O13atoms/cm3의 6인치 웨이퍼에, 1200℃에서 0.5시간의 산화 분위기 열처리를 행하여 샘플C를 제작하였다.
또한, 격자간 산소 농도가 5.1×1O17atoms/cm3에서 질소를 도핑하지 않은 웨이퍼에도 동일한 처리를 행하여, 샘플D를 제작하였다.
또한, 샘플D와 동일한 결정으로 잘라낸 웨이퍼에, 열처리 조건을 1200℃에서 1시간으로 한 것 이외는 샘플D와 동일한 처리를 행하여 샘플E를 제작하였다.
이들의 3샘플의 결함 밀도를 OPP로 평가하였다. 그 결과, 샘플C과 E에서는 결함이 검출되지 않고, 결함 밀도는 1.1×104개/cm3 이하이었다. 그러나, 샘플D에서 는, 2.2×105개/cm3의 결함이 관찰되었다. 또한, X선 토포그래프(topograph)로 슬립 전위의 발생 상황을 관찰하였더니, 샘플D와 E에서는 길이 1cm정도의 슬립 전위가 관찰되었지만, 질소를 도핑한 샘플C에서는 슬립 전위는 관찰되지 않았다.
질소를 도핑함으로써, COP가 소멸하는데 요하는 시간이 단축되어, 웨이퍼의 기계적 강도가 더욱 향상해서 슬립 전위의 발생을 방지할 수 있었다. 그러나, 질소 농도가 2×1O13atoms/cm3미만인 경우에는, 이들 두개의 효과는 확인되지 않았다.
다음에, 규소 단결정에 탄소를 도핑한 경우에 관해서 설명한다.
우선, 격자간 산소 농도가 4.1×1O17atoms/cm3, 탄소 농도가 5×1Ol6atoms/cm 3의 6인치 웨이퍼에, 115O℃에서 2시간의 산화 분위기 열처리를 행하여 샘플F를 제작하였다. 격자간 산소 농도가 3.9×1O17atoms/cm3로 탄소를 도핑하지 않은 웨이퍼에도 동일한 처리를 행하여, 샘플G를 제작하였다.
OPP로 결함평가를 행한 결과, 샘플F와 G 모두 결함은 검출되지 않고, 결함 밀도는 1.1×1O4개/cm3이하이었다. X선 토포그래프로 슬립 전위의 발생 상황을 관찰하였더니, 샘플G에서는 길이 약 4mm의 슬립 전위가 관찰되었지만, 탄소를 도핑한 샘플F에서는 슬립 전위는 관찰되지 않았다.
탄소를 도핑함으로써, 웨이퍼의 기계적 강도가 향상하여 슬립 전위의 발생을 방지할 수 있었다. 그러나, 탄소 농도가 5.0×1016 atoms/cm3미만인 경우에는, 이 효 과는 확인되지 않았다.
다음에, SOI웨이퍼의 매몰 산화막 형성시의 COP소멸에 대해서 설명한다.
우선, 격자간 산소 농도가 4.9×1017atoms/cm3, 질소 농도가 7×1O13atoms/cm 3인 6인치 규소 단결정으로부터 잘라내고, 경면 연마한 웨이퍼를 활성층측 웨이퍼로서 사용하고, 매몰 산화막 형성 열처리를 1175℃에서 2시간 행하였다. 지지측 웨이퍼와의 접착 열처리를 1150℃에서 2시간 행하고, 활성층이 두께 10㎛가 될 때까지 연마하여 SOI웨이퍼를 제작하였다.
또한, 온도가 1175℃일 때, 식(1)의 관계를 만족시키는 격자간 산소 농도는, 5.26×1017atoms/cm3이하이다. 따라서, 매몰 산화막 형성시의 온도와 상기 산소 농도는 식(1)을 만족시키고 있다.
상기 제조방법에 의해 제조된 접착 SOI웨이퍼 활성층의 표면을 Surfscan 6220으로 평가하였더니, 결함은 검출되지 않았다. 활성층측 웨이퍼의 격자간 산소 농도와 매몰 산화막 형성 열처리의 온도가 식(1)의 관계를 만족시킴으로써, 종래의 접착 SOI웨이퍼 제조공정에 새로운 공정을 추가시키는 경우 없이 COP를 포함하지 않는 고품질의 SOI웨이퍼를 제작할 수 있었다.
다음에, 접착 SOI웨이퍼에서의 접착 강화 열처리시의 COP소멸에 대해서 설명한다.
우선, 지지측 웨이퍼에, 매몰 산화막 형성 열처리(1050℃에서 4시간)를 행하였다. 그 다음에, 격자간 산소 농도가 3.7×1017atoms/cm3, 질소 농도가 8× 1O13atoms/cm3인 경면 연마 완료 6인치 웨이퍼를 활성층측 웨이퍼로서, 상기의 산화막부착 지지측 웨이퍼와 접착 열처리를, 1150℃에서 2시간 행하고, 활성층이 두께1O㎛가 될 때까지 연마하여 SOI웨이퍼를 제작하였다. 이 접착 강화 열처리의 온도1150℃와 상기 격자간 산소 농도의 관계는 식(1)을 만족시키고 있다.
상기 제조방법에 의해 제조된 접착 SOI웨이퍼의 활성층의 표면을 Surfscan 6220으로 평가하였더니, 결함은 검출되지 않았다. 활성층측 웨이퍼의 격자간 산소 농도와 접착 열처리의 온도가 식(1)의 관계를 만족시킴으로써, 종래의 접착 SOI웨이퍼 제조 공정에 새로운 공정을 추가시키는 경우 없이 COP를 포함하지 않는 고품질의 SOI웨이퍼를 제작할 수 있었다.
그 다음에, 활성층이 얇은 SOI웨이퍼에 대해서 설명한다.
우선, 격자간 산소 농도가 3.8×1O17atoms/cm3, 질소 농도가 9×1O13atoms/cm 3인 6인치 규소 단결정으로부터 잘라내어 가공 변형을 제거하기 위해서 에칭을 행하고, 경면 연마를 행하기 전의 상태로 1l50℃에서 2시간의 산소 분위기 열처리를 행하였다. 이 열처리 온도와 상기 격자간 산소 농도의 관계는 식(1)을 만족시키고 있다. 그 후, 산화막을 제거하여 약 1O㎛ 경면 연마를 행하였다. 이 웨이퍼를 활성층측 웨이퍼로서, 매몰 산화막 부착의 지지측 웨이퍼와 접착 열처리를, 1150℃에서 2시간 행하고, 활성층이 두께 1㎛가 될 때까지 연마하여 SOI웨이퍼를 제작하였다.
이 SOI웨이퍼의 활성층의 표면 결함을 평가하였지만, 결함은 검출되지 않았다. 식(1)의 조건을 만족시키는 열처리를 실시한 후에 경면 연마를 행한 웨이퍼를 활성층측 웨이퍼로서 사용함으로써, 활성층이 얇을 경우라도 COP를 포함하지 않는 SOI웨이퍼를 제작할 수 있었다.
최후에, 스마트 컷법을 사용하여 SOI웨이퍼를 제조하는 방법에 대해서 설명한다.
우선, 격자간 산소 농도가 4.O×1O17atoms/cm3, 질소 농도가 8×1013atoms/cm 3인 8인치 규소 단결정으로부터 잘라내어 가공 변형을 제거하기 위해서 에칭을 행하고, 경면 연마를 행하기 전의 상태로 1150℃에서 2시간의 산소 분위기 열처리를 행하였다. 그 후, 산화막을 제거하여 약 1O㎛ 경면 연마를 행하였다. 이 웨이퍼를 활성층측 웨이퍼로서, 스마트 컷트법으로 박막 SOI웨이퍼를 제작하였다. 제작 조건은 다음과 같다.
활성층측 웨이퍼에 약 120nm의 산화막을 형성하고, 이 웨이퍼의 표면에 수소 이온을 주입하였다. 주입 에너지는 25keV, 주입 선량은 8×1016atoms/cm2이었다. 지지측 웨이퍼와 접착시킨 후에 500℃, 30분간의 열처리를 행하고, 미소 기포층을 경계로서 활성측 웨이퍼를 박리시켰다. 그 다음에, 1100℃, 2시간의 열처리에 의해 지지측 웨이퍼와 활성층의 결합을 강화하였다. 활성층을 최종적으로 1OOnm까지 박막화하여 SOI웨이퍼(샘플H)를 완성시켰다. 또한, 박리된 활성측 웨이퍼(도너웨이퍼)에는, 약 5㎛의 재연마를 행하고, 활성측 웨이퍼로서 5회 재이용하였다. 5회째에 제작한 SOI웨이퍼를 샘플I로 하고, 샘플H와 함께 결함 평가를 실시하였다.
활성측 웨이퍼에 공동인 COP가 존재하면, SOI웨이퍼의 활성층에는, 관통한 구멍이 존재하게 된다. 이 구멍은 다음과 같은 방법으로 검출된다. 즉, 우선, SOI웨이퍼를 플루오르산에 침지시킨다. 이 조작에 의해, 활성층을 관통하는 구멍이 존재하면, 이 구멍을 통해서 플루오르산이 배어들고, 매몰 산화막이 녹아, 레이저 퍼티클 카운터로 용이하게 검출할 수 있게 된다. 이 방법으로 검출되는 결함(활성층을 관통한 구멍)을 플루오르산 결함이라고 부른다. 본 실시예에서는, 플루오르산에 15분간 정도 침지시키고, Surfscan 6220에서 5㎛이상의 LPD(Light Point Defect)를 카운트하였다.
상기 방법에 의해, 샘플H와 I의 플루오르산 결함을 평가하였더니, 어느 쪽도 검출되지 않았다.
따라서, 상기 방법으로 제작된 웨이퍼를 활성측 웨이퍼로서 사용하면, COP에 기인한 SOI층을 관통하는 구멍인 플루오르산 결함이 매우 적은 박막 SOI웨이퍼를 제작할 수 있고, 또한, 본 발명의 방법으로 제작된 웨이퍼는, 재연마를 행함으로써, 활성측 웨이퍼로서 반복 사용할 수 있는 것을 확인할 수 있었다.
최후에, 본 발명의 열처리의 대상이 되는 웨이퍼에 대해서 서술한다. 대상이 되는 웨이퍼는 COP를 포함하는 웨이퍼이다. 산화 열처리로 COP가 소멸하는지의 여부는, 열처리 온도와 웨이퍼 중의 격자간 산소 농도로 결정되고, COP의 사이즈에는 의존하지 않는다.
따라서, COP의 사이즈에 대해서는, 특별히 한정할 필요는 없다. 그러나, COP 사이즈가 크면, 소멸에 요하는 열처리 시간이 길어지므로, COP사이즈는 적은 쪽이 바람직하다.
구체적으로는, 0.2㎛이하이면 충분히 실용적이다.
본 발명에 의해 제작된 규소 웨이퍼는, 이하에 나타내는 바와 같은 종래의 방법에서는 얻을 수 없었던 매우 우수한 특징을 갖고 있다.
(1)표면으로부터 규소 웨이퍼 내부의 깊은 위치(예컨대, 깊이 300㎛)까지 COP가 소멸된다.
(2)비저항의 균일성이 높다.
(3)에피택셜 웨이퍼 특유의 적층 결함이나 전위를 포함하지 않는다.
(4)산소 농도가 낮으므로 디바이스 제조 프로세스에서의 열처리에 있어서, 산소 석출물이나 써멀도너 등의 비저항을 변동시키는 산소 복합체의 생성 가능성은 매우 낮다.

Claims (22)

  1. 규소 단결정으로부터 슬라이스된 규소 웨이퍼를 산화성 분위기에서 열처리하는 규소 웨이퍼의 제조방법에 있어서,
    산화성 분위기에서 열처리하는 온도를 T(℃)로 하고, 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm3)으로 하여, 온도 T와 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 것과 동시에,
    상기 산화성 분위기에서의 열처리 후에 규소 웨이퍼를 경면 연마하는 것을 특징으로 하는 규소 웨이퍼의 제조방법.
    [Oi] ≤2.123 × 1021exp(-1.035/k(T+273))
    (여기서, 격자간 산소 농도[Oi]은, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617 × 10-5(eV/K)이다.)
  2. 제 1항에 있어서, 상기 규소 단결정으로서, 중성자 조사에 의해 인이 도핑된 단결정을 사용하는 것을 특징으로 하는 규소 웨이퍼의 제조방법.
  3. 제 1항에 있어서, 상기 규소 단결정으로서, 질소가 2×1013 atoms/cm3이상 도핑된 단결정을 사용하거나, 탄소가 5×1016 atoms/cm3이상 도핑된 단결정을 사용하는 것을 특징으로 하는 규소 웨이퍼의 제조방법.
  4. 삭제
  5. 삭제
  6. 제 1항에 기재된 경면 연마 후의 규소 웨이퍼를 활성층측 웨이퍼로서 사용함으로써, SOI웨이퍼를 제조하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  7. 활성층측 규소 웨이퍼에 산화성 분위기에서 열처리를 실시함으로써, 매몰 산화막을 형성하고, 이 후, 그 매몰 산화막을 개재하여 지지측 웨이퍼에 접착시켜서 접착 SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법에 있어서,
    상기 산화 열처리가, 활성층측 규소 웨이퍼를 산화성 분위기에서 열처리하는 온도를 T(℃)로 하고, 활성층측 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm3)로 하였을 때, 상기 열처리 온도T와 활성층측 규소 웨이퍼의 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 것과 동시에,
    상기 산화성 분위기에서의 열처리 후에 상기 활성층측 규소 웨이퍼를 경면 연마하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
    [Oi]≤2.123×1021exp(-1.035/k(T+273))
    (여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.)
  8. 제 7항에 있어서, 상기 활성층측 규소 웨이퍼가, 중성자 조사에 의해 인이 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  9. 제 7항에 있어서, 상기 활성층측 규소 웨이퍼가, 질소가 2×1013 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되거나, 또는 탄소가 5×1016 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  10. 삭제
  11. 활성층측 규소 웨이퍼를 매몰 산화막을 개재하여 지지측 웨이퍼에 접착시킨 후에 산화성 분위기에서 접착 강화 열처리를 실시해서 접착 SOI웨이퍼를 제조하는 SOI웨이퍼의 제조방법에 있어서,
    상기 접착 강화 열처리가, 산화성 분위기에서 접착 강화 열처리하는 온도를 T(℃)로 하고, 활성층측 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm3)로 하여, 온도T와 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 것과 동시에,
    상기 산화성 분위기에서의 열처리 후에 상기 활성층측 규소 웨이퍼를 경면 연마하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
    [Oi] ≤ 2.123 ×1021exp(-1.035/k(T+273))
    (여기서, 격자간 산소 농도[Oi]는, FT-lR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.)
  12. 제 11항에 있어서, 상기 활성층측 규소 웨이퍼가, 중성자 조사에 의해 인이 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  13. 제 11항에 있어서, 상기 활성층측 규소 웨이퍼가, 질소가 2×1013 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되거나, 또는 탄소가 5×1016 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  14. 삭제
  15. 산화성 분위기에서 열처리하는 온도를 T(℃)로 하고, 규소 웨이퍼의 격자간 산소 농도를 [Oi](atoms/cm3)로 하였을 때, 열처리 온도T와 웨이퍼의 격자간 산소 농도[Oi]의 조합이 하기 식을 만족시키는 산화 열처리를 실시한 후, 산화막을 제거하여 경면 연마를 행하여 활성층측 규소 웨이퍼를 제작하고,
    이 활성층측 규소 웨이퍼에 산화막을 형성하고, 이 산화막을 개재하여 이온 주입함으로써, 이 활성층측 규소 웨이퍼에 이온 주입층을 형성하고,
    이어서, 이 활성층측 규소 웨이퍼를 상기 산화막을 개재하여 지지측 웨이퍼에 접착시켜 접착 웨이퍼를 형성하고,
    이 후, 이 접착 웨이퍼를 소정 온도로 유지하여 열처리함으로써, 상기 이온 주입층을 경계로서 활성층측 규소 웨이퍼의 일부를 박리시켜 SOI웨이퍼를 제조하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
    [Oi] ≤ 2.123×1021exp(-1.035/k(T+273))
    (여기서, 격자간 산소 농도[Oi]는, FT-IR법으로 측정한 값(ASTM F-121, 1979년), k는 볼츠만 정수 8.617×10-5(eV/K)이다.)
  16. 제 15항에 있어서, 박리된 활성층측 웨이퍼의 표면을 경면 연마하고, 새로운 SOI웨이퍼의 활성층을 형성하는 기판으로서 반복 사용하는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  17. 제 15항 또는 제 16항에 있어서, 상기 활성층측 규소 웨이퍼가, 중성자 조사에 의해 인이 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  18. 제 15항에 있어서, 상기 활성층측 규소 웨이퍼가, 질소가 2×1013 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되거나, 또는 탄소가 5×1016 atoms/cm3이상 도핑된 규소 단결정을 사용하여 제작되는 것을 특징으로 하는 SOI웨이퍼의 제조방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
KR1020047020072A 2003-02-14 2003-12-19 규소 웨이퍼의 제조방법 KR100766393B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003037523 2003-02-14
JPJP-P-2003-00037523 2003-02-14

Publications (2)

Publication Number Publication Date
KR20050111528A KR20050111528A (ko) 2005-11-25
KR100766393B1 true KR100766393B1 (ko) 2007-10-11

Family

ID=32866365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020072A KR100766393B1 (ko) 2003-02-14 2003-12-19 규소 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US7563319B2 (ko)
EP (1) EP1513193A4 (ko)
JP (1) JPWO2004073057A1 (ko)
KR (1) KR100766393B1 (ko)
CN (1) CN100397595C (ko)
WO (1) WO2004073057A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
ATE518241T1 (de) 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
JP2008263087A (ja) 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5572091B2 (ja) 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5560546B2 (ja) * 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP5201077B2 (ja) 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5977947B2 (ja) 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2986106B1 (fr) 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
EP2784422B1 (en) * 2013-03-28 2017-10-04 Mitsubishi Materials Corporation Holding plate for deposition and heat treatment and method of producing the same
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5668786B2 (ja) * 2013-05-28 2015-02-12 株式会社Sumco シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP6950639B2 (ja) * 2018-07-20 2021-10-13 株式会社Sumco シリコン単結晶の炭素濃度測定方法及び装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144827A (ja) * 1991-11-22 1993-06-11 Komatsu Electron Metals Co Ltd シリコンウエハの処理方法
KR20000005790A (ko) * 1998-06-02 2000-01-25 와다 다다시 Ｓｏｉ기판의제조방법및ｓｏｉ기판

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2552621C3 (de) * 1975-11-24 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstandes
CH670332A5 (ko) * 1986-09-17 1989-05-31 Bbc Brown Boveri & Cie
JP3048089B2 (ja) * 1992-06-30 2000-06-05 信越半導体株式会社 シリコン単結晶ウェーハの処理方法
JP2854786B2 (ja) * 1993-08-24 1999-02-03 三菱マテリアル株式会社 シリコンウェーハの製造方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH0922993A (ja) 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Ｓｏｉウエハ及びその製造方法
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP4228419B2 (ja) * 1998-07-29 2009-02-25 信越半導体株式会社 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
US6797604B2 (en) * 2000-05-08 2004-09-28 International Business Machines Corporation Method for manufacturing device substrate with metal back-gate and structure formed thereby
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6565652B1 (en) * 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
US7195669B2 (en) * 2002-07-05 2007-03-27 Sumitomo Mitsubishi Silicon Corporation Method of producing silicon monocrystal
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144827A (ja) * 1991-11-22 1993-06-11 Komatsu Electron Metals Co Ltd シリコンウエハの処理方法
KR20000005790A (ko) * 1998-06-02 2000-01-25 와다 다다시 Ｓｏｉ기판의제조방법및ｓｏｉ기판

Also Published As

Publication number Publication date
US7563319B2 (en) 2009-07-21
KR20050111528A (ko) 2005-11-25
CN1692482A (zh) 2005-11-02
CN100397595C (zh) 2008-06-25
JPWO2004073057A1 (ja) 2006-06-01
EP1513193A4 (en) 2007-02-28
EP1513193A1 (en) 2005-03-09
WO2004073057A1 (ja) 2004-08-26
US20050229842A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
KR100766393B1 (ko) 규소 웨이퍼의 제조방법
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
KR100724329B1 (ko) Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
KR100779341B1 (ko) 고저항 실리콘 웨이퍼의 제조 방법, 에피택셜 웨이퍼 및ｓｏｉ 웨이퍼의 제조 방법
KR20010031444A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
US6365461B1 (en) Method of manufacturing epitaxial wafer
KR20010079960A (ko) 단결정체의 결함 제거 방법 및 그 방법으로 결함 제거된단결정체
EP1906450A1 (en) Process for producing simox substrate, and simox substrate produced by said process
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP2002016071A (ja) シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JP2000026196A (ja) シリコン半導体基板及びその製造方法
EP2159828B1 (en) Silicon wafer and method for producing the same
JP2003068744A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어
Abe et al. A history and future of silicon crystal growth

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 12