JP5119677B2 - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5119677B2
JP5119677B2 JP2007036630A JP2007036630A JP5119677B2 JP 5119677 B2 JP5119677 B2 JP 5119677B2 JP 2007036630 A JP2007036630 A JP 2007036630A JP 2007036630 A JP2007036630 A JP 2007036630A JP 5119677 B2 JP5119677 B2 JP 5119677B2
Authority
JP
Japan
Prior art keywords
wafer
silicon wafer
light scattering
observed
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007036630A
Other languages
English (en)
Other versions
JP2008205024A (ja
Inventor
敏昭 小野
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2007036630A priority Critical patent/JP5119677B2/ja
Priority to US12/025,261 priority patent/US7936051B2/en
Priority to TW097104347A priority patent/TWI382469B/zh
Priority to DE08002273T priority patent/DE08002273T1/de
Priority to EP13152492.8A priority patent/EP2587527B1/en
Priority to EP08002273.4A priority patent/EP1959486B1/en
Priority to KR1020080013377A priority patent/KR100959624B1/ko
Publication of JP2008205024A publication Critical patent/JP2008205024A/ja
Application granted granted Critical
Publication of JP5119677B2 publication Critical patent/JP5119677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、デバイスの素材であるシリコンウェーハの鏡面加工プロセス後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の熱処理が行われる半導体デバイス製造プロセスに用いて好ましいシリコンウェーハ及びその製造方法に関するものである。
デバイスの高集積化によりデバイス製造プロセスにおいて急速昇降温炉が多用されてきており(特許文献1参照)、その最高温度も高温化する傾向にある。特に急速昇降温炉内で片側加熱される場合では、ごく短時間ではあるが、ウェーハ表面と裏面の温度差が大きくなる場合がある。
このような短時間でも表裏面の温度差が高くなるとウェーハ表層近傍に存在する酸素析出物からSlip転位が発生してウェーハ表層(デバイス活性層側)に運動して表面に貫通する場合があることが分かった。
また、急速昇降温熱処理前に酸素析出物から発生したパンチアウト転位や格子間シリコンの集合体である転位クラスターがウェーハ内に存在すると、高い応力を受けてSlip転位となり、ウェーハ表層に貫通する。このような転位がデバイス活性層に存在すると、デバイスのリーク不良原因となり、デバイス歩留まりを劣化させる。
特開2006−310690号公報
本発明が解決しようとする課題は、シリコンウェーハの鏡面加工プロセス後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の熱処理を施してもSlip転位が発生することがなく、かつゲッタリング効果を奏するシリコンウェーハを提供することである。
第1の観点による本発明は、シリコン単結晶インゴットからスライスしたのち、90°光散乱法による光散乱欠陥がゼロである層が、ウェーハ表面から25μm以上、100μm未満の深さ領域に形成され、かつ、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が、ウェーハ表面から100μmの深さ領域に形成されるように、熱処理されていることを特徴とする。
また、第2の観点による本発明は、チョクラルスキー法により、直胴部にGrown−in欠陥が存在しないように育成されたシリコン単結晶インゴットからスライスしたシリコンウェーハであって、シリコンウェーハを鏡面加工した後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理される、半導体デバイスの製造プロセスに用いられるシリコンウェーハにおいて、90°光散乱法による光散乱欠陥の密度が、2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されていることを特徴とする。
第1の観点による発明では、90°光散乱法による光散乱欠陥がゼロである層がウェーハ表面(デバイス活性層側)から25μm以上100μm未満の深さ領域に形成されているので、シリコンウェーハの鏡面加工プロセス後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の熱処理を施してもSlip転位が発生することがない。
しかも、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が、ウェーハ表面から100μmの深さ領域に形成されているので、重金属汚染に対するゲッタリング効果を奏する。
第2の観点による発明では、90°光散乱法による光散乱欠陥の密度が、2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されているので、シリコンウェーハの鏡面加工プロセス後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の熱処理を施してもSlip転位が発生することがない。
(1)第1の観点による発明
シリコン単結晶インゴットからスライスしたウェーハを、90°光散乱法による光散乱欠陥がゼロである層が、ウェーハ表面から25μm以上、100μm未満の深さ領域に形成され、かつ、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が、ウェーハ表面から100μmの深さ領域に形成されるように熱処理すると、この熱処理ウェーハを半導体デバイスの製造プロセスにて、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理しても、Slip転位が発生することがなく、かつゲッタリング効果を奏することを、比較例及び参考例とともに確認した。
なお、半導体デバイスの製造プロセスにて行われる熱処理と、シリコンウェーハの製造プロセスにて行われる熱処理とを区別するために、以下の説明では、半導体デバイスの製造プロセスにて行われる熱処理を特に急速昇降温熱処理と称することとする。
《実施例1》
直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が10.8〜11.9×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間2時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを実施例1のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性は、三井金属社製のMO−441を用いた90°光散乱法で評価した。この90°光散乱法による光散乱欠陥(光散乱体)の測定は、出力100mWの波長1.06μm(近赤外)の光をシリコンウェーハの表面側から入射して、ウェーハの劈開面から検出される90°散乱光を検出することにより行った。90°散乱光は、フィルターを入れて減衰させた。
測定領域はウェーハ表面から260μmの深さまでの領域とし、ウェーハ径方向に2mmを一視野としてウェーハ半径方向に10点測定した。撮影された画像より、光散乱欠陥がウェーハ表面から始めて検出される深さを計測してゆき、光散乱欠陥が検出されない深さを求めた。また、深さ100μmにおける光散乱欠陥の密度も測定した。
この結果、表1に示すように、実施例1のウェーハについては、光散乱欠陥がゼロの領域はウェーハ表面から51μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は1.3×10/cmであった。
次に、この実施例1のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
また、上記実施例1のシリコンウェーハの表面に対し1×1013atoms/cmのNi汚染を行い、窒素雰囲気の炉内で900℃×30分の熱処理を行ったのち、ライトエッチングを2分行い、ウェーハ表面に生じたエッチングピット(エッチングピット密度)を計測した。このエッチングピットはゲッタリング効果が充分でない場合にウェーハ表面で生じるNiシリサイドである。この結果を図1に「□」印で示す。
《実施例2》
直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間2時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを実施例2のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から25μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は2.7×10/cmであった。
次に、この実施例2のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
また、実施例1と同様、上記実施例2のシリコンウェーハの表面に対し1×1013atoms/cmのNi汚染を行い、窒素雰囲気の炉内で900℃×30分の熱処理を行ったのち、ライトエッチングを2分行い、ウェーハ表面に生じたエッチングピット(エッチングピット密度)を計測した。この結果を図1に「◇」印で示す。
《実施例7》
直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間2時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを実施例7のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から25μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は2.7×10/cmであった。
次に、この実施例7のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理(フラッシュランプアニール)を、最高温度1200℃、昇温速度250000℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《比較例1》
実施例1及び2の比較例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間1時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを比較例1のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から19μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は1.3×10/cmであった。
次に、この比較例1のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例2》
実施例1及び2の比較例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間0.5時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを比較例2のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から9μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は5.7×10/cmであった。
次に、この比較例2のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例3》
実施例1及び2の比較例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間1時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを比較例3のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から16μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は2.2×10/cmであった。
次に、この比較例3のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例4》
実施例1及び2の比較例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が9.6〜10.3×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間2時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを比較例4のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から91μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は2.7×10/cmであった。
次に、この比較例4のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生は観察されなかった。
また、実施例1と同様、上記比較例4のシリコンウェーハの表面に対し1×1013atoms/cmのNi汚染を行い、窒素雰囲気の炉内で900℃×30分の熱処理を行ったのち、ライトエッチングを2分行い、ウェーハ表面に生じたエッチングピット(エッチングピット密度)を計測した。この結果を図1に「○」印で示す。
《参考例1》
実施例1,2及び比較例1〜4の参考例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間1時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを参考例1のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から17μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は1.9×10/cmであった。
次に、この参考例1のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生は観察されなかった。
《参考例2》
実施例1,2及び比較例1〜4の参考例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間3時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを参考例2のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したところ、表1に示すとおりパンチアウト転位の発生が観察された。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から30μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は4.5×10/cmであった。
次に、この参考例2のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生は観察されなかった。
《参考例3》
実施例1,2及び比較例1〜4の参考例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間1時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを参考例3のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から17μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は1.6×10/cmであった。
次に、この参考例1のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度230℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生は観察されなかった。
《参考例4》
実施例1,2及び比較例1〜4の参考例として、直径200mmのシリコン単結晶インゴットからスライスしたシリコンウェーハ(初期酸素濃度が12.1〜13.2×1017atoms/cc(Old-ASTM))に、非酸化性雰囲気中で、熱処理温度1200℃、熱処理時間1時間、熱処理過程中700℃〜1000℃の温度範囲の昇温速度7.5℃/分、1000℃〜1200℃の温度範囲の昇温速度1℃/分の条件で熱処理を施した。
この熱処理後のシリコンウェーハ(これを参考例4のシリコンウェーハと称する)を透過電子顕微鏡で観察し、酸素析出物(BMD)からパンチアウト転位が発生しているかどうかを確認したが、表1に示すとおりパンチアウト転位の発生は観察されなかった。
また、熱処理後のシリコンウェーハ表層付近の完全性を、実施例1と同様に三井金属社製のMO−441を用いた90°光散乱法で評価したところ、表1に示すように、光散乱欠陥がゼロの領域はウェーハ表面から19μmの領域であった。また、ウェーハ表面から100μm深さにおける光散乱欠陥密度は2.8×10/cmであった。
次に、この参考例4のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度250℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生は観察されなかった。
Figure 0005119677
《考 察》
比較例1及び参考例1〜4の結果から、デバイス製造工程で行われる急速昇降温熱処理の条件が、最高温度が1100℃以上で、しかも昇温速度が300℃/秒以上でないと、X線トポグラフィー観察によるSlip転位は発生しないことが確認された。
これを踏まえた実施例1,2,7及び比較例1〜4の結果から、90°光散乱法による光散乱欠陥がゼロである層がウェーハ表面から25μm以上100μm未満の深さ領域に形成されていれば、上記の最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で急速昇降温熱処理してもSlip転位は発生しないことが確認された。
また、実施例1,2,7及び比較例4の結果から、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が、ウェーハ表面から100μmの深さ領域に形成されていれば、この光散乱欠陥によって好適なゲッタリング効果が発揮されることが確認された。
(2)第2の観点による発明
チョクラルスキー法により、直胴部にGrown−in欠陥が存在しないように育成されたシリコン単結晶インゴットからスライスしたシリコンウェーハであって、90°光散乱法による光散乱欠陥の密度が、2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されていれば、このウェーハを半導体デバイスの製造プロセスにて、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理しても、Slip転位が発生することがないことを、比較例及び参考例とともに確認した。
なお、Grown−in欠陥とは、デバイスの製造プロセスで顕在化してその性能に大きく影響する微細欠陥であって、単結晶の育成時にその原因が形成されるものをいう。
本発明に係る「直胴部にGrown−in欠陥が存在しないように育成されたシリコン単結晶インゴット」は、たとえばチョクラルスキー法によるシリコン単結晶の育成方法であって、引き上げ中の凝固直後の結晶内温度分布(引き上げ方向の温度分布であって融点から1250℃までの温度範囲における分布)を結晶中心部(Gc)よりも結晶周辺部(Ge)の方が小さくなるようにし(Gc>Ge)、ある特定範囲の速度で引き上げる育成方法により得ることができる。
なお、Grown−in欠陥のない単結晶を得るための特定範囲の引き上げ速度は、単結晶の口径および温度分布Gc>Geを満足するホットゾーンの構造により異なるが、単結晶径及び引き上げ装置が同じであれば同じ速度範囲なので、始めに引き上げ速度を連続して変化させた単結晶を育成し、それにより速度範囲を調査して選定すればよい。
《実施例3》
図2に模式的に示した断面構造の装置を用いて、シリコン単結晶6の育成実験を実施した。同図において、熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。
この育成装置は、融液から引き上げる単結晶が融点から1250℃までの温度範囲において、結晶内の温度分布がGc<Geを満足するように設定している。
るつぼ1内に高純度シリコンの多結晶を装入し、装置内を減圧雰囲気とし、ヒータ2により加熱してシリコンを溶融させ、融液3とした。シードチャック5に取り付けた種結晶を融液3に浸漬し、るつぼ1および引き上げ軸4を回転させつつ引き上げを行い、結晶無転位化のためのシード絞りをおこなった後、ショルダー部を形成させ、肩変えして直胴部を形成した。
同図に示すホットゾーン構造を有する育成装置を用いて、直胴部の目標直径Dcを200mmとし、育成中単結晶内部の軸方向温度勾配を融点から1370℃までの範囲で、中心部は3.0〜3.2℃/mm、周辺部は2.3〜2.5℃/mmとし、引き上げ速度を0.6mm/min→0.3mm/min→0.6mm/minと変化させて単結晶を育成した。なお、酸素濃度は11.4〜12.6×1017atoms/cc(Old−ASTM)である。
得られた単結晶をスライスし、格子間シリコン優勢無欠陥領域として育成された部位から切り出されたウェーハを実施例3のウェーハとした。なお、単結晶から切り出されたウェーハが格子間シリコン優勢無欠陥領域か空孔優勢無欠陥領域かの判断は、乾燥酸素雰囲気下でウェーハを800℃×4時間及び1000℃×16時間の熱処理を実施し、ウェーハを劈開したのちライトエッチングを2μm実施して酸素析出物の密度を測定し、5×10/cm以下の酸素析出物密度が観察された領域を格子間シリコン優勢無欠陥領域とし、5×10/cmを超える酸素析出物密度が観察された領域を空孔優勢無欠陥領域とした。ウェーハの半径方向の酸素析出物(BMD)の密度分布を図3に「○」の印で示すが、実施例3のウェーハは半径方向全面にわたり酸素析出物密度が約1×10/cmの格子間シリコン優勢無欠陥ウェーハであることが確認された。
また、実施例3のウェーハの深さ方向の無欠陥性を三井金属社製のMO−441を用いた90°光散乱法で評価した。この90°光散乱法による光散乱欠陥(光散乱体)の測定は、出力1Wの波長1.06μm(近赤外)の光をシリコンウェーハの表面側から入射して、ウェーハの劈開面から検出される90°散乱光を検出することにより行った。90°散乱光は、フィルターを入れて減衰させた。
この測定方法では、ウェーハ表面から50μmの領域は入射光が劈開表面で散乱する影響で光散乱欠陥を測定することは困難であるため、ウェーハ表面から50μm〜310μmの深さ領域とし、ウェーハ径方向に5mmを一視野としてウェーハ半径方向に20点測定した。この測定結果を図4に「○」印で示すが、実施例3のウェーハは半径方向全面にわたり50〜310μmの深さ領域における光散乱欠陥密度が約2×10/cm以下の無欠陥ウェーハであることが確認された。
次に、この実施例3のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《実施例4》
実施例3と同様のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《実施例5》
実施例3にて得られた単結晶をスライスし、空孔優勢無欠陥領域と格子間シリコン優勢無欠陥領域が混在する部位から切り出されたウェーハを実施例5のウェーハとした。
空孔優勢無欠陥領域と格子間シリコン優勢無欠陥領域の混在比の判断は、乾燥酸素雰囲気下でウェーハを800℃×4時間及び1000℃×16時間の熱処理を実施し、ウェーハを劈開したのちライトエッチングを2μm実施して酸素析出物の密度を測定し、5×10/cm以下の酸素析出物密度が観察された領域を格子間シリコン優勢無欠陥領域とし、5×10/cmを超える酸素析出物密度が観察された領域を空孔優勢無欠陥領域とした。ウェーハの半径方向の酸素析出物(BMD)の密度分布を図3に「◇」の印で示すが、実施例5のウェーハはウェーハ中心から30mmまでが空孔優勢無欠陥領域で、それより外側が、酸素析出物密度が約1×10/cmの格子間シリコン優勢無欠陥領域のウェーハであることが確認された。
また、実施例3と同様に、実施例5のウェーハの深さ方向の無欠陥性を三井金属社製のMO−441を用いた90°光散乱法で評価した。この測定結果を図4に「◇」印で示すが、実施例5のウェーハは半径方向全面にわたり50〜310μmの深さ領域における光散乱欠陥密度が約2×10/cm以下の無欠陥ウェーハであることが確認された。
次に、この実施例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《実施例6》
実施例5と同様のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《実施例8》
実施例3と実施例5と同様のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理(フラッシュランプアニール)を、最高温度1200℃、昇温速度250000℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《比較例5》
実施例3及び5の比較例として、実施例3にて得られた単結晶をスライスし、空孔優勢無欠陥領域として育成された部位から切り出されたウェーハを比較例5のウェーハとした。
空孔優勢無欠陥領域か格子間シリコン優勢無欠陥領域かの判断は、乾燥酸素雰囲気下でウェーハを800℃×4時間及び1000℃×16時間の熱処理を実施し、ウェーハを劈開したのちライトエッチングを2μm実施して酸素析出物の密度を測定し、5×10/cm以下の酸素析出物密度が観察された領域を格子間シリコン優勢無欠陥領域とし、5×10/cmを超える酸素析出物密度が観察された領域を空孔優勢無欠陥領域とした。ウェーハの半径方向の酸素析出物(BMD)の密度分布を図3に「◆」の印で示すが、比較例5のウェーハは半径方向全面にわたり酸素析出物密度が約1×10/cmの空孔優勢無欠陥領域のウェーハであることが確認された。
また、実施例3と同様に、比較例5のウェーハの深さ方向の無欠陥性を三井金属社製のMO−441を用いた90°光散乱法で評価した。この測定結果を図4に「◆」印で示すが、比較例5のウェーハは半径方向全面にわたり50〜310μmの深さ領域における光散乱欠陥密度が約4×10/cm以上のウェーハであることが確認された。
次に、この比較例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例6》
実施例4及び6の比較例として、比較例5と同様のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例7》
実施例3及び5の比較例として、実施例3にて得られた単結晶をスライスし、空孔優勢無欠陥領域と格子間シリコン優勢無欠陥領域が混在する部位から切り出されたウェーハを実施例7のウェーハとした。
空孔優勢無欠陥領域と格子間シリコン優勢無欠陥領域の混在比の判断は、乾燥酸素雰囲気下でウェーハを800℃×4時間及び1000℃×16時間の熱処理を実施し、ウェーハを劈開したのちライトエッチングを2μm実施して酸素析出物の密度を測定し、5×10/cm以下の酸素析出物密度が観察された領域を格子間シリコン優勢無欠陥領域とし、5×10/cmを超える酸素析出物密度が観察された領域を空孔優勢無欠陥領域とした。ウェーハの半径方向の酸素析出物(BMD)の密度分布を図3に「△」の印で示すが、実施例7のウェーハはウェーハ中心から60mmまでが空孔優勢無欠陥領域で、それより外側が、酸素析出物密度が約1×10/cmの格子間シリコン優勢無欠陥領域のウェーハであることが確認された。
また、実施例3と同様に、実施例7のウェーハの深さ方向の無欠陥性を三井金属社製のMO−441を用いた90°光散乱法で評価した。この測定結果を図4に「△」印で示すが、実施例5のウェーハはウェーハ中心から35mmまでの領域で2×10/cm以上の光散乱欠陥密度が観察された。
次に、この実施例7のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《比較例8》
実施例4及び6の比較例として、比較例7と同様のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1150℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したところ、Slip転位の発生が観察された。
《参考例5》
実施例3〜6及び比較例5〜8の参考例として、実施例3のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《参考例6》
実施例3〜6及び比較例5〜8の参考例として、実施例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《参考例7》
実施例3〜6及び比較例5〜8の参考例として、実施例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度250℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《参考例8》
実施例3〜6及び比較例5〜8の参考例として、比較例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《参考例9》
実施例3〜6及び比較例5〜8の参考例として、比較例5のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1100℃、昇温速度250℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
《参考例10》
実施例3〜6及び比較例5〜8の参考例として、比較例7のシリコンウェーハに、デバイス製造工程で行われる急速昇降温熱処理を、最高温度1075℃、昇温速度300℃/秒の条件で3回繰り返して実施した。その後にX線トポグラフィー観察により、ウェーハ表面に向かい運動したSlip転位の有無を観察したが、Slip転位の発生は観察されなかった。
Figure 0005119677
《考 察》
比較例5〜8及び参考例5〜10の結果から、デバイス製造工程で行われる急速昇降温熱処理の条件が、最高温度が1100℃以上で、しかも昇温速度が300℃/秒以上でないと、X線トポグラフィー観察によるSlip転位は発生しないことが確認された。
これを踏まえた実施例3〜6,8及び比較例5〜8の結果から、90°光散乱法による光散乱欠陥の密度が、2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されていれば、上記の最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で急速昇降温熱処理してもSlip転位は発生しないことが確認された。
本発明によるゲッタリング効果の確認結果を示すグラフである。 実施例に用いたシリコン単結晶の育成装置の構成例を示す模式図である。 実施例3,5及び比較例5,7の酸素析出物の密度分布を示すグラフである。 実施例3,5及び比較例5,7の光散乱欠陥の密度分布を示すグラフである。
符号の説明
1…るつぼ
1a…るつぼ保持容器
1b…るつぼ支持軸
2…ヒータ
3…シリコン溶融液
4…引き上げ軸
5…シードチャック
6…単結晶
7…熱遮蔽体

Claims (4)

  1. シリコンウェーハを鏡面加工した後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理される、半導体デバイスの製造プロセスに用いられるシリコンウェーハであって、
    シリコン単結晶インゴットからスライスしたのち、
    90°光散乱法による光散乱欠陥がゼロである層が、ウェーハ表面から25μm以上、100μm未満の深さ領域に形成され、かつ
    ウェーハ表面から100μmの深さ領域に、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が形成されるように、
    熱処理されていることを特徴とするシリコンウェーハ。
  2. シリコンウェーハを鏡面加工した後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理される、半導体デバイスの製造プロセスに用いられるシリコンウェーハの製造方法であって、
    シリコン単結晶インゴットからスライスしたのち、
    90°光散乱法による光散乱欠陥がゼロである層が、ウェーハ表面から25μm以上、100μm未満の深さ領域に形成され、かつ
    ウェーハ表面から100μmの深さ領域に、90°光散乱法による光散乱欠陥の密度が1×10/cm以上存在する層が形成されるように、
    熱処理することを特徴とするシリコンウェーハの製造方法。
  3. チョクラルスキー法により、直胴部にGrown−in欠陥が存在しないように育成されたシリコン単結晶インゴットからスライスしたシリコンウェーハであって、シリコンウェーハを鏡面加工した後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理される、半導体デバイスの製造プロセスに用いられるシリコンウェーハにおいて、
    90°光散乱法による光散乱欠陥の密度が、2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されていることを特徴とするシリコンウェーハ。
  4. シリコンウェーハを鏡面加工した後に、最高温度が1100℃以上、昇温速度が300℃/秒以上の条件で熱処理される、半導体デバイスの製造プロセスに用いられるシリコンウェーハの製造方法において、
    チョクラルスキー法により、直胴部にGrown−in欠陥が存在しないように育成されたシリコン単結晶インゴットからスライスする工程を有し、
    このスライスしたシリコンウェーハの、90°光散乱法による光散乱欠陥の密度が2×10/cm以下である層が、ウェーハ表面より50μm以上の深さ領域に形成されていることを特徴とするシリコンウェーハの製造方法。
JP2007036630A 2007-02-16 2007-02-16 シリコンウェーハ及びその製造方法 Active JP5119677B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2007036630A JP5119677B2 (ja) 2007-02-16 2007-02-16 シリコンウェーハ及びその製造方法
TW097104347A TWI382469B (zh) 2007-02-16 2008-02-04 矽晶圓及其製造方法
US12/025,261 US7936051B2 (en) 2007-02-16 2008-02-04 Silicon wafer and its manufacturing method
EP13152492.8A EP2587527B1 (en) 2007-02-16 2008-02-07 Silicon wafer and its manufacturing method
DE08002273T DE08002273T1 (de) 2007-02-16 2008-02-07 Siliciumwafer und dessen herstellungsverfahren
EP08002273.4A EP1959486B1 (en) 2007-02-16 2008-02-07 Method of manufacturing a silicon wafer
KR1020080013377A KR100959624B1 (ko) 2007-02-16 2008-02-14 실리콘 웨이퍼 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007036630A JP5119677B2 (ja) 2007-02-16 2007-02-16 シリコンウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008205024A JP2008205024A (ja) 2008-09-04
JP5119677B2 true JP5119677B2 (ja) 2013-01-16

Family

ID=39267861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007036630A Active JP5119677B2 (ja) 2007-02-16 2007-02-16 シリコンウェーハ及びその製造方法

Country Status (6)

Country Link
US (1) US7936051B2 (ja)
EP (2) EP1959486B1 (ja)
JP (1) JP5119677B2 (ja)
KR (1) KR100959624B1 (ja)
DE (1) DE08002273T1 (ja)
TW (1) TWI382469B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Sumco Soiウェーハ及びその製造方法
JP2009295696A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコンウェーハ
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Sumco シリコンウェーハの製造方法
DE112011100479B4 (de) 2010-02-08 2019-11-28 Sumco Corporation Verfahren zur Herstellung eines Siliziumwafers
JP7279682B2 (ja) * 2020-04-17 2023-05-23 信越半導体株式会社 シリコンウェーハの評価方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03155136A (ja) * 1989-11-14 1991-07-03 Fujitsu Ltd ゲッタリング方法
JP3022045B2 (ja) * 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法及びシリコンウエハ
JP2973960B2 (ja) * 1997-01-29 1999-11-08 日本電気株式会社 半導体装置の製造方法
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
JP3687456B2 (ja) * 2000-01-05 2005-08-24 三菱住友シリコン株式会社 シリコンウェーハにig効果を付与する熱処理方法及びこの方法によりig効果が付与されたigウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US20020179006A1 (en) 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2003059932A (ja) 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4566478B2 (ja) 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
JP2004259779A (ja) * 2003-02-24 2004-09-16 Shin Etsu Handotai Co Ltd ウェーハの評価方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP4857517B2 (ja) * 2003-11-26 2012-01-18 信越半導体株式会社 アニールウエーハ及びアニールウエーハの製造方法
DE102004041378B4 (de) * 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
JP4866020B2 (ja) * 2005-05-02 2012-02-01 大日本スクリーン製造株式会社 熱処理装置
JP4525511B2 (ja) 2005-07-26 2010-08-18 パナソニック電工株式会社 ブースタ及びテレビ放送受信システム
JP4784192B2 (ja) * 2005-07-28 2011-10-05 信越半導体株式会社 シリコンウエーハの評価方法
JP2007305968A (ja) * 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP2008166517A (ja) * 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法

Also Published As

Publication number Publication date
JP2008205024A (ja) 2008-09-04
EP2587527A1 (en) 2013-05-01
KR20080076792A (ko) 2008-08-20
EP2587527B1 (en) 2016-11-09
US7936051B2 (en) 2011-05-03
KR100959624B1 (ko) 2010-05-27
DE08002273T1 (de) 2009-02-12
TW200847285A (en) 2008-12-01
EP1959486A2 (en) 2008-08-20
TWI382469B (zh) 2013-01-11
US20080197457A1 (en) 2008-08-21
EP1959486B1 (en) 2014-07-16
EP1959486A3 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP5561918B2 (ja) シリコンウェーハの製造方法
JP3624827B2 (ja) シリコン単結晶の製造方法
JP5358560B2 (ja) シリコンウエハ及びその製造方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP5119677B2 (ja) シリコンウェーハ及びその製造方法
JP5885305B2 (ja) シリコンウェーハ及びその製造方法
JP2011029429A (ja) シリコンウェーハの熱処理方法
JP2002145697A (ja) 単結晶シリコンウェーハ、インゴット及びその製造方法
JP2011171377A (ja) シリコンウェーハの製造方法
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2010040588A (ja) シリコンウェーハ
JP5613994B2 (ja) シリコンウェーハおよびその製造方法
JP2010212333A (ja) シリコンウェーハの熱処理方法
JP3903655B2 (ja) シリコンウェーハのig処理法
JP5504667B2 (ja) シリコンウェーハおよびその製造方法
CN106048732A (zh) 硅晶片的制造方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP2011171414A (ja) シリコンウェーハの熱処理方法
JP2001284362A (ja) シリコンウェーハの製造方法
JP6333182B2 (ja) シリコンウェーハ及びその製造方法
JP2010228925A (ja) シリコンウェーハおよびその製造方法
JP5660237B2 (ja) シリコンウェーハの製造方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2001044207A (ja) Ig処理法及びこの処理法で作られたigウェーハ並びにこれに用いるシリコン単結晶インゴット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5119677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250