JP5613994B2 - シリコンウェーハおよびその製造方法 - Google Patents
シリコンウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP5613994B2 JP5613994B2 JP2009098262A JP2009098262A JP5613994B2 JP 5613994 B2 JP5613994 B2 JP 5613994B2 JP 2009098262 A JP2009098262 A JP 2009098262A JP 2009098262 A JP2009098262 A JP 2009098262A JP 5613994 B2 JP5613994 B2 JP 5613994B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon
- heat treatment
- range
- sec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
しかし、酸素濃度の増大、ボロン濃度の増大は、同時に、上記酸素析出形成を促進する効果がある。したがって、酸素析出形成によるウェーハ変形・反りの発生を抑制しつつ、同時に、プロセス起因のSlip発生を抑制させることは困難であった。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を初期酸素濃度Oiが、12.0×1017〜18×1017atoms/cm3 (Old−ASTM)、Void欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、
1000℃、16時間の熱処理をおこなった場合におけるウェーハ内部での酸素析出物密度を、半導体デバイスの製造プロセスでのフォトリソ工程において析出物から発生したスリップ転位によって生じるウェーハの変形による最大ずれ量を許容基準値である10nmを超えない1×104個/cm2以下とすることを特徴とする。
本発明は、前記引き上げ工程において、初期酸素濃度Oiが、13.8×1017〜18×1017atoms/cm3 (Old−ASTM)となるように設定されることができる。
本発明のシリコンウェーハの製造方法は、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件により、熱処理時にウェーハで発生する内部応力が20MPaを超えるような条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を初期酸素濃度Oiが、12.0×1017〜18×1017atoms/cm3 (Old−ASTM、窒素が1×1013〜5×1014atoms/cm3 ドープされVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、
窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、
1000℃、16時間の熱処理をおこなった場合におけるウェーハ内部での酸素析出物密度を、半導体デバイスの製造プロセスでのフォトリソ工程において析出物から発生したスリップ転位によって生じるウェーハの変形による最大ずれ量を許容基準値である10nmを超えない1×104個/cm2以下とすることを特徴とする。
本発明は、前記析出溶解熱処理工程において、処理雰囲気として窒素を含まない非酸化性ガスと1%以上の酸素ガスの混合雰囲気とすることができる。
本発明は、前記ウェーハの表面には、平坦面である表面側主面と、周縁部に形成された表面側面取り部とが設けられ、前記ウェーハの裏面には、平坦面である裏面側主面と、周縁部に形成された裏面側面取り部とが設けられ、
前記表面側面取り部の周縁端からウェーハ半径方向内方に向けた方向の幅A1が、前記裏面側面取り部の周縁端からウェーハ半径方向内方に向けた方向の幅A2よりも狭められるとともに、
前記表面側面取り部の幅A1が50μmから200μmの範囲とされ、前記裏面側面取り部の幅A2が200μmから300μmの範囲とされることができる。
本発明は、前記表面側面取り部は、前記表面側主面に対して傾斜する第一傾斜面を有し、前記裏面側面取り部は、前記裏面側主面に対して傾斜する第二傾斜面を有し、
前記第一傾斜面の傾斜角度θ1は10°から50°の範囲とされ、前記第二傾斜面の傾斜角度θ2は10°から30°の範囲とされ、更にθ1≦θ2とされていることができる。
本発明は、前記第一傾斜面と前記周縁端との間には、これらを接続する第一曲面が表面最外周に設けられ、前記第二傾斜面Wと前記周縁端との間には、これらを接続する第二曲面が裏面最外周部に設けられ、
前記第一曲面の曲率半径R1の範囲は80μmから250μmの範囲とされ、前記第二曲面の曲率半径R2の範囲は100μmから300μmの範囲とされることができる。
本発明のシリコンウェーハの製造方法は、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上シリコンの融点以下で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することができる。
本発明において、最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を窒素が1×1013〜5×1014atoms/cm3 ドープされVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することができる。
本発明は、前記析出溶解熱処理工程において、処理雰囲気として窒素を含まない非酸化性ガスと1%以上の酸素ガスの混合雰囲気とすることができる。
また、本発明のシリコンウェーハの製造方法は、前記引き上げ工程において、初期酸素濃度Oiが、12.0×1017〜18×1017atoms/cm3 (Old−ASTM)となるように設定されることがある。
また、本発明のシリコンウェーハにおいては、上記のいずれか記載のシリコンウェーハの製造方法により製造されたことができる。
本発明のシリコンウェーハは、1000℃、16時間の熱処理後に、酸素析出密度が1×104個/cm2以下とされてなることができる。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部をVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、早い引き上げ速度で引き上げられてVoid欠陥を有するV領域からなり、極めてBMDのできやすいいわゆるアニールウェーハであっても、析出溶解熱処理工程によって、変形原因となる酸素析出核を溶解することにより、従来のRTA処理に比べて条件が厳しく、シリコンウェーハで生じる最大応力が20MPaを超えるようなデバイス製造プロセス急速昇降温熱処理に供した場合でも、変形が防止できるとともに、同時に、ウェーハ強度低下の原因となるボート傷・搬送傷から発生するスリップ伸展をも防止可能なシリコンウェーハを提供可能とすることができる。
FLA、LSAにおいては、haloの不純物濃度分布特性維持、接合リークの低減、ゲート・リークの抑制、ソース・ドレインの寄生抵抗の低減、ゲートの空乏化も抑制を実現可能な処理条件が選択される。
この結果、オーバーレイエラー(Overlay Error )すなわち、デバイス製造における急速昇降温工程前後でおこなわれるフォトリソ工程でパターンの重ね合わせがずれてしまうという事態が生じる。
本発明においてVoid欠陥を有するとは、少なくとも、Grown−in欠陥フリーではなく、COP欠陥などの結晶育成に伴って生る可能性のある欠陥を有しているV領域を有すること、つまり、COP発生領域を有することを意味し、このV領域を有していれば、OSF領域、Pv領域、Pi領域を有していてもよいことを意味する。
このV/Gの値が高い値から低い値と変化するのに対応して、上述したV領域、OSF領域、Pv領域、Pi領域、I領域の順となる。
このV/Gの値は、引き上げ炉上部におけるホットゾーンの構造等、各実機によって異なるが、COP密度、OSF密度、BMD密度、LSTD密度又はFPD、ライトエッチング欠陥密度などを測定することによって、判別可能である。
また、本発明において、「LPD密度」とは、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製)を用いて検出される0.09μmサイズ以上の欠陥の密度である。
本発明において、V領域からなるように引き上げるためには、例えば、V/Gが、0.22以上とすることができる。
本発明におけるDZ処理を施すウェーハとしては、レーザ光散乱式パーティクルカウンター(SP1(surfscan SP1):KLA−Tencor社製))で測定した際に、0.09μm以上のサイズのLPD数が上記の範囲のウェーハが採用される。つまり、このようなCOPを含むウェーハとは、窒素ドープして引き上げたインゴットからスライスされ、上記のようなウェーハ面内密度(ウェーハ全面での個数/ウェーハ面積)を有するCOPが存在するものであり、全面Void欠陥を含むウェーハとOSF−ringも一部含むウェーハとをその対象とする。
本発明では、窒素ドープウェーハではOSF−ring領域がVoid領域に拡大する傾向が見られるが、OSF領域やPv領域等を含んでいてもよい。
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を窒素が1×1013〜5×1014atoms/cm3 ドープされVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、BMDの形成されやすい窒素を含むウェーハであっても、析出溶解熱処理工程において、窒素を含まない状態に比べて高い温度条件とすることで、ウェーハ変形発生防止とスリップ発生防止とを同時に可能とすることができる。
図1は、本実施形態におけるシリコンウェーハおよびその製造方法を示すフローチャートである。
この製造条件設定工程S0は、ウェーハ準備工程S1における操業条件としては、引き上げ時に制御するパラメーターとなる引き上げ速度Vと固液界面からの温度国倍Gとの比、V/Gの値、シリコンウェーハ(基板)の酸素濃度Oi、ドーパント濃度などが設定される。
そして、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ種結晶Tを引き上げることにより、シリコン単結晶6を形成できるようになっている。
半径方向の幅Wは例えば50mm、逆円錐台面である内面の垂直方向に対する傾きθは例えば21°、熱遮蔽体7の下端の融液面からの高さH1は例えば60mmとする。
また、磁場供給装置9から供給される磁場は、水平磁場やカスプ磁場など採用することができ、例えば水平磁場の強度としては、2000〜4000G(0.2T〜0.4T)、より好ましくは2500〜3500G(0.25T〜0.35T)とされ、磁場中心高さが融液液面に対して−150〜+100mm、より好ましくは−75〜+50mmの範囲内になるように設定される。
次に、CZ炉内を不活性ガス等の所定の雰囲気とするとともにその圧力を調整する。
次いで、磁場供給装置9から例えば3000G(0.3T)の水平磁場を磁場中心高さが融液液面に対して−75〜+50mmとなるように供給印加するとともに、ヒータ2によりシリコンの多結晶を加熱してシリコン融液3とする。
次に、シードチャック5に取り付けた種結晶Tをシリコン融液3に浸漬し、ルツボ1および引き上げ軸4を回転させつつ結晶引き上げを行う。
この場合の引き上げ条件としては、単結晶の成長速度をV(mm/分)とし、単結晶成長時の融点から1350℃の温度勾配G(℃/mm)としたときの比V/G(mm2/分・℃)を0.22〜0.15程度に制御し、VをVoid欠陥が存在するV領域としてシリコン単結晶が引き上げ可能な速度である0.65〜0.42〜0.33mm/分に制御する、といった条件を例示できる。
同時に、図8に示すような支持されているウェーハWのエッジ部分でスリップ転位が発生することを防止して、ウェーハの強度が低下することも防止できる。
また、第一傾斜面W11と周縁端Wtとの間には、これらを接続する第一曲面W13が表面最外周Wutに設けられている。また、第二傾斜面W12と周縁端Wtとの間には、これらを接続する第二曲面W14が裏面最外周部Wrtに設けられている。第一曲面W13の曲率半径R1の範囲は80μmから250μmの範囲が好ましく、第二曲面W14の曲率半径R2の範囲は100μmから300μmの範囲が好ましい。
このシリコンウェーハに、析出溶解熱処理工程S3の条件を表にRTA条件として示すように設定してRTA処理をおこなった後、DZ処理として、縦型バッチ炉において1000℃、16時間のアニール処理をおこなった。
・デバイス製造工程における処理模擬
1step; 850℃ 30分
2step; 1000℃ 30分
3step; 1000℃ 60分
4step; 850℃ 30分
(いずれも昇降温速度は5℃/min)
ここで、BMD密度の測定は、上記デバイスシミュレーション後に1000℃/16hrの顕在化熱処理後のライトエッチング2μm後に実施した。
・縦型炉熱応力試験条件
700℃から1150℃までの昇温レートを8℃/minとして1150℃に60min保持し、1.5℃/minの降温レートで700℃まで冷却した。
○;スリップ長0.5〜2mm
△;スリップ長2〜5mm
×;スリップ長5〜10mm
Claims (8)
- 最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件により、熱処理時にウェーハで発生する内部応力が20MPaを超えるような条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を初期酸素濃度Oiが、12.0×1017〜18×1017atoms/cm3 (Old−ASTM)、Void欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、窒素を含まない非酸化性ガス雰囲気として、処理温度950℃〜1200℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、
1000℃、16時間の熱処理をおこなった場合におけるウェーハ内部での酸素析出物密度を、半導体デバイスの製造プロセスでのフォトリソ工程において析出物から発生したスリップ転位によって生じるウェーハの変形による最大ずれ量を許容基準値である10nmを超えない1×104個/cm2以下とすることを特徴とするシリコンウェーハの製造方法。 - 前記引き上げ工程において、初期酸素濃度Oiが、13.8×1017〜18×1017atoms/cm3 (Old−ASTM)となるように設定されることを特徴とする請求項1記載のシリコンウェーハの製造方法。
- 最高温度が1050℃以上シリコンの融点以下で昇降温レートが150℃/sec以上の条件により、熱処理時にウェーハで発生する内部応力が20MPaを超えるような条件とされる熱処理工程を有する半導体デバイスの製造プロセスに供されるシリコンウェーハの製造方法であって、
シリコン単結晶をチョクラルスキー法によりシリコン単結晶直胴部を初期酸素濃度Oiが、12.0×1017〜18×1017atoms/cm3 (Old−ASTM、窒素が1×1013〜5×1014atoms/cm3 ドープされVoid欠陥が存在する領域として育成する引き上げ工程と、スライスされたウェーハにH2 やArとされる非酸化性雰囲気による1100℃以上で30min以上の高温アニール処理を施しデバイス形成領域であるウェーハ表層のVoid欠陥を消滅するDZ処理工程と、該DZ処理工程前において、
窒素を含まない非酸化性ガス雰囲気として、処理温度1225℃〜1350℃の範囲、保持時間5sec〜1minの範囲、降温速度10℃/sec〜0.1℃/secの範囲とされる析出溶解熱処理工程とを有することにより、
1000℃、16時間の熱処理をおこなった場合におけるウェーハ内部での酸素析出物密度を、半導体デバイスの製造プロセスでのフォトリソ工程において析出物から発生したスリップ転位によって生じるウェーハの変形による最大ずれ量を許容基準値である10nmを超えない1×104個/cm2以下とすることを特徴とするシリコンウェーハの製造方法。 - 前記析出溶解熱処理工程において、処理雰囲気として窒素を含まない非酸化性ガスと1%以上の酸素ガスの混合雰囲気とすることを特徴とする請求項1から3のいずれか記載のシリコンウェーハの製造方法。
- 前記ウェーハの表面には、平坦面である表面側主面と、周縁部に形成された表面側面取り部とが設けられ、前記ウェーハの裏面には、平坦面である裏面側主面と、周縁部に形成された裏面側面取り部とが設けられ、
前記表面側面取り部の周縁端からウェーハ半径方向内方に向けた方向の幅A1が、前記裏面側面取り部の周縁端からウェーハ半径方向内方に向けた方向の幅A2よりも狭められるとともに、
前記表面側面取り部の幅A1が50μmから200μmの範囲とされ、前記裏面側面取り部の幅A2が200μmから300μmの範囲とされることを特徴とする請求項1から4のいずれか記載のシリコンウェーハの製造方法。 - 前記表面側面取り部は、前記表面側主面に対して傾斜する第一傾斜面を有し、前記裏面側面取り部は、前記裏面側主面に対して傾斜する第二傾斜面を有し、
前記第一傾斜面の傾斜角度θ1は10°から50°の範囲とされ、前記第二傾斜面の傾斜角度θ2は10°から30°の範囲とされ、更にθ1≦θ2とされていることを特徴とする請求項5記載のシリコンウェーハの製造方法。 - 前記第一傾斜面と前記周縁端との間には、これらを接続する第一曲面が表面最外周に設けられ、前記第二傾斜面Wと前記周縁端との間には、これらを接続する第二曲面が裏面最外周部に設けられ、
前記第一曲面の曲率半径R1の範囲は80μmから250μmの範囲とされ、前記第二曲面の曲率半径R2の範囲は100μmから300μmの範囲とされることを特徴とする請求項6記載のシリコンウェーハの製造方法。 - 請求項1から7のいずれか記載のシリコンウェーハの製造方法により製造されたことを特徴とするシリコンウェーハ。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098262A JP5613994B2 (ja) | 2009-04-14 | 2009-04-14 | シリコンウェーハおよびその製造方法 |
KR1020117025002A KR101389058B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
PCT/JP2010/002117 WO2010109873A1 (ja) | 2009-03-25 | 2010-03-25 | シリコンウェーハおよびその製造方法 |
KR1020147011599A KR101507360B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
KR1020137013027A KR101422713B1 (ko) | 2009-03-25 | 2010-03-25 | 실리콘 웨이퍼 및 그 제조방법 |
US13/258,962 US8890291B2 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and manufacturing method thereof |
EP10755675.5A EP2412849B1 (en) | 2009-03-25 | 2010-03-25 | Silicon wafer and method for manufacturing same |
EP14151040.4A EP2722423B1 (en) | 2009-03-25 | 2010-03-25 | Method of manufacturing a silicon wafer |
US14/518,594 US9243345B2 (en) | 2009-03-25 | 2014-10-20 | Silicon wafer and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098262A JP5613994B2 (ja) | 2009-04-14 | 2009-04-14 | シリコンウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251471A JP2010251471A (ja) | 2010-11-04 |
JP5613994B2 true JP5613994B2 (ja) | 2014-10-29 |
Family
ID=43313500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009098262A Active JP5613994B2 (ja) | 2009-03-25 | 2009-04-14 | シリコンウェーハおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5613994B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6260100B2 (ja) * | 2013-04-03 | 2018-01-17 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
JP6044660B2 (ja) * | 2015-02-19 | 2016-12-14 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
JP7282019B2 (ja) * | 2019-12-05 | 2023-05-26 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ及びその熱処理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3711199B2 (ja) * | 1998-07-07 | 2005-10-26 | 信越半導体株式会社 | シリコン基板の熱処理方法 |
JP2004221435A (ja) * | 2003-01-16 | 2004-08-05 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの製造方法及び半導体ウエーハ |
JP2008066357A (ja) * | 2006-09-05 | 2008-03-21 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法 |
JP4760822B2 (ja) * | 2007-12-14 | 2011-08-31 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
-
2009
- 2009-04-14 JP JP2009098262A patent/JP5613994B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010251471A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9243345B2 (en) | Silicon wafer and manufacturing method thereof | |
KR100573473B1 (ko) | 실리콘 웨이퍼 및 그 제조방법 | |
JP5537802B2 (ja) | シリコンウエハの製造方法 | |
US10297463B2 (en) | Method for manufacturing silicon wafer | |
JPWO2008136500A1 (ja) | シリコンウエハ及びその製造方法 | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP5504664B2 (ja) | シリコンエピタキシャルウェーハおよびその製造方法 | |
JP2010267846A (ja) | シリコンウェーハおよびその製造方法 | |
JP5542383B2 (ja) | シリコンウェーハの熱処理方法 | |
JP5613994B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2002145697A (ja) | 単結晶シリコンウェーハ、インゴット及びその製造方法 | |
TWI382469B (zh) | 矽晶圓及其製造方法 | |
JP5504667B2 (ja) | シリコンウェーハおよびその製造方法 | |
JP2010040588A (ja) | シリコンウェーハ | |
JP2011029578A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
JP2010228925A (ja) | シリコンウェーハおよびその製造方法 | |
JP5660237B2 (ja) | シリコンウェーハの製造方法 | |
JP5583053B2 (ja) | シリコンウェーハの熱処理方法 | |
JP5811218B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR101658892B1 (ko) | 웨이퍼의 열처리 방법 및 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼 및 열처리 장치 | |
CN109576796A (zh) | 硅外延晶片的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5613994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |