JP6260100B2 - エピタキシャルシリコンウェーハの製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6260100B2
JP6260100B2 JP2013077411A JP2013077411A JP6260100B2 JP 6260100 B2 JP6260100 B2 JP 6260100B2 JP 2013077411 A JP2013077411 A JP 2013077411A JP 2013077411 A JP2013077411 A JP 2013077411A JP 6260100 B2 JP6260100 B2 JP 6260100B2
Authority
JP
Japan
Prior art keywords
epitaxial
silicon wafer
single crystal
wafer
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013077411A
Other languages
English (en)
Other versions
JP2014201468A (ja
Inventor
小野 敏昭
敏昭 小野
梅野 繁
繁 梅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013077411A priority Critical patent/JP6260100B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to PCT/JP2013/006021 priority patent/WO2014162373A1/ja
Priority to CN201380074767.2A priority patent/CN105026624B/zh
Priority to SG11201506429SA priority patent/SG11201506429SA/en
Priority to KR1020157020736A priority patent/KR101632936B1/ko
Priority to US14/781,709 priority patent/US9412622B2/en
Priority to TW102140484A priority patent/TWI552202B/zh
Publication of JP2014201468A publication Critical patent/JP2014201468A/ja
Application granted granted Critical
Publication of JP6260100B2 publication Critical patent/JP6260100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00Gettering within semiconductor bodies
    • H10P36/20Intrinsic gettering, i.e. thermally inducing defects by using oxygen present in the silicon body
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50Physical imperfections
    • H10D62/53Physical imperfections the imperfections being within the semiconductor body 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法に関し、さらに詳しくは、低温デバイスプロセスに適したエピタキシャルシリコンウェーハの製造方法に関する。
半導体デバイスの製造工程において、Fe(鉄)、Ni(ニッケル)等の重金属の汚染に起因した特性劣化を回避するために、ゲッタリングの技術が用いられている。ゲッタリングは、半導体基板中のゲッタリングサイトに、重金属の原子を取り込み、デバイス活性領域となる半導体基板表面近傍の重金属濃度を低く抑える技術である。ゲッタリングサイトとしては、半導体基板中に含まれる酸素析出核が成長したBMD(Bulk Micro Defect)が利用される。BMDは、半導体デバイスの製造プロセス(デバイスプロセス)において、半導体基板が加熱されるプロセス(熱プロセス)で成長する。
しかし、近年、半導体デバイスのパターンの微細化が進んでおり、そのようなパターンの微細化に伴って、半導体デバイスを製造する際の熱プロセスが低温化している。たとえば、1000℃以下の熱プロセスが採用されることがある。このような低温の熱プロセスにおいては、析出核の成長は望めず、その半導体基板のゲッタリング能力は低くなる。
この問題を解消するために、窒素や炭素をドープした半導体基板が用いられることがある。半導体基板に窒素や炭素をドープすることにより、低温の熱プロセスでも、析出核が成長しやすくなる。このような半導体基板は、窒素や炭素を添加したシリコン融液から育成されたシリコン単結晶から切り出して得ることができる。
半導体基板の表面にエピタキシャル層を形成する場合は、エピタキシャル層の形成プロセスが高温であるため、窒素や炭素をドープしていない場合には、半導体基板中の酸素析出核が消失し、デバイスプロセスでは、BMDが形成されない。これに対して、半導体基板に、窒素や炭素をドープしている場合は、エピタキシャル層の形成プロセス、およびデバイスプロセスで、BMDが成長する。
しかし、この方法では、シリコン単結晶引き上げ時の偏析により、シリコン単結晶の上部と下部との間で、窒素や炭素の濃度が大幅に異なり、これに伴って、酸素析出物の密度も大幅に異なるようになる。このため、1本のシリコン単結晶のうち、適切な密度やサイズのBMDが得られる部分が、極めて少なくなる。
デバイスプロセスにおいて、ゲッタリングサイトとなり得る酸素析出物(BMD)を安定して成長させるための他の方法として、窒素や炭素をドープする代わりに、高酸素濃度の半導体基板(ウェーハ)を用意し、エピタキシャル層の形成前にプレアニールして、この半導体基板に酸素析出物を形成する方法が提案されている。
たとえば、下記特許文献1には、18×1017〜21×1017atoms/cm3の酸素濃度を有するシリコン単結晶から、ウェーハを切り出し、このウェーハに対して、750〜850℃の温度で20分以上50分以下の熱処理(プレアニール)を行い、このウェーハに対してエピタキシャル成長を行う、エピタキシャルウェーハの製造方法が開示されている。この方法によってウェーハに形成される酸素析出核は、エピタキシャル層の形成時に消失しない。このウェーハにおいて、たとえば、エピタキシャル層直下の約10μmの厚さの領域に、高密度の酸素析出核が形成されデバイスプロセスで成長する。
しかし、このような方法では、プレアニールの工程が必須とされるので、その分、製造コストが増大する。
ところで、エピタキシャル層は、ダイオードやトランジスタ等が形成されるデバイス活性領域として利用されるので、この領域に転位が生じると、デバイスの電気的特性の劣化(たとえば、リーク不良)が生ずることがあり、この場合、デバイスの歩留まりが悪化する。下記特許文献1に記載されているようにエピタキシャル層の直下に高密度の酸素析出物が存在する場合、その酸素析出物に起因して転位が生じると、デバイス活性領域となるエピタキシャル層に容易に達してエピタキシャル欠陥となり、デバイスの電気的特性を劣化させる。また、大きなサイズのBMDが成長すると、ウェーハの強度が低下する。
上述のエピタキシャル欠陥の問題を回避する方法として、下記特許文献2および3には、ウェーハを高温で溶体化処理して、酸素析出核を消失させて、デバイスプロセスでのBMDの形成を抑制する技術が開示されている。
しかし、下記特許文献2および3の方法は、ゲッタリング能力を失わせても、BMD量を低減して、エピタキシャル欠陥が導入されないようにしようとするものである。したがって、重金属汚染が生じうるデバイスプロセスでは、これらの方法により製造されたウェーハは使用できない。
特開2011−054821号公報 特開2010−228931号公報 特開2010−228924号公報
そこで、本発明の目的は、半導体デバイスの製造プロセスにおける熱プロセスが低温熱プロセスであっても、十分なゲッタリング能力が得られるとともに、エピタキシャル欠陥が生じないエピタキシャルシリコンウェーハの製造方法を提供することである。
本発明は、下記(1)(4)のエピタキシャルシリコンウェーハの製造方法を要旨とする。
(1)直径が300mm以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハの製造方法であって、
前記エピタキシャルシリコンウェーハの格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、
前記エピタキシャルシリコンウェーハの窒素濃度が、1×1013atoms/cm3以下であり、
前記エピタキシャルシリコンウェーハの炭素濃度が、1×1016atoms/cm3以下であり、
前記エピタキシャルウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に、1×104/cm2以下であり、
当該エピタキシャルシリコンウェーハの製造方法は、
チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を325分以上450分以下とする工程と、
前記シリコン単結晶から、直径が300mm以上で全面がCOP領域からなるシリコンウェーハを切り出す工程と、
前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
当該エピタキシャルシリコンウェーハの製造方法は、前記エピタキシャル層を形成する工程が完了するまでに、前記エピタキシャル層を形成する工程での加熱を除いて、前記シリコンウェーハを750℃以上の温度に加熱する工程を含まないことを特徴とするエピタキシャルシリコンウェーハの製造方法
(2)前記エピタキシャルシリコンウェーハが、1000℃以下で熱処理し、その後、最高到達温度が1200℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しないことを特徴とする上記(1)に記載のエピタキシャルシリコンウェーハの製造方法
(3)前記シリコン単結晶を育成する工程により育成されたシリコン単結晶が、当該シリコン単結晶の外周部にOSF−ring領域を含み、
当該エピタキシャルシリコンウェーハの製造方法が、前記シリコン単結晶外周部のOSF−ring領域を除去する工程をさらに含み、
前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する工程を含むことを特徴とする上記(1)または(2)に記載のエピタキシャルシリコンウェーハの製造方法。
(4)前記エピタキシャル層を形成する工程は、酸素析出核を1000℃〜1175℃の温度で溶体化させるように、当該シリコンウェーハを加熱する工程を含むことを特徴とする上記(1)〜(3)に記載のエピタキシャルシリコンウェーハの製造方法。
製造方法により製造されたエピタキシャルシリコンウェーハは、1000℃以下のデバイス熱プロセスで使用すると、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズの酸素析出物は成長しないが、十分なゲッタリング能力が得られる数(密度)の微小な酸素析出物が形成される。
上述のように、本発明のエピタキシャルシリコンウェーハの製造方法、直径が300mm以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハの製造方法であって、前記エピタキシャルシリコンウェーハの格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、前記エピタキシャルシリコンウェーハの窒素濃度が、1×1013atoms/cm3以下であり、前記エピタキシャルシリコンウェーハの炭素濃度が、1×1016atoms/cm3以下であり、前記エピタキシャルウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に、1×104/cm2以下であり、当該エピタキシャルシリコンウェーハの製造方法は、チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を325分以上450分以下とする工程と、前記シリコン単結晶から、直径が300mm以上で全面がCOP領域からなるシリコンウェーハを切り出す工程と、前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、当該エピタキシャルシリコンウェーハの製造方法は、前記エピタキシャル層を形成する工程が完了するまでに、前記エピタキシャル層を形成する工程での加熱を除いて、前記シリコンウェーハを750℃以上の温度に加熱する工程を含まないことを特徴とする。
このエピタキシャルシリコンウェーハでは、1000℃×16時間の熱処理後のバルク部のBMD密度が1×104/cm2以下であり、このシリコンウェーハには、実質的に酸素析出核は存在していない。したがって、デバイスプロセスにおいても、デバイスプロセス初期からBMDが成長することはない。このシリコンウェーハを用いて、1000℃以下のデバイス熱プロセスを実施すると、格子間酸素に起因する酸素析出核による核形成が生じる。しかし、この酸素析出核は、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズには成長しない。
また、ゲッタリング能力は、酸素析出物のサイズが小さくても、酸素析出物の密度が高ければ、確保することができる。酸素析出物は、格子間酸素から、加熱(たとえば、600〜800℃)により、酸素の過飽和度に応じて形成される。このエピタキシャルシリコンウェーハは、1.5×1018〜2.2×1018atoms/cm3(old ASTM)格子間酸素濃度を有する。この濃度範囲の格子間酸素からは、1000℃以下の熱プロセスでも、ゲッタリングに十分な密度の酸素析出物が形成される。後述のように、エピタキシャルシリコンウェーハが、この範囲より低い格子間酸素濃度を有する場合、十分なゲッタリング能力が得られない。一方、この範囲を超える濃度の酸素のすべてを、エピタキシャル層を形成するプロセスで溶体化することはできず、この場合、デバイスプロセス初期からBMDが成長して、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼす可能性がある。
このようなサイズおよび密度の酸素析出物が得られるのは、主として、本発明において、シリコン単結晶から切り出した(エピタキシャル層を形成する前の)ウェーハの全面がCOP(Crystal Originated Particle)領域(Void欠陥領域)のみであり、かつ、育成時のシリコン単結晶各部の800℃から600℃まで降温させる所要時間が325分以上450分以下であることによる。
育成直後(as grown)のシリコン単結晶の外周部には、OSF−ring領域が存在する。OSF−ring領域は、OSF(Oxidation Induced Stacking Fault)と称される欠陥を有する領域であって、結晶の中心軸(引き上げ軸)に垂直な断面において、中心の周りにリング状に存在する領域である。OSF−ring領域には、結晶育成時に形成された大きなサイズの酸素析出核が存在する。ウェーハがOSF−ring領域を含むと、この領域にある酸素析出核は、エピタキシャル層形成時に高温にされても、消失せず、デバイスプロセスで、サイズの大きな析出物となる。
このシリコン単結晶から切り出したウェーハは、全面がCOP領域であり、OSF−ring領域を含まないので、この領域の酸素析出核を起源とした酸素析出物によってエピタキシャル欠陥が生じることはない。
また、ウェーハのCOP領域においても、そのウェーハが、「育成時のシリコン単結晶各部の800℃から600℃まで降温させる所要時間が450分以下である」との要件を満たさないシリコン単結晶から切り出されたものであれば、エピタキシャル層の形成時に消失しない酸素析出核が形成される。このような酸素析出核は、デバイスプロセスにおいてさらに成長し、エピタキシャル欠陥の発生や、ウェーハの強度の低下の原因となる。
シリコンウェーハ中には、主として、シリコン単結晶を製造する際に雰囲気から取り込まれる窒素および炭素が存在する。そのような(意図しては添加していない)窒素および炭素のウェーハ中の濃度は、通常、検出限界以下であり、具体的には、それぞれ、1×1013atoms/cm3以下、および1×1016atoms/cm3以下である。このような濃度の窒素および炭素は、酸素析出核の形成に対して影響を及ぼさない。したがって、このエピタキシャルシリコンウェーハをデバイスプロセスで使用した場合、シリコンウェーハ内の窒素および炭素に起因する析出物によりエピタキシャル欠陥が生じることはない。
前記シリコン単結晶を育成する工程により育成されたシリコン単結晶は、当該シリコン単結晶の外周部にOSF−ring領域を含んでもよい。この場合、当該エピタキシャルシリコンウェーハの製造方法は、前記シリコン単結晶外周部のOSF−ring領域を除去する工程をさらに含んでもよく、この場合、前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する工程を含んでもよい。
前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う。
前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する。
シリコン単結晶の中心軸から少なくとも半径150mm内の領域をCOP領域のみにしてシリコン単結晶の育成するために、たとえば、引き上げ速度Vと引き上げ軸方向の結晶内温度勾配の平均値Gとの比V/Gを適当な大きさに調整する公知の方法を利用することができる。
このようなエピタキシャルシリコンウェーハの製造方法によれば、窒素および炭素は、意図してシリコン単結晶にドープする必要はない。このため、シリコン単結晶を育成する工程において、シリコン融液を炭素や窒素が添加されたものとする必要はないので、窒素および炭素の偏析による上述の問題が生ずることはなく、シリコン単結晶の全体にわたって、酸素析出物の密度を均一にすることができる。
OSF−ring領域の除去は、たとえば、シリコン単結晶を円筒研削することにより行うことができる。
エピタキシャル層を形成する工程において、エピタキシャル層を、厚さが1μm以上になるように成長させることが好ましい。シリコン単結晶から切り出されたシリコンウェーハは、全面がCOP領域である。COP領域には、ポリッシュ後においても、通常、表面に微小な凹所が形成されているが、エピタキシャル層の厚さが1μm以上あれば、エピタキシャル層の表面には、このような凹所を反映した段差は生じにくい。
この製造方法において、前記エピタキシャル層を形成する工程は、酸素析出核を1000℃〜1175℃の温度で溶体化させるように、当該シリコンウェーハを加熱することが好ましい。
この場合、シリコン単結晶から切り出したウェーハに、酸素析出核が含まれていたとしても、このような酸素析出核を、エピタキシャル層を形成する工程での加熱により、溶体化させて、減少(消失)させることができる。このためには、エピタキシャル層は、1000℃〜1175℃の温度で形成することが好ましい。溶体化した酸素は、上述のように、デバイスプロセスでシリコンウェーハが加熱されると、微小な酸素析出核を再形成する。
このような方法によれば、上記特許文献1の方法で必要とされるプレアニール、すなわち、エピタキシャル層を形成する際の加熱とは別工程の加熱を必要としないので、コストを低減できる。
(実施例1)
表1に示すエピタキシャルシリコンウェーハのサンプルを作製した。これらのサンプルは、いずれも、チョクラルスキー法により育成されたシリコン単結晶から切り出したウェーハに後述の処理をして得たものである。
Figure 0006260100
表1において、「800〜600℃滞在時間」は、「シリコン単結晶の育成時に、当該シリコン単結晶の各部を800℃から600℃まで降温させる所要時間」を意味する。この所要(滞在)時間は、シリコン単結晶育成時に、シリコン単結晶の周囲に配置され保温効果を有するカーボン製で円筒状の熱遮蔽体(カーボンパーツ)の大きさおよび形状を変更することにより、変更した。
ウェーハを切り出す前に、円筒研削により、シリコン単結晶の外周部を除去した。切り出したウェーハの直径は、いずれも約300mmとした。
表1において、格子間酸素濃度、および炭素濃度は、ウェーハについて、FTIRにより分析して得た値である。サンプル1〜10の炭素濃度について「<1.0」との記載は、当該サンプルの炭素濃度が、検出下限(1.0×1016atoms/cm3)を下回っていることを示す。窒素濃度は、サンプル7〜10に関しては、シリコン単結晶を育成する際のシリコン融液にドープした窒素量から偏析計算に求めた値を示す。サンプル1〜6、11および12に関しては、窒素を意図してドープすることはしておらず、これらのサンプルの窒素濃度は、検出下限である1×1013atoms/cm3を下回っていると考えられる。
各ウェーハについて、OSF−ring領域が含まれているか否かを、以下の方法により調べた。すなわち、ウェーハを、ドライ(乾燥)O2雰囲気中で、1100℃で16時間熱処理した後、ライト(Wright)エッチにより、ウェーハ表面の厚さ2μmの部分を除去した後、OSF欠陥の密度を測定した。その結果、いずれのウェーハについても、OSF欠陥の密度は、1×102/cm2未満であった。この結果は、これらのウェーハが、いずれも、OSF−ring領域を含まず、ウェーハの全面がCOP領域であることを示す。
その後、これらのウェーハ上に、1100℃で、厚さが3μmのエピタキシャル層を形成して、エピタキシャルシリコンウェーハを得た。
このエピタキシャルシリコンウェーハに対して、デバイスプロセスにおける低温熱プロセスを模擬して、以下の4回の昇降温(第1〜第4ステップ)による熱処理をした。昇降温速度は、いずれも、5℃/分とした。
第1ステップ:650℃で100分保持
第2ステップ:900℃で20分保持
第3ステップ:825℃で30分保持
第4ステップ:725℃で100分保持
得られたエピタキシャルシリコンウェーハ(以下、「サンプル」という。)に対して、熱応力負荷試験、およびゲッタリング能力の評価を行った。サンプル2〜4、9および10が、本発明例であり、サンプル1、5〜8、11および12が、本発明の要件を満たさない比較例である。
熱応力負荷試験として、サンプルに対して、フラッシュランプアニール熱処理炉を用いて、最高到達温度が1200℃のミリ秒アニールを5回連続で実施した。その後、サンプル表面に対してライトエッチングを行い、サンプル表面の転位エッチピットの有無を目視にて確認した。表1の「熱応力負荷試験」の欄において、転位エッチピットが見られた(熱応力負荷試験の結果が良好ではなかった)ものを「×」で示し、転位エッチピットが見られなかった(熱応力負荷試験の結果が良好であった)ものを「○」で示す。転位エッチピットが見られたサンプルには、ウェーハに大きな反りが生じた。
ゲッタリング能力を評価するために、サンプルの裏面を、Niで1×1012/cm2の密度になるように故意に汚染させ、このサンプルに対して、900℃で10分、拡散のための熱処理(drive−in熱処理)をした。その後、このサンプル表面の厚さ2μmの部分を、ライトエッチにより除去した後、表面の微小な浅い凹所であるシャローピット(shallow pit)の有無を確認した。
Niは、ゲッタリングサイト(酸素析出物)に取り込まれなかった場合は、シリコンと化合として、Niシリサイドを形成する。Niシリサイドは、ライトエッチにより溶解して、サンプル表面にシャローピットを形成するので、シャローピットが形成されたサンプルは、Niに対するゲッタリング能力が低かったと判断することができる。表1の「ゲッタリング能力」の欄において、シャローピットが確認された(ゲッタリング能力が低かった)ものを「×」で示し、シャローピットが確認されなかった(ゲッタリング能力が高かった)ものを「○」で示す。
サンプル1〜4について、エピタキシャル層形成後に他の処理を行っていない(As−Epi)状態のものを1000℃×16時間加熱した後でも、BMDは検出されなかった(検出下限は、1×104/cm2である)。エピタキシャル層形成後に他の処理を行っていない状態で酸素析出核が存在していれば、1000℃×16時間の加熱により酸素析出核は成長すると考えられるので、サンプル1〜4には、酸素析出核は実質的に存在していなかったものと考えられる。これは、エピタキシャル層形成時の加熱により、シリコン単結晶育成時に形成された酸素析出核が溶体化したためであると考えられる。
サンプル1〜4は、熱応力負荷試験の結果が良好であった。これらのサンプルを、TEM(透過型電子顕微鏡)で観察したところ、サイズが100nm以下の板状の酸素析出物が確認された。酸素析出物が、このように微小であることにより、転位の発生を生じなかったものと考えられる。また、このような微小な酸素析出物は、ウェーハの強度を劣化させることはない。
一方、ゲッタリング能力は、サンプル2〜3では高かったが、サンプル1では低かった。これは、格子間酸素濃度が、サンプル1では、サンプル2〜4に比して少なかった(1.5×1018atoms/cm3未満)ことにより、Niのゲッターとして十分な密度の酸素析出物が形成されなかったことによるものと考えられる。サンプル2〜4は、Niのゲッタリングに十分な濃度の酸素析出物を形成するという点で、これらのサンプルは、最適な酸素過飽和度を有するといえる。
サンプル5および6は、「シリコン単結晶の育成時に、当該シリコン単結晶の各部を800℃から600℃まで降温させる所要時間」が、他のサンプルより長く、450分を越える。サンプル5および6は、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。
これらのサンプルについて、エピタキシャル層形成後に他の処理を行っていない状態のものを1000℃×16時間加熱すると、BMDは、2.5×105/cm2の密度で検出された。600〜800℃の温度域では、酸素析出核の形成および成長が促進されるので、これらのサンプルでは、結晶育成時に形成された酸素析出核が、エピタキシャル層形成時に、溶体化せずに、成長したために、1000℃×16時間加熱で、酸素析出核がさらに成長したものと考えられる。
サンプル7および8は、窒素を1×1013atoms/cm3より多くドープしたものである。格子間酸素濃度は、サンプル7では1.5×1018atoms/cm3未満であるのに対して、サンプル8では1.5×1018atoms/cm3以上である。
サンプル7では、熱応力負荷試験の結果は良好であったが、ゲッタリング能力は低かった。サンプル8では、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。これは、サンプル7に比して、サンプル8で、格子間酸素濃度が高いことにより、酸素析出物のサイズが大きくなったことによると考えられる。
サンプル9および10は、窒素を、1×1013atoms/cm3より低い濃度でドープしたものであり、熱応力負荷試験の結果は良好であり、ゲッタリング能力は高かった。このレベルの窒素濃度であれば、酸素析出物のサイズ増大効果は顕著ではなく、スリップ転位は発生していないものと考えられる。
サンプル11および12は、炭素を、1×1016atoms/cm3より高い濃度でドープしたものであり、ゲッタリング能力は高かったが、熱応力負荷試験の結果は良好ではなかった。これらのサンプルについて、エピタキシャル層形成後に他の処理を行っていない状態のものを1000℃×16時間加熱しても、BMDは検出されなかった。したがって、エピタキシャル層形成時に、酸素析出核は溶体化していると考えられる。
しかし、炭素のドープにより、低温熱プロセスにおいて、非常に安定なBMD核が極短時間で形成される。熱応力負荷試験時には、ウェーハの表面に近いほど高い圧縮応力が生じる。サンプル11および12で熱応力負荷試験の結果が良好ではなかったのは、低温熱プロセスで形成された非常に安定な酸素析出核が成長したもののうち、ウェーハの表面近くに存在するものに起因してスリップ転位が生じたためであると考えられる。
(実施例2)
表2に、OSF−ring領域を含まないサンプルと、OSF−ring領域を含むサンプルとについて、熱応力負荷試験の結果を示す。OSF−ring領域を含まないサンプルとして、表2に示す通り、実施例1で説明したサンプル3を採用した。
Figure 0006260100
サンプル14〜16は、ウェーハに、OSF−ring領域が含まれており、この点において、本発明の要件を満たしていない。この点を除き、サンプル14〜16の作製方法は、実施例1の場合と同様である。OSF−ring領域を含むか否かの確認は、実施例1の場合と同様とした。サンプル14〜16には、ウェーハの外周から10〜30mmの領域に、OSF−ring領域が存在していた。これらのサンプルに対して、実施例1の場合と同様の熱応力負荷試験を行った。
サンプル14〜16は、「育成時のシリコン単結晶各部の800℃から600℃まで降温させる所要時間」、格子間酸素濃度、窒素濃度、および炭素濃度に関しては、本発明の要件を満たす。
サンプル3は、上述(実施例1)のように、OSF−ring領域を含まず、熱応力負荷試験の結果は良好であった。これに対して、サンプル14〜16では、熱応力負荷試験により、OSF−ring領域に、酸素析出物起因のスリップ転位によるものと考えられる転位エッチピットが発生した。
実施例1の結果と対比すると、サンプル14〜16は、格子間酸素濃度(酸素過飽和度)については最適化されているといえる。しかし、そのようなサンプルでも、OSF−ring領域が存在すると、その領域で、スリップ転位が発生することがわかった。
産業上の利用分野
このエピタキシャルシリコンウェーハは、1000℃以下のデバイス熱プロセスで用いると、エピタキシャル欠陥の発生やウェーハの強度に影響を及ぼすサイズの酸素析出物は成長しないが、十分なゲッタリング能力が得られる密度の酸素析出物が形成される。したがって、このエピタキシャルシリコンウェーハは、低温デバイスプロセスで用いるのに適している。

Claims (4)

  1. 径が300mm以上で、表面にエピタキシャル層が形成されたエピタキシャルシリコンウェーハの製造方法であって、
    前記エピタキシャルシリコンウェーハの格子間酸素濃度が、1.5×1018〜2.2×1018atoms/cm3(old ASTM)であり、
    前記エピタキシャルシリコンウェーハの窒素濃度が、1×1013atoms/cm3以下であり、
    前記エピタキシャルシリコンウェーハの炭素濃度が、1×1016atoms/cm3以下であり、
    前記エピタキシャルウェーハのバルク部のBMD密度が、1000℃×16時間の熱処理後に、1×104/cm2以下であり、
    当該エピタキシャルシリコンウェーハの製造方法は、
    チョクラルスキー法により、シリコン単結晶を育成する工程であって、当該シリコン単結晶各部の800℃から600℃まで降温させる所要時間を325分以上450分以下とする工程と、
    前記シリコン単結晶から、直径が300mm以上で全面がCOP領域からなるシリコンウェーハを切り出す工程と、
    前記シリコンウェーハの表面にエピタキシャル層を形成する工程とを含み、
    前記シリコン単結晶を育成する工程は、当該シリコン単結晶の中心軸から少なくとも半径150mm内の領域がCOP領域のみになるようにして、シリコン単結晶の育成を行う工程を含み、
    当該エピタキシャルシリコンウェーハの製造方法は、前記エピタキシャル層を形成する工程が完了するまでに、前記エピタキシャル層を形成する工程での加熱を除いて、前記シリコンウェーハを750℃以上の温度に加熱する工程を含まないことを特徴とするエピタキシャルシリコンウェーハの製造方法
  2. 前記エピタキシャルシリコンウェーハが、1000℃以下で熱処理し、その後、最高到達温度が1200℃のフラッシュランプアニールによる熱応力負荷試験を行った後、ライトエッチングを行っても転位エッチピットが発生しないことを特徴とする請求項1に記載のエピタキシャルシリコンウェーハの製造方法
  3. 前記シリコン単結晶を育成する工程により育成されたシリコン単結晶が、当該シリコン単結晶の外周部にOSF−ring領域を含み、
    当該エピタキシャルシリコンウェーハの製造方法が、前記シリコン単結晶外周部のOSF−ring領域を除去する工程をさらに含み、
    前記OSF−ringを除去する工程は、シリコン単結晶の径方向に関してCOP領域のみが残るように、OSF−ring領域を除去する工程を含むことを特徴とする請求項1または2に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 前記エピタキシャル層を形成する工程は、酸素析出核を1000℃〜1175℃の温度で溶体化させるように、当該シリコンウェーハを加熱する工程を含むことを特徴とする請求項1〜3に記載のエピタキシャルシリコンウェーハの製造方法。
JP2013077411A 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法 Active JP6260100B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013077411A JP6260100B2 (ja) 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法
CN201380074767.2A CN105026624B (zh) 2013-04-03 2013-10-09 外延硅片及其制造方法
SG11201506429SA SG11201506429SA (en) 2013-04-03 2013-10-09 Epitaxial silicon wafer and method for manufacturing same
KR1020157020736A KR101632936B1 (ko) 2013-04-03 2013-10-09 에피택셜 실리콘 웨이퍼 및 그의 제조 방법
PCT/JP2013/006021 WO2014162373A1 (ja) 2013-04-03 2013-10-09 エピタキシャルシリコンウェーハおよびその製造方法
US14/781,709 US9412622B2 (en) 2013-04-03 2013-10-09 Epitaxial silicon wafer and method for manufacturing same
TW102140484A TWI552202B (zh) 2013-04-03 2013-11-07 Epitaxial silicon wafers and their manufacturing methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013077411A JP6260100B2 (ja) 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014201468A JP2014201468A (ja) 2014-10-27
JP6260100B2 true JP6260100B2 (ja) 2018-01-17

Family

ID=51657708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013077411A Active JP6260100B2 (ja) 2013-04-03 2013-04-03 エピタキシャルシリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US9412622B2 (ja)
JP (1) JP6260100B2 (ja)
KR (1) KR101632936B1 (ja)
CN (1) CN105026624B (ja)
SG (1) SG11201506429SA (ja)
TW (1) TWI552202B (ja)
WO (1) WO2014162373A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6365887B2 (ja) * 2015-07-17 2018-08-01 信越半導体株式会社 シリコンウェーハのゲッタリング能力評価方法
JP6493105B2 (ja) * 2015-09-04 2019-04-03 株式会社Sumco エピタキシャルシリコンウェーハ
CN106917143A (zh) * 2015-12-25 2017-07-04 有研半导体材料有限公司 一种改善硅片内部氧沉淀及获得表面洁净区的方法
US10020203B1 (en) * 2017-01-06 2018-07-10 Sumco Corporation Epitaxial silicon wafer
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
JP6711320B2 (ja) 2017-06-26 2020-06-17 株式会社Sumco シリコンウェーハ
US11932535B2 (en) * 2018-03-28 2024-03-19 Sumitomo Precision Products Co., Ltd. MEMS device manufacturing method, MEMS device, and shutter apparatus using the same
FR3112239B1 (fr) * 2020-07-03 2022-06-24 Soitec Silicon On Insulator Substrat support pour structure soi et procede de fabrication associe
JP7658332B2 (ja) 2021-11-04 2025-04-08 株式会社Sumco シリコンウェーハおよびエピタキシャルシリコンウェーハ
TWI865954B (zh) * 2021-11-04 2024-12-11 日商Sumco股份有限公司 矽晶圓及磊晶矽晶圓
TWI854344B (zh) * 2021-11-04 2024-09-01 日商Sumco股份有限公司 矽晶圓及磊晶矽晶圓
CN114737251A (zh) * 2022-04-08 2022-07-12 中环领先半导体材料有限公司 获取硅单晶最佳拉速以制备高bmd密度12英寸外延片的方法
JP2024111986A (ja) * 2023-02-07 2024-08-20 株式会社Sumco シリコン単結晶の評価方法、および、エピタキシャルシリコンウェーハの製造方法
DE102024135625A1 (de) * 2023-12-04 2025-06-05 Sumco Corporation Epitaxie-siliciumwafer und verfahren zu dessen herstellung
CN120797198B (zh) * 2025-09-16 2025-12-23 金瑞泓微电子(嘉兴)有限公司 一种重掺硅单晶衬底制备硅外延片的方法及形成的外延片

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4196602B2 (ja) * 2002-07-12 2008-12-17 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
CN100397595C (zh) * 2003-02-14 2008-06-25 三菱住友硅晶株式会社 硅片的制造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶の育成方法
DE05806093T1 (de) * 2005-07-27 2008-08-21 Sumco Corp. Siliziumwafer und prozess zu seiner herstellung
JP4983161B2 (ja) 2005-10-24 2012-07-25 株式会社Sumco シリコン半導体基板およびその製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR101043011B1 (ko) * 2007-05-02 2011-06-21 실트로닉 아게 실리콘 웨이퍼 및 그 제조방법
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Sumco シリコン単結晶ウェーハ及びその製造方法
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Sumco シリコン基板の製造方法
JP5151628B2 (ja) * 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP5487565B2 (ja) * 2008-06-19 2014-05-07 株式会社Sumco エピタキシャルウェーハおよびその製造方法
JP5613994B2 (ja) * 2009-04-14 2014-10-29 株式会社Sumco シリコンウェーハおよびその製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP5504664B2 (ja) 2009-03-25 2014-05-28 株式会社Sumco シリコンエピタキシャルウェーハおよびその製造方法
JP5504667B2 (ja) 2009-03-25 2014-05-28 株式会社Sumco シリコンウェーハおよびその製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP5906006B2 (ja) * 2010-05-21 2016-04-20 株式会社Sumco シリコンウェーハの製造方法
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP6278591B2 (ja) * 2012-11-13 2018-02-14 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
SG11201506429SA (en) 2015-11-27
CN105026624A (zh) 2015-11-04
KR20150103209A (ko) 2015-09-09
TWI552202B (zh) 2016-10-01
KR101632936B1 (ko) 2016-07-01
US9412622B2 (en) 2016-08-09
TW201440121A (zh) 2014-10-16
CN105026624B (zh) 2017-08-15
JP2014201468A (ja) 2014-10-27
US20160042974A1 (en) 2016-02-11
WO2014162373A1 (ja) 2014-10-09

Similar Documents

Publication Publication Date Title
JP6260100B2 (ja) エピタキシャルシリコンウェーハの製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
TWI548785B (zh) 矽晶圓及其製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
CN107210223A (zh) 硅晶圆的制造方法
JP6493105B2 (ja) エピタキシャルシリコンウェーハ
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
US11761118B2 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
CN116072514A (zh) 硅晶片和外延硅晶片
JP2023070067A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2005050942A (ja) シリコンウェーハ及びその製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170530

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171127

R150 Certificate of patent or registration of utility model

Ref document number: 6260100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250