CN100397595C - 硅片的制造方法 - Google Patents

硅片的制造方法 Download PDF

Info

Publication number
CN100397595C
CN100397595C CNB2003801005267A CN200380100526A CN100397595C CN 100397595 C CN100397595 C CN 100397595C CN B2003801005267 A CNB2003801005267 A CN B2003801005267A CN 200380100526 A CN200380100526 A CN 200380100526A CN 100397595 C CN100397595 C CN 100397595C
Authority
CN
China
Prior art keywords
silicon chip
active layer
layer side
manufacture method
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003801005267A
Other languages
English (en)
Other versions
CN1692482A (zh
Inventor
梅野繁
宝来正隆
佐野正和
三木新一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Publication of CN1692482A publication Critical patent/CN1692482A/zh
Application granted granted Critical
Publication of CN100397595C publication Critical patent/CN100397595C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/916—Oxygen testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Element Separation (AREA)

Abstract

在氧化性气氛中对活性层侧硅片实施热处理形成埋入氧化膜。通过该埋入氧化膜贴合在支撑侧晶片上制造SOI晶片。上述氧化热处理在将温度记为T(℃)、将活性层侧硅片的晶格间氧浓度记为[Oi](原子/cm3)时，满足下式：[0i]≤2.123×1021exp(-1.035/k(T+273))。

Description

硅片的制造方法
技术领域
本发明涉及硅片的制造方法，详细讲，涉及降低COP的硅片的制造方法以及使用该硅片的SOI晶片的制造方法。
背景技术
一般地用切克劳斯基(チヨクラルスキ-)单晶生长法(CZ法)育成的硅单晶，在刚育成后(as-grown)的状态下也以1×105个/cm3-1×107个/cm3左右的密度存在0.1μm-0.3μm左右大小的缺陷。该缺陷是在硅单晶冷却过程中过剩的空位聚集而生成的微小的孔洞。当抛光从该硅单晶切片的硅片时，在硅片表面的微小孔洞露出，成为凹坑。该凹坑以及存在于表面附近的孔洞损害微细的器件的结构。这些缺陷被称为COP(Crystal Originated Particle)。
作为降低硅片内的COP的方法，例如知道按照日本特开平9-22993号公报中记载的那样，在氢等还原性气氛或氩等惰性气氛中对硅片实施热处理的方法。
或者，知道按照日本专利第3085184号公报中记载的那样，将外延晶片用作SOI晶片的活性层侧硅片的方法。
此外，知道按照日本特开平8-330316号公报中记载的那样，在硅单晶育成时，控制其育成速度V、与硅单晶的成长方向的单晶内的温度梯度G的比V/G，从而育成不含COP的硅单晶的方法。
在氢或氩等气氛中实施热处理的方法，能够清除存在于离硅片表面几μm以下深度的位置的COP。可是，该方法不能清除存在于离硅片表面几μm以上深度的位置的COP。
另外，将外延晶片用作活性层侧硅片的方法，由于外延晶片中不存在COP，因此可制造具有不含COP的活性层的SOI晶片，但由于外延晶片中含有外延晶片特有的堆叠缺陷和位错等缺陷，因此并不能够制造具有不含缺陷的活性层的SOI晶片。另外，外延晶片由于价格高，因此将它作为SOI晶片的活性层侧硅片使用时，SOI晶片的制造成本变高。
此外，通过控制V/G，能够长成存在不含COP区的硅单晶。可是，V/G向高的一方脱离允许范围时，出现OSF-ring区(通过热处理环状地发生Oxidation induced Stacking Fault的区域)或COP区，V/G向低的一方脱离允许范围时，出现位错团区。V/G的允许范围非常窄，稳定地制造不含COP、OSF-ring区及位错团的晶体不容易。
本发明的目的是，提供清除硅片内的COP的制造硅片的方法。特别是其目的在于，提供清除存在于比离硅片表面几μm还深的位置的COP的硅片的制造方法。
另外，本发明的目的是，在制造硅片中不存在COP的硅片的同时，提供使用该硅片作为活性层侧硅片来制造SOI晶片的SOI晶片的制造方法。
此外，本发明的目的是，提供不使用高价的外延晶片或不容易制造的无缺陷晶体，而且在以往的SOI制造工艺中不追加新的工艺，就能够降低活性层侧硅片内的COP的SOI晶片的制造方法。
发明内容
第1发明是一种硅片的制造方法，该方法是在氧化性气氛中热处理从硅单晶切片的硅片的制造硅片的方法，在该制造方法中，将在氧化性气氛中热处理的温度记为T(℃)，将硅片的晶格间氧浓度记为[Oi](原子/cm3)，温度T和晶格间氧浓度[Oi]的组合满足下式：
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值(ASTM F-121，1979年)，k是玻耳兹曼(ボルツマン)常数8.617×10-5(eV/K)。
在第1发明中，在氧化性气氛中热处理硅片。此时，温度T和晶格间氧浓度[Oi]满足上式。其结果硅片内的COP得以清除。
当在氩气氛或氢气氛中热处理硅片时，硅片表面附近的COP清除。可是，在深的位置的COP未清除。对此，如果在上述氧化性气氛中热处理，则将在硅片内的深的位置的COP清除。其原因是，通过氧化热处理，硅片表面产生的晶格间硅原子向硅片内部扩散，它们埋入作为孔洞的COP。
上述热处理的气氛不需要是100％的氧气气氛，部分含氧的气氛即可。
第2发明是有关第1发明的硅片的制造方法，是通过中子照射向上述硅单晶掺杂磷的硅片的制造方法。
有关第2发明的硅片的制造方法，首先不掺杂掺杂物就育成硅单晶棒。
通过对该育成的硅单晶棒照射中子，在硅单晶棒中掺杂磷。由此硅单晶的、特别是其成长轴方向的电阻率变得均匀。
第3发明是在有关第1发明或第2发明的硅片的制造方法中，在上述硅单晶中掺杂2×1013原子/cm3以上的氮的硅片的制造方法。
有关第3发明的硅片的制造方法，在硅单晶中掺杂2×1013原子/cm3以上的氮。由此，在育成之后的晶体中的COP尺寸缩小，COP经更短的热处理即清除。通过掺杂氮使得COP尺寸缩小认为是由于，在晶体育成时的冷却过程中抑制空位的聚集的缘故。
另外，利用氮的位错钉轧效果，可抑制由高温热处理导致的滑移位错发生。
另外，氮的掺杂量小于2×1013原子/cm3时，不能够达到上述效果。
氮的掺杂方法可以是已经知道的任何方法。例如通过将带氮化膜的硅片与硅多晶原料一起熔化而可掺杂。
第4发明是在有关第1至第3发明的任意一项发明的硅片的制造方法中，在上述硅单晶中掺杂5×1016原子/cm3以上的碳的硅片的制造方法。
有关第4发明的硅片的制造方法，在硅单晶中以5×1016原子/cm3以上的密度掺杂碳。由此，与掺杂上述氮的情况一样，硅片的机械强度提高，也可抑制在热处理中的滑移发生。
碳的掺杂方法没有特别限定，例如通过与硅多晶原料一起只熔化规定量的碳而能够掺杂。
第5发明是在有关第1-第4发明的任意一项发明的硅片的制造方法中，在上述氧化性气氛中热处理之后，镜面抛光硅片的硅片的制造方法。热处理前的硅片的表面状态也可以是未实施镜面抛光的状态(腐蚀的状态)。
当在氧化性气氛中热处理硅片时，在从硅片表面开始的深度为大致5μm以上的深度区域的COP清除。另一方面，在从硅片表面开始的深度小于大致5μm的浅区域，与在氧化性气氛中热处理前比较，残存1/10-1/100左右的COP。于是，在氧化性气氛中热处理后，镜面抛光硅片表面。由于在热处理之后进行抛光，因此不需要在热处理前进行镜面抛光。即，热处理之后的抛光，为了表面的平坦化和残留于表面附近的COP的去除这二个目的而实施。与在氢和氩等非氧化性气氛中热处理的晶片不同，如果在氧化性气氛中热处理满足本发明条件的晶格间氧浓度的晶片，则深的位置的COP清除，因此即使在热处理后抛光也不会露出COP而形成凹坑，因此不需要特别限定抛光量。
第6发明是通过将根据第5发明制造的硅片作为活性层侧晶片使用，来制造SOI晶片的SOI晶片的制造方法。
第7发明是一种SOI晶片的制造方法，通过在氧化性气氛中对活性层侧硅片实施氧化热处理而形成埋入氧化膜，之后通过其埋入氧化膜贴合在支撑侧晶片上制造贴合SOI晶片，在该制造SOI晶片的方法中，上述氧化热处理在将在氧化性气氛中氧化热处理活性层侧硅片的温度记为T(℃)，将活性层侧硅片的晶格间氧浓度记为[Oi](原子/cm3)时，上述热处理温度T和活性层侧硅片的晶格间氧浓度[Oi]的组合满足下式：[Oi]≤2.123×1021exp(-1.035/k(T+273))。
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值(ASTM F-121，1979年)，k是玻耳兹曼常数8.617×10-5(eV/K)。
有关第7发明的SOI晶片的制造方法，在其热处理温度和晶片的晶格间氧浓度的关系满足上式的条件下进行对活性层侧硅片实施的用于形成埋入氧化膜的热处理。其结果，在活性层侧硅片表面形成埋入氧化膜的同时，能够降低COP。通过将这样制作的活性层侧晶片贴合在支撑侧晶片上，能够得到降低了COP的贴合SOI晶片。此时，不在一般的贴合SOI晶片的制造工序中附加新的工序就能够制造具有降低了COP的SOI层的SOI晶片，这是本发明的特征。
第8发明是在有关第7发明的硅片的制造方法中，上述活性层侧硅片使用由通过中子照射来掺杂磷的硅单晶制作的晶片的、SOI晶片的制造方法。
使用从通过中子照射来掺杂磷的硅单晶切片的硅片作为活性层侧硅片，对其进行上述氧化热处理。而且，通过埋入氧化膜将活性层侧硅片与支撑侧晶片贴合。其结果，可制作具有降低了COP的SOI层的SOI晶片。此时，从同一单晶切片的活性层侧硅片的电阻率的偏差极小，可制作电阻率均匀化的SOI晶片。
第9发明是在有关第7或第8发明的硅片的制造方法中，使用掺杂了2×1013原子/cm3以上的氮的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
活性层侧硅片的机械强度比未掺杂氮的硅片提高，能够抑制在热处理中的滑移发生。此外，还能够缩小COP尺寸，在氧化性热处理中在更短的时间清除COP。
第10发明是在有关第7-第9发明的任意一项发明的SOI晶片的制造方法中，使用以5×1016原子/cm3以上的浓度掺杂了碳的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过掺杂碳，与非掺杂品比较，晶片的机械强度得到改善，抑制了滑移发生。
第11发明是一种SOI晶片的制造方法，该方法是通过绝缘膜在支撑侧晶片上贴合活性层侧硅片之后，在氧化性气氛中实施贴合强化热处理，来制造贴合SOI晶片的SOI晶片的制造方法，上述贴合强化热处理将在氧化性气氛中进行贴合强化热处理的温度记为T(℃)，将活性层侧硅片的晶格间氧浓度记为[Oi](原子/cm3)，温度T和晶格间氧浓度[Oi]的组合满足下式：[Oi]≤2.123×1021exp(-1.035/k(T+273))。
其中，晶格间氧浓度[Oi]是用FT-I R法测定的值(ASTM F-121，1979年)，k是玻耳兹曼常数8.617×10-5(eV/K)。
在有关第11发明的SOI晶片的制造方法中，贴合活性层侧硅片和支撑侧晶片之后，在满足上述温度、氧浓度条件的氧化性气氛中实施贴合强化热处理。由此，不在一般的贴合SOI晶片的制造工序中附加新的工序就能够制造降低了活性层(SOI层)的COP的SOI晶片。
第12发明是在有关第11发明的SOI晶片的制造方法中，使用通过中子照射而掺杂磷的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过中子照射的磷掺杂，该硅单晶棒在晶体成长轴方向其掺杂物浓度、电阻率也变得均匀。所以，由同一单晶棒制作的硅片显示均匀的电阻率。
第13发明是在有关第11或第12发明的SOI晶片的制造方法中，由掺杂了2×1013原子/cm3以上的氮的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过该氮掺杂，活性层侧硅片的机械强度增加，抑制了滑移发生，而且，COP经短时间即清除。
第14发明是在有关第11-第13发明的任意一项发明的SOI晶片的制造方法中，由掺杂了5×1016原子/cm3以上的碳的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过碳掺杂至规定的浓度，活性层侧硅片的机械强度提高，能够降低滑移发生。
第15发明是一种SOI晶片的制造方法，将在氧化性气氛中氧化热处理的温度记为T(℃)，将硅片的晶格间氧浓度记为[Oi](原子/cm3)时，实施了热处理温度T和晶片的晶格间氧浓度[Oi]的组合满足下式的氧化热处理后，去除氧化膜，进行镜面抛光，制作活性层侧硅片，在该活性层侧硅片上形成氧化膜，通过该氧化膜进行离子注入，在该活性层侧硅片上形成离子注入层，接着，通过上述氧化膜将该活性层侧硅片贴合在支撑侧晶片上形成贴合晶片，之后，将该贴合晶片保持在规定的温度，以上述离子注入层为边界剥离活性层侧硅片的一部分，制造SOI晶片的SOI晶片的制造方法。
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值(ASTM F-121，1979年)，k是玻耳兹曼常数8.617×10-5(eV/K)。
在有关第15发明的SOI晶片的制造方法中，实施了满足上述条件的氧化热处理之后，去除氧化膜，进行镜面抛光，制作无COP晶片。在该无COP晶片的制作，由于在热处理之后进行抛光，因此在热处理前不需要进行镜面抛光。即，热处理之后的抛光，为了表面的平坦化和残留于表面附近的COP的去除这二个目的而实施。将这样制作的硅片作为活性层侧硅片使用，采用一般的精确切割法制作SOI晶片。也就是说，对活性层侧硅片形成氧化膜，通过该氧化膜进行离子注入。而且，通过氧化膜与支撑侧晶片贴合，通过剥离热处理以离子注入层为边界剥离活性层侧硅片的一部分，由此制作SOI晶片。由此，可制作在SOI层中不含COP的SOI晶片。
第16发明是在有关第15发明的SOI晶片的制造方法中，以将剥离过的活性层侧硅片(施主晶片)的表面镜面抛光，作为形成新的SOI晶片的活性层的衬底重复使用为特征的SOI晶片的制造方法。
第17发明是在有关第15或第16发明的SOI晶片的制造方法中，由通过中子照射而掺杂了磷的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过中子照射的磷掺杂，单一的硅单晶棒在晶体成长轴方向可得到均匀的电阻率。
第18发明是在有关第15-第17发明的任意一项发明的SOI晶片的制造方法中，由掺杂了2×1013原子/cm3以上的氮的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过该氮掺杂，机械强度增加，抑制了滑移发生，而且，COP经短时间即清除。
第19发明是在有关第15-第18发明的任意一项发明的SOI晶片的制造方法中，由掺杂了5×1016原子/cm3以上的碳的硅单晶制作上述活性层侧硅片的SOI晶片的制造方法。
通过碳掺杂至规定的浓度，活性层侧硅片的机械强度提高，能够降低滑移发生。
如上述，根据本申请发明，在氩或氢气氛中热处理硅片时，能够清除比该硅片内的COP清除的区域还深的位置的COP。
另外，活性层侧硅片不使用高价的外延晶片，能够降低SOI晶片的制造成本。
此外，由于清除活性层侧硅片内的COP，因此不需要特别的工序就能够制造SOI晶片。
附图的简单说明
图1是调查通过有关本发明的氧化热处理清除COP的条件的结果，显示出在比虚线更靠近下侧的区域COP清除。
发明的具体实施方式
最初，说明为找出在有关本发明的氧化热处理中COP清除的边界条件而进行的实验。
首先，准备了多片晶格间氧浓度不同的硅片。将这些硅片在氧气氛、氮气氛、氢气氛或氩气氛中分别变更温度实施热处理。然后，对于距离各硅片表面300μm的深度位置分别调查有无COP。氧浓度用FT-IR法(ASTM F-121，1979年)测定。另外，确认有无COP基于红外明场干涉法的测定结果进行。采用了红外明场干涉法的硅片内部的缺陷评价中使用了アクセントオプテイカルテクノロジ-ズ公司制的OPP(Optical Precipitate Proflier)。采用OPP的缺陷评价为了避免硅片表背面的凹凸的影响，使用镜面抛光了表背面的样品用硅片，使检测下限尺寸为大致30nm而进行。而且，缺陷密度变为1.1×104个/cm3以下的场合，判定为COP清除。
以下的表1表示出调查结果。表1表示各氧浓度的晶片中COP清除的临界温度(最低的温度)。
[表1]
  [Oi](atoms/cm<sup>3</sup>)   温度T(℃)   1/(k(T+273))(1/eV)
  3.020E+17   1087   8.533
  3.766E+17   1113   8.373
  5.191E+17   1175   8.014
  5.816E+17   1188   7.943
  6.005E+17   1200   7.878
表1的结果是在氧气氛中进行热处理的场合的结果。在氮、氢、氩的各气氛中，深度300μm的COP未清除。
由表1的结果知道，如果硅片的氧浓度低，则在低温下COP清除。如图1所示，将该关系进行阿伦尼乌斯绘图，通过氧化气氛热处理清除硅片内的COP的条件用下式表示。
[Oi]≤2.123×1021exp(-1.035/k(T+273))一式(1)
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值(ASTM F-121，1979年)，k是玻耳兹曼常数8.617×10-5(eV/K)。
下面显示本发明的具体的实施例，本发明的保护范围不限定于下述实施例。
实施例中的晶片内部的COP评价与用于找出COP清除条件的实验一样地使用アクセントオプテイカルテクノロジ-ズ公司制的OPP(检测尺寸为30nm)。实施例中的晶片表面的缺陷评价用光散射法进行。具体讲，使用了KLAテンコ-ル公司制的Surfscan6220(检测下限尺寸为0.105μm)或Surfscan SP1(检测下限尺寸为0.085μm)。
关于晶格间氧浓度不同的硅片在氧化性气氛中的热处理进行说明。
对晶格间氧浓度为4.0×1017原子/cm3的6英寸镜面晶片在1150℃进行2小时的氧气氛热处理后，去除氧化膜，制作了样品A。热处理温度T为1150℃时，满足式(1)的关系的晶格间氧浓度是4.55×1017原子/cm3以下。所以，样品A是受到满足式(1)的热处理的晶片。
另外，对晶格间氧浓度为5.5×1017原子/cm3的晶片也进行同样的处理，制作了样品B。该样品B不满足式(1)的关系。
然后，用OPP测定样品A和B的深度300μm的位置的缺陷密度的结果，样品A未检测出缺陷，缺陷密度为1.1×104个/cm3以下，样品B检测出约4.4×106个/cm3的缺陷。通过进行满足式(1)的关系的热处理，可制作以往的在氢或氩中热处理所得不到的、在深的位置缺陷密度也极低的硅片。
其次，说明通过中子照射向硅单晶掺杂磷的情况。
从不掺杂掺杂物就以CZ法育成的晶格间氧浓度为4.5-6.0×1017原子/cm3的8英寸硅单晶切取长400mm的晶块，进行中子照射掺杂磷，制作了电阻率为约50Ω·cm的晶块。表2表示出中子照射前后的电阻率(单位：Ω·cm)。数值前的p、n分别指p型、n型。由表2的结果知道，当通过中子照射掺杂磷时，在硅晶块内的各位置的电阻率值变得均匀。
表2
Figure C20038010052600131
其次，从该晶块切取氧浓度为5.5×1017原子/cm3的晶片进行镜面抛光之后，在1200℃进行2小时的氧气氛热处理。热处理的温度为1200℃时，满足式(1)的关系的晶格间氧浓度是6.06×1017原子/cm3以下。所以，上述氧浓度满足式(1)。然后，用OPP测定在距硅片表面深300μm的位置的COP密度。结果，未检测出COP，证实了此时的COP密度为1.1×104个/cm3以下。
另外，用SP1测定了与用OPP评价时相同的水准的样品，表面的缺陷数是180个。顺便说明，由于氧气氛热处理前的缺陷数是约2560个，因此知道减少为1/10以下。将该晶片表面再抛光约5μm之后，再次用SP1测定了表面的缺陷，结果未检测出缺陷。这意指缺陷只残留在表面附近5μm以内的浅区域。表面附近的COP残留是因为，在氧化热处理时气氛中的氧向晶片内扩散，由此表面附近的氧浓度不满足式(1)的关系。于是，进行了下面的实验。
从上述晶块切取氧浓度为5.2×1017原子/cm3的晶片，为了去除加工应变而进行腐蚀，在进行镜面抛光之前的状态下在1200℃进行2小时的氧气氛热处理。其后，去除氧化膜，进行约10μm的镜面抛光。用SP1测定了这样制作的晶片的表面，结果未检测出缺陷。这意指：在进行氧化气氛热处理之后进行镜面抛光的场合，在氧化气氛热处理之前不需要进行镜面抛光。也就是说，氧化气氛热处理之后的镜面抛光加工可兼有去除缺陷残留层和表面平坦化这二个功能。
其次，说明在硅单晶中掺杂氮的情况。
首先，表示掺杂了氮的晶片的实施例。对晶格间氧浓度为5.6×1017原子/cm3、氮浓度为2×1013原子/cm3的6英寸晶片在1200℃进行0.5小时的氧化气氛热处理，制作了样品C。
另外，对晶格间氧浓度是5.1×1017原子/cm3、未掺杂氮的晶片也进行同样的处理，制作了样品D。
此外，除了热处理条件为1200℃、1小时以外，对从与样品D相同的晶体切取的晶片进行与样品D同样的处理，制作了样品E。
用OPP评价了这3种样品的缺陷密度，其结果，样品C和E未检测出缺陷，缺陷密度为1.1×104个/cm3以下。可是，样品D观察到2.2×105个/cm3的缺陷。另外，由X射线外貌观察滑移位错的发生状况，样品D和E观察到长1cm左右的滑移位错，但掺杂了氮的样品C未观察到滑移位错。
通过掺杂氮，COP清除所需要的时间缩短，而且，晶片的机械强度提高，能够防止滑移位错的发生。可是，在氮浓度小于2×1013原子/cm3的场合，看不到这2项效果。
下面说明在硅单晶中掺杂碳的情况。
首先对晶格间氧浓度为4.1×1017原子/cm3、碳浓度为5×1016原子/cm3的6英寸晶片在1150℃进行2小时的氧化气氛热处理，制作了样品F。对晶格间氧浓度是3.9×1017原子/cm3、未掺杂碳的晶片也进行同样的处理，制作了样品G。
用OPP进行缺陷评价的结果，样品F和G都未检测出缺陷，缺陷密度是1.1×104个/cm3以下。由X射线外貌观察滑移位错的发生状况，样品G观察到长约4mm左右的滑移位错，但掺杂了碳的样品F未观察到滑移位错。
通过掺杂碳，晶片的机械强度提高，能够防止滑移位错的发生。可是，在碳浓度小于5.0×1016原子/cm3的场合，看不到该效果。
下面说明SOI晶片的埋入氧化膜形成时的COP清除。
首先，将从晶格间氧浓度为4.9×1017原子/cm3、氮浓度为7×1013原子/cm3的6英寸硅单晶切取、并镜面抛光了的晶片作为活性层侧晶片使用，在1175℃进行2小时埋入氧化膜形成热处理。在1150℃进行2小时与支撑侧晶片的贴合热处理，进行抛光直到活性层达到厚度10μm为止，制作了SOI晶片。
温度为1175℃时，满足式(1)的关系的晶格间氧浓度是5.26×1017原子/cm3以下。所以，埋入氧化膜形成时的温度和上述氧浓度满足式(1)。
用Surfscan 6220评价采用上述制造方法制造的贴合SOI晶片活性层的表面，结果未检测出缺陷。通过活性层侧晶片的晶格间氧浓度和埋入氧化膜形成热处理的温度满足式(1)，不在以往的贴合SOI晶片制造工序中追加新的工序就能够制作不含COP的高品质的SOI晶片。
其次，说明贴合SOI晶片的贴合强化热处理时的COP清除。
首先，对支撑侧晶片进行埋入氧化膜形成热处理(1050℃、4小时)。其次，将晶格间氧浓度为3.7×1017原子/cm3、氮浓度为8×1013原子/cm3的镜面抛光完的6英寸晶片作为活性层侧晶片，在1150℃进行2小时与上述带氧化膜的支撑侧晶片的贴合热处理，进行抛光直到活性层达到厚度10μm为止，制作了SO I晶片。该贴合强化热处理的温度1150℃和上述晶格间氧浓度的关系满足式(1)。
用Surfscan 6220评价采用上述制造方法制造的贴合SOI晶片的活性层表面，结果未检测出缺陷。通过活性层侧晶片的晶格间氧浓度和贴合热处理的温度满足式(1)的关系，不在以往的贴合SOI晶片制造工序中追加新的工序就能够制作不含COP的高品质的SOI晶片。
其次，说明活性层薄的SOI晶片。
首先，从晶格间氧浓度为3.8×1017原子/cm3、氮浓度为9×1013原子/cm3的6英寸硅单晶切取，为去除加工应变而进行腐蚀，在进行镜面抛光之前的状态下在1150℃进行2小时的氧气氛热处理。该热处理温度和上述晶格间氧浓度的关系满足式(1)。其后，去除氧化膜，进行约10μm的镜面抛光。将该晶片作为活性层侧晶片，在1150℃进行2小时与带埋入氧化膜的支撑侧晶片的贴合热处理，进行抛光直到活性层达到厚度1μm为止，制作了SOI晶片。
评价了该SOI晶片的活性层的表面缺陷，但未检测出缺陷。将在实施了满足式(1)的条件的热处理之后进行了镜面抛光的晶片作为活性层侧晶片使用，由此在活性层薄的场合也能够制作不含COP的SOI晶片。
最后，说明使用精确切割法制造SOI晶片的方法。
首先，从晶格间氧浓度为4.0×1017原子/cm3、氮浓度为8×1013原子/cm3的8英寸硅单晶切取，为去除加工应变而进行腐蚀，在进行镜面抛光之前的状态下在1150℃进行2小时的氧气氛热处理。其后，去除氧化膜，进行约10μm的镜面抛光。将该晶片作为活性层侧晶片，用精确切割法制作了薄膜的SOI晶片。制作条件如下。
在活性层侧晶片上形成约120nm的氧化膜，在该晶片的表面注入氢离子。注入能量是25keV，注入射线量是8×1016原子/cm2。在与支撑侧晶片贴合后，进行500℃、30分钟的热处理，以微小气泡层为边界，剥离了活性层侧晶片。然后，通过1100℃、2小时的热处理，强化支撑侧晶片与活性层的结合。将活性层薄膜化直到最终为100nm为止，完成了SOI晶片(样片H)。对剥离了的活性侧晶片(施主晶片)进行约5μm的再抛光，作为活性侧晶片再利用5次。将第5次制作的SOI晶片作为样品I，与样品H一起实施了缺陷评价。
如果在活性侧晶片中存在作为孔洞的COP，则SOI晶片的活性层中存在贯穿的孔。该孔用下面的方法检测出。即，首先将SOI晶片浸渍在氢氟酸中。通过该操作，如果存在贯穿活性层的孔，则氢氟酸通过该孔渗入，埋入氧化膜被溶解，用激光粒子计算器可容易地检测出。将用该方法检测出的缺陷(贯穿活性层的孔穴)称为氢氟酸缺陷。在本实施例中，在氢氟酸中浸渍15分钟左右，用Surfscan 6220计算5μm以上的LPD(Light Point Defect)。
采用上述方法评价样品H和I的氢氟酸缺陷，哪个样品都未检测出。
因此，如果使用用上述方法制作的晶片作为活性侧晶片，则可制作作为起因于COP的贯穿SOI层的孔的氢氟酸缺陷极少的薄膜SOI晶片，而且可证实，用本发明方法制作的晶片通过进行再抛光，可作为活性侧晶片重复使用。
最后叙述成为本发明的热处理对象的晶片。成为对象的晶片是含有COP的晶片。在氧化热处理中COP是否清除，由热处理温度和晶片中的晶格间氧浓度决定，不依赖于COP的尺寸。
因此，关于COP的尺寸不需要特别地限定。可是，如果COP尺寸大，则清除所需要的热处理时间变长，因此优选COP尺寸小。
具体讲，如果是0.2μm以下则充分实用。
根据本发明制作的硅片具有以下所示的以往的方法不能得到的极为优异的优点。
(1)从表面到硅片内部的深的位置(例如深度300μm)COP清除。
(2)电阻率的均匀性高。
(3)不含外延晶片特有的堆叠缺陷和位错。
(4)由于氧浓度低，因此在器件制造工艺的热处理中，氧析出物和热施主等改变电阻率的氧复合体的生成的可能性极低。

Claims (19)

1.一种硅片的制造方法，该方法是在氧化性气氛中热处理从硅单晶切片的硅片的制造硅片的方法，在该制造方法中，将在氧化性气氛中热处理的温度记为T，单位是℃，将硅片的晶格间氧浓度记为[Oi]，单位是原子/cm3，温度T和晶格间氧浓度[Oi]的组合满足下式，
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值，基于ASTMF-121，1979年，k是玻耳兹曼常数8.617×10-5，单位是eV/K。
2.根据权利要求1所述的硅片的制造方法，作为上述硅单晶使用通过中子照射掺杂了磷的单晶。
3.根据权利要求1所述的硅片的制造方法，作为上述硅单晶使用掺杂了2×1013原子/cm3以上的氮和5×1016原子/cm3以上的碳的单晶。
4.根据权利要求1所述的硅片的制造方法，作为上述硅单晶使用掺杂了2×1013原子/cm3以上的氮或5×1016原子/cm3以上的碳的单晶。
5.根据权利要求1-4的任意一项所述的硅片的制造方法，在上述氧化性气氛中热处理之后，镜面抛光硅片。
6.一种SOI晶片的制造方法，通过将采用权利要求5所述的方法制造的硅片作为活性层侧晶片使用，来制造SOI晶片。
7.一种SOI晶片的制造方法，是通过在氧化性气氛中对活性层侧硅片实施热处理而形成埋入氧化膜，之后通过该埋入氧化膜贴合在支撑侧晶片上制造贴合SOI晶片的SOI晶片的制造方法，在该制造SOI晶片的方法中，上述氧化热处理中，将在氧化性气氛中热处理活性层侧硅片的温度记为T，单位是℃，将活性层侧硅片的晶格间氧浓度记为[Oi]，单位是原子/cm3，上述热处理温度T和活性层侧硅片的晶格间氧浓度[Oi]的组合满足下式，
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值，基于ASTMF-121，1979年，k是玻耳兹曼常数8.617×10-5，单位是eV/K。
8.根据权利要求7所述的SOI晶片的制造方法，上述活性层侧硅片使用通过中子照射掺杂了磷的硅单晶制作。
9.根据权利要求7所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮和5×1016原子/cm3以上的碳的硅单晶制作。
10.根据权利要求7所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮或5×1016原子/cm3以上的碳的硅单晶制作。
11.一种SOI晶片的制造方法，该方法是以埋入氧化膜为媒介在支撑侧晶片上贴合活性层侧硅片之后，在氧化性气氛中实施贴合强化热处理，来制造贴合SOI晶片的SOI晶片的制造方法，上述贴合强化热处理中，将在氧化性气氛中进行贴合强化热处理的温度记为T，单位是℃，将活性层侧硅片的晶格间氧浓度记为[Oi]，单位是原子/cm3，温度T和晶格间氧浓度[Oi]的组合满足下式，
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值，基于ASTMF-121，1979年，k是玻耳兹曼常数8.617×10-5，单位是eV/K。
12.根据权利要求11所述的SOI晶片的制造方法，上述活性层侧硅片使用通过中子照射而掺杂了磷的硅单晶制作。
13.根据权利要求11所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮和5×1016原子/cm3以上的碳的硅单晶制作。
14.根据权利要求11所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮或5×1016原子/cm3以上的碳的硅单晶制作。
15.一种SOI晶片的制造方法，将在氧化性气氛中热处理的温度记为T，单位是℃，将硅片的晶格间氧浓度记为[Oi]，单位是原子/cm3，实施了热处理温度T和晶片的晶格间氧浓度[Oi]的组合满足下式的氧化热处理后，去除氧化膜，进行镜面抛光，制作活性层侧硅片，在该活性层侧硅片上形成氧化膜，以该氧化膜为媒介进行离子注入，由此在该活性层侧硅片上形成离子注入层，接着，以上述氧化膜为媒介将该活性层侧硅片贴合在支撑侧晶片上形成贴合晶片，之后，将该贴合晶片保持在所规定的温度进行热处理，由此以上述离子注入层为边界剥离活性层侧硅片的一部分，从而制造SOI晶片，
[Oi]≤2.123×1021exp(-1.035/k(T+273))
其中，晶格间氧浓度[Oi]是用FT-IR法测定的值，基于ASTMF-121，1979年，k是玻耳兹曼常数8.617×10-5，单位是eV/K。
16.根据权利要求15所述的SOI晶片的制造方法，将剥离了的活性层侧晶片的表面镜面抛光，作为形成新的SOI晶片的活性层的衬底重复使用。
17.根据权利要求15或16所述的SOI晶片的制造方法，上述活性层侧硅片使用通过中子照射而掺杂了磷的硅单晶制作。
18.根据权利要求15或16所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮和5×1016原子/cm3以上的碳的硅单晶制作。
19.根据权利要求15或16所述的SOI晶片的制造方法，上述活性层侧硅片使用掺杂了2×1013原子/cm3以上的氮或5×1016原子/cm3以上的碳的硅单晶制作。
CNB2003801005267A 2003-02-14 2003-12-19 硅片的制造方法 Expired - Lifetime CN100397595C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP37523/2003 2003-02-14
JP2003037523 2003-02-14

Publications (2)

Publication Number Publication Date
CN1692482A CN1692482A (zh) 2005-11-02
CN100397595C true CN100397595C (zh) 2008-06-25

Family

ID=32866365

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801005267A Expired - Lifetime CN100397595C (zh) 2003-02-14 2003-12-19 硅片的制造方法

Country Status (6)

Country Link
US (1) US7563319B2 (zh)
EP (1) EP1513193A4 (zh)
JP (1) JPWO2004073057A1 (zh)
KR (1) KR100766393B1 (zh)
CN (1) CN100397595C (zh)
WO (1) WO2004073057A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP2006273631A (ja) 2005-03-28 2006-10-12 Komatsu Electronic Metals Co Ltd シリコン単結晶の製造方法およびアニールウェーハおよびアニールウェーハの製造方法
JP5188673B2 (ja) 2005-06-09 2013-04-24 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコンウェーハ及びその製造方法
JP4631717B2 (ja) * 2006-01-19 2011-02-16 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用シリコン単結晶ウェーハ及びｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Ｓｕｍｃｏ Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
JP5119677B2 (ja) * 2007-02-16 2013-01-16 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
JP5239183B2 (ja) * 2007-03-20 2013-07-17 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハ及びその製造方法
JP2008263087A (ja) * 2007-04-12 2008-10-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
JPWO2009025341A1 (ja) * 2007-08-21 2010-11-25 株式会社Sumco Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
JP5572091B2 (ja) 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP5560546B2 (ja) 2008-08-28 2014-07-30 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Ｓｕｍｃｏ シリコン単結晶の育成方法
JP5201077B2 (ja) 2009-05-15 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5977947B2 (ja) 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2986106B1 (fr) 2012-01-20 2014-08-22 Soitec Silicon On Insulator Procede de fabrication de substrats semi-conducteur, et substrats semi-conducteur
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
EP2784422B1 (en) 2013-03-28 2017-10-04 Mitsubishi Materials Corporation Holding plate for deposition and heat treatment and method of producing the same
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5668786B2 (ja) * 2013-05-28 2015-02-12 株式会社Sumco シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP6052189B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6052188B2 (ja) 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6558308B2 (ja) * 2016-06-08 2019-08-14 信越半導体株式会社 シリコンウェーハの高感度欠陥評価方法およびシリコン単結晶の製造方法
CN106591948B (zh) * 2017-01-21 2019-10-25 台州市一能科技有限公司 一种太阳能电池用n型多晶硅及其生产方法
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP6950639B2 (ja) * 2018-07-20 2021-10-13 株式会社Sumco シリコン単結晶の炭素濃度測定方法及び装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993010557A1 (en) * 1991-11-22 1993-05-27 Komatsu Electronic Metals Co., Ltd. Method for processing silicon wafer
JPH0621033A (ja) * 1992-06-30 1994-01-28 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの処理方法
JPH0766149A (ja) * 1993-08-24 1995-03-10 Mitsubishi Materials Corp シリコンウェーハの製造方法
EP0969505A2 (en) * 1998-06-02 2000-01-05 Shin-Etsu Handotai Company Limited SOI substrate
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2552621C3 (de) * 1975-11-24 1979-09-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von n-dotierten Siliciumeinkristallen mit in radialer Richtung tellerförmigem Profil des spezifischen Widerstandes
CH670332A5 (zh) * 1986-09-17 1989-05-31 Bbc Brown Boveri & Cie
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH0922993A (ja) 1995-07-06 1997-01-21 Toshiba Ceramics Co Ltd Ｓｏｉウエハ及びその製造方法
JP3085184B2 (ja) 1996-03-22 2000-09-04 住友金属工業株式会社 Ｓｏｉ基板及びその製造方法
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
DE19823962A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
EP1110240B1 (en) * 1998-09-02 2006-10-25 MEMC Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
US6797604B2 (en) * 2000-05-08 2004-09-28 International Business Machines Corporation Method for manufacturing device substrate with metal back-gate and structure formed thereby
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP3580227B2 (ja) * 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6565652B1 (en) * 2001-12-06 2003-05-20 Seh America, Inc. High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
EP1541721B1 (en) * 2002-07-05 2012-03-07 Sumco Corporation Method of producing silicon monocrystal
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP2004186226A (ja) * 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US20040187769A1 (en) * 2003-03-27 2004-09-30 Yoshirou Aoki Method of producing SOI wafer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993010557A1 (en) * 1991-11-22 1993-05-27 Komatsu Electronic Metals Co., Ltd. Method for processing silicon wafer
JPH0621033A (ja) * 1992-06-30 1994-01-28 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハの処理方法
JPH0766149A (ja) * 1993-08-24 1995-03-10 Mitsubishi Materials Corp シリコンウェーハの製造方法
EP0969505A2 (en) * 1998-06-02 2000-01-05 Shin-Etsu Handotai Company Limited SOI substrate
JP2000049063A (ja) * 1998-07-29 2000-02-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Non-Patent Citations (12)

* Cited by examiner, † Cited by third party
Title
Dependence fo grown-in defect behavior on oxygenconcentration in Czochralsik silicon crystals,. S. Umeno, Y. Yanase, M. Hourai, et al..Jpn. J. Appl. Phys.,,Vol.Vol.38, No.Part 1,No.10,. 1999
Dependence fo grown-in defect behavior on oxygenconcentration in Czochralsik silicon crystals,. S. Umeno, Y. Yanase, M. Hourai, et al..Jpn. J. Appl. Phys.,,Vol.Vol.38, No.Part 1,No.10,. 1999 *
DEPENDENCE OF GROWN-IN DEFECT BEHAVIOR ONOXYGENCONCENTRATION IN CZOCHRALSKI SILICON CRYSTALS. S UMENO Y YANASE ，M HOURAI ET AL.JPN J APPL PHYS,Vol.38 No.10. 1999
DEPENDENCE OF GROWN-IN DEFECT BEHAVIOR ONOXYGENCONCENTRATION IN CZOCHRALSKI SILICON CRYSTALS. S UMENO Y YANASE ，M HOURAI ET AL.JPN J APPL PHYS,Vol.38 No.10. 1999 *
大剂量中子嬗变掺杂直拉硅中施主及缺陷能级的研究,. 任丙彦，崔德升，刘平安.河北工学院学报，第No.1,期. 1988
大剂量中子嬗变掺杂直拉硅中施主及缺陷能级的研究,. 任丙彦，崔德升，刘平安.河北工学院学报，第No.1,期. 1988 *
大剂量中子嬗变掺杂直拉硅中施主及缺陷能级的研究. 任丙彦，崔德升，刘平安.河北工业大学学报，第1卷. 1988
大剂量中子嬗变掺杂直拉硅中施主及缺陷能级的研究. 任丙彦，崔德升，刘平安.河北工业大学学报，第1卷. 1988 *
氮气氛下直拉硅棒的机械强度分布,. 石志仪，谢书银.稀有金属，第Vol.17,卷第No.1,期. 1993
氮气氛下直拉硅棒的机械强度分布,. 石志仪，谢书银.稀有金属，第Vol.17,卷第No.1,期. 1993 *
氮气氛下直拉硅棒的机械强度分布. 石志仪，谢书银.稀有金属，第17卷第1期. 1993
氮气氛下直拉硅棒的机械强度分布. 石志仪，谢书银.稀有金属，第17卷第1期. 1993 *

Also Published As

Publication number Publication date
EP1513193A1 (en) 2005-03-09
WO2004073057A1 (ja) 2004-08-26
CN1692482A (zh) 2005-11-02
KR20050111528A (ko) 2005-11-25
US7563319B2 (en) 2009-07-21
JPWO2004073057A1 (ja) 2006-06-01
KR100766393B1 (ko) 2007-10-11
US20050229842A1 (en) 2005-10-20
EP1513193A4 (en) 2007-02-28

Similar Documents

Publication Publication Date Title
CN100397595C (zh) 硅片的制造方法
CN100527369C (zh) Igbt用硅晶片及其制备方法
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
US6162708A (en) Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP3988307B2 (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
CN1461360A (zh) 基本上没有氧化诱生堆垛层错的掺氮硅
TWI527121B (zh) Method for manufacturing single crystal silicon wafers
US20070169688A1 (en) Method for manufacturing silicon wafer
US20110177682A1 (en) Suppression of oxygen precipitation in heavily doped single crystal silicon substrates
KR20010031444A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
CN101351580A (zh) 具有本征吸杂的砷和磷掺杂的硅晶片衬底
CN101187058A (zh) 硅半导体晶片及其制造方法
CN101748491A (zh) 退火晶片和制备退火晶片的方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
US6365461B1 (en) Method of manufacturing epitaxial wafer
CN100501922C (zh) Simox基板的制造方法
JPWO2003009365A1 (ja) シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ
EP2159827A2 (en) Silicon wafer and method for producing the same
Katz et al. High oxygen Czochralski silicon crystal growth relationship to epitaxial stacking faults
CN100452408C (zh) Soi晶片及其制造方法
EP2159828B1 (en) Silicon wafer and method for producing the same
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
JP4223437B2 (ja) シリコン半導体基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080625