CN101351580A - 具有本征吸杂的砷和磷掺杂的硅晶片衬底 - Google Patents

具有本征吸杂的砷和磷掺杂的硅晶片衬底 Download PDF

Info

Publication number
CN101351580A
CN101351580A CNA2006800503409A CN200680050340A CN101351580A CN 101351580 A CN101351580 A CN 101351580A CN A2006800503409 A CNA2006800503409 A CN A2006800503409A CN 200680050340 A CN200680050340 A CN 200680050340A CN 101351580 A CN101351580 A CN 101351580A
Authority
CN
China
Prior art keywords
wafer
concentration
front surface
temperature
atom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800503409A
Other languages
English (en)
Inventor
R·J·法尔斯特
V·沃龙科夫
G·博里奥纳蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN101351580A publication Critical patent/CN101351580A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Abstract

一种用于制备低电阻率的砷或磷掺杂的(N+/N++)硅晶片的方法，在实质上任何任意电子器件的制造工艺的热处理周期期间，所述方法可靠地形成氧沉淀物。

Description

具有本征吸杂的砷和磷掺杂的硅晶片衬底
技术领域
本发明一般涉及在电子元件制造中使用的硅晶片的制备。更具体地说，本发明涉及一种用于制备低电阻率的砷或磷掺杂(N+/N++)的硅晶片的方法，在实质上任何任意电子器件的制造工艺的热处理周期期间，该硅晶片可靠地形成氧沉淀物。
背景技术
作为用于制造半导体电子元件的多数工艺的起始材料，单晶硅通常用所谓的切克劳斯基(Cz)法制备而成，在该切克劳斯基法中，将单籽晶浸入熔融的硅中，然后通过缓慢提拉生长。在被容纳在石英坩埚的时间期间，熔融的硅被各种杂质污染，这些杂质中主要是氧。在硅熔融块的温度下，氧进入硅晶格，直到其达到这样的浓度，该浓度由在熔融块的温度下氧在硅中的溶度以及氧在凝固的硅中的实际分凝系数决定。这样的浓度大于在对于用于制造电子器件的工艺典型的温度下氧在固体硅中的溶度。由于晶体从熔融块生长且冷却，因此，在晶体中的氧的溶度迅速降低，从而在从晶体切割下来的晶片中，氧以超饱和浓度存在。
在电子器件的制造中典型地采用的热处理周期可以在氧超饱和的硅晶片中引起氧的沉淀。根据沉淀物在晶片中的位置，这些沉淀物可以是有害的或有益的。位于晶片的有源器件区中的氧沉淀物会损害器件的工作。然而，位于晶片的体中的氧沉淀物能够俘获与晶片形成接触的不希望的金属杂质。位于晶片的体中的氧沉淀物的俘获金属的用途通常被称为内部或本征吸杂(“IG”)。
一些应用，例如包括MOSFET的功率器件，需要具有本征吸杂的砷或磷重掺杂的低电阻率单晶硅晶片。这样的晶片已提出了挑战。在为获得5mΩ-cm以下的希望电阻率所需的砷和磷浓度下，砷或磷掺杂剂倾向于将氧沉淀物抑制为低于本征吸杂所希望的阈值密度。
在美国专利No.6,491,752中，Kirscht等人试图通过在晶体生长工艺期间用碳掺杂单晶硅来解决这个问题。碳量从单晶硅锭的籽晶端附近的相对轻掺杂(～4×1016原子/cm3)变化到单晶硅锭的尾端附近的相对重掺杂(～2×1017原子/cm3)；根据Kirscht等人的观点，如果从与锭的籽晶锥相距任何适当距离的位置切割出晶片，为了获得其中可形成氧沉淀物的晶片，需要碳的重掺杂。然而，该方法不能完全令人满意。例如，对于从沿着晶轴到尾锥的中点附近切割的重掺杂晶片，没有观测到与氧相关的本征吸杂。参见Kirscht等人的图4。并且，该方法要求碳浓度作为锭长度的函数而增大；导致晶片到晶片的一致性的缺乏和更复杂的晶体生长工艺控制。
发明内容
因此，在本发明的各方面中，提供低电阻率(N+/++)的砷或磷掺杂的单晶硅晶片及其制备方法，该单晶硅晶片在实质上任何电子器件制造工艺的热处理周期期间可靠地形成氧沉淀物。有利地，该方法获得具有较大的晶片到晶片一致性的晶片，此外，放宽了某些现有方法所需的特定单晶生长限制。
因此，简言之，本发明旨在一种晶片，所述晶片从通过切克劳斯基法生长的单晶硅锭切割而成，所述晶片包括：前表面、后表面、虚中心面、前表面层以及体层，其中所述虚中心面在所述前表面和所述后表面之间，所述前表面层包括所述晶片的在所述前表面与从所述前表面朝向所述中心面测量的距离D1之间的第一区，所述体层包括所述晶片的在所述中心面与所述第一区之间的第二区。所述晶片具有小于5mΩ-cm的电阻率，掺杂有磷或砷，并且在所述体层中具有超饱和浓度的晶格空位，从而(a)在超过700℃的温度下对所述晶片进行氧沉淀热处理时，以至少1×107氧沉淀物/cm3的浓度在所述体层中形成氧沉淀物，并且(b)通过(i)以至少2℃/sec的速度将所述晶片加热至至少950℃的退火温度，以及(ii)在对所述晶片进行在超过700℃的温度下的氧沉淀热处理之前，将所述晶片从所述退火温度冷却到700℃以下，来降低晶格空位的超饱和浓度，并且避免以至少1×107氧沉淀物/cm3的浓度在所述体层中形成氧沉淀物。
本发明还旨在一种用于热处理单晶硅晶片以在随后的热处理步骤中影响在所述晶片中氧的沉淀行为的方法，所述单晶硅晶片从通过切克劳斯基法生长的单晶硅锭切割而成，所述硅晶片具有前表面、后表面、中心面、前表面层以及体层，其中所述中心面在所述前表面和所述后表面之间，所述前表面层包括所述晶片的在所述前表面与从所述前表面朝向所述中心面测量的距离D1之间的区域，所述体层包括所述晶片的在所述中心面与所述前表面层之间的区域，所述晶片掺杂有砷或磷，并且具有小于约5mΩ-cm的电阻率。所述方法包括以下步骤：在包括含氮气体的气氛中热处理所述单晶硅晶片，以增大在所述晶片体中的晶格空位的密度，以及冷却所述热处理的晶片，以使所述晶片体中的晶格空位达到超饱和。
本发明的其它目的和特征将在下文中部分明显和部分指出。
附图说明
图1是本发明的方法的示意图示。
具体实施方式
本发明的单晶硅晶片是N型(N+/N++)的用砷或磷重掺杂的。另外，这些晶片可包含可通过切克劳斯基生长法获得的实质上任何氧浓度，并且仍然可以可靠地且可重复地在晶片体中形成足以用于本征吸杂目的的氧沉淀物。另外，在实质上任何电子器件的制造过程的热处理周期期间将方便地形成氧沉淀物。
A.起始材料
在一个实施例中，用于本发明的晶片的起始材料是这样的硅晶片，该硅晶片从通过常规的切克劳斯基(“Cz”)晶体生长方法生长的单晶锭切割而成，典型地具有150mm、200mm、300mm、400mm或更大的标称直径。该晶片可以被抛光，或者可选地，被研磨和蚀刻而未被抛光。例如，在F.Shimura，Semiconductor Silicon Crystal Technology，Academic Press，1989以及Silicon Chemical Etching，(J.Grabmaier ed.)Springer-Verlag，New York，1982(在此引入其内容作为参考)中，公开了这样的方法以及标准的硅切割、研磨、蚀刻和抛光技术。优选地，通过本领域技术人员公知的标准方法，抛光和清洗晶片。参见例如W.C.O’Mara等人的Handbook of Semiconductor Silicon Technology，Noyes Publications。
参考图1，晶片1优选具有前表面3、后表面5以及在前表面和后表面之间的虚中心面7。在该上下文中的术语“前”和“后”用于区分晶片1的两个主要的且通常是平面的表面。晶片1的前表面3(作为在此使用的词语)不必是随后将要在其上制造电子器件的表面，晶片1的后表面5(作为在此使用的词语)也不必是晶片1的与在其上制造电子器件的表面相反的主表面。另外，由于硅晶片典型地具有些许总厚度变化(TTV)、翘曲和弓形弯曲(bow)，在前表面上的每一点与后表面上的每一点之间的中点不会精确地落在一个平面内。然而，实际上，TTV、翘曲和弓形弯曲典型地是如此轻微，以致非常近似地，中点可以说是落在虚中心面内，该虚中心面在前表面和后表面之间近似等距。
用浓度足以将低电阻率(N+/N++)即小于约5mΩ-cm的电阻率赋予晶片的砷或磷掺杂晶片。在一个实施例中，用浓度至少为1×1019原子/cm3的砷掺杂晶片。例如，晶片可具有约1×1019原子/cm3至约3×1019原子/cm3，即，约200PPMA至约600PPMA的砷浓度。用这种浓度的砷掺杂的晶片典型地具有约0.1mΩ-cm至约5mΩ-cm的电阻率。在一个目前优选的实施例中，用浓度为约1.7×1019原子/cm3至约3×1019原子/cm3(约340PPMA至约600PPMA)的砷掺杂晶片；用这种浓度的砷掺杂的晶片典型地具有约2.6mΩ-cm至约3.9mΩ-cm的电阻率。当将磷用作掺杂剂时，典型地用浓度至少为1×1019原子/cm3的磷掺杂晶片。例如，晶片可具有约1×1019原子/cm3至约4.5×1019原子/cm3，即，约200PPMA至约900PPMA的磷浓度。用这种浓度的磷掺杂的晶片典型地具有约0.1mΩ-cm至约2mΩ-cm的电阻率。在另一优选实施例中，用浓度为约4.1×1019原子/cm3至约4.5×1019原子/cm3(约820PPMA至约900PPMA)的磷掺杂晶片，给出约1.1mΩ-cm至约1.9mΩ-cm的电阻率。
该晶片可具有落在通过Cz法可得的范围内的任何氧浓度。然而，低电阻率晶片，例如用砷或磷重掺杂的这些晶片，典型地具有比未掺杂或轻掺杂晶片稍低的氧浓度。例如，用砷掺杂的晶片典型地具有约4.5×1017原子/cm3至约5.5×1017原子/cm3，即，约9PPMA至约11PPMA的氧浓度。在一个实施例中，砷掺杂的晶片具有约5.5×1017原子/cm3至约8×1017原子/cm3，即，约11PPMA至约16PPMA的氧浓度。用磷掺杂的晶片典型地具有约6×1017原子/cm3至约9×1017原子/cm3，即，约12PPMA至约18PPMA的氧浓度。在一个实施例中，磷掺杂的晶片具有约7.5×1017原子/cm3至约8.5×1017原子/cm3，即，约15PPMA至约17PPMA的氧浓度。
作为杂质存在于单晶硅中的替位碳具有促使氧沉淀成核中心形成的能力。然而，通常优选地，单晶硅起始材料具有相对低的碳浓度。这样，在一个实施例中，优选地，单晶硅具有小于约5×1016原子/cm3，更优选小于约1×1016原子/cm3，进一步更优选小于约5×1015原子/cm3的碳。
在Cz生长工艺期间，通常可以选择条件，以获得其中主要的本征点缺陷是晶格空位或硅自填隙原子的单晶硅。在晶体生长工艺期间用砷或磷重掺杂硅单晶倾向于使得更难生长空位支配的单晶硅。不束缚于任何特定理论，砷和磷掺杂看起来在两方面增大了填隙原子的浓度。砷和磷本身可以存在于硅中作为替位或填隙原子。另外，砷和磷看起来具有俘获过量的硅自填隙子(self-interstitial)的能力。结果，与在相同条件下生长的未掺杂的单晶硅相比，平衡看起来朝趋向于抑制氧沉淀的填隙原子方向移动且远离趋向于促进氧沉淀的晶格空位。
B.产生超饱和浓度的空位
根据本发明的方法，对低电阻率的砷或磷掺杂的晶片进行热退火，以将晶格空位引入起始晶片中，然后快速冷却晶片，以在晶片中凝固超饱和浓度的晶格空位。换句话说，晶格空位是所产生的晶片中的主要的本征点缺陷，并且以超饱和浓度存在。当此后对这样的晶片进行氧沉积热处理时，晶格空位促进氧沉淀，结果，晶片以足以本征吸杂的密度在晶片体中形成氧沉淀物。
参考图1，对晶片进行热处理步骤，在该热处理步骤中，晶片被加热到升高的温度，以形成且由此提高在晶片1中晶格空位9的数量密度。优选地，该热处理步骤在快速热退火炉中进行，在该快速热退火炉中，晶片被快速加热到目标温度，并且在该温度下进行相对短时间的退火。典型地，以至少约10℃/sec，更优选地以每秒钟几十摄氏度(即，至少约20℃/sec、30℃/sec、40℃/sec、50℃/sec、60℃/sec或更大)的加热速度，更典型地以至少100℃/sec的加热速度，将晶片加热到退火温度。通常，退火温度超过1200℃，优选在至少约1230℃，更优选在至少约1250℃，最优选在约1250℃与1300℃之间。
通常，在快速热退火步骤期间注入的晶格空位的数量主要随着退火温度、实施退火步骤的气氛组分和晶片退火的时间长度而变。通常，晶格空位的平衡浓度倾向于随着温度的升高而增大。因此，在快速热退火步骤期间，较高的处理温度倾向于增大注入晶片中的晶格空位的浓度。通常，与中性气氛(即非氧化、非氮化气氛)相比，氧化气氛倾向于有利于硅自填隙子的形成，而与中性气氛相比，氮化气氛倾向于有利于晶格空位的形成。并且，由于氮化气氛促进晶格空位的形成，在氮化气氛中，晶片中的晶格空位浓度随着退火时间而增大。
通常，为快速热退火步骤选择这样的气氛，其获得具有作为主要本征点缺陷的晶格空位的晶片，并且在冷却之后，该晶片的晶格空位超饱和。由此，例如，该气氛可包含氧化气体(例如氧气或水蒸汽)、中性气体(例如氦、氩)或氮化气体(例如氮气或含氮化合物气体如氨气)的混合物。优选地，该气氛是氮化气氛，其中基本上没有氧化和中性气体。即，该气氛优选包括氮化气体，例如氮气或氨气。
如果不是在一达到退火温度就立即实现整个晶片的空位浓度的增加，则在接近达到退火温度时，实现整个晶片的空位浓度的增大。在全部为氮化的气氛中在该温度下对晶片的继续退火将进一步增大空位浓度。典型地，将晶片保持在该温度下至少一秒钟，典型地至少几秒钟(例如，至少3秒钟)或者甚至几十秒钟。在一个实施例中，将晶片保持在该温度下至少10秒钟，优选地至少15秒钟。晶片被退火最长达约60秒钟(这接近商业可用的快速热退火炉的极限)。在任何情况下，在所选择的环境中且在退火温度下对晶片退火，保持对于晶格空位成为晶片体中的主要本征点缺陷足够的时间，从而克服砷或磷掺杂剂可能已经对在单晶生长时在硅晶体中的本征点缺陷的相对浓度施加的任何影响。从数学上考虑，该过程获得注入空位和由于Cz生长条件而存在的空位的和，该和大于硅自填隙子和掺杂剂填隙子的和，即[空位]inj+[空位]Cz＞[填隙子]Si+[填隙子]掺杂剂。对于较短的退火时间，仅仅表面附近的区域成为空位主导的(如果硅具有作为处于生成态(as-grown state)的主要本征点缺陷的硅自填隙子)。对于较长的退火时间，晶片的整个厚度成为空位主导的。
可以在多种商业可用的快速热退火(“RTA”)炉中的任何一种中进行快速热退火，在该RTA炉中，分别通过几排高功率灯加热晶片。RTA炉能够快速加热硅晶片，例如，它们能够在几秒钟内将晶片从室温加热到1250℃。一种这样的商业可用的RTA炉是从Mattson Technology Inc(47131 Bayside Parkway，Freemont，CA 94538)可得的3000RTP炉。
晶格空位，如金属和其它元素，能够以与温度相关的扩散速度扩散穿过单晶硅。例如，在快速热退火步骤中晶片被退火时所处的温度附近的温度下，晶格空位相对可移动，然而在700℃的温度下，对于任何商业实用的时间周期，晶格空位基本上不可移动。迄今获得的实验证据表明，在低于约700℃、可能800℃、900℃或者甚至1000℃的温度下，空位的扩散速度显著降低，对于任何商业实用的时间周期，可以认为空位不可移动。
在完成快速热退火时，晶片被快速冷却通过这样的温度范围，在这些温度下，晶格空位在单晶硅中相对可移动。再次参考图1，随着晶片1的温度降低通过该温度范围，空位扩散到表面层3，5，并且被湮灭，由此引起空位浓度的改变，其中改变的程度取决于晶片在该范围内的温度下保持的时间长度。如果晶片在该范围内的该温度下保持无限的时间周期，则在整个晶片体11内，空位浓度将再一次成为实质上均匀的，其中该浓度是这样的平衡值，该平衡值显著小于紧接在热处理步骤完成之后的晶格空位浓度。为避免该结果，使得晶片快速冷却，以在晶片体内凝固超饱和密度的晶格空位。通常，在该温度范围内的平均冷却速度为每秒钟至少约5℃，优选地每秒钟至少约20℃，更优选地每秒钟至少约50℃，进一步更优选地每秒钟至少约100℃，其中目前最优选处于每秒钟约100℃至约200℃的范围内的冷却速度。由于无限快速的冷却是不可实现的，因此至少一些空位将在表面层处从晶片扩散。只要冷却足够快，足以在整个晶片体内凝固超饱和浓度的空位，以便在接近表面区中或者在整个体中，晶片是空位占主导的，那么与在快速热退火结束时获得的密度相比，在快速冷却之后较低的空位密度不是重要的。一旦晶片被冷却到晶格空位在单晶硅中相对可移动时所处的温度范围之外的温度，冷却速度就似乎不显著地影响晶片的沉淀特性，因此似乎不是苛刻地关键的。
通常，可以在前述用于退火步骤的气氛的任何一种中进行快速冷却步骤。然而，为了方便简单，通常优选退火和冷却步骤在相同或者至少基本上相同的气氛中进行。
作为快速热退火和冷却步骤的结果，超饱和浓度的晶格空位被凝固到重掺杂的晶片中。虽然不能直接地快速测量该超饱和的空位浓度，但可以通过择一地使用(i)在超过约700℃的温度下的氧沉淀热处理(例如，使晶片在800℃下持续4-8小时退火，然后在1000℃下持续16小时退火)或者(ii)氧沉淀核溶解热处理(例如，在1000℃下15分钟)，间接地确定其存在。在氧沉淀热处理中，超饱和的空位促进氧沉淀物的形成，并且所产生的晶片将具有至少约1×107氧沉淀物/cm3的氧沉淀浓度。然而，如果在对晶片进行氧沉淀热处理之前对晶片进行氧沉淀核溶解热处理，那么，溶解热处理将降低晶片中的晶格空位浓度，使其低于促进沉淀时的阈值。例如，氧沉淀核溶解热处理可包括以下步骤：(i)以至少2℃/sec的速度将晶片加热到至少950℃的退火温度，以及(ii)在对晶片进行在超过700℃的温度下的氧沉淀热处理之前，将晶片从退火温度冷却到700℃以下。结果，在氧沉淀热处理之前经历氧沉淀核溶解热处理的晶片将不形成具有至少1×107氧沉淀物/cm3的浓度的氧沉淀物，而经历氧沉淀热处理(不经历在快速热退火和冷却之后且在氧沉淀热处理之前的氧沉淀核溶解步骤)的晶片将形成具有至少1×107氧沉淀物/cm3，典型地约1×107氧沉淀物/cm3至约1×1010氧沉淀物/cm3，优选地约1×108氧沉淀物/cm3至约1×1010氧沉淀物/cm3，更优选地约1×109氧沉淀物/cm3至约1×1010氧沉淀物/cm3的浓度的氧沉淀物。
本发明的晶片中的晶格空位的浓度分布部分地随着从退火温度到晶格空位相对不移动时所处的温度的冷却速度而变。如前所述，从退火温度开始冷却的速度可对晶格空位浓度产生显著影响。由于晶片不能无限快速地冷却，一些晶格空位将不可避免地在它们被凝固到晶片中之前扩散到硅表面并且逃逸。结果，晶片会具有氧沉淀行为不同的近表面区(在表面与从表面测量的距离D1之间的区域，如图1中所示)和晶片体(在图1中从虚中心面延伸到近表面区的区域)。即，氧沉淀物在体中以在氧沉淀热处理期间的至少约1×107氧沉淀物/cm3的浓度形成，但是在近表面区中，氧沉淀物的浓度小于在氧沉淀热处理期间的1×107氧沉淀物/cm3。通常，近表面区的深度随着冷却速度的降低而增加；典型地，近表面区的深度为至少3微米，更典型地至少5微米，其甚至可超过10微米。优选地，近表面区具有约3至约5微米，更优选约5至约10微米的深度。
本发明的晶片中的晶格空位的浓度分布还随着用于快速热退火步骤的气氛而改变。当在退火步骤期间使用氮化的气氛时，晶格空位的浓度倾向于作为距离晶片表面的深度的函数而降低(即，体层包括不均匀浓度的晶格空位，因而最大浓度在晶片表面处或晶片表面附近，并且该浓度通常朝虚中心面方向降低，因而最小浓度在虚中心面处或虚中心面附近)。当这样的晶片被快速冷却时，在近表面区中的一些空位有时间逃逸出系统，从而产生这样的分布，在该分布中最大空位浓度在虚中心面与晶片表面的中间的某处(即，其具有“M”状分布，从而晶格空位的浓度通常朝前表面层和中心面方向都降低)，其中最大密度的位置在离开晶片表面一距离处，该距离随着冷却速度的降低而增加；在这种情况下，最大浓度将出现在距离晶片表面约20至约70微米的深度处。
C.对晶片的后处理
本发明的硅晶片可用于各种应用中。例如，可以在集成电路制造工艺中直接使用具有被抛光至镜面光洁度的裸硅表面的这种晶片(即，抛光晶片)。可选地，该晶片可用作用于同质外延沉积或SOI(通过层转移或氧注入)的衬底。
1.蚀刻
如上所述，本发明的快速热加热和冷却步骤通常将导致形成这样的晶片，该晶片具有在氧沉淀热处理中不同地表现的区域：在近表面区中，通常不形成氧沉淀物，而在晶片体中，形成氧沉淀物。如果需要，可以通过化学蚀刻(例如，在腐蚀剂或酸蚀刻剂中蚀刻)去除该近表面区，以产生将在氧沉淀热处理中从前表面到后表面形成氧沉淀物的晶片。如果需要，可以通过化学蚀刻基本上但不完全地去除近表面区，以产生将在氧沉淀热处理中在从具有小于2μm的深度D1的前表面层延伸的体区中形成氧沉淀物的晶片。
2.抛光
如果不将用于快速热退火步骤中的晶片提前抛光至镜面光洁度，那么在快速热退火和冷却步骤之后，可以将晶片化学或者化学机械抛光至镜面光洁度。再次地，如果需要，可以在这样的抛光步骤中去除近表面区，以产生将在氧沉淀热处理中从前表面到后表面形成氧沉淀物的晶片。
3.外延层
该晶片可制备用于外延层沉积。如果将要在晶片上沉积外延层，则可以在外延沉积之前或之后实施本发明的方法。如果在外延沉积之前实施，则希望在本发明的方法之后且在外延沉积之前在晶片中稳定氧沉淀成核中心。如果在外延沉积之后实施，则希望紧接在外延沉积之后在外延反应室中实施本发明的方法，只要可以实现本发明的方法所需要的冷却速度。
外延层可以沉积到整个晶片上，或者，可选地，可以仅仅沉积到晶片的一部分上。参考图1，外延层13优选地沉积在晶片的前表面3上。更优选地，其被沉积在晶片的整个前表面3上。是否优选将外延层沉积到晶片的任何其它部分将取决于晶片的预定用途。对于多数应用，在晶片的任何其它部分上存在或不存在外延层不是重要的。
晶片表面可包括氧化物或氮化物层。例如，当其在室温下暴露于空气中时，在硅表面上形成氧化硅层，并且该氧化硅层通常具有约10至约15的厚度。氮化硅层可以由在氮化的气氛中快速热退火形成。该晶片可具有包括混合化学计量的氧化物和氮化物的表面层(下文中称为“氮化物/氧化物层”)。优选地，在将外延层沉积到表面上之前，从晶片的表面去除氮化物、氧化物或者氮化物/氧化物层。
通过在无氧化剂的气氛中加热晶片的表面，直到从表面去除氧化物或者氮化物/氧化物层，实现氧化硅或氮化物/氧化物层的去除。例如，优选地，将晶片的表面加热到至少约1100℃的温度，更优选将其加热到至少约1150℃的温度。该加热优选在将晶片的表面暴露于包括H2或稀有气体(例如，He、Ne或Ar)的气氛的同时进行。更优选地，气氛包括H2。最优选地，气氛基本上由H2构成，这是因为其它气氛的使用倾向于引起在晶片的表面中形成蚀坑。
通常，优选加热晶片表面，以去除氧化硅或氮化物/氧化物层，然后，在去除氧化硅或氮化物/氧化物层之后小于30秒(更优选在约10秒内)开始硅沉积。通常，这可以通过将晶片表面加热至至少约1100℃(更优选至少约1150℃)的温度，然后在晶片表面达到该温度之后小于30秒(更优选在约10秒内)开始硅沉积而实现。在去除氧化硅或氮化物/氧化物层之后等待至多约10秒开始硅沉积允许晶片的温度稳定且变为均匀的。
可选地，可以化学剥离氧化硅或氮化物/氧化物层。在硅表面具有氮化物/氧化物层的实施例中，化学剥离是对于去除氮化物/氧化物层的优选方法。可以通过使用磷酸、氢氟酸或其它已知的酸的本领域公知的方法来进行化学剥离。在另一可选实施例中，可以通过使用例如从Applied Materials可得的eMAX的等离子体蚀刻或本领域公知的其它方法来蚀刻氧化物或氮化物/氧化物层。
在表面层主要是氮化硅层的实施例中，可以通过抛光、化学蚀刻或等离子体蚀刻(例如从Applied Materials可得的eMAX，或者本领域公知的其它蚀刻方法)，去除氮化物层。
优选通过化学气相沉积进行外延沉积。一般而言，化学气相沉积包括在外延沉积反应室例如从Applied Materials可得的Centura反应室中，将晶片的表面暴露于包括硅的气氛中。优选地，将晶片的表面暴露于包含包括硅的挥发性气体(例如，SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4)的气氛中。该气氛还优选包括载气(优选H2)。例如，在外延沉积期间硅源可以为SiH2Cl2或SiH4。如果使用SiH2Cl2，在沉积期间反应室真空压强优选为约500至约760乇。另一方面，如果使用SiH4，则反应室压强优选为约100乇。更优选地，在沉积期间硅源为SiHCl3。这倾向于比其它源更便宜。另外，可以在大气压力下进行使用SiHCl3的外延沉积。这是有利的，因为不需要真空泵且反应室不必如此坚固以防止毁损。并且，呈现更少的安全隐患，且减少空气或其它气体泄漏进入反应室的机会。
在外延沉积期间，优选地将晶片表面的温度斜升(ramp)至且保持在足以防止包括硅的气氛在表面上沉积多晶硅的温度。通常，在该周期期间表面温度优选在至少约900℃。更优选地，表面温度保持在约1050℃至约1150℃的范围内。最优选地，表面温度保持在氧化硅去除温度。如果在本发明的快速热退火之后沉积外延层，则急剧的温度斜升会消散晶格空位。那么，晶片会变成填隙子占主导，这将阻止在氧沉淀热处理期间氧沉淀物的形成和生长。通过选择相对平缓的温度斜升或步进式斜升，以便晶格空位可以与较高的温度相称，来避免该结果。有利地，相对平缓的温度斜升还可稳定在晶片体中的氧沉淀核。
外延沉积的生长速度优选为约0.5至约7.0μm/min。例如，通过在约1150℃的温度下使用实质上由约2.5摩尔％的SiHCl3和约97.5摩尔％的H2构成的气氛以及最高约1atm的绝对压力，可以获得约3.5至约4.0μm/min的速度。
在一些应用中，晶片包括赋予电特性的外延层。在同质外延层沉积中，外延层用磷轻掺杂。因此，用于外延沉积的环境包括例如作为挥发性化合物存在的含磷物质，例如磷化氢PH3。可选地，同质外延层可包含硼。可以通过在沉积期间在例如包括B2H6的气氛中制备这样的层。
外延沉积典型地需要在外延沉积之后的外延后清洗步骤，以去除在外延沉积期间形成的副产物。该步骤用于防止与时间相关的霾(haze)，如果副产物与空气反应，则会产生这种霾。另外，许多外延后清洗技术倾向于在外延表面上形成氧化硅层，该氧化硅层倾向于钝化(例如，保护)该表面。可通过本领域公知的方法来清洗本发明的外延晶片。
4.绝缘体上硅(SOI)
绝缘体上硅结构通常包括器件层、处理晶片(handle wafer)或支撑层、以及在支撑层与器件层之间的绝缘膜或层(典型地为氧化物层)。通常，器件层的厚度为约0.5至20微米。可以使用本领域公知的各种技术，例如SIMOX或BESOI来制备绝缘体上硅结构。
例如，可以通过对晶片进行在本领域中标准的离子注入工艺的SIMOX工艺，制备SOI结构。(参见例如美国专利No.5,436,175和Plasma Immersion Ion Implantation for Semiconductor Processing，MaterialsChemistry and Physics 46(1996)132-139，在此引用其内容作为参考)。
还可以通过接合两个晶片且去除接合晶片中的一者的一部分来制备SOI结构。例如，可以通过BESOI工艺来制备SOI结构，其中将晶片接合到另一个晶片，然后使用公知的晶片减薄技术，蚀刻去掉两个晶片中的一者的大部分，从而获得器件层(参见例如美国专利No.5,024,723和No.5,189,500，在此引入其内容作为参考)。
以下实例将示例本发明。
实例
通过切克劳斯基法拉出红磷掺杂的硅单晶，对其切割和抛光，以形成硅晶片。每个晶片的起始氧浓度为约12PPMA至约18PPMA，并且电阻率为约1.2mΩ-cm至约1.7mΩ-cm。然后对晶片进行在氮气中的快速热退火、快速冷却，并对其进行氧沉淀稳定处理和生长。如表I所示改变快速热退火的温度，但是所有的样品都被退火15秒钟。以60℃/sec的速度冷却样品。在800℃的温度下持续4小时，接着在1000℃的温度下持续16小时，发生氧沉淀形成和稳定处理。在每个晶片的中心处、半径一半处、以及边缘处测量氧沉淀物的平均浓度和峰值浓度。对于所有的样品，观测到在晶片表面附近出现峰值浓度。结果示于表I中。
表I  在磷重掺杂的晶片中的BMD浓度
鉴于以上内容，可以看出，已实现了本发明的几个目的。
由于只要不脱离本发明的范围，可以进行上述组成和方法的各种修改，所有包含在上述说明书中的内容旨在被解释为示例性的而不是限制性的。
当介绍本发明的要素或者其优选实施例时，冠词“一”、“该”和“所述”旨在表明存在一个或多个要素。术语“包括”和“具有”旨在非遍举的，且表明可存在除了所列举的要素以外的另外的要素。

Claims (44)

1.一种晶片，其从通过切克劳斯基法生长的单晶硅锭切割而成，所述晶片包括：
前表面、后表面、虚中心面、前表面层以及体层，其中所述虚中心面在所述前表面和所述后表面之间，所述前表面层包括所述晶片的在所述前表面与从所述前表面朝向所述中心面测量的距离D1之间的第一区，所述体层包括所述晶片的在所述中心面与所述第一区之间的第二区；并且
所述晶片具有小于5mΩ-cm的电阻率，掺杂有磷或砷，并且在所述体层中具有超饱和浓度的晶格空位，从而(a)在超过700℃的温度下对所述晶片进行氧沉淀热处理时，以至少1×107氧沉淀物/cm3的浓度在所述体层中形成氧沉淀物，并且(b)通过(i)以至少2℃/sec的速度将所述晶片加热至至少950℃的退火温度，以及(ii)在对所述晶片进行在超过700℃的温度下的氧沉淀热处理之前，将所述晶片从所述退火温度冷却到700℃以下，来降低晶格空位的超饱和浓度，并且避免以至少1×107氧沉淀物/cm3的浓度在所述体层中形成氧沉淀物。
2.根据权利要求1的晶片，其中所述体层具有至少约1×108氧沉淀物/cm3的氧沉淀物密度。
3.根据权利要求1的晶片，其中所述体层具有至少约1×109氧沉淀物/cm3的氧沉淀物密度。
4.根据权利要求1的晶片，其中所述前表面被抛光。
5.根据权利要求1的晶片，其中所述前表面被研磨和蚀刻。
6.根据权利要求1的晶片，还包括在所述前表面上的外延层。
7.根据权利要求1的晶片，具有小于约5×1016原子/cm3的碳浓度。
8.根据权利要求1的晶片，具有小于约1×1016原子/cm3的碳浓度。
9.根据权利要求1的晶片，具有小于约5×1015原子/cm3的碳浓度。
10.根据权利要求1的晶片，其中所述掺杂剂是砷。
11.根据权利要求10的晶片，其中砷以至少约1×1019原子/cm3的浓度存在。
12.根据权利要求10的晶片，其中砷以约1×1019原子/cm3至约3×1019原子/cm3的浓度存在。
13.根据权利要求10的晶片，其中砷以约1.7×1019原子/cm3至约3×1019原子/cm3的浓度存在。
14.根据权利要求10的晶片，其中所述晶片的电阻率为约2.6m Ω-cm至约3.9mΩ-cm。
15.根据权利要求1的晶片，其中所述掺杂剂是磷。
16.根据权利要求15的晶片，其中磷以至少约1×1019原子/cm3的浓度存在。
17.根据权利要求15的晶片，其中磷以约1×1019原子/cm3至约4.5×1019原子/cm3的浓度存在。
18.根据权利要求15的晶片，其中磷以约4.1×1019原子/cm3至约4.5×1019原子/cm3的浓度存在。
19.根据权利要求15的晶片，其中所述晶片的电阻率为约0.1mΩ-cm至约2mΩ-cm。
20.根据权利要求15的晶片，其中所述晶片的电阻率为约1.1mΩ-cm至约1.9mΩ-cm。
21.根据权利要求1的晶片，其中所述体层中的晶格空位的超饱和浓度是晶格空位的不均匀浓度，其中峰值浓度在所述中心面与所述前表面层之间的所述体层中，所述浓度通常朝所述前表面层和所述中心面方向降低。
22.根据权利要求1的晶片，其中所述体层中的晶格空位的超饱和浓度是晶格空位的不均匀浓度，其中峰值浓度在所述前表面处或所述前表面附近，所述浓度通常朝所述中心面方向降低。
23.根据权利要求1的晶片，其中在超过700℃的温度下对所述晶片进行氧沉淀热处理时，所述晶片的在所述前表面与从所述前表面朝向所述中心面测量的距离D1之间的所述第一区包括浓度小于1×107氧沉淀物/cm3的氧沉淀物。
24.根据权利要求23的晶片，其中D1大于10μm。
25.根据权利要求23的晶片，其中D1小于10μm。
26.根据权利要求23的晶片，其中D1小于2μm。
27.一种用于热处理单晶硅晶片以在随后的热处理步骤中影响在所述晶片中氧的沉淀行为的方法，所述单晶硅晶片从通过切克劳斯基法生长的单晶硅锭切割而成，所述硅晶片具有前表面、后表面、中心面、前表面层以及体层，其中所述中心面在所述前表面和所述后表面之间，所述前表面层包括所述晶片的在所述前表面与从所述前表面朝向所述中心面测量的距离D1之间的区域，所述体层包括所述晶片的在所述中心面与所述前表面层之间的区域，所述晶片掺杂有砷或磷，并且具有小于约5mΩ-cm的电阻率，所述方法包括以下步骤：
在包括含氮气体的气氛中热处理所述单晶硅晶片，以增大在所述晶片体中的晶格空位的密度，以及
冷却所述热处理的晶片，以使所述晶片体中的晶格空位达到超饱和。
28.根据权利要求27的方法，其中在超过约700℃的温度下对所述冷却的晶片进行氧沉淀热处理使得在所述体层中形成氧沉淀物。
29.根据权利要求28的方法，其中所述氧沉淀热处理步骤使得以至少约1×107氧沉淀物/cm3的密度形成氧沉淀物。
30.根据权利要求28的方法，其中所述氧沉淀热处理步骤使得以至少约1×108氧沉淀物/cm3的密度形成氧沉淀物。
31.根据权利要求28的方法，其中所述氧沉淀热处理步骤使得以至少约1×109氧沉淀物/cm3的密度形成氧沉淀物。
32.根据权利要求27的方法，其中所述包括含氮气体的气氛包括氮气或氨气。
33.根据权利要求27的方法，其中所述热处理所述单晶硅晶片包括以至少约10℃/sec的加热速度将所述晶片加热至至少约1200℃的温度，并且使所述晶片在该温度下维持至少约1秒且小于约60秒的时间。
34.根据权利要求33的方法，其中所述加热速度为至少约60℃/sec。
35.根据权利要求27的方法，其中所述热处理所述单晶硅晶片包括以至少约10℃/sec的加热速度将所述晶片加热至至少约1230℃的温度，并且使所述晶片在该温度下维持至少约1秒且小于约60秒的时间。
36.根据权利要求35的方法，其中所述加热速度为至少约60℃/sec。
37.根据权利要求27的方法，其中所述热处理所述单晶硅晶片包括以至少约10℃/sec的加热速度将所述晶片加热至至少约1230℃的温度，并且使所述晶片在该温度下维持约15秒的时间。
38.根据权利要求37的方法，其中所述加热速度为至少约60℃/sec。
39.根据权利要求27的方法，其中以至少约20℃/秒的速度将所述热处理的晶片冷却通过这样的温度范围，在所述温度范围中，晶格空位在硅中相对可移动。
40.根据权利要求27的方法，其中以至少约50℃/秒的速度将所述热处理的晶片冷却通过这样的温度范围，在所述温度范围中，晶格空位在硅中相对可移动。
41.根据权利要求27的方法，其中以至少约100℃/秒的速度将所述热处理的晶片冷却通过这样的温度范围，在所述温度范围中，晶格空位在硅中相对可移动。
42.根据权利要求27的方法，其中所述晶片为用于外延的衬底，并且所述方法还包括在所述晶片的所述前表面上沉积外延层的步骤。
43.根据权利要求42的方法，其中在所述热处理步骤之后沉积所述外延层。
44.根据权利要求42的方法，其中所述沉积外延层包括以下步骤：
将所述晶片暴露于包括SiHCl3、H2和PH3的气氛。
CNA2006800503409A 2005-11-09 2006-11-08 具有本征吸杂的砷和磷掺杂的硅晶片衬底 Pending CN101351580A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/270,790 2005-11-09
US11/270,790 US7485928B2 (en) 2005-11-09 2005-11-09 Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Publications (1)

Publication Number Publication Date
CN101351580A true CN101351580A (zh) 2009-01-21

Family

ID=37968129

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800503409A Pending CN101351580A (zh) 2005-11-09 2006-11-08 具有本征吸杂的砷和磷掺杂的硅晶片衬底

Country Status (7)

Country Link
US (2) US7485928B2 (zh)
EP (1) EP1945838A2 (zh)
JP (1) JP2009515370A (zh)
KR (1) KR20080084941A (zh)
CN (1) CN101351580A (zh)
TW (1) TWI397619B (zh)
WO (1) WO2007056745A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640261A (zh) * 2009-12-15 2012-08-15 信越半导体股份有限公司 外延硅芯片的制造方法
CN110730832A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
CN110753764A (zh) * 2017-04-25 2020-02-04 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP5161492B2 (ja) * 2007-05-31 2013-03-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン単結晶の製造方法
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
WO2010021272A1 (ja) * 2008-08-18 2010-02-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンインゴット、シリコンウェーハ及びエピタキシャルウェーハの製造方法、並びにシリコンインゴット
JP2010062452A (ja) * 2008-09-05 2010-03-18 Sumco Corp 半導体基板の製造方法
JP5830215B2 (ja) * 2008-10-01 2015-12-09 信越半導体株式会社 エピタキシャルウエーハ並びにその製造方法
KR101732859B1 (ko) * 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5338559B2 (ja) * 2009-08-19 2013-11-13 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
DE112013005512B4 (de) * 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
US9634098B2 (en) 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP6642410B2 (ja) * 2016-12-20 2020-02-05 株式会社Sumco シリコン単結晶の製造方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH08203913A (ja) 1995-01-27 1996-08-09 Toshiba Corp 半導体ウェーハの熱処理方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6720627B1 (en) 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
JP4189041B2 (ja) 1996-02-15 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体基板の製造方法およびその検査方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG105513A1 (en) 1997-04-09 2004-08-27 Memc Electronics Materials Inc Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135512A (ja) 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
WO2000008677A1 (en) 1998-08-05 2000-02-17 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
JP4405083B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
CN1181522C (zh) 1998-09-02 2004-12-22 Memc电子材料有限公司 具有改进的内部收气的热退火单晶硅片及其热处理工艺
US6171389B1 (en) 1998-09-30 2001-01-09 Seh America, Inc. Methods of producing doped semiconductors
US6150708A (en) 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4066574B2 (ja) 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
EP1087041B1 (en) 1999-03-16 2009-01-07 Shin-Etsu Handotai Co., Ltd Production method for silicon wafer and silicon wafer
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6491752B1 (en) 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
US6444027B1 (en) 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
JP4270713B2 (ja) * 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2004503085A (ja) 2000-06-30 2004-01-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
DE10106138B4 (de) 2001-02-10 2006-02-23 Agilent Technologies, Inc. (n.d.Ges.d.Staates Delaware), Palo Alto Modulares Meß- und/oder Prüfgerät
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6743495B2 (en) 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2004537161A (ja) 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
WO2002086960A1 (en) 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2003124219A (ja) 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
CN1324664C (zh) * 2002-04-10 2007-07-04 Memc电子材料有限公司 用于控制理想氧沉淀硅片中洁净区深度的方法
US7186429B2 (en) * 2003-02-19 2007-03-06 General Mills Marketing, Inc. Food product marking apparatuses and methods
JP2005089246A (ja) 2003-09-17 2005-04-07 Toshiba Ceramics Co Ltd 砒素ドープシリコンウェーハの製造方法
JP4682508B2 (ja) 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102640261A (zh) * 2009-12-15 2012-08-15 信越半导体股份有限公司 外延硅芯片的制造方法
CN102640261B (zh) * 2009-12-15 2015-12-16 信越半导体股份有限公司 外延硅芯片的制造方法
CN110730832A (zh) * 2017-04-25 2020-01-24 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅锭、硅晶片及外延硅晶片
CN110753764A (zh) * 2017-04-25 2020-02-04 胜高股份有限公司 n型单晶硅的制造方法、n型单晶硅的锭、硅晶片及外延硅晶片
US11377755B2 (en) 2017-04-25 2022-07-05 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer
US11702760B2 (en) 2017-04-25 2023-07-18 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Also Published As

Publication number Publication date
US8026145B2 (en) 2011-09-27
WO2007056745A2 (en) 2007-05-18
TW200736422A (en) 2007-10-01
TWI397619B (zh) 2013-06-01
US7485928B2 (en) 2009-02-03
US20090130824A1 (en) 2009-05-21
JP2009515370A (ja) 2009-04-09
KR20080084941A (ko) 2008-09-22
EP1945838A2 (en) 2008-07-23
US20070105279A1 (en) 2007-05-10
WO2007056745A3 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101351580A (zh) 具有本征吸杂的砷和磷掺杂的硅晶片衬底
EP1493179B1 (en) Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
US7135351B2 (en) Method for controlling of thermal donor formation in high resistivity CZ silicon
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090121