JPH0845944A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法

Info

Publication number
JPH0845944A
JPH0845944A JP17904494A JP17904494A JPH0845944A JP H0845944 A JPH0845944 A JP H0845944A JP 17904494 A JP17904494 A JP 17904494A JP 17904494 A JP17904494 A JP 17904494A JP H0845944 A JPH0845944 A JP H0845944A
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
bmd
silicon
pbs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17904494A
Other languages
English (en)
Inventor
Takashi Fujikawa
孝 藤川
Tomonori Miura
友紀 三浦
Toru Nagashima
透 永嶌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Sitix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Sitix Corp filed Critical Sumitomo Sitix Corp
Priority to JP17904494A priority Critical patent/JPH0845944A/ja
Publication of JPH0845944A publication Critical patent/JPH0845944A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 従来のＰＢＳ技術により過度にＢＭＤが発生
する不具合を解消し、ＬＳＩデバイスプロセス熱処理時
に低ＢＭＤ密度となるシリコンウェーハの製造方法を提
供すること。 【構成】 ＣＺ法により育成された単結晶シリコンか
ら、裏面側に多結晶シリコン膜を有するシリコンウェー
ハを製造する際に、前記多結晶シリコン膜の成長工程の
前工程において、８００〜１１００℃の温度範囲で３０
〜１２０分間、酸化もしくは非酸化雰囲気において熱処
理を行うシリコンウェーハの製造方法。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、超ＬＳＩデバイス等の
製造に用いられる多結晶シリコン膜付きのシリコンウェ
ーハの酸素析出物の密度を、ＬＳＩデバイスプロセス熱
処理時に低密度にすることができるシリコンウェーハの
製造方法に関する。
【０００２】
【従来の技術】一般に、ＬＳＩや超ＬＳＩなどの半導体
デバイス素子の製造には、その基板としてＣＺ法（チョ
クラルスキー法）によって育成された単結晶シリコンか
ら所定の板厚で切り出されたシリコンウェーハが用いら
れている。
【０００３】また、近年の半導体デバイス素子において
は、デバイスの集積度の増大が著しく、これに伴って、
より一層の高品質なシリコンウェーハが要求されている
ことから、デバイス製造プロセスにおいて製造工程のク
リーン化が進められたり、デバイスの電気的な活性領域
となるシリコンウェーハの表面近傍の完全性をより高め
る努力が図られている。
【０００４】上述したようなシリコンウェーハの表面近
傍の完全性を確保するには、デバイスの信頼性や歩留り
に悪影響を及ぼすシリコンウェーハの表面近傍のＢＭＤ
（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ）、すなわち、
熱処理によりシリコンウェーハ中に存在する酸素析出物
（以下、ＢＭＤと呼称する）の密度を極力低減させるこ
とが重要となる。
【０００５】このシリコンウェーハの表面近傍でのＢＭ
Ｄ密度は、シリコンウェーハの深い位置、すなわち、バ
ルク中のＢＭＤ密度と比例関係にあり、上記深い位置で
のＢＭＤ密度が増大すると、シリコンウェーハの表面近
傍でのＢＭＤ密度も増加し、デバイスの信頼性や歩留り
を向上させるには、上記深い位置におけるＢＭＤ密度を
も低減させる必要がある。
【０００６】また、同時に、デバイス製造工程では、例
えば、Ｆｅ、Ｃｕ、Ｎｉなどの重金属不純物が混入して
くる製造工程がいくつかあるため、これらの重金属不純
物はデバイスの活性領域でもありシリコンウェーハの表
面に取込まれ、デバイスの特性を大きく低下させる原因
となるため、重金属不純物が電気的な活性領域であるシ
リコンウェーハ表面に取込まれないように防止する必要
がある。
【０００７】そこで、従来においては、このようなバル
ク中のＢＭＤ密度を制御し、且つ、デバイス製造工程で
発生する重金属不純物をシリコンウェーハ表面に取込ま
せないようにする方法の代表的な一つとして、例えばＤ
Ｚ−ＩＧ（ＤｅｎｕｄｅｄＺｏｎｅーＩｎｔｒｉｎｓｉ
ｃ Ｇｅｔｔｅｒｉｎｇ）処理と呼ばれるシリコンウェ
ーハの製造方法が採用されている。
【０００８】この方法においては、まず、１１００〜１
２５０℃近辺の温度で１〜８時間程度の高温熱処理（こ
れをＤＺ処理という）を行い、シリコンウェーハ表面近
傍の酸素を拡散させ、表面近傍のＢＭＤ密度を減少させ
る。
【０００９】その後、５００〜９００℃近辺の温度で３
〜３０時間程度の低温熱処理（ＩＧ処理という）を行
い、シリコンウェーハの深い位置、すなわち、約３０〜
５０μｍ以上の深さのみにＢＭＤを形成する。
【００１０】この方法は、ＢＭＤが重金属不純物を捕獲
する性質を有するため、この性質を利用してデバイスで
の重金属不純物を捕獲させる技術として知られている。
【００１１】また、上記ＤＺ−ＩＧ技術と同時に通常の
シリコンウェーハには、サンドブラスト法と呼ばれる処
理が施されるのが一般的である。
【００１２】このサンドブラスト法では、ＳｉＯ2の砥
粒をジェットノズルから空気圧により噴射させ、ウェー
ハ裏面側に歪を付けてやり、その歪に重金属不純物を捕
獲させようにしている。
【００１３】
【発明が解決しようとする課題】しかしながら、上記し
たＢＭＤの性質を利用してデバイスでの重金属不純物を
捕獲させるＤＺ−ＩＧ技術においては、以下のような問
題がある。
【００１４】すなわち、ＤＺ−ＩＧ技術においては、１
１００〜１２５０℃程度の高温熱処理を行うために、シ
リコンウェーハ表面近傍の酸素濃度の低下を生じさせ、
ウェーハ表面の完全性を確保しているが、低酸素の場合
には強度的に弱くなり、極度の弾性変形や塑性変形をお
こしやすくなってしまう問題がある。
【００１５】また、一方では、半導体基板の低酸素化は
表面の完全性を向上させる酸化膜耐圧やリーク特性を向
上させるために、低酸素基板の検討が急速に最近なされ
るようになってきている。
【００１６】さらに、コスト的な問題からもＤＺ−ＩＧ
法に代わる低酸素基板が必要である。
【００１７】しかしながら、低酸素基板になると、重金
属不純物を捕獲することが難しくなり、従来のＤＺ−Ｉ
Ｇ法に代わる捕獲方法が必要となり、これに対してはＰ
ＢＳ（ＰｏｌｙＳｉｌｉｃｏｎ Ｂａｃｋ Ｓｅａｌ）
技術が以前より検討されている。
【００１８】上記ＰＢＳとは、シリコンウェーハの裏面
側に形成される、多結晶シリコン膜をいい、ＰＢＳ技術
とは、シリコンウェーハの裏面側に０．５〜１．５μｍ
程度の多結晶シリコン膜を成長させ、この膜の粒界に重
金属不純物を捕獲させる技術をいう。
【００１９】このＰＢＳ技術によれば、ＳｉＯ2砥液を
使用せずに済み、デバイス製造プロセスのクリーン度を
低下させるおそれがない。
【００２０】しかしながら、酸素濃度が１３×１０17ａ
ｔｏｍｓ／ｃｃのシリコンウェーハを用いてＰＢＳを成
長させると、ＢＭＤ密度が最も発生しやすい６００〜７
００℃近辺の温度に１〜４時間程度の熱処理が施される
ために、その後のデバイス製造工程での熱処理によって
ＢＭＤ密度が増加してしまい、デバイスの活性領域であ
るシリコンウェーハの表面近傍の完全性を悪化させてし
まうという不具合があった。
【００２１】そこで、本発明は、上述した従来のＰＢＳ
技術により過度にＢＭＤが発生する不具合を解消し、Ｌ
ＳＩデバイスプロセス熱処理時に低ＢＭＤ密度となるシ
リコンウェーハの製造方法を提供することを目的として
いる。
【００２２】
【課題を解決するための手段】本発明に係るシリコンウ
ェーハの製造方法は、ＣＺ法により育成された単結晶シ
リコンから、裏面側に多結晶シリコン膜を有するシリコ
ンウェーハを製造する際に、前記多結晶シリコン膜の成
長工程の前工程において、８００〜１１００℃の温度範
囲で３０〜１２０分間、酸化雰囲気、もしくは非酸化雰
囲気において熱処理を行う構成とされている。
【００２３】
【作用】ＣＺ法により育成された単結晶シリコン中には
酸素析出物（ＢＭＤ）の発生源である酸素析出核が多く
点在している。この酸素析出核は、一般に使用される温
度範囲内において熱処理温度が高い程その密度が多くな
り、逆に、熱処理温度が高い程その密度が少なくなるこ
とは周知の事実であり、特徴に、６００〜７００℃近辺
の熱処理温度を施すということは、ＢＭＤ密度を増加さ
せることになる。このようなことから、従来のように、
６００〜７００℃近辺の温度で多結晶シリコン膜（ＰＢ
Ｓ）を成長させるということは、ＢＭＤ密度を増加させ
ていることになる。
【００２４】そこで、裏面側に多結晶シリコン膜を有す
るシリコンウェーハを製造する際に、前記多結晶シリコ
ン膜の成長工程の前工程において、８００〜１１００℃
の温度範囲で３０〜１２０分間、酸化雰囲気、もしくは
非酸化雰囲気において熱処理を行った結果、低ＢＭＤ密
度のシリコンウェーハを製造することができた。
【００２５】また、従来、酸素濃度が高い（おおよそ１
４×１０17ａｔｏｍｓ／ｃｃ）ために強度的に強いとい
う大きなメリットがありながらＰＢＳ処理によりＢＭＤ
が増加し、その後のデバイスプロセス熱処理によってＢ
ＭＤが顕在化し、シリコンウェーハ表面近傍の完全性を
悪化させてデバイスの特性を落とすとのことで基板とし
ては使用されることのが少なかったが、上述したよう
に、これらの強度の上で優れた性質を持つ高中酸素濃度
のＰＢＳ付シリコンウェーハの使用をも可能となる。
【００２６】
【実施例】以下に、本発明の一実施例を図面に基づいて
説明する。
【００２７】本実施例では、ＣＺ法により育成された単
結晶シリコンから、裏面側に多結晶シリコン膜を有する
シリコンウェーハを製造し、このようなシリコンウェー
ハを製造する際に、多結晶シリコン膜の成長工程の前工
程において、８００〜１１００℃の温度範囲で、３０〜
１２０分間の時間だけ、酸化雰囲気、もしくは非酸化雰
囲気において熱処理を行うことにより、従来のＰＢＳ技
術によって過度にＢＭＤが発生する不具合を解消し、低
ＢＭＤ密度のシリコンウェーハを製造したものである。
【００２８】このような低ＢＭＤ密度のシリコンウェー
ハを製造するために、本実施例では、ＣＺ法により育成
された直径６インチの単結晶シリコンに、９．８〜１
６．３×１０17ａｔｏｍｓ／ｃｃの酸素濃度を有する多
結晶シリコン膜（ＰＢＳ）の付いたシリコンウェーハ
（改善前の比較品）と、ＰＢＳ付着処理を行う前に６５
０〜１２００℃の温度範囲のもとで、各温度に保持した
酸化雰囲気の加熱炉に、スリップが発生しないと想定さ
れる速度として、１００ｃｍ／ｍｉｎ．〜５ｃｍ／ｍｉ
ｎ．の速度で炉内に投入し、その後、０〜２４０分の時
間範囲で熱処理を行い、これらのシリコンウェーハを、
上記比較品であるシリコンウェーハと同様のＰＢＳ付着
処理を行った。
【００２９】その後、上記比較品と本製品とに、共に、
７５０〜１２００℃の熱処理条件を有する７ステップの
デバイスプロセス相当のシミュレーション熱処理を施
し、熱処理後にウェーハをへき開して片面５μｍの選択
エッチングを行い、光学顕微鏡によるウェーハの断面観
察を行った。その結果の一例を図１及び図２に示す。
【００３０】図１は、シリコンウェーハ中に含まれる初
期酸素濃度とＢＭＤ密度の関係を各熱処理温度条件別に
示したものである。この結果からわかるように、ＰＢＳ
処理を行う前に、６５０℃〜７７５℃の熱処理を行った
シリコンウェーハの場合には、ＰＢＳ処理のみを行った
改善前のシリコンウェーハに比べ、更にＢＭＤ密度が増
加していることが認められる。
【００３１】また、８００〜１２００℃の温度範囲で熱
処理を行った場合には、各酸素濃度のウェーハでＰＢＳ
処理のみの改善前のウェーハよりＢＭＤが低減されてい
ることがわかる。これは、７７５℃以下の温度における
熱処理では酸素析出核の成長が促進されＢＭＤ密度が増
加する一方で、８００℃以上の温度における熱処理では
酸素析出核を減少させＢＭＤ密度を減少させるものであ
る。
【００３２】図２は、ＢＭＤ密度の熱処理時間に対する
依存性を示す。この結果から８００〜１２００℃の温度
範囲において０〜１５分の短時間熱処理ではＢＭＤ密度
は減少していないことがわかる。これは、短時間の熱処
理では、ＢＭＤを減少させる前に炉内から出してしまう
ために減少効果がないことを意味している。
【００３３】また、同様に熱処理時間が１５０分以上の
長時間になると、ＢＭＤは増加してしまう。これは、長
時間すなわち過度の熱処理は析出核の成長を助長させる
働きをもっており、そのためにＢＭＤ密度を増加させて
しまう危険性があることを意味している。
【００３４】以上のように、本発明者は熱処理温度及び
時間を適正条件に組合せることにより、ＢＭＤ密度を低
減できる方法を案出したものである。
【００３５】尚、１１２５℃以上の熱処理を施したウェ
ーハについても低ＢＭＤ密度のシリコンウェーハの製造
は可能であるが、Ｘ線解析装置を使ってスリップの発生
具合を観察したところ、ウェーハ外周部より約１５ｍｍ
以内の範囲においてスリップが観察された。これらのこ
とから、低ＢＭＤを製造する上で７７５℃未満および１
１２５℃を越える温度範囲については製造上は不向きと
なることがわかる。また、１５分以下及び１５０分以上
の時間範囲についても同様に不向きである。よって、８
００〜１１００℃の温度範囲内で、３０〜１２０分の時
間範囲内における熱処理が効果的であることが確認され
た。
【００３６】また、この処理によって上表面の完全性が
保たれることを特性評価の一つである酸化膜耐圧測定に
て確認した。その結果、良好な酸化膜特性を示す低酸素
結晶やＤＺ−ＩＧ結晶と比較しても同等の特性値を示
し、問題がないことが確認された。
【００３７】このように本実施例においては、ＰＢＳ処
理前に８００〜１１００℃の温度範囲で３０〜１２０分
の時間範囲で熱処理を施すことにより、低ＢＭＤ密度の
シリコンウェーハの製造が可能となった。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
ＰＢＳ処理前に８００〜１１００℃の温度範囲で３０〜
１２００分の時間範囲で熱処理を施すことにより、低Ｂ
ＭＤ密度のシリコンウェーハの製造が可能となった。
【００３９】さらに、従来、酸素濃度が高い（おおよそ
１４×１０17ａｔｏｍｓ／ｃｃ）ために強度的に強いと
いう大きなメリットがありながらＰＢＳ処理によりＢＭ
Ｄが増加し、その後のデバイスプロセス熱処理によって
ＢＭＤが顕在化し、シリコンウェーハ表面近傍の完全性
を悪化させてデバイスの特性を落とすとのことで基板と
しては使用されることのが少なかったが、上述したよう
に、これらの強度の上で優れた性質を持つ高中酸素濃度
のＰＢＳ付シリコンウェーハの使用をも可能となった。
【図面の簡単な説明】
【図１】本発明に係り、ＰＢＳ処理前に熱処理を施した
場合の基板酸素濃度とＢＭＤ密度との関係を示す図であ
る。
【図２】本発明に係り、ＢＭＤ密度の各熱処理温度にお
ける時間依存性を示す図である。
【符号の説明】

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＣＺ法により育成された単結晶シリコン
    から、裏面側に多結晶シリコン膜を有するシリコンウェ
    ーハを製造する際に、前記多結晶シリコン膜の成長工程
    の前工程において、８００〜１１００℃の温度範囲で３
    ０〜１２０分間、酸化もしくは非酸化雰囲気において熱
    処理を行なうことを特徴とするシリコンウェーハの製造
    方法。
JP17904494A 1994-07-29 1994-07-29 シリコンウェーハの製造方法 Pending JPH0845944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17904494A JPH0845944A (ja) 1994-07-29 1994-07-29 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17904494A JPH0845944A (ja) 1994-07-29 1994-07-29 シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
JPH0845944A true JPH0845944A (ja) 1996-02-16

Family

ID=16059146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17904494A Pending JPH0845944A (ja) 1994-07-29 1994-07-29 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JPH0845944A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7135351B2 (en) 2001-04-11 2006-11-14 Memc Electronic Materials, Inc. Method for controlling of thermal donor formation in high resistivity CZ silicon
US7242037B2 (en) 1998-08-05 2007-07-10 Memc Electronic Materials, Inc. Process for making non-uniform minority carrier lifetime distribution in high performance silicon power devices
US7387952B2 (en) 2004-12-10 2008-06-17 Canon Kabushiki Kaisha Semiconductor substrate for solid-state image pickup device and producing method therefor
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6306733B1 (en) 1997-02-26 2001-10-23 Memc Electronic Materials, Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US6180220B1 (en) 1997-02-26 2001-01-30 Memc Electronic Materials, Inc. Ideal Oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6849119B2 (en) 1997-02-26 2005-02-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6204152B1 (en) 1997-02-26 2001-03-20 Memc Electronic Materials, Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6586068B1 (en) 1997-02-26 2003-07-01 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile and a process for the preparation thereof
US6537368B2 (en) 1997-02-26 2003-03-25 Memc Electronic Materials Spa Ideal oxygen precipitating epitaxial silicon wafers and oxygen out-diffusion-less process therefor
US6896728B2 (en) 1997-04-09 2005-05-24 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7229693B2 (en) 1997-04-09 2007-06-12 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6555194B1 (en) 1997-04-09 2003-04-29 Memc Electronic Materials, Inc. Process for producing low defect density, ideal oxygen precipitating silicon
US7442253B2 (en) 1997-04-09 2008-10-28 Memc Electronic Materials, Inc. Process for forming low defect density, ideal oxygen precipitating silicon
US7242037B2 (en) 1998-08-05 2007-07-10 Memc Electronic Materials, Inc. Process for making non-uniform minority carrier lifetime distribution in high performance silicon power devices
US7618879B2 (en) 1998-08-05 2009-11-17 Memc Electronics Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
US6342725B2 (en) 1998-09-02 2002-01-29 Memc Electronic Materials, Inc. Silicon on insulator structure having a low defect density handler wafer and process for the preparation thereof
US6579779B1 (en) 1998-09-02 2003-06-17 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6432197B2 (en) 1998-09-02 2002-08-13 Memc Electronic Materials, Inc. Process for the preparation of non-oxygen precipitating Czochralski silicon wafers
US6686260B2 (en) 1998-09-02 2004-02-03 Memc Electronics Materials, Inc. Process for producing thermally annealed wafers having improved internal gettering
US6709511B2 (en) 1998-09-02 2004-03-23 Memc Electronic Materials, Inc. Process for suppressing oxygen precipitation in vacancy dominated silicon
US6713370B2 (en) 1998-09-02 2004-03-30 Memc Electronic Materials, Inc. Process for the preparation of an ideal oxygen precipitating silicon wafer capable of forming an enhanced denuded zone
US6191010B1 (en) 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6849901B2 (en) 1998-09-02 2005-02-01 Memc Electronic Materials, Inc. Device layer of a silicon-on-insulator structure having vacancy dominated and substantially free of agglomerated vacancy-type defects
US6416836B1 (en) 1998-10-14 2002-07-09 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6743289B2 (en) 1998-10-14 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing low defect density single crystal silicon
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US6958092B2 (en) 1998-12-09 2005-10-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6537655B2 (en) 1998-12-09 2003-03-25 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US6666915B2 (en) 1999-06-14 2003-12-23 Memc Electronic Materials, Inc. Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US7135351B2 (en) 2001-04-11 2006-11-14 Memc Electronic Materials, Inc. Method for controlling of thermal donor formation in high resistivity CZ silicon
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7387952B2 (en) 2004-12-10 2008-06-17 Canon Kabushiki Kaisha Semiconductor substrate for solid-state image pickup device and producing method therefor
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US8026145B2 (en) 2005-11-09 2011-09-27 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Similar Documents

Publication Publication Date Title
JPH0845944A (ja) シリコンウェーハの製造方法
JP5018066B2 (ja) 歪Ｓｉ基板の製造方法
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP2000272995A (ja) シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPH09260619A (ja) Ｓｏｉ基板及びその製造方法
JP2874618B2 (ja) シリコン半導体基板及びその製造方法
US20120049330A1 (en) Silicon wafer and method for producing the same
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JPS62123098A (ja) シリコン単結晶の製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2001044206A (ja) シリコンウェーハの熱処理方法
JP3177937B2 (ja) 半導体シリコンウェーハの製造方法
JP4547056B2 (ja) 貼り合せｓｏｉウェーハの製造方法
JPH0319688B2 (ja)
JPH0529323A (ja) 半導体基板及びその製造方法
JP2002299344A (ja) シリコン単結晶ウェーハの熱処理方法
JP2652346B2 (ja) シリコンウエーハの製造方法
JP2652344B2 (ja) シリコンウエーハ
US5635414A (en) Low cost method of fabricating shallow junction, Schottky semiconductor devices
JPS60176241A (ja) 半導体基板の製造方法